JPS58134302A - Monitor device - Google Patents
Monitor deviceInfo
- Publication number
- JPS58134302A JPS58134302A JP57017316A JP1731682A JPS58134302A JP S58134302 A JPS58134302 A JP S58134302A JP 57017316 A JP57017316 A JP 57017316A JP 1731682 A JP1731682 A JP 1731682A JP S58134302 A JPS58134302 A JP S58134302A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signals
- function
- input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Conversion In General (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
る為の甑伐懺tK−する・
〔発明の技術的背景〕
第1−及び1lk2fjAは、多重化された装置の構成
−t/示す、第1図において、1−3は、hえば制御装
置であり、その出力信号は、装置4によって一つの信号
に集約される・又、第2FjAは、上紀側−装置1〜3
の出力信号をkfllL6〜rVcよってイyターロク
クやタイミング協−を−って次段の111I11執蝋8
〜9へ信号を送信し、吏に鉄fjlllによって一つの
信号に集約される。[Detailed description of the invention] [Technical field of the invention] [Technical background of the invention] In FIG. 1, 1-3 is a control device, and its output signal is aggregated into one signal by device 4. Also, the second FjA is a control device on the upper side.
The output signal of 111I11 is sent to the next stage 111I11 by using the output signal from kfl1L6~rVc and timing control.
The signals are sent to ~9 and are aggregated into one signal by the iron fjllll.
#&2図の制御装置の構成−な夷−の劃御快櫨へ適応し
た例としては、例えはチイリスタ変換装置がある。その
場合には、1〜Jは、点弧角を次定する位相制絢装皺で
あり、その位相制御制置の出力信号(を換器が6相ブリ
ツジ構成ならば6個の点弧パルス)は、2 out o
f 3 @路6〜7によってインターロックを施され、
次段のゲート11tllil#cllll II −J
o ヘx8られ、史にゲート制sikwta〜10で
撞々のインターロックが施されて* 2outof 3
紬w111によって−っの信号Km約されてサイリスタ
ヘゲート信号を送出する・
〔背景技術の間龜点〕
さてこのような構成においては1例えば第1−1第2−
の執歓l〜3の出方信号、或いは第21の処置8〜gの
出力信号な常#f監視して、いづれかの信号が異常にな
った場合、その異常を的確に、且つすみゃかに判断して
、その異常糸列の11111!執置を切−したり、或い
は何らかの処置を施してVステム停止を防止する必要が
ある・そこで、近年多重化された髪111における、る
為の監伐装置が装車されているe
〔発明の目的〕
従って1本発明の目的は、このよ5なIL’ilを満た
すべくなされたものであって、多重化された装置の出方
信号の異常の有無をすみゃかに検出して拡大事故を防止
したり、保守時間をgjIIIAする為の手段として使
用する監視装置を提供することにある・
〔発明の11−儒〕
1k3−は、本発明の一與施ガを示す監視装置である。An example of adapting the configuration of the control device shown in FIGS. In that case, 1 to J are the phase control device wrinkles that determine the firing angle, and the output signal of the phase control device (if the converter has a six-phase bridge configuration, the six firing pulses) ) is 2 out o
Interlocked by f 3 @roads 6-7,
Next stage gate 11tllil#cllll II-J
o He x8, and the history is gate system sikwta~10 with a thorough interlock * 2 out of 3
- signal Km is reduced by Tsumugi w111 and the gate signal is sent to the thyristor.
Constantly monitor the output signals of 1 to 3 or the output signals of 21st measures 8 to g, and if any of the signals becomes abnormal, identify the abnormality accurately and immediately. The abnormal thread row was 11111! It is necessary to prevent the V-stem from stopping by cutting off the control or taking some other measures.Therefore, a monitoring device for controlling the hair 111, which has been multiplexed in recent years, is installed. Therefore, an object of the present invention is to satisfy these five IL'ils, and to promptly detect and expand the presence or absence of abnormalities in the output signals of multiplexed devices. The object of the present invention is to provide a monitoring device used as a means to prevent accidents and reduce maintenance time. .
第3園において、オア素子12〜14の各々の一方の入
力信号(以下、パルスリム、パルスυ廊、パルスLlc
と略記する。)は、例えば、@215uKおける装@J
〜Jの一つの出方信号である。IJ〜11はアンド素子
、18はオア素子、1#は4.tマルチである。jII
I知のごとく、ア、ド嵩子、λ〜2.及。オア素子、□
よって% 2outof 3−路が機成されており、更
に又、後述するに祝懺蝋が14富を検出すると、七の出
方信号により等価的に2 out of 3回路がオア
回路の機能をもった一路となる。In the third garden, one input signal of each of the OR elements 12 to 14 (hereinafter referred to as pulse limb, pulse υ corridor, pulse Llc
It is abbreviated as ) is, for example, @J in @215uK.
This is one output signal of ~J. IJ~11 is an AND element, 18 is an OR element, 1# is 4. It is t-multi. jII
As I know, a, do, λ~2. Reach. OR element, □
Therefore, a % 2 out of 3 circuit is formed, and furthermore, as will be described later, when the 14-way signal is detected, the 2 out of 3 circuit equivalently has the function of an OR circuit due to the output signal of 7. It's a straight road.
20〜22は、不−敦検出回路で、パルスが不−叙のt
III会には、パルス 1 を出力する。20 to 22 are failure detection circuits, in which the pulse is
Pulse 1 is output to the III group.
2J〜31はアンド素子、32〜34はオア素子、36
〜40は、タイマーで、入力信号が所定時間以上パルス
l の場合にパルス l を出力する・41−43は
反転素子、44〜49はフリップフロックである。2J to 31 are AND elements, 32 to 34 are OR elements, 36
40 is a timer which outputs a pulse 1 when the input signal is a pulse 1 for a predetermined time or longer. 41-43 are inverting elements, and 44-49 are flip-flops.
久起作柑について述べる。Let's talk about Kukisakukan.
さて、このような構成において、今パルスUム、 UB
、’UCが1ぺて正常で、パルス l の状態を考え
る。このとき不−欽検出H@;to〜22の各々の出力
信号はパルス 0である・又もタイマー36〜J1の設
定時間は正常時におけるパルス l 状態の期間よりも
大きく設定しているのでやはりパルス 0 を出力して
いる・従って、アンド素子26〜28の出力はすベニパ
ルス 0である。又、タイマー38〜400Å刃物″@
は、反転素子4ノ〜43により1パルス−〇−となるの
でタイマー28−40の出力信号、従ってアンド素子2
9〜31の出方信号はパルス Oとなる。それ故、オア
素子32〜34の出力m4gはパルス 0で、フリップ
フロラ141〜4gはすべてセットされすその出力信号
はすべてパルス 0で正常と判定する。パルスリム、[
Ji、υCがすべて正常で、パルス 0の状態を考える
・このとき、やはり不−歓樵出1g1wI20〜12の
各々の出方信号はパルス 0 であるので、アンド素子
26〜21の出方信号もパルス 0である。又、タイマ
ーJ8〜40の設定時間は、パルス@0”状態の動量よ
りも大きく設定しているので、その出力信号はすべてパ
ルス Oで、従ってアンド素子29〜31の出力信号も
パルス 0 となる。それ故、フリップフロック41〜
4#の出力信号はすべてパルス0で正常と判定する。Now, in such a configuration, now the pulse Um, UB
, 'Consider the state of pulse l when UC is 1 normal. At this time, the output signals of each of the failure detection H@;to~22 are pulse 0.Also, the set time of timers 36~J1 is set larger than the period of the pulse l state in normal times, so as expected. The output of the AND elements 26 to 28 is therefore a pulse of 0. Also, timer 38~400Å cutlery''@
becomes 1 pulse -〇- by the inverting elements 4-43, so the output signal of the timer 28-40, and therefore the AND element 2.
The output signals from 9 to 31 become pulse O. Therefore, the outputs m4g of the OR elements 32 to 34 are pulse 0, and the flip-flops 141 to 4g are all set, and all their output signals are pulse 0, which is determined to be normal. Pulse rim, [
Consider the state where Ji, υC are all normal and the pulse is 0. At this time, since the output signal of each of the fu-kan woodcutter 1g1wI20-12 is pulse 0, the output signal of the AND elements 26-21 is also Pulse is 0. Also, since the set times of the timers J8-40 are set larger than the amount of movement in the pulse @0'' state, all of their output signals are pulses O, and therefore the output signals of the AND elements 29-31 are also pulses 0. .Therefore, flip frock 41~
All output signals of 4# are determined to be normal with pulse 0.
さて、側らかの異常が発生し王、パルスリムがパルス
1 状態のままになったとすれは、パルスリムのみがパ
ルス l 状態で、パルスUB。Well, an abnormality occurred on the side, and the king, pulse rim, pulse
If it remains in the 1 state, only the pulse rim is in the pulse l state, and the pulse UB.
LICがパルス”0 状態である期間が必す生じる。There must be a period when LIC is in a pulsed "0" state.
そこで、次にこのような場合を考える。さて、パルスリ
ムはパルス l で、パルスUn、UCはパルス 0
であるから゛、不一致検出回路20゜22の出力4B号
はパルス l となるので、アンド素子25の出力信号
がパルス“1”となる・又、パルスリムはパルス 1
状態のままであるので、タイマーJ5の出力014gは
所定時間後パルス、μ となり、従って、アンド素子2
8、オア素子J4の出力信号はパルス 1 となる・そ
れ故、フリップフロップ49がセットされて、その出力
4N号はパルス″′1”となる。卸もパルスリムが異常
と判断する。Next, let us consider such a case. Now, the pulse rim is the pulse l, and the pulses Un and UC are the pulses 0
Therefore, the output No. 4B of the mismatch detection circuit 20, 22 becomes the pulse 1, so the output signal of the AND element 25 becomes the pulse "1", and the pulse rim becomes the pulse 1.
Since the state remains the same, the output 014g of the timer J5 becomes a pulse, μ, after a predetermined time, and therefore, the AND element 2
8. The output signal of OR element J4 becomes pulse 1. Therefore, flip-flop 49 is set, and its output No. 4N becomes pulse ``'1''. The wholesaler also determines that the pulse rim is abnormal.
次K、側らかの異常か発生して、パルスリムかパルス@
0”状態のままになったとすれは、パルスリム がパル
ス@0”状態で、パルス[JB、Llcが、(
パルス°l”状態である期間0.キ必ず生じる。そこ、
1:
で、このような場合を考える。Next K, abnormality occurs on the side, pulse rim or pulse @
If it remains in the 0" state, the pulse rim is in the pulse@0" state and the pulse [JB, Llc is in the (pulse °l) state.
1: Now, consider a case like this.
パルスLl!l、UCは正常であるかb1モノマルチJ
#の出力信号は正常でパルス l となる・従ってフリ
ップフロップ44−46はセットされる。このとき、パ
ルスυ1.υCは正常であるので。Pulse Ll! l, UC is normal?b1 Monomulti J
The output signal of # is normal and becomes pulse l. Therefore, flip-flops 44-46 are set. At this time, pulse υ1. Since υC is normal.
フリップフロップ4 j e 4 gはすぐにリセット
されるか、パルスリムはパルス 0状態のままであるの
で、フリップフロック44はリセットされず、その出力
信号はパルス 1”状態のままとなる。パルスリムはパ
ルス 0状急のままであるので、タイマー38の出刃物
号は所定時間後パルス l となり、従ってアンド素子
29、オア素子12の出力信gはパルス l となって
、フリップフロップ49がセットされてパルスリムが異
常と判断する。Since flip-flop 4j e 4 g is immediately reset or the pulse rim remains in the pulse 0 state, flip-flop 44 is not reset and its output signal remains in the pulse 1" state. The pulse rim remains in the pulse 1" state. Since the output signal of the timer 38 remains at 0 after a predetermined time, the output signal g of the AND element 29 and the OR element 12 becomes the pulse l, and the flip-flop 49 is set to set the pulse rim. is judged to be abnormal.
以上説明した動作説明をタイムチャートで示したものが
鶏4−1第5−であり、耐4図はパルスリム がパル・
ス@l”状態に故障した場合であり、謳s図はパルスL
IA がパルス1o”状態に故障した場合である□、、
。又、v4際の装置では、必す側ll11−差や(9)
略本4の骨性誤差が存在するので。The time chart showing the operation explanation explained above is Chicken 4-1 No. 5-, and the durability 4 figure shows that the pulse rim is Pal
This is the case when a failure occurs in the state of
This is the case when IA fails in the pulse 1o” state □,,
. Also, in the v4 device, the necessary side ll11-difference and (9)
Because there is a bone error of approximately 4.
パルスリム、UII、 Llcが全く同一の信号になる
とは眠らない優本発明はそのような場合にも全く間部な
く適用できるものである。従って、上記タイムチャート
では、パルスリム、 Llm 、Ucが誤差を鳴してい
る場合について記載している。It is impossible to imagine that the pulse limb, UII, and Llc will be exactly the same signal; however, the present invention can be applied to such cases without interruption. Therefore, the above time chart describes the case where the pulse rim, Llm, and Uc have errors.
本!II−の他の実施例について説−する。Book! Another embodiment of II- will be explained.
パルス“O″貴のいづれの鉤にも故障することを想定し
た場合であるが、!atの構成によっては、パルス“1
”IIIK故障する場合、或いはパルスOSに故障する
場合が確率的に無視できる1小さい場合がある。そのよ
うな場合には、監視装置としては、パルス°l″鉤の故
障又はパルス@0“鉤の故障のみを検出する装置として
もよい・又、監視装置としてマイクロコンピュータ’に
−[用してソフト処理で行なえることも明らかである。This is assuming that either of the pulse “O” hooks breaks down! Depending on the configuration of at, the pulse “1”
``IIIK failure'' or failure in the pulse OS may be negligibly small.In such cases, the monitoring device should detect failure of the pulse 〈l'' hook or failure of the pulse@0`` hook. It is also possible to use a device that detects only failures in the system.Also, it is obvious that the monitoring device can be used in a microcomputer to perform software processing.
以上a明したごとく1本発明によれは、多重化された装
置の出力@号の不−紋を検出する機能と肺紀出力色号が
次定時間状紘変化を起さない状態を検出する機能、尭に
粂約出カ信号にょつてセットされ、1紀各々の装置の出
力信号によってリセットされる記憶機能と1紀出力信号
が所定時間変化を起さない状態を検出する機能とを組み
合せることkより、前記多重化された装置が、パルス
1lIlに故障し、た場合にもノ(ルス@O″lIK&
陣した場合にも異常を検出することができ、且つ、いづ
れの装置が故障した場合にも的確に判断することができ
、ひいては多重化の効果を最大@に生かしてVステム停
止や拡大事故を未然に防止することができると云51ま
しい効果を有する。As explained above, according to the present invention, there is a function for detecting blemishes in the output @ of a multiplexed device, and a state in which the pulmonary output color does not change over time. The function is a combination of a memory function that is set by the output signal and reset by the output signal of each device, and a function that detects a state in which the output signal of the first generation does not change for a predetermined period of time. From this point, the multiplexed device
Even if it breaks down in 1lIl, no(Rus@O″lIK&
It is possible to detect anomalies even when the system is in the wrong position, and it is also possible to accurately judge when any device breaks down, thereby making the most of the multiplexing effect and preventing V-stem stoppages and extended accidents. It has a desirable effect of being able to prevent such occurrences.
第1園、第2wJは、多1化された装置の構成図、亀3
図は、本発明の一1!JIII例を示す1路−1譲4−
1譲5図は、第3図のタイムチャートである・
1〜11・・・装置、12〜14・・・オア素子、15
〜11・・・アンド素子、18・・・オア素子、1g・
・・モノマルチ、20〜22・・・不−敦検出刊路、J
J−32・・・アンド素子、33〜34・・・オア本子
s J 5〜40 ・・’タイマー、41〜43・・・
反転重子、44〜41・・・フリップフロツプ・出願人
代理人 弁墳士 鈴 江 武 彦□
〕・・′1
才1図
才2図The first garden and the second wJ are the configuration diagrams of the multi-unit equipment, turtle 3
The figure shows part 1 of the present invention! 1st road-1st concession 4- showing JIII example
Figure 1-5 is the time chart of Figure 3. 1-11... Device, 12-14... OR element, 15
~11...AND element, 18...OR element, 1g.
...Mono Multi, 20-22...Fu-Atsushi Senro, J
J-32...AND element, 33-34...OR honko s J 5-40...'Timer, 41-43...
Inverted Shigeko, 44-41...Flip-flop/Applicant's agent Benfunshi Suzue Takehiko□]...'1 Year 1 figure Year 2 figure
Claims (1)
し、その入力信号を一つの出力信gK集約する執*にお
いて、前記II数の入力信号の2信号の不−敦を恢出し
て前記入力信号の内いづれの入力信号が異常であるかを
判断する#!lのII&総と、#記入力信号の各々につ
いてそれらの入力信号が所定時間内に状I[を化を起さ
ない場合kJI常と判断する第2の機能と、前記第1の
機能によって異常と判断された入力信号と前記l1s2
の機能によってJINIと判断された入力信号が一紋し
た場合にのみ当該入力信号が異常と判断する絽3の機能
と、前記集約きれた出力信号によってセットされ前記入
力信号によってリセットされる配憶装置を前記入力信号
に対応してそれぞれ令すると共に、各々の1紀入力信号
が所定時間内に111記状態食化とは逆の状態変化を起
さない場合に異常とft1ll#するII 4 #)−
舵と、−紀紀憶装置の内容と前記側4の機能によって異
常と判断された入力信号が機敏した場合にのみ当該入力
4Ii号か異常と判断する亀5の機能を有することを骨
愼とする監a装置。In the process of aggregating the input signals into one output signal gK by using pulse signals with a number of values commanding the same III function as input signals, the difference between the two signals of the II number of input signals is calculated and the above-mentioned Determine which of the input signals is abnormal #! A second function that determines that kJI is normal if the input signals do not cause the state I[ within a predetermined time for each of the II & total of l and # input signals; The input signal determined to be
A function of the cable 3 that determines that an input signal determined to be JINI by the function is abnormal only when the input signal is determined to be JINI, and a storage device that is set by the aggregated output signal and reset by the input signal. corresponding to the input signals, and if each primary input signal does not cause a state change opposite to the 111 state eclipse within a predetermined time, it is determined to be abnormal (ft1ll#) −
- The rudder has a function of the turtle 5 which determines that the input 4Ii is abnormal only when the input signal determined to be abnormal according to the contents of the memory storage device and the function of the side 4 becomes alert. A monitoring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57017316A JPS58134302A (en) | 1982-02-05 | 1982-02-05 | Monitor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57017316A JPS58134302A (en) | 1982-02-05 | 1982-02-05 | Monitor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58134302A true JPS58134302A (en) | 1983-08-10 |
Family
ID=11940606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57017316A Pending JPS58134302A (en) | 1982-02-05 | 1982-02-05 | Monitor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58134302A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5155643A (en) * | 1974-11-11 | 1976-05-15 | Omron Tateisi Electronics Co | DENSHIKEI SANKISEIGYO HOSHIKI |
JPS54112150A (en) * | 1978-02-23 | 1979-09-01 | Sanyo Electric Co Ltd | Pulse interrupt detection circuit |
JPS56110102A (en) * | 1980-01-21 | 1981-09-01 | Siemens Ag | Method of and apparatus for selecting digital frequency |
-
1982
- 1982-02-05 JP JP57017316A patent/JPS58134302A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5155643A (en) * | 1974-11-11 | 1976-05-15 | Omron Tateisi Electronics Co | DENSHIKEI SANKISEIGYO HOSHIKI |
JPS54112150A (en) * | 1978-02-23 | 1979-09-01 | Sanyo Electric Co Ltd | Pulse interrupt detection circuit |
JPS56110102A (en) * | 1980-01-21 | 1981-09-01 | Siemens Ag | Method of and apparatus for selecting digital frequency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4198678A (en) | Vehicle control unit | |
US20150095690A1 (en) | Redundant Automation System | |
US6161202A (en) | Method for the monitoring of integrated circuits | |
JPH0314013A (en) | Power-on reset circuit for multiprocessor system | |
JPS58134302A (en) | Monitor device | |
JPH06105417B2 (en) | Fault detection method for multiplexed power supply | |
JPH04116473A (en) | Distributed control system with signal cable connection monitoring function | |
JPH02278457A (en) | Digital information processor | |
JP2557990B2 (en) | Dual system switching device | |
JP2744113B2 (en) | Computer system | |
JPS58134304A (en) | Monitor device | |
JPS61169036A (en) | System supervisory device | |
JPS58109944A (en) | Failure detecting method for dissidence detection circuit | |
JPH0535343Y2 (en) | ||
JPS62204346A (en) | Duplex system switching system | |
JPH0458237B2 (en) | ||
JPS60237523A (en) | Controller for internal timepiece | |
JPS62102646A (en) | Self-diagnosis system | |
JPS61150027A (en) | Timer circuit diagnostic system of serial printer | |
JPS573148A (en) | Diagnostic system for other system | |
JPH01217665A (en) | Digital information processor | |
JP2854873B2 (en) | Backup method of online dual processing system | |
JPS615350A (en) | Computer | |
JPS5916302B2 (en) | Check device | |
JPH01303001A (en) | Automatic train controller |