JPS58131766A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS58131766A JPS58131766A JP57013769A JP1376982A JPS58131766A JP S58131766 A JPS58131766 A JP S58131766A JP 57013769 A JP57013769 A JP 57013769A JP 1376982 A JP1376982 A JP 1376982A JP S58131766 A JPS58131766 A JP S58131766A
- Authority
- JP
- Japan
- Prior art keywords
- qmn
- under
- photoelectric conversion
- charges
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 230000026683 transduction Effects 0.000 abstract 1
- 238000010361 transduction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の撮像画素が配列形成された固体撮像素
子と撮像画素に対する走査回路とを備えて構成される固
体撮像装置に関し、特に、静止画撮像出力信号を得るに
あたって機械的シャッターを不要とし次固体撮像装置に
関する、っ光電変換部とスイッチング素子との組合せで
形成される撮像画素が、多数所定のパターン、グ]えば
、行列配置をもって2次元的に配列された受光面を有す
る固体撮像素子と、斯かる固体撮像素子のスイッチング
素子を選択的に開状態として、各撮像画素の光電変換部
で得られる信号電荷にもとずく撮像出力信号を導出せし
める走査回路とを、主要構成要素とする固体撮像装置が
提案されている1、この場合、固体撮像素子に於ける各
スイッチング素子は、[F+1えば、MO8形電界効果
トランジスタ(以下、MOS−FETという)で構成さ
れ、また、光電変換部は、スイッチング素子の個々に対
応して形成された多数の受光ダイオードで、あるいは、
スイッチング素子の一次元的配列上に形成された光電変
換薄膜層で構成される、。
子と撮像画素に対する走査回路とを備えて構成される固
体撮像装置に関し、特に、静止画撮像出力信号を得るに
あたって機械的シャッターを不要とし次固体撮像装置に
関する、っ光電変換部とスイッチング素子との組合せで
形成される撮像画素が、多数所定のパターン、グ]えば
、行列配置をもって2次元的に配列された受光面を有す
る固体撮像素子と、斯かる固体撮像素子のスイッチング
素子を選択的に開状態として、各撮像画素の光電変換部
で得られる信号電荷にもとずく撮像出力信号を導出せし
める走査回路とを、主要構成要素とする固体撮像装置が
提案されている1、この場合、固体撮像素子に於ける各
スイッチング素子は、[F+1えば、MO8形電界効果
トランジスタ(以下、MOS−FETという)で構成さ
れ、また、光電変換部は、スイッチング素子の個々に対
応して形成された多数の受光ダイオードで、あるいは、
スイッチング素子の一次元的配列上に形成された光電変
換薄膜層で構成される、。
この様な固体撮像装置で静止画撮像出力信号を得る場合
、1j1]ち、いわゆるステイル畳カメラを構成する場
合には、固体撮像素子の受光面の前方に、開閉可能とさ
れた機械的シャッターが設けられる。
、1j1]ち、いわゆるステイル畳カメラを構成する場
合には、固体撮像素子の受光面の前方に、開閉可能とさ
れた機械的シャッターが設けられる。
この機械的7ヤツターは通常閉状態にあって撮像時にの
み短時間開状態とされ、閉状態にあるときは受光面への
入射光が遮られ、開状態とされたときのみ受光面が入射
光を受けて、そのときの被写体像にもとずく撮像信号が
、静止画撮像出力信号として得られるようにされるので
ある。
み短時間開状態とされ、閉状態にあるときは受光面への
入射光が遮られ、開状態とされたときのみ受光面が入射
光を受けて、そのときの被写体像にもとずく撮像信号が
、静止画撮像出力信号として得られるようにされるので
ある。
しかしながら、従来の斯かる機械的シャッターが設けら
れる固体撮像装置にあっては、シャッター機構が複雑に
なって高価格となる、長期間の使用により機械精度が劣
化してシャッターの信頼性が低下してしまう、シャッタ
ー機構が撮像装置全体の小形化に支障をきたす等々種々
の問題点がある1、 本発明は上述の問題点に鑑み、機械的シャッターを設け
ることなく静止画撮像出力信号を得ることができるよう
にした、電子的シャッター機能部を備える固体撮像装置
を提供するものである、以下、本発明の実施例について
図面を参照して説明する。
れる固体撮像装置にあっては、シャッター機構が複雑に
なって高価格となる、長期間の使用により機械精度が劣
化してシャッターの信頼性が低下してしまう、シャッタ
ー機構が撮像装置全体の小形化に支障をきたす等々種々
の問題点がある1、 本発明は上述の問題点に鑑み、機械的シャッターを設け
ることなく静止画撮像出力信号を得ることができるよう
にした、電子的シャッター機能部を備える固体撮像装置
を提供するものである、以下、本発明の実施例について
図面を参照して説明する。
第1図は本発明に係る固体撮像装置の一例の概略構成を
等価回路で示す。この等価回路に於いて、/は固体撮像
素子で、この固体撮像素子/には水平方向(矢印H方向
)及び垂直方向(矢印V方向)に行列配置されたスイッ
チング素子としてのMO8@FET S//〜smn
が配され、これらMO8・FET Sll−8mnの一
端、例えば、ソースに光電変換部Dzz−Dmnが夫々
接続され、さらに、MO8IIFET Sl/〜Smn
のソースと光電変換部D//〜I)mnとの接続点の夫
々に、同じくスイッチング素子としてのMoS・FET
Qzl−Qmnのソースが接続されており、これらM
O8・FET Szz−8mn及びQzl−Qmnと
光電変換部D//〜I)mnにより受光明が構成されて
いる。ここで、各MO8−FET Sll−8mnのひ
とつと、光電変換部Dzl−Dmnのひとつと、MO8
−FETQll−Qmnのひとつとの組合せが撮像画素
を形成しており、その具体的構成は第2図及び第3図に
示される如くである。
等価回路で示す。この等価回路に於いて、/は固体撮像
素子で、この固体撮像素子/には水平方向(矢印H方向
)及び垂直方向(矢印V方向)に行列配置されたスイッ
チング素子としてのMO8@FET S//〜smn
が配され、これらMO8・FET Sll−8mnの一
端、例えば、ソースに光電変換部Dzz−Dmnが夫々
接続され、さらに、MO8IIFET Sl/〜Smn
のソースと光電変換部D//〜I)mnとの接続点の夫
々に、同じくスイッチング素子としてのMoS・FET
Qzl−Qmnのソースが接続されており、これらM
O8・FET Szz−8mn及びQzl−Qmnと
光電変換部D//〜I)mnにより受光明が構成されて
いる。ここで、各MO8−FET Sll−8mnのひ
とつと、光電変換部Dzl−Dmnのひとつと、MO8
−FETQll−Qmnのひとつとの組合せが撮像画素
を形成しており、その具体的構成は第2図及び第3図に
示される如くである。
第2図Aは固体撮像素子/の具体的構成の一例に於ける
、ひとつの撮像画素が形成される部分の断面を示す。こ
の例では、P形の半導体基体2にN形の領域3.夕及び
左が形成されている。そして、領域3及びグに跨って絶
縁層6を介してゲート電極7が設けられ、例えば、領域
3をドレイン領域とし領域ダをソース領域とする、MO
8−FETSl/〜SmnのひとつであるMO8−FE
TSが構成されている。gはMO8−FET Sのト
ノイン電極である。また、領域q及びSに跨って絶縁層
ヲを介してゲート電極/θが設けられ、例えば、領域3
をドレイン領域として領域qをソース領域とする、MO
S e F E T Q/z〜Qmnのひとつである
MO8−PET Qが構成されている。//はMO8
−PET Qのトノイン電極である。さらに、半導体
基体コと領域ダとの間のP゛−N接合部で、光電変換部
Dll−Dmnのひとつである光電変換部りを形成する
受光ダイオードが構成されており、領域qに入射される
光の光電変換がなされる。この場合、半導体基体コは接
地されて用いられ、従って、斯かる光電変換部りが受光
ダイオードで形成された第2図Aに示される例は、等価
回路的には、MO8−FET S及びQのサプス)l
/−)が接地され、光電変換部りを形成する受光ダイオ
ードのアノードに接地電位が与えられた第2図Bに示さ
れる如くのものとなる。
、ひとつの撮像画素が形成される部分の断面を示す。こ
の例では、P形の半導体基体2にN形の領域3.夕及び
左が形成されている。そして、領域3及びグに跨って絶
縁層6を介してゲート電極7が設けられ、例えば、領域
3をドレイン領域とし領域ダをソース領域とする、MO
8−FETSl/〜SmnのひとつであるMO8−FE
TSが構成されている。gはMO8−FET Sのト
ノイン電極である。また、領域q及びSに跨って絶縁層
ヲを介してゲート電極/θが設けられ、例えば、領域3
をドレイン領域として領域qをソース領域とする、MO
S e F E T Q/z〜Qmnのひとつである
MO8−PET Qが構成されている。//はMO8
−PET Qのトノイン電極である。さらに、半導体
基体コと領域ダとの間のP゛−N接合部で、光電変換部
Dll−Dmnのひとつである光電変換部りを形成する
受光ダイオードが構成されており、領域qに入射される
光の光電変換がなされる。この場合、半導体基体コは接
地されて用いられ、従って、斯かる光電変換部りが受光
ダイオードで形成された第2図Aに示される例は、等価
回路的には、MO8−FET S及びQのサプス)l
/−)が接地され、光電変換部りを形成する受光ダイオ
ードのアノードに接地電位が与えられた第2図Bに示さ
れる如くのものとなる。
第3図Aは固体撮像素子/の具体的構成の他の例に於け
る、ひとつの撮像画素が形成される部分の断面を示す。
る、ひとつの撮像画素が形成される部分の断面を示す。
このFlに於いても、P形の半導体基体λにN形の領域
3.’l及びSが形成され、領域3とグに跨って絶縁層
6を介してゲート電極7が設けられて、領域3及びグを
夫々ドレイン領域及びソース領域とする、MO8LIF
ET S//〜SmnのひとつであるMO8参FET
Sが構成され、また、領域qと5に跨って絶縁層9を
介°してゲート電極10が設けられて、領域左とダを夫
々ドレイン領域及びソース領域とする。MO8−FE
T Q t t = QmnのひとつであるMO8−
FETQが構成されている。そして、領域3に設けられ
たMOS−FET Sのドレイン電極g及び領域Sに
設けられたMOS−FET Qのドレイン電極//の
他に、領域ダにMOS−FET S及びQに共通のソ
ース電極/2が設けられている。斯かるMOS−FET
S及びQが構成される部分上に、ソース電極上を除
いて、絶縁層/3が配され、その上に、例えば、アルミ
ニウム層で形成された電極/グが配され、この電極/l
はソース電極/λに接続されている、そして、電極ll
I上に、例えば、アモルファス・シリコン薄膜で形成さ
れた光電変換層/Sが配され、さらに、光電変換層/左
の上には透明電極(ターゲット電極)/乙が配されてい
る。このMOS−PET S及びQが構成される部分
上に拡がる光電変換層/Sの一部分が、光電変換部Dz
7−Dmnのひとつである光電変換部りを形成している
のである。即ち、本例に於いては、光電変換部D//〜
Dm、nの夫々は独立した受光ダイオード等の受光素子
で形成されているのではなく、受光面に拡がる光電変換
層/Sの一部分で形成されているのであ・る。なお、受
光面への光はターゲット電極/乙を透過して入射せしめ
られる。この場合、半導体基体コは接地され、また、タ
ーゲット電極/乙には所定の直流電圧であるターゲット
電圧VTが供給されて用いられる。
3.’l及びSが形成され、領域3とグに跨って絶縁層
6を介してゲート電極7が設けられて、領域3及びグを
夫々ドレイン領域及びソース領域とする、MO8LIF
ET S//〜SmnのひとつであるMO8参FET
Sが構成され、また、領域qと5に跨って絶縁層9を
介°してゲート電極10が設けられて、領域左とダを夫
々ドレイン領域及びソース領域とする。MO8−FE
T Q t t = QmnのひとつであるMO8−
FETQが構成されている。そして、領域3に設けられ
たMOS−FET Sのドレイン電極g及び領域Sに
設けられたMOS−FET Qのドレイン電極//の
他に、領域ダにMOS−FET S及びQに共通のソ
ース電極/2が設けられている。斯かるMOS−FET
S及びQが構成される部分上に、ソース電極上を除
いて、絶縁層/3が配され、その上に、例えば、アルミ
ニウム層で形成された電極/グが配され、この電極/l
はソース電極/λに接続されている、そして、電極ll
I上に、例えば、アモルファス・シリコン薄膜で形成さ
れた光電変換層/Sが配され、さらに、光電変換層/左
の上には透明電極(ターゲット電極)/乙が配されてい
る。このMOS−PET S及びQが構成される部分
上に拡がる光電変換層/Sの一部分が、光電変換部Dz
7−Dmnのひとつである光電変換部りを形成している
のである。即ち、本例に於いては、光電変換部D//〜
Dm、nの夫々は独立した受光ダイオード等の受光素子
で形成されているのではなく、受光面に拡がる光電変換
層/Sの一部分で形成されているのであ・る。なお、受
光面への光はターゲット電極/乙を透過して入射せしめ
られる。この場合、半導体基体コは接地され、また、タ
ーゲット電極/乙には所定の直流電圧であるターゲット
電圧VTが供給されて用いられる。
従って、斯かる光電変換部りが光電変換薄膜層で形成さ
れた第3図Aに示される例は、等価回路的には、MOS
−FET S及びQのサブストノートが接地され、光
電変換部りの一端にターゲット電圧vTが与えられた、
第3図Bに示される如くのものとなる。
れた第3図Aに示される例は、等価回路的には、MOS
−FET S及びQのサブストノートが接地され、光
電変換部りの一端にターゲット電圧vTが与えられた、
第3図Bに示される如くのものとなる。
再び第1図の等価回路に於いて、上述の各撮像画素を形
成するMOS−FET Sl/〜Smnのうちの各水平
方向の行を構成するもののゲートは共通接続され、第一
の垂直走査回路/りのm個の出力端vl−vmに夫々接
続される。また、MOS・FET Sll−8mnのう
ちの各垂直方向の列を構成するもののドレインが共通接
続されて、スイッチング素子としてのMO8LIFET
Tl〜Tnの各ソースへ夫々接続される。これらのM
OS”FET Ti”’−THの各ゲートは水平走査
回路/gのn個の出力端h/〜h、に夫々接続され、ま
た、各ドレインは共通接続され、出力抵抗素子/9を介
して動作電圧vvを供給する電源20に接続される、そ
して、MOS−FET T/〜Tnのドレインの共通
接続点と出力抵抗素子/qの間から出力端子2/が導出
される。なお、第一の垂直走査回路/7は、そのm個の
出力端V/〜vmに、位相が順次異なる走査パルスφV
/〜φvmを夫々発生して、MOS−FET Sll−
8mnを、行を構成するもの毎に順次開状態とする制御
を行い、また、水平走査回路/gは、そのn個の出力端
り、−hnに、走査パルスφV/〜φvmより充分高い
周波数の、位相が順次異なる走査パルスφh/〜φhn
を夫々発生して、MOS・FET Tt〜Tnを順次
開状態とする制御を行う。
成するMOS−FET Sl/〜Smnのうちの各水平
方向の行を構成するもののゲートは共通接続され、第一
の垂直走査回路/りのm個の出力端vl−vmに夫々接
続される。また、MOS・FET Sll−8mnのう
ちの各垂直方向の列を構成するもののドレインが共通接
続されて、スイッチング素子としてのMO8LIFET
Tl〜Tnの各ソースへ夫々接続される。これらのM
OS”FET Ti”’−THの各ゲートは水平走査
回路/gのn個の出力端h/〜h、に夫々接続され、ま
た、各ドレインは共通接続され、出力抵抗素子/9を介
して動作電圧vvを供給する電源20に接続される、そ
して、MOS−FET T/〜Tnのドレインの共通
接続点と出力抵抗素子/qの間から出力端子2/が導出
される。なお、第一の垂直走査回路/7は、そのm個の
出力端V/〜vmに、位相が順次異なる走査パルスφV
/〜φvmを夫々発生して、MOS−FET Sll−
8mnを、行を構成するもの毎に順次開状態とする制御
を行い、また、水平走査回路/gは、そのn個の出力端
り、−hnに、走査パルスφV/〜φvmより充分高い
周波数の、位相が順次異なる走査パルスφh/〜φhn
を夫々発生して、MOS・FET Tt〜Tnを順次
開状態とする制御を行う。
′また、MO8@FET Qll−Qmnのうちの各水
平方向の行を構成するもののゲートも共通接続され、第
二の垂直走査回路2.2のm個の出力端v 、 /〜v
m′に夫々接続されている。この第二〇垂直走査回路2
2はMO8*FET Qll−Qmnの開・閉制御を
行う。そして、MOS −FETQll−Qmnの夫々
のドVイ/は共通接続されて、電源20に直接接続され
ている。
平方向の行を構成するもののゲートも共通接続され、第
二の垂直走査回路2.2のm個の出力端v 、 /〜v
m′に夫々接続されている。この第二〇垂直走査回路2
2はMO8*FET Qll−Qmnの開・閉制御を
行う。そして、MOS −FETQll−Qmnの夫々
のドVイ/は共通接続されて、電源20に直接接続され
ている。
さらに、光電変換部D / / ”= Dm nの夫々
の、MO8LIFET Sll〜Smnの夫々のソース
及びMOS−F E T Qll−Qmnの夫々のソ
ースに接続された側とは反対側の端部は、共通接続され
て端子23が導出されており、この端子23には所定の
電位が与えられる。例えば、光電変換部D//〜I)m
nが、第2図に示される例の如く、受光ダイオードで形
成されている場合には端子Ω3には接地電位が与えられ
、第3図に示されるレリの如く、光電変換薄膜層で形成
されている場合には、所定のターゲット電圧VTに対応
する電位が与えられる。。
の、MO8LIFET Sll〜Smnの夫々のソース
及びMOS−F E T Qll−Qmnの夫々のソ
ースに接続された側とは反対側の端部は、共通接続され
て端子23が導出されており、この端子23には所定の
電位が与えられる。例えば、光電変換部D//〜I)m
nが、第2図に示される例の如く、受光ダイオードで形
成されている場合には端子Ω3には接地電位が与えられ
、第3図に示されるレリの如く、光電変換薄膜層で形成
されている場合には、所定のターゲット電圧VTに対応
する電位が与えられる。。
上述の如くに構成された本発明に係る固体撮像装置に於
いて、固体撮像素子/の受光面の各撮像画素に被写体か
らの光が入射すると、光電変換部Dll−Dmnで光電
変換が行われて、各撮像画素への入射光量に応じた電荷
が発生する。この電荷がMO8−FET 877〜8l
nの夫々のソースに蓄積される場合に信号電荷が得られ
ることになるのであるが、MO8LIFET Qll−
Qmnが開状態にあると、光電変換部DzA−Dmnで
発生した電荷は、MO8−FET Qlz−Qmnを
通じて、MO8−F E T Qll−Qmnの夫々
のドレインと電源20とを結ぶ直接接続路へと排除され
てしまい、MO8−FET Sll−8lnのソースに
は蓄積されない。即ち、MO8・FET 977〜9l
nが開状態にあるときには、光電変換部Dzl−Dmn
により得られる電荷は信号電荷とはならないのである、
一方、MO8−FET 917〜9lnが閉状態にある
と、光電変換部Dlz−Dmnで発生した電荷はMO8
−FET Sll−8lnが開状態にあるとき以外は、
MO5−FET Szl−8lnの夫々のソースに蓄
積されて、各撮像画素に入射光量に応じた信号電荷が得
られることになる7)従って、MO8・F E T
Qll−Qmnが開状態とされるときがシャッターが閉
状態とされたことに相当し、MO8L1FET 917
〜9lnが同時にもしくは選択的に順次閉状態とされる
ときがシャッターが開状態とされ次ことに相当している
のであり、いわば、電子シャッターが形成されることに
なる1、そこで、MO8−FET Qll−Qmnが同
時にもしくは選択的に順次閉状態とされる時間を短時間
とし、この短時間に各撮像画素に得られる信号電荷にも
とすく信号を、MO8−FET Sll−8lnを介し
て順次導出すれば、静止画撮像出力信号を得ることがで
きることになる。
いて、固体撮像素子/の受光面の各撮像画素に被写体か
らの光が入射すると、光電変換部Dll−Dmnで光電
変換が行われて、各撮像画素への入射光量に応じた電荷
が発生する。この電荷がMO8−FET 877〜8l
nの夫々のソースに蓄積される場合に信号電荷が得られ
ることになるのであるが、MO8LIFET Qll−
Qmnが開状態にあると、光電変換部DzA−Dmnで
発生した電荷は、MO8−FET Qlz−Qmnを
通じて、MO8−F E T Qll−Qmnの夫々
のドレインと電源20とを結ぶ直接接続路へと排除され
てしまい、MO8−FET Sll−8lnのソースに
は蓄積されない。即ち、MO8・FET 977〜9l
nが開状態にあるときには、光電変換部Dzl−Dmn
により得られる電荷は信号電荷とはならないのである、
一方、MO8−FET 917〜9lnが閉状態にある
と、光電変換部Dlz−Dmnで発生した電荷はMO8
−FET Sll−8lnが開状態にあるとき以外は、
MO5−FET Szl−8lnの夫々のソースに蓄
積されて、各撮像画素に入射光量に応じた信号電荷が得
られることになる7)従って、MO8・F E T
Qll−Qmnが開状態とされるときがシャッターが閉
状態とされたことに相当し、MO8L1FET 917
〜9lnが同時にもしくは選択的に順次閉状態とされる
ときがシャッターが開状態とされ次ことに相当している
のであり、いわば、電子シャッターが形成されることに
なる1、そこで、MO8−FET Qll−Qmnが同
時にもしくは選択的に順次閉状態とされる時間を短時間
とし、この短時間に各撮像画素に得られる信号電荷にも
とすく信号を、MO8−FET Sll−8lnを介し
て順次導出すれば、静止画撮像出力信号を得ることがで
きることになる。
MO8@FET Q/l〜Qmnの開・閉は第二の垂直
走査回路、22で制御されるのであるが、静止画撮像時
には、この第二の垂直走査回路22はそのm個の出力端
v 、 /〜vm′に走査信号Φl〜Φmを発生し、M
O8−FET Qll−Qmnの各水平方向の行を構成
するもののゲートに夫々供給する。
走査回路、22で制御されるのであるが、静止画撮像時
には、この第二の垂直走査回路22はそのm個の出力端
v 、 /〜vm′に走査信号Φl〜Φmを発生し、M
O8−FET Qll−Qmnの各水平方向の行を構成
するもののゲートに夫々供給する。
走査信号Φ/〜Φ□は、第を図Aに示される如く、各々
が、一定時間Ta2間のみ低レベルとなり、他の時間で
は高Vペルをとる信号で、この一定時間T8の期間が走
査信号Φ/から走査信号Φ□へと順次、映像信号の7水
平期間thずつ遅れていくものである1、そして、走査
信号Φ/〜Φmは高VペルでMO8−FET 917〜
9lnを開状態とし、低レベルでMOS−F E T
Qll−Qmnを閉状態とする、従って、MO8@F
ET 977〜9lnは、水平方向の行を構成するもの
毎に、順次、一定時間Tsだけ閉状態とされることにな
る。
が、一定時間Ta2間のみ低レベルとなり、他の時間で
は高Vペルをとる信号で、この一定時間T8の期間が走
査信号Φ/から走査信号Φ□へと順次、映像信号の7水
平期間thずつ遅れていくものである1、そして、走査
信号Φ/〜Φmは高VペルでMO8−FET 917〜
9lnを開状態とし、低レベルでMOS−F E T
Qll−Qmnを閉状態とする、従って、MO8@F
ET 977〜9lnは、水平方向の行を構成するもの
毎に、順次、一定時間Tsだけ閉状態とされることにな
る。
また、この静止画撮像時には、前述の如く第一の垂直走
査回路/7が発生する走査パルスφV/〜φvmは、第
グ図Bに示される如く、映像信号の/水平期間thの幅
を有すパルスが、映像信号の/垂直期間tv内に於いて
m個順次発生していき、各パルスが、上述の第二の垂直
走査回路22が発生する走査信号Φl〜Φ□の夫々の低
レベル期間の終端部に夫々対応して位置するようになる
ものとされ、さらに、前述の如く水平走査回路/ざが発
生する走査パルスφh/〜φhnは、S+図Cに示され
る如く、走査パルスφV/〜φvmの夫々の期間内に於
いて、n個の狭幅なパルスが順次発生していくものとさ
れる。MO8−FET 877〜8ln及びT、−Tn
は、これら各走査パルスがゲートに供給されるとき、開
状態とされる1゜従って、先ず、第二の垂直走査回路2
2からの走査信号Φlの低レベル部がMO8−FETQ
//〜Qlnのゲートに供給されるとき、これらのMO
8L1FET Ql/〜Qlnが時間Tsの開閉状態と
され、この期間内に於いて、光電変換部D//〜Dln
で得られた電荷が信号電荷としてMO8・FET 5
tA−8tnのソースに蓄積される3、そして、このM
O8LIFET Q/l〜Qlnが閉状態にある期間の
終端部で、第一の垂直走査回路/7からの走査パルスφ
V/がMO8−FET Sll〜Slnのゲートに供給
されて、MO8−F’ETSll−8lnが開状態とさ
れ、夫々のソースに蓄積された信号電荷にもとすく信号
がMO8−FETT/〜Tnのソースに伝達される4、
そして、この走査パルスφV/の期間に、水平走査回路
/gからの走査パルスφh/〜φhnがMO8−FET
↑l〜Tnのゲートに順次供給されて、MO8−F
ET ’rl−’rnが順次開状態とされ、これによ
りそれらのソースに伝達されてきていた信号にもとずく
信号電流が出力抵抗素子/ヲを順次流れ、その結果、出
力端子2/にMo8−FET Sll〜Slnに対応す
る撮像画素に於ける信号電荷にもとすく撮像出力信号が
得られる。次に、走査信号Φlの低レベル部から映像信
号の/水平期間t)1だけ遅れて、走査信号Φ2の低レ
ベル部がMo8・F E T Qll−Qanのゲー
トに供給され、これにより、これらのMo8−FET
Q2/〜Q2nが時間Tsの開閉状態とされ、この期間
内に於いて、光電変換部Dxl−D2nで得られた電荷
が信号電荷としてMo8−FET S2/〜S2nのソ
ースに蓄積される。そして、このMo8@FET Q2
1〜Q2nが開状態にある期間の終端部で、走査パルス
φv2がMo8LIFET S2/〜S2nのゲートに
供給されて、これらのMo5−FET S21〜S2n
が開状態とされるとともに、走査パルスφh/〜φhn
によりMo8−FET Tl−Tnが順次開状態とされ
、上述と同様にして、出力端子、2/にMo8−FET
521−82nに対応する撮像画素に於ける信号電荷
にもとずく撮像出力信号が得られる。以下、同様にして
、第二の垂直走査回路22からの走査信号Φ3〜Φmの
夫々の低レベル部がMo8−FET Q3t−Q3n
からQmz〜Qmnのゲートに順次供給されて、これら
が閉状態にされることにより得られる、Mo8−FET
S3/〜SJnからSm/〜Smnに対応する撮像画
素に於ける信号電荷にもとずく撮像出力信号が、順次、
出力端子2/に得られ、/垂直期間、即ち、/フィール
ドの撮像出力信号が得られる。この様にして、MOS
・F ET Qll−Qmnが閉状態にある期間に各
撮像画素に於いて得られた信号電荷にもとすく信号が、
Mo8@FET S/l−8mn及びMo8@FET
Tl−Tlを介して導出されて、静止画を表わす撮像
出力信号が得られるのである。
査回路/7が発生する走査パルスφV/〜φvmは、第
グ図Bに示される如く、映像信号の/水平期間thの幅
を有すパルスが、映像信号の/垂直期間tv内に於いて
m個順次発生していき、各パルスが、上述の第二の垂直
走査回路22が発生する走査信号Φl〜Φ□の夫々の低
レベル期間の終端部に夫々対応して位置するようになる
ものとされ、さらに、前述の如く水平走査回路/ざが発
生する走査パルスφh/〜φhnは、S+図Cに示され
る如く、走査パルスφV/〜φvmの夫々の期間内に於
いて、n個の狭幅なパルスが順次発生していくものとさ
れる。MO8−FET 877〜8ln及びT、−Tn
は、これら各走査パルスがゲートに供給されるとき、開
状態とされる1゜従って、先ず、第二の垂直走査回路2
2からの走査信号Φlの低レベル部がMO8−FETQ
//〜Qlnのゲートに供給されるとき、これらのMO
8L1FET Ql/〜Qlnが時間Tsの開閉状態と
され、この期間内に於いて、光電変換部D//〜Dln
で得られた電荷が信号電荷としてMO8・FET 5
tA−8tnのソースに蓄積される3、そして、このM
O8LIFET Q/l〜Qlnが閉状態にある期間の
終端部で、第一の垂直走査回路/7からの走査パルスφ
V/がMO8−FET Sll〜Slnのゲートに供給
されて、MO8−F’ETSll−8lnが開状態とさ
れ、夫々のソースに蓄積された信号電荷にもとすく信号
がMO8−FETT/〜Tnのソースに伝達される4、
そして、この走査パルスφV/の期間に、水平走査回路
/gからの走査パルスφh/〜φhnがMO8−FET
↑l〜Tnのゲートに順次供給されて、MO8−F
ET ’rl−’rnが順次開状態とされ、これによ
りそれらのソースに伝達されてきていた信号にもとずく
信号電流が出力抵抗素子/ヲを順次流れ、その結果、出
力端子2/にMo8−FET Sll〜Slnに対応す
る撮像画素に於ける信号電荷にもとすく撮像出力信号が
得られる。次に、走査信号Φlの低レベル部から映像信
号の/水平期間t)1だけ遅れて、走査信号Φ2の低レ
ベル部がMo8・F E T Qll−Qanのゲー
トに供給され、これにより、これらのMo8−FET
Q2/〜Q2nが時間Tsの開閉状態とされ、この期間
内に於いて、光電変換部Dxl−D2nで得られた電荷
が信号電荷としてMo8−FET S2/〜S2nのソ
ースに蓄積される。そして、このMo8@FET Q2
1〜Q2nが開状態にある期間の終端部で、走査パルス
φv2がMo8LIFET S2/〜S2nのゲートに
供給されて、これらのMo5−FET S21〜S2n
が開状態とされるとともに、走査パルスφh/〜φhn
によりMo8−FET Tl−Tnが順次開状態とされ
、上述と同様にして、出力端子、2/にMo8−FET
521−82nに対応する撮像画素に於ける信号電荷
にもとずく撮像出力信号が得られる。以下、同様にして
、第二の垂直走査回路22からの走査信号Φ3〜Φmの
夫々の低レベル部がMo8−FET Q3t−Q3n
からQmz〜Qmnのゲートに順次供給されて、これら
が閉状態にされることにより得られる、Mo8−FET
S3/〜SJnからSm/〜Smnに対応する撮像画
素に於ける信号電荷にもとずく撮像出力信号が、順次、
出力端子2/に得られ、/垂直期間、即ち、/フィール
ドの撮像出力信号が得られる。この様にして、MOS
・F ET Qll−Qmnが閉状態にある期間に各
撮像画素に於いて得られた信号電荷にもとすく信号が、
Mo8@FET S/l−8mn及びMo8@FET
Tl−Tlを介して導出されて、静止画を表わす撮像
出力信号が得られるのである。
なお、上述に於いて、第二の垂直走査回路22が供給す
る走査信号Φl〜Φ□の夫々が低ノベルをとる時間Ts
の長さを変化せしめれば、いわゆる、シャッター速度調
整ができることになる1、また、本発明に係る固体撮像
装置は、第二の垂直走査回路22によシ開・閉制御され
るスイッチング素子であるtVlos−FET Ql
l−Qmnを常時閉状態としておけば、移動被写体に対
する撮像出力信号を得ることができるものであること勿
論である。
る走査信号Φl〜Φ□の夫々が低ノベルをとる時間Ts
の長さを変化せしめれば、いわゆる、シャッター速度調
整ができることになる1、また、本発明に係る固体撮像
装置は、第二の垂直走査回路22によシ開・閉制御され
るスイッチング素子であるtVlos−FET Ql
l−Qmnを常時閉状態としておけば、移動被写体に対
する撮像出力信号を得ることができるものであること勿
論である。
以上説明した如く、本発明に係る固体撮像装置は静止画
撮像出力信号を得るに機械的シャッターを不要とするも
ので、このため、装置全体の構成の簡易化、軽量化及び
小形化がはかれ、また、信頼性が著るしく高められたも
のとなる、
撮像出力信号を得るに機械的シャッターを不要とするも
ので、このため、装置全体の構成の簡易化、軽量化及び
小形化がはかれ、また、信頼性が著るしく高められたも
のとなる、
第1図は本発明に係る固体撮像装置の一例の概要を示す
等価回路図、第Ω図A及びBは第1図に示される例の一
部分の具体的構成の−[Fllを示す断面図及びその等
価回路図、第3図A及びBは第1図に示されるEflJ
の一部分の具体的構成の他の例を示す断面図及びその等
価回路図、第9図は本発明に係る固体撮像装置の一11
FIJの動作説明に供される図である1 図中、/は固体撮像素子、コは半導体基体、乙及び9は
絶縁層、7及び10はゲート電極、/7は第一の垂直走
査回路、7gは水平走査回路、/9は出力抵抗素子、2
/は出力端子、Ω)は第二の垂直走査回路、S + 5
ll−8H1+ Q 、 Q//〜Qmn及びTz−T
nはMo8−FET(スイッチング素子)、D及び−D
ll〜I)mnは光電変換部である。、
等価回路図、第Ω図A及びBは第1図に示される例の一
部分の具体的構成の−[Fllを示す断面図及びその等
価回路図、第3図A及びBは第1図に示されるEflJ
の一部分の具体的構成の他の例を示す断面図及びその等
価回路図、第9図は本発明に係る固体撮像装置の一11
FIJの動作説明に供される図である1 図中、/は固体撮像素子、コは半導体基体、乙及び9は
絶縁層、7及び10はゲート電極、/7は第一の垂直走
査回路、7gは水平走査回路、/9は出力抵抗素子、2
/は出力端子、Ω)は第二の垂直走査回路、S + 5
ll−8H1+ Q 、 Q//〜Qmn及びTz−T
nはMo8−FET(スイッチング素子)、D及び−D
ll〜I)mnは光電変換部である。、
Claims (1)
- 選択的に開状態とされる複数の第一のスイッチング素子
が所定の配列を形成して配され、さらに、上記複数の第
一のスイッチング素子の夫々に対応して、該第−のスイ
ッチング素子との電気的接続がされた光電変換部と該光
電変換部との電気的接続がされた第二のスイッチング素
子とが配され、上西1第二のスイッチング素子が開状態
とされるとき、上記光電変換部により得られる電荷が該
第二のスイッチング素子を介して排除されて信号電荷と
ならず、上記第二のスイッチング素子が閉状態とされる
とき、上記光電変換部により得られる電荷が信号電荷と
なり、該信号電荷にもとすく信号が上記第一のスイッチ
ング素子を介して導出されて、撮像出力信号が得られる
ようにされた固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57013769A JPS58131766A (ja) | 1982-01-30 | 1982-01-30 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57013769A JPS58131766A (ja) | 1982-01-30 | 1982-01-30 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58131766A true JPS58131766A (ja) | 1983-08-05 |
Family
ID=11842452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57013769A Pending JPS58131766A (ja) | 1982-01-30 | 1982-01-30 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58131766A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5930376A (ja) * | 1982-08-13 | 1984-02-17 | Olympus Optical Co Ltd | 固体撮像装置 |
US5115293A (en) * | 1989-12-11 | 1992-05-19 | Fuji Photo Film Co., Ltd. | Solid-state imaging device |
-
1982
- 1982-01-30 JP JP57013769A patent/JPS58131766A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5930376A (ja) * | 1982-08-13 | 1984-02-17 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH0417509B2 (ja) * | 1982-08-13 | 1992-03-26 | Olympus Optical Co | |
US5115293A (en) * | 1989-12-11 | 1992-05-19 | Fuji Photo Film Co., Ltd. | Solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6091793A (en) | Solid-state photographic device having a charge storage element for simultaneous shutter action | |
US8390714B2 (en) | Solid-state imaging device and camera system | |
US7352028B2 (en) | Solid-state imaging devices | |
US5856686A (en) | Amplifying type solid-state imaging apparatus and method for driving the same | |
JP3554224B2 (ja) | 光電変換装置 | |
US7236197B2 (en) | Solid-state image sensor using junction gate type field-effect transistor as pixel | |
JP3965049B2 (ja) | 撮像装置 | |
JPH0414546B2 (ja) | ||
US5016108A (en) | Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough | |
JPS62272773A (ja) | 固体撮像装置 | |
JPH0453149B2 (ja) | ||
JPH0414545B2 (ja) | ||
JP2003110940A (ja) | 固体撮像装置 | |
JPS58131766A (ja) | 固体撮像装置 | |
US4584608A (en) | Solid state image pickup device | |
US20210258520A1 (en) | Imaging device | |
JPH03106184A (ja) | 固体撮像装置 | |
JPS6161589B2 (ja) | ||
EP0100368B1 (en) | Solid-state image pickup device | |
JPWO2020054162A1 (ja) | 撮像装置および撮像方法 | |
JPS58171850A (ja) | 固体撮像素子 | |
JPS58114580A (ja) | 固体撮像装置 | |
JPS6057746B2 (ja) | 固体撮像装置 | |
US20230007195A1 (en) | Imaging device and imaging method | |
JP2568903B2 (ja) | 固体撮像装置 |