JPS5813019A - デジタル・アナログ変換装置 - Google Patents
デジタル・アナログ変換装置Info
- Publication number
- JPS5813019A JPS5813019A JP11178381A JP11178381A JPS5813019A JP S5813019 A JPS5813019 A JP S5813019A JP 11178381 A JP11178381 A JP 11178381A JP 11178381 A JP11178381 A JP 11178381A JP S5813019 A JPS5813019 A JP S5813019A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- counter
- decoder
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/84—Non-linear conversion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル・アナログ変換器に関し、その目的
とするところは出力を任意のカーブにできるものを提供
することに□ある。
とするところは出力を任意のカーブにできるものを提供
することに□ある。
第1図は従来のデジタル・アナログ変換器〔以下D/A
変換器と称す〕を示す。この”/A変換器は音量コント
ロールに使用されるもので、ディジタル信号をそれに対
応したパルス幅の信号に変換しとして出力す−、(1)
は音量アップ指示用スイッチ、(2)は音量ダウン指示
用スイッチ、(3)はスイッチ(1)および(2)のチ
ャタリング防止回路、(4)はアップ・ダウンカウンタ
〔以下U/Dカウンタと称す〕で、制御端子に詳記チャ
タリング防止回路(3)を介してスイッチil> 12
1が接続され、スイッチ(1) (2+によってそれぞ
れカウントアフブ動んとカウントダウン動作とが選択さ
れている。(5)は発振素子(6)の発振回路、□(7
)は発振回路(5)出力信号を計数するカウンタ、(8
)はコンパレータで、カウンタ(7)の計数値出力と前
記U/Dカウンタ(4)計数値出力とを受は入れて両者
の一致を検出する。(9)はR−Sフリップフロツブで
、リセット端子(2)にコンパレータ(8)の一致出力
が接続されセット端子(S)に前記カウンタ(7)のM
SB出力が接続されている。(2)はローパスフィルタ
で、入力にはR−Sフリツブフロツブ(9)の出力が接
続されている。この第1図のD/、変換器の変換特性は
第2図に示す様に、変換されるべh2進信号に従ってア
ナログ出力は、いわゆるBカーブ(直線)を示すのみで
あっ、て、例えばAカーブ、Cカーブのような任意のカ
ーブを得ることが困難であるのが現状である。
変換器と称す〕を示す。この”/A変換器は音量コント
ロールに使用されるもので、ディジタル信号をそれに対
応したパルス幅の信号に変換しとして出力す−、(1)
は音量アップ指示用スイッチ、(2)は音量ダウン指示
用スイッチ、(3)はスイッチ(1)および(2)のチ
ャタリング防止回路、(4)はアップ・ダウンカウンタ
〔以下U/Dカウンタと称す〕で、制御端子に詳記チャ
タリング防止回路(3)を介してスイッチil> 12
1が接続され、スイッチ(1) (2+によってそれぞ
れカウントアフブ動んとカウントダウン動作とが選択さ
れている。(5)は発振素子(6)の発振回路、□(7
)は発振回路(5)出力信号を計数するカウンタ、(8
)はコンパレータで、カウンタ(7)の計数値出力と前
記U/Dカウンタ(4)計数値出力とを受は入れて両者
の一致を検出する。(9)はR−Sフリップフロツブで
、リセット端子(2)にコンパレータ(8)の一致出力
が接続されセット端子(S)に前記カウンタ(7)のM
SB出力が接続されている。(2)はローパスフィルタ
で、入力にはR−Sフリツブフロツブ(9)の出力が接
続されている。この第1図のD/、変換器の変換特性は
第2図に示す様に、変換されるべh2進信号に従ってア
ナログ出力は、いわゆるBカーブ(直線)を示すのみで
あっ、て、例えばAカーブ、Cカーブのような任意のカ
ーブを得ることが困難であるのが現状である。
第8図〜第8図は上記問題点を回避できる本発明の一実
施例を示し、以下この図面に基づいて説明する。なお第
1図と同様の作用をなすものには同一符号を付けてその
説明を省く。U/Dカウンタ(4)の計数値をデコーダ
(ロ)に入力し、このデコーダOυ出力をコンパレータ
(8)の一方の比較入力に接続し、カウンタ(7)の計
数値出力をプログラマブルデR−Sフリフブフロフプ(
9)のリセット端子(社)に接続し、R−Sフリップフ
ロツブ(9)のセット端子(S)に前記カウンタ(7)
のMSB出カが接続されている。このR−Sフリ、プフ
ロフブ(9)出力をローパスフィルタ輪の入力に接続し
、ローパスフィルタQ(1カにアナログ信号出力を得る
。
施例を示し、以下この図面に基づいて説明する。なお第
1図と同様の作用をなすものには同一符号を付けてその
説明を省く。U/Dカウンタ(4)の計数値をデコーダ
(ロ)に入力し、このデコーダOυ出力をコンパレータ
(8)の一方の比較入力に接続し、カウンタ(7)の計
数値出力をプログラマブルデR−Sフリフブフロフプ(
9)のリセット端子(社)に接続し、R−Sフリップフ
ロツブ(9)のセット端子(S)に前記カウンタ(7)
のMSB出カが接続されている。このR−Sフリ、プフ
ロフブ(9)出力をローパスフィルタ輪の入力に接続し
、ローパスフィルタQ(1カにアナログ信号出力を得る
。
第4図は111図の詳細を示す、前記カウンタ(7)は
7個のT型フリフブフロップ(7−1)〜(7−り)で
構成され、プログラマブルデコーダ(2)はカウンタ(
7)の計数値出力が“l”、“8″、′6”、“10”
、“15”、“28−86″、′46”、“56”、“
66″、478”、“91″、“105”、“11G”
のときに各々論理レベル“H”に反転する出力を発生す
るよう設定されたデコーダで、各々は例えば7人力のア
ンドゲートまたはROMデコーダで構成される。この各
々の出力はそれぞれが第5図に示すコニ/ zf L/
−pから成るコンパレータ(8−1)〜(8−14)
の一方(例えばA端子)に入力される。ここでデコーダ
(ロ)は変換出力が論理レベル“H”の例えば2進−1
6進化デゴーダから成り、この16道変換の1〜14の
変換出力を前記コンパレータ(8−1)−(8−14)
の他方(例えばB端子)に入力する。下記表は第
;6図に示すコンパレータの真理値表である。
7個のT型フリフブフロップ(7−1)〜(7−り)で
構成され、プログラマブルデコーダ(2)はカウンタ(
7)の計数値出力が“l”、“8″、′6”、“10”
、“15”、“28−86″、′46”、“56”、“
66″、478”、“91″、“105”、“11G”
のときに各々論理レベル“H”に反転する出力を発生す
るよう設定されたデコーダで、各々は例えば7人力のア
ンドゲートまたはROMデコーダで構成される。この各
々の出力はそれぞれが第5図に示すコニ/ zf L/
−pから成るコンパレータ(8−1)〜(8−14)
の一方(例えばA端子)に入力される。ここでデコーダ
(ロ)は変換出力が論理レベル“H”の例えば2進−1
6進化デゴーダから成り、この16道変換の1〜14の
変換出力を前記コンパレータ(8−1)−(8−14)
の他方(例えばB端子)に入力する。下記表は第
;6図に示すコンパレータの真理値表である。
コンパレータ(8−1)〜(8−14)の各E端子出力
はアンドゲート(8−16)で論理積がとられ、アント
ゲ−) (8−15)出力をコンパレータ(8)出力と
してR−Sフリップフロツブ(9)のリセット端子(2
)に接続されている。第6図に隻tカウンタ(姉の計数
値に対するR−Sフリップフロップ(9)の出力端子Q
の波形を示す。第7図はこれを第8図に示すようなロー
パスフィルタa・を介して得られる変換特性で、横軸は
隻tカウンタ(4)の計数値である。なお第8図におい
て(R1)〜(R6)は抵抗である。第7図からも明ら
かなようにこの実施例ではAカーブに近い特性得られる
。また以上説明によりプログラマブルデコーダ(2)の
設定を変えることによって任意の曲線が得られることも
明らかで、プログラマブルデコーダ(2)をROMデコ
ーダにすればROMを差し換えるだけで任意のカーブが
精度良く出来る。
はアンドゲート(8−16)で論理積がとられ、アント
ゲ−) (8−15)出力をコンパレータ(8)出力と
してR−Sフリップフロツブ(9)のリセット端子(2
)に接続されている。第6図に隻tカウンタ(姉の計数
値に対するR−Sフリップフロップ(9)の出力端子Q
の波形を示す。第7図はこれを第8図に示すようなロー
パスフィルタa・を介して得られる変換特性で、横軸は
隻tカウンタ(4)の計数値である。なお第8図におい
て(R1)〜(R6)は抵抗である。第7図からも明ら
かなようにこの実施例ではAカーブに近い特性得られる
。また以上説明によりプログラマブルデコーダ(2)の
設定を変えることによって任意の曲線が得られることも
明らかで、プログラマブルデコーダ(2)をROMデコ
ーダにすればROMを差し換えるだけで任意のカーブが
精度良く出来る。
なお上記実施例ではコンパレータ(8)出力をR−Sフ
リツブフロツブ(9)のリセット端子(2)に接続し、
フリーランニングカウンタとしてのカウンタ(7) ノ
MSB出力をセット端子(S)に接続したが、セット端
子も)とリセット瑞子鎚との接続が入れ替っても同様の
効果が得られる。
リツブフロツブ(9)のリセット端子(2)に接続し、
フリーランニングカウンタとしてのカウンタ(7) ノ
MSB出力をセット端子(S)に接続したが、セット端
子も)とリセット瑞子鎚との接続が入れ替っても同様の
効果が得られる。
以上説明のように本発明によるとプログラマブルデコー
ダに所定値を設定するだ゛けで任意のカーブのD/、変
換特性を実現することができ、また同じプログラマブル
デコーダを用意することによって相互間でばらつきの少
ない精度良好なり/A変換装置とする仁とがでるもので
あり、特に音量コントロール用として有効である。
ダに所定値を設定するだ゛けで任意のカーブのD/、変
換特性を実現することができ、また同じプログラマブル
デコーダを用意することによって相互間でばらつきの少
ない精度良好なり/A変換装置とする仁とがでるもので
あり、特に音量コントロール用として有効である。
第1図は従来のD/、変換装置の構成図、第2図は従来
の変換特性図、第8図〜第8図は本発明の一実施例を示
し、第8.図はD/、変換装置の概略構成図、114図
は第8図の詳細図、第6図はコンパレータ(8)の要部
構成図、第6図は第4図の要部波形図、第7図は変換特
性図、第8図はローノでスフィルタ(ト)の具体回路図
である。 (4)・・・アップ・ダウンカウンタ、(5)・・・発
振回路、(7)・・・カウンタ〔フリーランニングカウ
ンタ) 、(8) −コンパレータ、(9)・・・R−
Sフリツブフロップ、Oト・・ローパスフィルタ、Qト
・・デコーダ、(2)・・・プログラマブルカウンタ 代理人 森本義弘 第1図 第2図 テ2り f%〃つ〉デー4)−襄M) 第5図 B ;・91.1 第1図
の変換特性図、第8図〜第8図は本発明の一実施例を示
し、第8.図はD/、変換装置の概略構成図、114図
は第8図の詳細図、第6図はコンパレータ(8)の要部
構成図、第6図は第4図の要部波形図、第7図は変換特
性図、第8図はローノでスフィルタ(ト)の具体回路図
である。 (4)・・・アップ・ダウンカウンタ、(5)・・・発
振回路、(7)・・・カウンタ〔フリーランニングカウ
ンタ) 、(8) −コンパレータ、(9)・・・R−
Sフリツブフロップ、Oト・・ローパスフィルタ、Qト
・・デコーダ、(2)・・・プログラマブルカウンタ 代理人 森本義弘 第1図 第2図 テ2り f%〃つ〉デー4)−襄M) 第5図 B ;・91.1 第1図
Claims (1)
- 1、被変換デジタル量が設定されるアップ・ダウンカウ
ンタの計数値をデコーダを介してコンパレータの一方の
比較入力に接続し、該コンパレータの他方の比較入力に
フリーランニングカウンタの計数値をプログラマブルデ
コーダを介して接続し、前記コンパレータの一致検出出
力をR−Sフリップフロップのセット端子とリセット端
子のうちの一方の端子に接続して他方の端子ニ前記フリ
ーランニングカウンタのMSB出力を接続し、ローパス
フィルタを介して前記R−Sフリップフロフプ出力から
前記プログラマブルデコーダの設定値に応じた変換特性
のアナログ値を得ることを特徴とするデジタル・アナロ
グ変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11178381A JPS5813019A (ja) | 1981-07-16 | 1981-07-16 | デジタル・アナログ変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11178381A JPS5813019A (ja) | 1981-07-16 | 1981-07-16 | デジタル・アナログ変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5813019A true JPS5813019A (ja) | 1983-01-25 |
JPS6315771B2 JPS6315771B2 (ja) | 1988-04-06 |
Family
ID=14570044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11178381A Granted JPS5813019A (ja) | 1981-07-16 | 1981-07-16 | デジタル・アナログ変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5813019A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6095721U (ja) * | 1983-12-07 | 1985-06-29 | パイオニア株式会社 | 電子ボリユ−ム回路 |
JPS61294809A (ja) * | 1985-06-22 | 1986-12-25 | エルナ−株式会社 | 電解コンデンサ駆動用電解液 |
JPS6386418A (ja) * | 1986-09-30 | 1988-04-16 | 旭硝子株式会社 | 電解コンデンサ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667295B2 (ja) * | 1988-10-13 | 1994-08-31 | 石川島播磨重工業株式会社 | 浮魚礁 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5481764A (en) * | 1977-12-13 | 1979-06-29 | Mitsubishi Electric Corp | Digital analog converter |
-
1981
- 1981-07-16 JP JP11178381A patent/JPS5813019A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5481764A (en) * | 1977-12-13 | 1979-06-29 | Mitsubishi Electric Corp | Digital analog converter |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6095721U (ja) * | 1983-12-07 | 1985-06-29 | パイオニア株式会社 | 電子ボリユ−ム回路 |
JPS61294809A (ja) * | 1985-06-22 | 1986-12-25 | エルナ−株式会社 | 電解コンデンサ駆動用電解液 |
JPH031819B2 (ja) * | 1985-06-22 | 1991-01-11 | Elna Kk | |
JPS6386418A (ja) * | 1986-09-30 | 1988-04-16 | 旭硝子株式会社 | 電解コンデンサ |
JPH0474852B2 (ja) * | 1986-09-30 | 1992-11-27 |
Also Published As
Publication number | Publication date |
---|---|
JPS6315771B2 (ja) | 1988-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5813019A (ja) | デジタル・アナログ変換装置 | |
US6310567B1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
JPH03206722A (ja) | 電圧制御発振器 | |
JPH0686540A (ja) | マイコン制御型安定化電源回路 | |
JPH04319813A (ja) | 交流電圧から2進信号を導出する回路装置 | |
JPH0246113Y2 (ja) | ||
JP3016094B2 (ja) | 2重積分型ad変換器 | |
SU1695331A2 (ru) | Генератор функций | |
JPH028435Y2 (ja) | ||
JPH02890B2 (ja) | ||
JPH057778Y2 (ja) | ||
JPH04150210A (ja) | Agc回路 | |
JPH04326802A (ja) | 発振回路 | |
JPS6017258B2 (ja) | アナログ・ディジタル変換器 | |
JPS6011494B2 (ja) | アナログ/デイジタル変換器 | |
JPS6238608A (ja) | 増幅回路 | |
JPS5986327A (ja) | 変化率制限回路 | |
JPH03256457A (ja) | ディジタル信号分離回路 | |
KR0131933B1 (ko) | 디지탈 신호처리에 의한 발진주파수 자동조정장치 | |
JPH07231255A (ja) | A/d変換器 | |
JPH03258119A (ja) | デジタル―アナログ変換器 | |
JPS6365720A (ja) | Daコンバータ回路 | |
JPS6220424A (ja) | パルス数許容範囲判定装置 | |
JPH04200017A (ja) | 2重積分型ad変換器 | |
JPS61170139A (ja) | デイジタル/アナログ変換器 |