JPS5812526A - Anti-time limiting overcurrent relay - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は電力系統を保護する保護継電器に係わり、特に
デジタル演算装置、演算増幅器等を用いて構成した静止
形の反限時過電流継電器の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a protective relay for protecting a power system, and more particularly to an improvement of a static type anti-time overcurrent relay constructed using a digital arithmetic unit, an operational amplifier, etc.

電力系統を保護する保―継電器としては種々のものがあ
るが、その中の反限時過電流継電器は従来、周知の誘導
用板形機構により得られる反限時特性音利用し、必要な
特性を得るよう構成されている。＠１図は、その特性の
一例、つｔシ誘導円板形継電器の動作時間特性及び復帰
時間特性の一例管示すものである。図において、横軸社
入力電流値を、縦軸は動作時間および復帰時間を夫々表
わしている。There are various types of protection relays that protect power systems, but anti-time overcurrent relays have conventionally achieved the necessary characteristics by utilizing the anti-time characteristic sound obtained from a well-known induction plate mechanism. It is configured like this. Figure 1 shows an example of its characteristics, an example of the operating time characteristics and return time characteristics of an induction disk type relay. In the figure, the horizontal axis represents the input current value, and the vertical axis represents the operating time and return time, respectively.

一方、このような反限時過電流継電器を複数回使用して
送％ａｔ保護する方式は過電流継電゛方式の一つとして
良く知られておシ、第２図はその原理を説明するための
図である。図において、Ａ、Ｂ、ＣＦｉ各電気所の母線
、ＲＹ、ＩＲＹ、ＩＲＹｃは各電気所に設置され九反限
時過電流継電器、１．２．Ｉはそれぞれ各反限時継電器
ＲＹ、＃ＲＹＥ　ｓ　ＲＹ（の動作時間特性、Ｔ１．は
送′＃ＬＩＭＯＦ。On the other hand, the method of protecting the transmitter by using such a counter-time overcurrent relay multiple times is well known as one of the overcurrent relay methods, and Figure 2 is used to explain the principle. This is a diagram. In the figure, busbars of A, B, and CFi electric stations, RY, IRY, and IRYc are installed at each electric station, and 1.2. I is the operating time characteristic of each inverse time relay RY, #RYE s RY, respectively, and T1. is the transmission time characteristic.

点における故障時に継電器ＲＹＡが動作するのに要する
時間、ＴＩは２１点における故障時に＆電器ＲＹ、が動
作するのに要する時間、Ｔ／　ｌ　Ｔｊ　ａ　ＴｌはＦ
Ｃ点における故障時にそれぞれ継電器ＲＹＡ＃ＲＹ、　
Ｉ　ＲＹＣが動作するのに費する時間を示している。The time required for relay RYA to operate in the event of a fault at point 21, TI is the time required for relay RY to operate in the event of a fault at point 21, T/ l Tj a Tl is F
Relays RYA#RY and RYA#RY respectively at the time of failure at point C
It shows the time it takes for IRYC to operate.

今、図示２６点で故障が発生すると動作時間小さい継電
器が動作し、継電気ＲＹＣが設置されている電気所のし
中断器が引＠はずされ、Ａ、Ｂ電気所は健全状態のまま
運転が継続されることになる。このように、故障の発生
した保饅区間のみ管他の健全区間から分離するために継
電器ＲＹＡ　ａ　ＲＹＥ　＊　ＲＹ（はその動作時間に
協調がとられている。Now, if a failure occurs at the 26 points shown in the diagram, the relay with a short operating time will operate, and the interrupter of the electrical station where the relay electricity RYC is installed will be tripped, and the A and B electrical stations will continue to operate in a healthy state. It will be continued. In this way, the operating times of the relays RYA a RYE * RY are coordinated in order to separate only the faulty section from the other healthy sections.

ところで、周知のように近年、継電器としては前述した
誘導円板形等の電磁機械形とともに、デジタル演算装置
や演算増幅器等を使った静止形が多用されつつある。反
限時過電流継電器においても、同一の送ｔｔ線又は隣接
した送電線を誘導円板形と静止形の両方を用いて保護す
る場合が生じてお夛、このような場合には第２図で説明
した時間協調が誘導円板形と静止形−との間で必畳とな
ってきた。By the way, as is well known, in recent years, in addition to electromagnetic mechanical relays such as the induction disk type described above, stationary relays using digital arithmetic units, operational amplifiers, etc. are increasingly being used. In counter-time overcurrent relays, there are cases where the same transmission line or adjacent transmission line is protected using both an induction disk type and a stationary type. The time coordination described above has become necessary between the guided disk type and the stationary type.

次に、演算増幅器及びトランジスタによシ構成された従
来技術による反限時過電流継電器の来技術による反限時
過電流継電器の構成例を示す図で、４は後述する入力！
の大きさに応じた□所定の出力を発生する関数発生器、
５は関数発生器４の出力を積分する積分器、６は積分器
５の圧力が所定の値以上とな９たとき出力を発生するレ
ベル検出回路、１は上記人力Ｉが所定の値以下のときそ
の出力により積分器５ｔ−リセットするレベル検出器を
夫々示すものである。Next, there is shown a diagram showing an example of the configuration of a conventional anti-time overcurrent relay configured by an operational amplifier and a transistor.
□Function generator that generates a predetermined output according to the size of
5 is an integrator that integrates the output of the function generator 4; 6 is a level detection circuit that generates an output when the pressure of the integrator 5 exceeds a predetermined value; and 1 is an integrator that generates an output when the pressure of the integrator 5 exceeds a predetermined value. The level detector which resets the integrator 5t by its output is shown.

ここで、関数発生器４及びレベル検出器６゜７は電力系
統に従来から設置されている誘導円板形の動作時間と協
１ｉｉｌをとることができるように駒整されているもの
である。Here, the function generator 4 and the level detector 6.7 are arranged in such a way that the operating time of the induction disk type conventionally installed in the electric power system can be maintained.

第４図（ａ）は、第３図における関数発生器４の詳細を
示す回路構成例である。図において、８は入力電気量’
ｉｎ、ｔ−整流平滑する平滑化回路、ＩＣは演算増幅器
、Ｒ１は平滑化回路８の出力を演算増幅器ＩＣの入力端
子に導入する抵抗器、”！　＊　Ｂ畠＊Ｒ＠は演算増幅
器ＩＣの入出力端子間ｔ−接続し所定の利得を得るため
の抵抗器、Ｒ４ａＢ−はそれぞれダイオードＤ１と抵抗
器Ｒ，ＩダイオードＤｓと抵抗器Ｒ１の接続部に所定の
直流バイアス十Ｅ’ｆｆ与える抵抗器、Ｒ１１は演算増
幅器Ｉ七の入力端子ＫＷ流バイアス−Ｖを与える抵抗器
、ａｌｔガは夫々ダイオードＤＩと抵抗器ＲＩ、ダイオ
ードＤ３と抵抗器Ｒ１の接続部の電圧、１１．？、□は
入力。FIG. 4(a) is an example of a circuit configuration showing details of the function generator 4 in FIG. 3. FIG. In the figure, 8 is the input electricity amount'
in, t - smoothing circuit for rectification and smoothing, IC is an operational amplifier, R1 is a resistor that introduces the output of the smoothing circuit 8 to the input terminal of the operational amplifier IC, "! A resistor R4aB- is connected between the input and output terminals to obtain a predetermined gain, and R4aB- is a resistor that applies a predetermined DC bias to the connection between the diode D1 and the resistor R, and the I diode Ds and the resistor R1, respectively. R11 is the resistor that provides the input terminal KW bias -V of the operational amplifier I7, alt is the voltage at the connection between diode DI and resistor RI, diode D3 and resistor R1, respectively, 11.?, □ are input.

出力の電圧値をそれぞれ表わしている。Each represents the output voltage value.

９２．−ビ　　Ｒ１°°°（”） ここで、（１）式はダイオードＤ１ｊ　Ｄｓ　Ｋｍ流が
流れていない状態、（２）式はダイ、オードＤ１に電流
が流れ、ダイオードＤ、には電流が流れていない状態、
（３）式社各ダイオードＤ１＃Ｄ、共に電流が流れてい
る状態の利得を夫々示している。一方ダイオードＤＩ　
＋　Ｄｇ　Ｋｍ流が流れるのは電圧１１＋ｖｓが負とな
る場合であるが、抵抗器Ｒ■、Ｒ■・Ｒ。92. -B R1°°° ('') Here, equation (1) shows the state where no current flows through the diode D1j Ds Km, and equation (2) shows that current flows through the diode D1, and current flows through the diode D. state of not having
(3) Each diode D1#D shows the gain in a state where current flows. On the other hand, diode DI
+Dg Km current flows when the voltage 11+vs becomes negative, but the resistors R■, R■・R.

Ｒ＠の抵抗値を選択することにより、任意の大きさの入
力電圧値町。に対して上記（１）〜〈３）で示される利
得を割シ当てることができる。The input voltage value can be set to any size by selecting the resistance value of R@. It is possible to allocate the gains shown in (1) to <3) above.

そして、かかる構成により得られる関数発生器４０入カ
ー出力特性と、これによ〕得られる反限時特性との関係
は、第４図伽）のように示すことができる。すなわち、
図においてＩとＦｔ−結ぶ直ＩＩｊＡｔｌｉ前述した（
１）弐ＦとＧを結ぶ直線は（２）式、ＧとＨ′ｆｔ結Ｊ
：１［紐は（３）式にそれぞれ対応し、図から入力ガ、
が大きくなるにしたがって出力τ。□の絶対値も大きく
なるが、利得は小さくなっているこ、とがわかる。こ仁
で、Ｆ′点に対応する人、出力”ｉｎ−νｏｕｔをそ扛
ぞれ’　Ｉ　ＨｙＰ）ｅ　’　ｏｕｔＨまたＦ′点に対
応する入力！、動作時間をそれぞれＩ（Ｆ’）、Ｔ（Ｆ
’）とし、かつ入力！がＩ（Ｆつのときの入力ガ、がｖ
　１ｎ（Ｐ　）でｌ）Ｆと〆とが対応しているものとす
る。The relationship between the input/output characteristics of the function generator 40 obtained by such a configuration and the inverse timing characteristics obtained thereby can be shown as shown in FIG. That is,
In the figure, the line IIjAtli connecting I and Ft- is mentioned above (
1) The straight line connecting 2F and G is the equation (2), G and H'ft connection J
:1 [The strings correspond to equation (3), and from the figure, the input string,
As , the output τ increases. It can be seen that the absolute value of □ also increases, but the gain decreases. At this point, the person corresponding to point F', the output ``in-νout'', and the input corresponding to point F', respectively, I(F') and T (F
') and input! When is I(F, the input is v
In 1n(P), it is assumed that l)F and the end correspond to each other.

上述した構成により、入力■がＩ（Ｆりのとき！、、Ｃ
Ｆ’）が関数発生器４に与えられ、その出カシ。、ｔ■
が積分器５で積分される。積分器５の出力は時間Ｔ（Ｆ
’ＪＩレベル検出器６の検出レベルに達して出力を得る
ことになる。With the above configuration, when the input ■ is I(F!,,C
F') is given to the function generator 4, and its output. ,t ■
is integrated by an integrator 5. The output of the integrator 5 is the time T(F
'The detection level of the JI level detector 6 is reached and an output is obtained.

以上は第４図６）のＦ、ｙ点についての説明であるが、
Ｇ、Ｇ点Ｈ９Ｗ点についても同様で、Ｇ点はＧ′点にＨ
点は８７点に夫々対応した所定の反限時特性を得ること
ができる。なお、Ｄ点ではν。□は零で動作時間は無限
大となシ、また１点からＤ点に対応する”ｉｎが与えら
れる場合にはレベル検出器１の出力により積分器５がリ
セットされる。以上の構成によシ、従来技術による静止
形継電器では第１図に示した反限時特性の近似を行なっ
てい、る。The above is an explanation of points F and y in Fig. 4 6),
The same goes for G, G point H9W point, G point is H to G' point.
It is possible to obtain predetermined inverse timing characteristics corresponding to each of the 87 points. Note that ν at point D. □ is zero and the operation time is infinite. Also, when "in" corresponding to point D is given from point 1, integrator 5 is reset by the output of level detector 1. With the above configuration, In the static relay according to the prior art, the inverse time characteristic shown in FIG. 1 is approximated.

ところで、・送電線に発生する故障の一つに、間欠的な
故障電流の発生する樹木接触故障がある。そして、反限
時過電流継電器は超高圧系統の微地絡故障を検出する目
的で多用されており、樹木接触故障の検出もその重要な
責務の一つと第５図社、樹木接触故障によ多発生する間
欠故障電流の一例を示し、誘導円板形継電器と第３図で
述べた従来形継電器の応動を比較したものである。図に
おいて、Ｊは誘導円板形継−器の円板の回転角を表わし
、その斜線部は入力電流の積分値に相当するものとなる
。そして同じくその０は継電器の出力接点が閉路するの
に要する円板の回転角を示したもので、円板の回転角が
θとなるとＬに示したような出力を得ることになる。ま
九、Ｍ、Ｎ、Ｑは静止形継電器の動作を示すもので、Ｍ
は第３図におけるレベル検出器１の出力、Ｎは積分器５
の出力とレベル検出器６の検出レベルＬＤ、Ｑは継電器
の出力をそれぞれ示している。By the way, one of the faults that occur in power transmission lines is a tree contact fault in which intermittent fault current occurs. Reverse time-limited overcurrent relays are often used for the purpose of detecting slight ground faults in ultra-high voltage systems, and one of their important responsibilities is to detect tree-contact failures. This figure shows an example of the intermittent fault current that occurs, and compares the responses of the induction disk type relay and the conventional type relay described in Fig. 3. In the figure, J represents the rotation angle of the disc of the induction disc type connector, and the shaded part corresponds to the integral value of the input current. Similarly, 0 indicates the rotation angle of the disk required for the output contact of the relay to close, and when the rotation angle of the disk becomes θ, an output as shown in L will be obtained. M, M, N, and Q indicate the operation of a static relay, and M
is the output of level detector 1 in FIG. 3, and N is the output of integrator 5.
and the detection levels LD and Q of the level detector 6 respectively indicate the output of the relay.

図から明らかなように、入力電流がレベル検出器１０図
示しない所定の検出レベル以下と判定された期間は、Ｎ
に斜線で示した積分値はリセットされ継電器は動作不能
となっている。すなわち誘導円板形継電器では故障電流
がとだえても継続的に積分して動作出力を得るのに対し
、従来形の静止形継電器では故障電流がとだえるたびに
積分器がリセットされ動作出力を得ることができないと
言える。As is clear from the figure, the period in which the input current is determined to be below a predetermined detection level (not shown) in the level detector 10 is N
The integral value indicated by diagonal lines has been reset and the relay has become inoperable. In other words, in an induction disk type relay, even if the fault current stops, it continuously integrates to obtain the operating output, whereas in a conventional static type relay, the integrator is reset every time the fault current stops, and the operating output is obtained. I can say that I can't get it.

このように特性の異なる継電器が第２図にて示すような
各電気所に任意に配置されると、第５図のような故障電
流に対しては互いの詩画協調をとることができず広範囲
にわたって不必要なし中断が行なわれてしまうという事
態の発生する危険性が多分にある。そして、静止形継電
器は電磁機械形継電器に比べて自動点検機能の付加が容
易であること、高精匿の特性が得られること、小影化が
可能であること等から、奇抜継電器全体に占める割合が
増大することは必至であシ、上記のような時間協調上の
問題の解決が強く豐望されている。If relays with different characteristics are placed arbitrarily at each electrical station as shown in Figure 2, they will not be able to coordinate with each other in response to a fault current as shown in Figure 5. There is a high risk of widespread unnecessary interruptions occurring. Compared to electromagnetic mechanical relays, static relays are easier to add automatic inspection functions to, have higher precision characteristics, and can be made smaller, so they account for a larger proportion of all eccentric relays. It is inevitable that this will increase, and there is a strong desire to solve the above-mentioned problems in time coordination.

本発明は上記のような事情に鑑みて成されたもので、そ
の目的は送電線の樹木接触等によ多発生する間欠的な故
障電流に対しても誘導円板形継電器との時間協ａｔ−確
実にとることができる反限時過電流継電器を提供するこ
とにある。The present invention has been made in view of the above circumstances, and its purpose is to provide time cooperation with an induction disk type relay even for intermittent fault currents that often occur due to contact with trees on power transmission lines, etc. - To provide an anti-time overcurrent relay that can be used reliably.

以下、図面を参照して本発明の一実施例について説明す
る。An embodiment of the present invention will be described below with reference to the drawings.

本発明による反限時過電流継電器の構成例管ブロック的
に示したもので、図において、第３図と同一部には同一
符号を付して示す。第６図（ａ）において、入力Ｉは関
数発生器４によシその大きさに対応した電気量に変換す
る。つｔシ、入・力電流の絶対値（大きさ）に比例した
信号を夏、過電流検出レベルｅＫとするとＩ（Ｉ−Ｋ）
に対応した出力を発生するものである。つぎに１この出
力ｔ−ａ述する積分器９によ〕可逆積分し、その積分器
が所定の積分範囲内にある所定の判定レベル音レベル検
出器６によりレベル判定して継電器出力ＶＩ−得ること
になる。This is a block diagram showing an example of the structure of the anti-time overcurrent relay according to the present invention, and in the figure, the same parts as in FIG. 3 are designated by the same reference numerals. In FIG. 6(a), the input I is converted by the function generator 4 into an electrical quantity corresponding to its magnitude. If the signal proportional to the absolute value (magnitude) of the input current is the overcurrent detection level eK, then I(I-K)
It generates an output corresponding to. Next, the output t-a is reversibly integrated by the integrator 9, and the level is judged by the sound level detector 6 at a predetermined judgment level in which the integrator falls within a predetermined integration range to obtain the relay output VI-. It turns out.

第６１伽）は、上記積分器９の詳細な回路構成を示すも
のである。つまり、こＯ″ｌＩＩ分器９１７−Ｊ可逆積
分回路９−１と、この可逆積分回路！？−Ｊの出力が所
定の積分範囲を越えたとき積分を停止する積分停止回路
９−２とから構成する。図においてＩＣは演算増幅器、
鮎は演算増幅器ＩＣの反転入力端子に接続した演算抵抗
器、Ｃは演算増幅器ＩＣの反転入力端子と出力端子とを
接続する積分用コンデンサであ）、これらから可逆積分
回路９−１會構成する。一方、Ｄｓは演算増幅器ＩＣの
出力端子側にそのカソードを接続し、かつ同じくその入
力端子側にそのアノードを接続したダイオードであり、
これから積分停止回路９−２を構成する。なお、ｖｌは
積分器９の入力電気量、ｖｓは同じく出力電気量を夫々
嵌わす。No. 61) shows a detailed circuit configuration of the integrator 9. In other words, from this O''lII divider 917-J reversible integration circuit 9-1 and this reversible integration circuit!?-J reversible integration circuit 9-2 that stops integration when the output exceeds a predetermined integration range. In the figure, IC is an operational amplifier,
Ayu is an operational resistor connected to the inverting input terminal of the operational amplifier IC, and C is an integrating capacitor connecting the inverting input terminal and output terminal of the operational amplifier IC.) These constitute the reversible integrating circuit 9-1. . On the other hand, Ds is a diode whose cathode is connected to the output terminal side of the operational amplifier IC, and whose anode is also connected to the input terminal side.
The integration stop circuit 9-2 will now be constructed. Note that vl is the input electrical quantity of the integrator 9, and vs is the output electrical quantity.

次に第６図（ａ）　＊　（ｂ）と第７図を用いて本発明
の作用について説明する。なお、第７図は前記第５図と
同様の間欠的な故障電流１１１で示した時刻に前記第６
図の構成の継電器に与えた場合の各部波形管示し九もの
である。第７図に示したように、入力電流！に対し関数
発生器４の出力は所定の大きさの直流信号となる。そし
て、この入力Ｉが零の期間は第４図（１）に示した直−
バイアス量だけ正側にオフセットした出力となる。Next, the operation of the present invention will be explained using FIGS. 6(a)*(b) and FIG. 7. In addition, FIG. 7 shows that the sixth fault current occurs at the time indicated by the intermittent fault current 111 similar to that in FIG. 5.
This figure shows nine corrugated tubes for each part when applied to a relay with the configuration shown in the figure. As shown in Figure 7, the input current! On the other hand, the output of the function generator 4 becomes a DC signal of a predetermined magnitude. The period in which this input I is zero is the straight line shown in Fig. 4 (1).
The output is offset to the positive side by the bias amount.

一方、関数発生器４の出力を積分する積分器９は第６９
伽）のように構成しているため、積分停止回路９−２と
してのダイオードＤ、の作用によりコンデンサＣにはＶ
ｓ　ｔ−負極性とする極分範囲の充電は行なわれない。On the other hand, the integrator 9 that integrates the output of the function generator 4 is the 69th integrator.
Since the configuration is as shown in Figure 1), V is applied to capacitor C due to the action of diode D, which serves as the integration stop circuit 9-2.
s - Charging in the polarization range with negative polarity is not performed.

よってＶ、つまり第７図に示したように時刻ｔ１以前の
積分器９０出力は零となる。Therefore, V, that is, the output of the integrator 90 before time t1 as shown in FIG. 7 becomes zero.

次に時刻ｔ１からｔｌの期間人力Ｉが与えられるとその
入力Ｉの大きさに応じて積分器９の出力が現われるが、
第７図ではこの時点では検出レベルＬＤ　Ｋ達していな
いため、レベル検出器６０田方つまり継電器出力は発生
しない０．つぎに、時刻１．からｔｍの期間林入力１．
がとだえて零となっており、前述のように関数発生器４
の出力は正となる。Next, when human power I is applied during the period from time t1 to tl, the output of the integrator 9 appears depending on the magnitude of the input I.
In FIG. 7, since the detection level LDK has not been reached at this point, the level detector 60, that is, the relay output does not occur. Next, time 1. From tm period Hayashi input 1.
stops and becomes zero, and as mentioned above, the function generator 4
The output of is positive.

この正の出力が積分器９により積分されるため、時刻ｔ
１に比べ時刻１．における積分器９の出力の絶対値は減
少する。さらに、時刻ｔｓから再び積分器９Ｆｉ動作方
向の積分を開始し、この積分器９の出力の絶対値が検出
レベルＬＤ以上となる時刻ｔ４に、レベル検出器６の出
力つまり継電器出力が発生 する。Since this positive output is integrated by the integrator 9, the time t
1 compared to time 1. The absolute value of the output of the integrator 9 at is decreased. Furthermore, the integration in the operating direction of the integrator 9Fi starts again from time ts, and at time t4 when the absolute value of the output of the integrator 9 exceeds the detection level LD, the output of the level detector 6, that is, the relay output is generated.

このように、入力４流の絶対値に比？ＩＪ　ｌ、た信号
ｔ１．過電流検出レベルｔ−にとした時（Ｉ−Ｋ）に対
応した出力を発生する関数発生器４と、この関数発生器
４の出力ｖ１を入力とする可逆積分回路９−１および該
可逆積分回路９−１の積分値Ｖ、が所定の積分範囲を越
えた時に積分を停止する積分停止回路９−２からなる積
分器９と、上記積分値Ｖ、が上記積分範囲内にある所定
の判定レベル管越えた時に継電器出力を送出するレベル
検出器６とから反限時過電流継電器を構成するよう托し
たので１．送電線の樹木接触尋により発生する間欠的な
故障電流に対しても鋳導円板継電器との時間筒−ｔ−ａ
実にとることができるものである。In this way, is the ratio to the absolute value of the input 4 flow? IJ l, signal t1. A function generator 4 that generates an output corresponding to the overcurrent detection level t- (I-K), a reversible integrator circuit 9-1 which receives the output v1 of the function generator 4 as an input, and the reversible integrator. an integrator 9 comprising an integration stop circuit 9-2 that stops integration when the integral value V of the circuit 9-1 exceeds a predetermined integral range; and a predetermined determination that the integral value V is within the integral range. 1. Since a counter-time overcurrent relay is constructed from the level detector 6 which sends a relay output when the level pipe is exceeded, 1. Cast-conducting disc relays can also be used for intermittent fault currents caused by contact with trees on power lines.
It is something that can actually be taken.

尚、本発明は上記実施例に限定されるものではなく、次
のようにしても実施することができるものである。It should be noted that the present invention is not limited to the above embodiments, but can also be implemented as follows.

（１）　　上記実施例では関数発生器として第４図のも
のを用いたが、直流バイアス−Ｅ′を固定とせず実現す
べき反限時特性に応じて、変化させるようＫしてもよく
、その構成例管第８図に示す。なお、第８図において、
第４図（＆）と同一部分には同一符号を付して示してい
る。図において、１０はシ１ｎｔ−人力とし第４９伽）
のＤ点から０の間のいずれかの値を動作限界とするレベ
ル検出器でその動作時の出力により常閉接点ＳＷを開路
させるように構成している。また、Ｒ１１＃Ｒｘｓは直
流バイアス−Ｅ′管演算増幅器ＩＣの入力端子に与える
よう直列に接続した抵抗器で、抵抗器Ｒ１ｍの両端子に
常閉接点８Ｗを接続し、レベル検出器１０が不動作の場
合には直流バイアス−Ｅ′は抵抗器Ｒ１１をバイパスし
て１、抵抗器Ｒ１ｍで訣まるオフセット量が演算増幅器
ＩＣに入力される。(1) In the above embodiment, the function generator shown in Fig. 4 was used, but the DC bias -E' may not be fixed, but may be changed depending on the inverse time characteristic to be realized. A configuration example tube is shown in FIG. In addition, in Fig. 8,
The same parts as in FIG. 4 (&) are indicated by the same reference numerals. In the figure, 10 is 1 nt - human power (No. 49)
The level detector has an operating limit of any value between point D and 0, and is configured to open a normally closed contact SW by its output during operation. In addition, R11#Rxs is a resistor connected in series so as to apply it to the input terminal of the DC bias-E' tube operational amplifier IC, and a normally closed contact 8W is connected to both terminals of the resistor R1m, so that the level detector 10 is disabled. In operation, the DC bias -E' bypasses the resistor R11 and the offset amount, which is reduced by the resistor R1m, is input to the operational amplifier IC.

このオフセット量は第７図に説明したように時刻１．か
らｔｌの間に積分器−の出力を減少させる効果を有する
ため、レベル検出器１０の検出レベルを選択することに
よって積分器９の不動作例の積分についても制御できる
仁とになり、所定の反限時特性を近似することが容易と
なる。This offset amount is determined at time 1 as explained in FIG. Since it has the effect of reducing the output of the integrator between tl and tl, by selecting the detection level of the level detector 10, it is possible to control the integration even when the integrator 9 is not operating, and a predetermined value is obtained. It becomes easy to approximate the anti-time characteristic.

（２）上記実施例では関数発生器として第４図の４のを
用いたが、実現すべき反限時特性に応じて２乗器その他
の回路構成としても良く何らこれに限定されるものでは
ない。(2) In the above embodiment, the function generator 4 in FIG. 4 is used, but the circuit structure may be a squarer or other circuit structure depending on the inverse time characteristic to be realized, but the circuit structure is not limited to this in any way. .

（３）上記実施例では直流バイアス電気量−Ｅを関数発
生器の入力部で合成しているが、これ管別個に加算回路
を設けて関数発生器の出力と合成するようにしても同様
の効果が得られることはもちろんのことでおる。(3) In the above embodiment, the DC bias electric quantity -E is synthesized at the input section of the function generator, but the same result can be achieved even if an adder circuit is provided separately for this tube and synthesized with the output of the function generator. Of course, it is effective.

（４）上記実施例では演算増幅器を用いたアナログ形の
構成としたが、これをミニコンビエータ或ハマイクロコ
ンビエータなどのコンビエータを用いて実現することも
可能である。(4) Although the above embodiment has an analog configuration using an operational amplifier, it is also possible to realize this using a combiator such as a mini combiator or a micro combiator.

第９図（＆）は、その構成例を示したもので、図におい
て３０は入力Ｉｔ−平滑化する平滑化回路、Ｓｌは平滑
化回路Ｓ０の出力を入力とし、図示しないタイミング制
御回路の制御に従ってサングルホールド七行なうＳ／Ｈ
回路、３２は同様に図示しないタイミング制御回路の制
御に従って８／Ｈ回路３１の出力をアナログからデジタ
ルに変換するＡ７．変換回路、ｚｓ＃ｉ’／、変換回路
３２の出力を図示しないメモリーに格納しこのメモリー
内のデータを用いて彼達するｌログラムに従って演算を
行なう；ンビ為−夕をそれぞ、れ示すものである。FIG. 9 (&) shows an example of its configuration. In the figure, 30 is a smoothing circuit for smoothing the input It, Sl is an input of the output of the smoothing circuit S0, and a timing control circuit (not shown) is controlled. According to S/H, perform seven steps of Sanglehold.
A7. circuit 32 converts the output of the 8/H circuit 31 from analog to digital under the control of a timing control circuit (not shown). The outputs of the conversion circuit zs#i'/ and the conversion circuit 32 are stored in a memory (not shown), and the data in this memory is used to perform calculations according to the program; be.

＃Ｉ９図（ｂ）は上記コンビ轟−タＳ３のｌログラムの
一例をフローチャート図にて示した龜のである。まず、
ステラｆｘｚで鉱入力ｌの積分値を示す８１−０にセッ
トする。ステップ１３では平滑化回路３０の出力ＩＩＩ
のサンプリングデータが読み込まれる。ステラｆｘ４で
は出力ｌｌｌ０値が予め整定された値ｉｌと比較され、
この１１よりも小さい場合にはステップｌｌｌＩＣより
１＝ＫｔｌＩＩ　　Ｉｔ　　（ただしに１は定数）が演
算され、この算出したｉの値はステラｆｘｉｔの演算に
使用される。同様にステップ１５では、予め整定された
値魚１及びｉ、と比較されｉｌ≦ＩＩＩ〈１富なる関係
が成立する４場合には、ステップ２２により ｉ　ｍ　Ｋ、　ｌＩｌ　−に、’　　（ただし、ｉｃ、
、ｘ、’は定数）が演算され、ステラｆ１６では予め整
定された値１冨及び１．と比較されＩｓ＜ＩＩＩ＜ｉｍ
が成立する場合には、ステップ２３により ｉ、−Ｋｍ’　ＩＩＩ　　Ｋ／　　（ただし、ＫｚａＫ
ｊは定数）ｌ、≦ＩＩＩ＜　ｉｓが成立しない場合、す
なわちＩＩＩ　＞　ｉｍの場合には ｉ鑓に、　ｌｌｌ−に４’　　（ただしに４　ｅ　Ｋ４
’は定数）がステップ１１により演算される。そしてス
テップ１８では、ステップ１１及びステップ２１〜２３
で算出されたｉの値が積分される。つぎにステラｆ１ｇ
ではステップ１８で算出された積分値８の正、−の判定
が行なわれ、負ならばステップ２４で８を０とし、正な
らとそのｔｔとしてステラｆ２０の処理が行なわれる。#I9(b) is a flowchart showing an example of the program of the combination rotor S3. first,
Set to 81-0, which indicates the integral value of the mineral input l in Stella fxz. In step 13, the output III of the smoothing circuit 30
sampled data is loaded. In Stellar fx4, the output lll0 value is compared with the preset value il,
If it is smaller than 11, 1=KtlII It (where 1 is a constant) is calculated in step lllIC, and the calculated value of i is used in the calculation of Stellar fxit. Similarly, in step 15, it is compared with the preset values 1 and i, and if the relationship il≦III<1 holds true, in step 22, i m K, lIl - is ' (however, ic,
, x,' are constants), and in Stella f16, the preset values 1 and 1 are calculated. compared with Is<III<im
If this holds true, step 23 determines i, -Km' III K/ (where KzaK
j is a constant)l, if ≦III<is does not hold, that is, if III > im, then 4' to i and 4' to lll- (however, 4 e K4
' is a constant) is calculated in step 11. Then, in step 18, step 11 and steps 21 to 23
The value of i calculated in is integrated. Next Stella f1g
Then, it is determined whether the integral value 8 calculated in step 18 is positive or negative, and if it is negative, 8 is set to 0 in step 24, and if it is positive, the Stellar f20 processing is performed using the tt.

このステップ２０では上記８の値が所定の検出レベル以
上のとき継電器出力を発生させ、８の値が所定の検出レ
ベル以下のときは継電器出力を発生せずにステラｔ１３
にフィードバックする。In this step 20, when the value of 8 is above a predetermined detection level, a relay output is generated, and when the value of 8 is below a predetermined detection level, the relay output is not generated and the Stella t13
Give feedback.

以下の各ステップが最新データについてサイクリックに
実行される。Each of the following steps is performed cyclically on the latest data.

、次に、かかる構成により所定の反限時特性が得られる
ことを第４９伽）を用いて説明する。第９図のステップ
１４．１５．１６における１１１１　ｅ　Ｗを第４９伽
）のり、Ｆ、Ｇ点に対応するり、に等しいと仮定する。Next, the fact that a predetermined inverse time characteristic can be obtained with such a configuration will be explained with reference to No. 49). Assume that 1111 e W in step 14.15.16 of FIG. 9 is equal to 49), which corresponds to points F and G.

今、ステップ１４でｌｌＫ１が成立すると、ステラｆｌ
ｌでは＃ｃ４図６）の夏点からＤ点を結ぶ直線の方程式
から”Ｉｎに対応する嘗。□が求められる。つぎに、ス
テラｆ１６でｔ”ｔ≦ＩＩＩ　＜　１富が成立すると、
ステラｆｘｘではＤ点から１点を結ぶ直線の方程式から
ガ、に対応するν。□が求められる。Now, if llK1 is established in step 14, Stella fl
In l, from the equation of the straight line connecting the summer point to point D in #c4 Figure 6), 嘗.□ corresponding to ``In'' can be found.Next, if t'' t≦III < 1 wealth holds in Stella f16,
In Stellar fxx, from the equation of the straight line connecting point D to one point, ν corresponds to . □ is required.

また、ステラｆ１６では同様にしてＧ点からＨ点を結ぶ
ａｍの方程式から’ｉｎに対応する１゜、が求められる
。そして、これらの演算結果はステラｆｘｓで積分され
、その積分値が所定のレベル以上のきき継電器出力が得
られる。ここでステラｆ１ｇ、１°９は第６図（ａ）に
おける積分器９．レベル検出回路６にそれぞれ対応し、
以上のようなデジタル構成としても本発明による反限時
特性を得ることができる。Furthermore, in the Stellar f16, 1° corresponding to 'in' can be similarly obtained from the equation of am connecting point G to point H. These calculation results are integrated by Stella fxs, and a relay output whose integrated value is at a predetermined level or higher is obtained. Here, Stella f1g, 1°9 is the integrator 9 in FIG. 6(a). corresponding to the level detection circuit 6,
Even with the digital configuration as described above, the anti-time characteristic according to the present invention can be obtained.

（５）第９図（ｂ）に示した実施例では、ステップ１２
で８−０としたが、これをＳｍＫＢ（ただしに、は所定
の定数）としてステップ１９で８　＜Ｋｓの判定を行な
い、ステップ２４で９　ｗ　ＫＩ、ステップ２０で８　
＞　ＬＤ＋Ｋａの判定を行なうような構成としても、同
勢の効果が得られることは言うまでもない。(5) In the embodiment shown in FIG. 9(b), step 12
This was set as 8-0, but this was set as SmKB (where is a predetermined constant), and in step 19 it was determined that 8 < Ks, in step 24 it was 9 w KI, and in step 20 it was 8
> It goes without saying that even with a configuration in which LD+Ka is determined, the same effect can be obtained.

以上説明したように本発明によれは、送電線の樹木接触
尋により発生する間欠的な故障電流に対しても誘導円板
形継電器との時間協調を確実にとることができる＠軸性
の高い反限時過電流継電器が提供できる。As explained above, according to the present invention, it is possible to reliably maintain time coordination with an induction disk type relay even in the case of intermittent fault currents generated due to contact with trees on power transmission lines. A counter-time overcurrent relay can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は誘導円板形継電器の動作時間特性及び復帰時間
脣性の一例を示す図、第２図は過電流継電方式の原理を
示す図、第３図及び第４図（＆）　、　（ｂ）は従来技
術による反限時過電流継電器の構成及び特性を示す図、
第５図は誘導円板形継した図、＃１６図（ａ）　、　（
ｂ）は本発明の一実施例を示すブロック図、第７図は本
発明による継電器の応動を示す図、第８図は本発明の他
の実施例を示すブロック図、第９図（ａ）　、　（ｂ）
　Ｆｉ本発明による他の実施例の構成とフローチャート
を示す図である。 １・・・関数発生器、９・・・積分器、９−１・・・可
逆積分回路、９−２・・・積分停止回路、１ｏ・・・レ
ベル検出器、３３・・・コンビ為−タ。 出願人代理人　　夫理士　鈴　江　武　彦第１　図 λ力覚法、 第２図 第３図 第４図 Ｒ２ （ｂ） ｆｆｉｓ図 Ｑ　　　　　　　　　　　　　　　　　・・０・・第６
図 １￥７図Figure 1 is a diagram showing an example of the operating time characteristics and recovery time delay of an induction disc type relay, Figure 2 is a diagram showing the principle of overcurrent relay system, Figures 3 and 4 (&), (b) is a diagram showing the configuration and characteristics of a reverse time-limiting overcurrent relay according to the prior art;
Figure 5 is a diagram of the induction disc shape, Figure #16 (a), (
b) is a block diagram showing one embodiment of the present invention, FIG. 7 is a diagram showing the response of the relay according to the present invention, FIG. 8 is a block diagram showing another embodiment of the present invention, and FIG. 9(a) , (b)
FIG. 3 is a diagram showing the configuration and flowchart of another embodiment according to the present invention. DESCRIPTION OF SYMBOLS 1...Function generator, 9...Integrator, 9-1...Reversible integration circuit, 9-2...Integration stop circuit, 1o...Level detector, 33...Combi- Ta. Applicant's attorney Takehiko Suzue No. 1 Figure λ force sensing method, Figure 2, Figure 3, Figure 4, R2 (b) ffis diagram Q...0...6
Figure 1￥7 figure

Claims (1)

【特許請求の範囲】[Claims] 入力電流の絶対値に比例した信号’ｊ−１．過電流検出
レベルｔ−にとした時（Ｉ−Ｋ）に対応した出力を発生
する関数発生器と、この関数発生器の出力を入力とする
可逆積分回路および該可逆積分回路の積分値が所定の積
分範囲を越えた時に積分管停止する積分停止回路からな
る積分器と、前記積分値が前記積分範囲内にある所定の
利足レベルを越えた時に継電器出力を送出する回路とを
備えて成る反限時過電流継電器。A signal 'j-1. which is proportional to the absolute value of the input current. A function generator that generates an output corresponding to (I-K) when the overcurrent detection level is set to t-, a reversible integration circuit that receives the output of this function generator as input, and an integral value of the reversible integration circuit that is predetermined. an integrator comprising an integral stop circuit that stops the integral tube when the integral value exceeds the integral range; and a circuit that sends out a relay output when the integral value exceeds a predetermined gain level within the integral range. Reverse time-limited overcurrent relay.