JPS58125135A - Process data input and output device - Google Patents
Process data input and output deviceInfo
- Publication number
- JPS58125135A JPS58125135A JP659382A JP659382A JPS58125135A JP S58125135 A JPS58125135 A JP S58125135A JP 659382 A JP659382 A JP 659382A JP 659382 A JP659382 A JP 659382A JP S58125135 A JPS58125135 A JP S58125135A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- function
- bus
- pio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、工業用計算機システムにおけるプロセスデ
ータ入出力装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a process data input/output device in an industrial computer system.
第１図はプロセスデータ入出力装置の構成を示すブロッ
ク図で、（１）は計算機の中央処理装置（以下ＣＰＵと
略記する）、＋２） Ｆｉババスライバ（ｂｕｓｄｒｌ
Ｖ＠ｒｓ 以下ＢＤと略記する）、（３）はパスレシ
ーバ（ｂｕｓ ｒｅｅｅｉｖｅｒ ｓ 以下ＢＲと略
記する）、（４）ハプロセスデータ入出カニニット（以
Ｔｐｘｏユニットと略記する）、（５）はプロセス信号
であり、翰はＢＤ（２）と各ＢＲ（３１間に設けられる
共通データバス（この明細書でｉｌ［１の共通データバ
スという）、（ロ）ＦｉＢ Ｒ＋３）と各ＰＩＯユニッ
ト（４）との間に設けられる共通データバス（この明細
書では第２の共通データバスという）である。プロセス
信号（５）は監視制御の対象となるプラント内の各部分
とＣＰＬＩ ｆｉｌとの間で授受される。プロセス信号
（５）の授受において、ＢＤｆ２）けＣＰＵ ｉｌｌと
のインタフェースとなり、ＢＲ（３１＃″ｔ ＰＩＯユ
ニット（４）とのインタフェースとなり、ＰＩＯユニッ
ト（４）はプラント内の上記各部分とのインタフェース
およびプロセス信号（５）に対する信号処理を行う。Figure 1 is a block diagram showing the configuration of the process data input/output device, in which (1) is the central processing unit of the computer (hereinafter abbreviated as CPU), +2) is the Fi bus driver (busdrl).
(3) is a bus receiver (hereinafter abbreviated as BR), (4) is a process data input/output unit (hereinafter abbreviated as Tpxo unit), (5) is a process signal The wire is a common data bus provided between BD (2) and each BR (31 (referred to as a common data bus of il[1 in this specification)), (b) FiB R+3), and each PIO unit (4). A common data bus (referred to as a second common data bus in this specification) is provided between the first and second common data buses. The process signal (5) is exchanged between each part in the plant to be monitored and controlled and the CPLI fil. In sending and receiving process signals (5), it serves as an interface with the BDf2) and CPU ill, and serves as an interface with the BR (31#''t) PIO unit (4), and the PIO unit (4) serves as an interface with each of the above parts in the plant. and performs signal processing on the process signal (5).
従来のプロセスデータ入出力装置では各部分の機能分担
は第２図及び第３図に示すとおりであった。第２図は従
来の装置におけるＢＲの機能を示すブロック図で、図に
おいて（ハ）、Ｎｕｌ１図の同一符号と同一の共通デー
タバスを示し、（６） 、 （７） 。In the conventional process data input/output device, the functional division of each part is as shown in FIGS. 2 and 3. FIG. 2 is a block diagram showing the function of a BR in a conventional device. In the figure, (c) indicates the same common data bus as the same reference numerals in the Nul1 diagram, and (6) and (7).
（８）はＢＲ＋３１内の各機能を示す。（６）は共通デ
ータバス（→に対するインタフェース機能、（７）はＣ
ＰＵ（１）カらの命令により各ＰＩＯユニット（４）に
対する目的別データの人出力を行うコントロール機能、
（８）は共通データバス（ハ）に対するインタフェース
機能である。また第３しＩＦｉ従来の装置におけるＰＩ
Ｏユニット（４）の機能を示すブロック図で、図におい
て（５）は第１図の（５）と同じくプロセス信号を示し
、（ロ）Ｆｉ第１図及び第２図の同一符号と同一部分を
示す。αＯ〜α９はＰＩＯユニット（４）の各機能を示
し、叫は共通データバス（ロ）に対するインタフェース
、α力はプロセス信号収集データの編集機能、αのはプ
ロセス信号データ収集の実行機能、α１＃１ＰＩＯユニ
ツト（４）内部の故障を検知する故障検知機能、Ｃ１４
１はプロセス信号（５）の状態情報（以下ステータスデ
ータという）や、その状態変化情報（以下変化データと
いう）や、又はプロセス信号の状態変化数情報（以下パ
ルス入力データという）又はディジタル信号等のプロセ
スの入出力に対する目的別データ格納機能である。故障
検知機能（至）はこれを欠く場合もある。(8) shows each function in BR+31. (6) is the interface function for the common data bus (→), (7) is the interface function for the common data bus (→)
A control function that performs human output of purpose-specific data to each PIO unit (4) according to instructions from the PU (1);
(8) is an interface function for the common data bus (c). In addition, the third IFi is PI in conventional equipment.
This is a block diagram showing the functions of the O unit (4). In the figure, (5) indicates a process signal like (5) in Figure 1, and (b) Fi is the same part with the same reference numerals as in Figures 1 and 2. shows. αO to α9 indicate each function of the PIO unit (4), where the letter is an interface to the common data bus (b), α is the process signal collection data editing function, α is the process signal data collection execution function, α1# 1PIO unit (4) Failure detection function to detect internal failure, C14
1 is state information of the process signal (5) (hereinafter referred to as status data), its state change information (hereinafter referred to as change data), information on the number of state changes of the process signal (hereinafter referred to as pulse input data), digital signals, etc. This is a purpose-specific data storage function for process input and output. The failure detection function (to) may lack this.
たとえばスイッチの接点の状態を示すステータスデータ
で閉接状態を「１」、開放状態を「０」で表すとすれば
、その変化データはたとえば「０」→「１」の変化を「
１」、其他を「０」として表す場合、あるいは「０」→
「１」及び「１」→「０」の変化を「１」、「１」→「
１」及び「０」→「０」の無変化を「０」として表す場
合等がある。またディジタル信号はＰＩＯユニット内で
アナログ信号に又はアナログ信号から変換される場合が
ある。０９＃ｉプロセス信号（５）とＩＣレベルの信号
の間のレベル変声を行う信号レベル変換機能である。For example, if the status data indicating the state of the contact of a switch is such that the closed state is represented by "1" and the open state is represented by "0", then the change data will represent the change from "0" to "1" as "1".
1”, others as “0”, or “0”→
The change of "1" and "1" → "0" is "1", "1" → "
1" and no change from "0" to "0" are sometimes expressed as "0". Digital signals may also be converted to or from analog signals within the PIO unit. 09#i This is a signal level conversion function that changes the level between the process signal (5) and the IC level signal.
次に従来の装置の動作の一例としてパルス久方データに
対する動作を説明する。パルス久方データであるプロセ
ス信号はＰＩＯユニット（４）内の信号ｖベル変ｍｈ能
α９によりＩＣレベルのパルス信号に変換される。プロ
セス信号データ収集の実行機能（ｒ５ Ｋよってパルス
信号が検出される。プロセス信号収集データの編集機能
０９はその検出されたパルスを計数し目的とするカウン
トデータを生成する。このカウントデータは目的別デー
タ格納機能（１４１によりＰＩＯユニット（４）の庁定
の位置に格納される。パルスが検出されるごとに上記の
一連の機能が実行され、その結果目的別データ格納機能
０４により格納されるカウントデータは逐次更新され常
に最新のデータ値に保たれる。Next, as an example of the operation of the conventional device, the operation for pulsed data will be described. The process signal, which is pulse length data, is converted into an IC level pulse signal by the signal v bell variable mh function α9 in the PIO unit (4). Process signal data collection execution function (r5 K detects a pulse signal. Process signal collection data editing function 09 counts the detected pulses and generates target count data. This count data is used for different purposes. The data is stored in a predetermined position of the PIO unit (4) by the data storage function (141). Each time a pulse is detected, the above series of functions are executed, and as a result, the count is stored by the purpose-specific data storage function 04. Data is updated sequentially and always kept at the latest data value.
この格納されたカウントデータをＢＤ（２）を介してＣ
ＰＵへ転送させる場合は、ＢＤ（２）から共通のデータ
バス翰、インタフェース機能（８）を経てコントロール
機能（７）に指令し、コントロール機能（７）からイン
タフェース機能（６）、共通のデータバス（ロ）、イン
タフェース機能叫を通して目的別データ格納機能０４に
格納されているデータを読出し、インタフェース機能α
０、共通のデータバス（ロ）、インタフェース機能（６
） 、 （８） 、及び共通のデータバス（ハ）を経て
ＢＤ（２）を介しＣＰＵ （１１にそのデータを書込む
。This stored count data is transferred to the C through BD (2).
When transferring to the PU, the command is sent from the BD (2) to the control function (7) via the common data bus line and the interface function (8), and from the control function (7) to the interface function (6) and the common data bus. (b) Read the data stored in the purpose-specific data storage function 04 through the interface function α, and
0, common data bus (b), interface function (6
), (8), and writes the data to the CPU (11) via the BD (2) via the common data bus (c).
他の種類のプロセス信号（５）に対しても類似の処理が
行われる。Similar processing is performed on other types of process signals (5).
以上のように従来のプロセスデータ入出力装置では各Ｐ
ＩＯユニット（４）にプロセス信号データ収集の実行機
能（２）、プロセス信号収集データの編集機能ａη及び
目的別データ格納機能眞を持たせているので、ＰＩＯユ
ニット（４）のカードサイズが大きくなること、また対
象とするプロセス信号（５）の株類が異るとＰＩＯユニ
ット（４）が持っている各機能を実現する為の回路構成
が異り、したがってＰＩＯユニット（４）の種類が多く
なることに々す、綜合的に見てプロセスデータ入出力装
置の価格が高くなり保守の困難さが増加するという欠点
があった。As mentioned above, in the conventional process data input/output device, each P
Since the IO unit (4) has the process signal data collection execution function (2), the process signal collection data editing function aη, and the purpose-specific data storage function, the card size of the PIO unit (4) becomes large. In addition, the circuit configuration for realizing each function of the PIO unit (4) differs depending on the strain of the target process signal (5), and therefore there are many types of PIO unit (4). Overall, the process data input/output device has the drawbacks of increased cost and difficulty in maintenance.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、従来は各ＰＩＯユニット（４）に
持たせていた機能の大部分を、複数のＰＩＯユニット（
４）に共通のデータバス（ロ）を介して接続されるＢＲ
（３１に持たせることにより、各ＰＩＯユニット（４）
のサイズを小さくし、その種類を少くすることにより、
安価で保守の容易なプロセスデータ入出力装置ｔ′Ｉｉ
−提供することを目的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and most of the functions that were conventionally provided to each PIO unit (4) are provided to multiple PIO units (4).
BR connected to 4) via a common data bus (b)
(By having 31, each PIO unit (4)
By reducing the size and variety of
Inexpensive and easy-to-maintain process data input/output device t'Ii
- intended to provide.
以下図面についてこの発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.
第４図はこの発明の一実施例におけるＢＲの機能を示す
ブロック図で、第４図において＄２図と同一符号は同−
又は相当部分を示し、αＱは各ＰＩＯユニット（４）か
らのプロセス信号データの収集方法、処理方法の認識機
能、αηは各ＰＩＯユニット（４）からのプロセス信号
データの収集手順の決定機能、（至）は各ＰＩＯユニッ
ト（４）からのプロセス信号データの収集実行機能、（
至）は各ＰＩＯユニットからのプロセス信号収集データ
の目的別データ編集、生成機能、０］）は各ＰＩＯユニ
ット（４）の故障検知機能である。FIG. 4 is a block diagram showing the functions of the BR in an embodiment of the present invention. In FIG. 4, the same symbols as those in FIG.
or a corresponding portion thereof, αQ is a function for recognizing the method of collecting and processing the process signal data from each PIO unit (4), αη is a function for determining the procedure for collecting process signal data from each PIO unit (4), ( (to) is a collection execution function of process signal data from each PIO unit (4), (
) is a data editing and generation function for each purpose of process signal collection data from each PIO unit, and 0]) is a failure detection function of each PIO unit (4).
また第５図はこの発明の一実施例におけるＰＩＯユニッ
ト（４）の機能を示すブロック図で、第３図と同一符号
は同−又は相当部分を示し、（ハ）はプロセス信号デー
タの収集方法、処理方法及びその収集データの目的別デ
ータ編集、生成方法をＢＲ（３）に知らせるための設定
機能である。Furthermore, FIG. 5 is a block diagram showing the functions of the PIO unit (4) in an embodiment of the present invention, where the same reference numerals as in FIG. 3 indicate the same or corresponding parts, and (c) is a method for collecting process signal data. This is a setting function for informing the BR (3) of the processing method and the purpose-based data editing and generation method of the collected data.
次に第４図及び第５図に示す機能を有するＢＲ（３）及
びＰＩＯユニット（４）の動作について説明する。Next, the operations of the BR (3) and PIO unit (4) having the functions shown in FIGS. 4 and 5 will be explained.
ＢＲ（３）では電源投入時及び外部リセット時には初期
化処理が行われ共通のデータバス（ロ）によって接紛さ
れている各ＰＩＯユニットに対し、順次プロセス信号デ
ータの収集方法、処理方法及びその収集データの目的別
データ編集、生成方法の通知を要求し、各ＰＩＯユニッ
ト（４）はｖ、５図（イ）の機能によって、要求された
データをＢＲ（３）ＶＣ通知する。ＢＲ（３）Ｆｉこの
通知により各ＰＩＯユニット（４）に対するプロセス信
号データの収集方法、処理方法を認識しく機能Ｍ）、次
に各ＰＩＯユニット全体のプロセス信号データの収集手
順を決定しく機能←７））、ある一定周期のもとに各Ｐ
ＩＯユニット（４）からのプロセス信号データを収集す
る（機能０υ）。この収集したデータから各ＰＩＯユニ
ットの目的とするデータを作成する（機能（至））が、
この時に用いる方法は各ＰＩＯユニット（４）からその
機能ｖ）Ｊにより通知された方法による。次に機能翰に
よって周期的にデータの格納を行う。In BR (3), initialization processing is performed at power-on and external reset, and the process signal data collection method, processing method, and collection are performed sequentially for each PIO unit connected by a common data bus (B). Requests notification of data editing and generation method for each purpose of data, and each PIO unit (4) notifies the requested data to BR (3) VC using the function shown in Figure 5 (a). BR (3) Fi This notification allows the function to recognize the process signal data collection method and processing method for each PIO unit (4), and then determines the process signal data collection procedure for each PIO unit as a whole←7 )), each P under a certain period
Collect process signal data from the IO unit (4) (function 0υ). Create target data for each PIO unit from this collected data (function (to)),
The method used at this time is based on the method notified from each PIO unit (4) by its function v)J. Next, data is stored periodically using the function wire.
第６図ＨＢ Ｒ（３）の動作を示すタイムチャートであ
り、第６図（ａ）はデータ更新周期を示すパルスＡであ
る。パルスＡの到来ごとにＢＲ（３）はプロセス信号デ
ータの収集及び処理を開始する。プロセス信号（５）の
うちのアナログ信号は処理時間が長くかかるので最初に
実行する。第６図（ｂ）は各種のタイミングパルスを表
し、パルスＡに続くパル７１点でアナログ信号の入力を
開始する。アナログ信号は共通データバス（ロ）の中の
アナログバスを通して伝送される。第６図（ｃ）は各種
のゲート波形を表しゲートＬの期間４ＣＡＤｆ換処理が
行われ、その結果をパルスＧの時点でＢＲ（３１の格納
機能内に格納する。第２のアナログ信号入力が存在する
ときはこのアナログ信号はパル１８点で入力が開始され
、ゲー）Ｍの期間にＡＤ変換処理が行われ、その結果を
パルスにの時点でＢＲ（３）の格納機能内に格納する。FIG. 6 is a time chart showing the operation of HB R(3), and FIG. 6(a) is a pulse A showing the data update cycle. On each arrival of pulse A, BR(3) begins collecting and processing process signal data. The analog signal among the process signals (5) takes a long time to process, so it is executed first. FIG. 6(b) shows various timing pulses, and analog signal input starts at pulse 71 following pulse A. Analog signals are transmitted through an analog bus within a common data bus (b). FIG. 6(c) shows various gate waveforms, and 4CADf conversion processing is performed during the period of gate L, and the result is stored in the storage function of BR (31) at the time of pulse G.The second analog signal input is When it exists, input of this analog signal is started at the 18th pulse point, AD conversion processing is performed during the period of G)M, and the result is stored in the storage function of BR (3) at the time of the pulse.
したがって、共通データバス（ロ）のうちアナログバス
はゲー）Ｌ、Ｍの雨期間中ビジィ（ｂｕｓｙ）であるが
ディジタルバスは空いているから、パルスＣ，Ｄ、Ｅ、
Ｆ、１．Ｊを利用してディジタル信号をＢＲ（３１の格
納機能内に格納することができる。以上の動作は第６図
（＆）に示すパルスＡが到来するごとに繰返し実行され
、したがってデータはデータ更新周期パルス（パルスＡ
）ごとに更新される。第４図に示すとおりＢＲ（３）の
機能は従来よりも複雑になるが、マイクロプロセッサ等
を利用して簡単に処理することかで負る。Therefore, among the common data buses (B), the analog bus is busy during the rainy period of game) L and M, but the digital bus is vacant, so the pulses C, D, E,
F.1. The digital signal can be stored in the storage function of BR (31) using J.The above operation is repeatedly executed every time the pulse A shown in FIG. Periodic pulse (pulse A
) is updated every time. As shown in FIG. 4, the function of BR(3) is more complex than the conventional one, but it can be easily processed using a microprocessor or the like.
以上のようにこの発明によれば各ＰＩＯユニット（４）
の機能を著しく単純化することができるので、各ＰＩＯ
ユニット（４）は小型で安価な信頼性の高いものになり
、かつ同−ＰＩＯユニットで処理できるプロセス信号の
種類が増加するので、ＰＩＯユニットの種類を減少して
保守性を向上することができる。As described above, according to the present invention, each PIO unit (4)
Each PIO
Unit (4) is small, inexpensive, and highly reliable, and the types of process signals that can be processed by the same PIO unit increase, so the types of PIO units can be reduced and maintainability can be improved. .
第１図はプロセスデータ入出力装置の構成を示すブロッ
ク図、第２図は従来の装置におけるパスレシーバの機能
を示すブロック図、第３図は従来の装置におけるプロセ
スデータ入出カニニットの機能を示すブロック図、第４
図はこの発明の一実施例におけるパスレシーバの機能を
示すブロック図、第５図はこの発明の一実施例における
プロセスデータ入出カニニットの機能を示すブロック図
、第６図は第４図に示すパスレシーバの動作を示すタイ
ムチャートである。
（１１・・・ＣＰＵ、＋２）・・・ＢＤ、＋３）・・・
ＢＲ％（ハ）・・・第１の共通データバス、（４）・・
・ＰＩＯユニット、（ロ）・・・第２の共通データバス
、（５）・・・プロセス信号、＋６）、 （８） 、α
Ｏ・・・それぞれインタフェース機能、（２）・・・レ
ベル変換機能、ＯＱ・・・認識機能、αη・・・決定機
能、（ｌＩ・・・実行機能、（１’）・・・−集、生成
機能、翰・・・格納機能、翰・・・設定機能。
なお、図中同一符号は同−又は相当部分を示す。
代理人 葛 野 信 −Fig. 1 is a block diagram showing the configuration of the process data input/output device, Fig. 2 is a block diagram showing the function of the path receiver in the conventional device, and Fig. 3 is a block diagram showing the function of the process data input/output unit in the conventional device. Figure, 4th
The figure is a block diagram showing the function of the path receiver in one embodiment of the present invention, FIG. 5 is a block diagram showing the function of the process data input/output crab unit in one embodiment of the present invention, and FIG. 5 is a time chart showing the operation of the receiver. (11...CPU, +2)...BD, +3)...
BR% (c)...first common data bus, (4)...
・PIO unit, (b)...Second common data bus, (5)...Process signal, +6), (8), α
O...Interface function, (2)...Level conversion function, OQ...Recognition function, αη...Decision function, (lI...Execution function, (1')...-collection, Generation function, Kan... Storage function, Kan... Setting function. In addition, the same reference numerals in the diagram indicate the same or equivalent parts. Agent Shin Kuzuno -
Claims (1)
てバスレシーバが接続され、１個のパスレシーバから第
２の共通データバスを介して複数のプロセスデータ人出
カニニットが接続され、各プロセスデータ入出カニニッ
トと上記計算機との間でプロセス信号を入出力するプロ
セスデータ入出力装置において、上記各プロセスデータ
入出力ユニットハプロセス信号に対し信号レベルを変換
する手段と、上記第２の共通データバスを介して接続さ
れるパスレシーバにプロセス信号データの収集方法、処
理方法及び収集データの目的別データ編集、生成方法を
設定する手段とを備え、上記パスレシーバは上記第２の
共通データバスを介シて接続される各プロセスデータ入
出力ユニットニ関し、上記各プロセスデータ入出カニニ
ットにより設定された方法を認識し、その方法に従って
プロセス信号データの収集手順を決定し、この決定した
手順により収集を実行し、プロセス信号データの目的別
データ編集、生成を行い、かつ目的別データ格納を行う
手段を備えたことを特徴とするプロセスデータ入出力装
置。A bus receiver is connected from the computer via a bus driver and a first common data bus, and a plurality of process data output units are connected from one pass receiver via a second common data bus, and each process data input/output In the process data input/output device for inputting and outputting process signals between the crab unit and the computer, each of the process data input/output units has a means for converting a signal level for the process signal, and a means for converting the signal level for the process signal, and means for setting a process signal data collection method, a processing method, and a purpose-based data editing and generation method for the collected data in a path receiver connected to the second common data bus; For each connected process data input/output unit, recognize the method set by each process data input/output unit, determine the process signal data collection procedure according to the method, and execute the collection according to the determined procedure, A process data input/output device characterized by comprising means for editing and generating process signal data according to purpose, and storing data according to purpose.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP659382A JPS58125135A (en) | 1982-01-19 | 1982-01-19 | Process data input and output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP659382A JPS58125135A (en) | 1982-01-19 | 1982-01-19 | Process data input and output device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58125135A true JPS58125135A (en) | 1983-07-26 |
Family
ID=11642627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP659382A Pending JPS58125135A (en) | 1982-01-19 | 1982-01-19 | Process data input and output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125135A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573159A (en) * | 1978-11-20 | 1980-06-02 | Vardon Ass | Method of and device for selectively coupling input*output terminal units |
| JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
| JPS5644919A (en) * | 1979-09-21 | 1981-04-24 | Canon Inc | Control board |
| JPS56162128A (en) * | 1980-05-16 | 1981-12-12 | Mitsubishi Electric Corp | Process input/output device |
-
1982
- 1982-01-19 JP JP659382A patent/JPS58125135A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573159A (en) * | 1978-11-20 | 1980-06-02 | Vardon Ass | Method of and device for selectively coupling input*output terminal units |
| JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
| JPS5644919A (en) * | 1979-09-21 | 1981-04-24 | Canon Inc | Control board |
| JPS56162128A (en) * | 1980-05-16 | 1981-12-12 | Mitsubishi Electric Corp | Process input/output device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3541513A (en) | Communications control apparatus for sequencing digital data and analog data from remote stations to a central data processor | |
| US3996561A (en) | Priority determination apparatus for serially coupled peripheral interfaces in a data processing system | |
| GB1589180A (en) | Data processing apparatus | |
| US3629855A (en) | Data acquisition and identification system | |
| US5070476A (en) | Sequence controller | |
| US3369221A (en) | Information handling apparatus | |
| JPS58125135A (en) | Process data input and output device | |
| US4606029A (en) | Data transmission system | |
| SE432505B (en) | DEVICE FOR PROGRAMMED CONTROL CENTER | |
| US5818351A (en) | Data transfer system | |
| JPS61160105A (en) | Timing control system | |
| RU2095846C1 (en) | Software-control device for logical control of electric drives and guarding alarm | |
| SU1115021A1 (en) | Program control device | |
| SU783784A1 (en) | Device for collecting data from two-position sensors | |
| SU566248A1 (en) | Circuit for monitoring a microprogram automatic device | |
| SU371574A1 (en) | • CONSOLIDATED |:) P? SCHM [x ;; hl ^ ISHG -'.- HA! | |
| JP2558728B2 (en) | Abnormal interrupt processing device | |
| JPS6124736B2 (en) | ||
| JPS58101361A (en) | Data processor | |
| SU1273938A1 (en) | Interface for linking digital computer with transducers | |
| JPS6133224B2 (en) | ||
| CN111444126A (en) | Annular bus temperature sensor and communication method thereof | |
| SU444190A1 (en) | Apparatus for calculating ordered selection functions | |
| JP2923869B2 (en) | Event input circuit | |
| SU1456966A1 (en) | Arrangement for controlling access to system bus in double-processor system |