JPS58114134A - 乱数発生器 - Google Patents
乱数発生器Info
- Publication number
- JPS58114134A JPS58114134A JP56209631A JP20963181A JPS58114134A JP S58114134 A JPS58114134 A JP S58114134A JP 56209631 A JP56209631 A JP 56209631A JP 20963181 A JP20963181 A JP 20963181A JP S58114134 A JPS58114134 A JP S58114134A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- counter
- initial value
- processing
- counted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/586—Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は乱数発生器に関する◎
大量のランダムデータを得るには、計算機本マイクロコ
ンピュータ）ｔ−利用すればよい。゛計算機による大量
のランダムデータの発生は、数式によって逐次計算する
のが最も効率的であるが、数式によった場合は与える′
初期値によって全体の乱数が一意的に足まってしまう欠
点を持つ、即ち、計算機の演算において乱数を逐次計算
する場合、その初期値そのものを指定していタタめ、計
算式の性質をよく知っていなければ使用する事ができな
かった。例えば、同じ初期値を与えた時、乱数発生処理
ルーチンのパスが常に同じであるので、得られる乱数列
は必ず同一のものになってしまい、これはもはや乱数と
はいえない。−万、計算機処理の性質上機能付加は、や
むを得ないものとの前提に立ち、計算機に乱数発生器（
ソフト）ヲ設けるやり方がある。この方法では、その計
算式や計算のアルゴリズムを意識しなくてもよいように
できることが望ましい。しかし、現在までその効果的な
方法はみつかっていない。
ンピュータ）ｔ−利用すればよい。゛計算機による大量
のランダムデータの発生は、数式によって逐次計算する
のが最も効率的であるが、数式によった場合は与える′
初期値によって全体の乱数が一意的に足まってしまう欠
点を持つ、即ち、計算機の演算において乱数を逐次計算
する場合、その初期値そのものを指定していタタめ、計
算式の性質をよく知っていなければ使用する事ができな
かった。例えば、同じ初期値を与えた時、乱数発生処理
ルーチンのパスが常に同じであるので、得られる乱数列
は必ず同一のものになってしまい、これはもはや乱数と
はいえない。−万、計算機処理の性質上機能付加は、や
むを得ないものとの前提に立ち、計算機に乱数発生器（
ソフト）ヲ設けるやり方がある。この方法では、その計
算式や計算のアルゴリズムを意識しなくてもよいように
できることが望ましい。しかし、現在までその効果的な
方法はみつかっていない。
本発明の目的は、計算式の性質を特別に知らなくても良
質の乱数を発生可能にした乱数発生器を２３、提供する
ものである。
質の乱数を発生可能にした乱数発生器を２３、提供する
ものである。
本発明の要旨は、計算機内のクロック発振器の出力を計
数するカウンタを設け、該カウンタの計数値を計−算機
内での乱数処理ルーチンの乱数発生用の１ｊｉＡ値とし
て設定せしめた点にある。以下、本発明を詳述する。
数するカウンタを設け、該カウンタの計数値を計−算機
内での乱数処理ルーチンの乱数発生用の１ｊｉＡ値とし
て設定せしめた点にある。以下、本発明を詳述する。
第１図は本発明の実施例である。クロック発振器ｌは、
インターバルタイマ設定用のクロック発振器であり、そ
のクロック出方は各種の計数値として利用される。カウ
ンタ２，３はその利用の一例をそれぞれ示すカウンタで
あり、カウンタ２はプログラムカウント用のカウンタ、
カウンタ３［ウオッチドックタイマ用の力、ウンタであ
る。カウンタ２．３のリセットはそのカウンタの使用目
的に応じてなされる。例えば、ウォッチドッグタイマ用
に使用するカウンタ３のセット、リセットは以下の通り
となる。異常利足用の基準計数値とカウンタ３の計数値
とが比較され、基準計数値内に相手（例えばＩｌｏ ）
からの応答があれば相手からの応答は正常としてカウン
タ３はリセットされ、次の処理のために新たにセットさ
れクロック計数を開始する。基準値を越えても応答がな
ければ、その相手は異常があったものとして異常処理ル
ーチンニ入ル。一方、カウンタ計数用として使用スるカ
ウンタ２はプログラム読出しのタイミングに応じてクロ
ック（該クロックを分周して得たクロックの事例を含む
。このことはカウンタ３についても同じ）を計数する。
インターバルタイマ設定用のクロック発振器であり、そ
のクロック出方は各種の計数値として利用される。カウ
ンタ２，３はその利用の一例をそれぞれ示すカウンタで
あり、カウンタ２はプログラムカウント用のカウンタ、
カウンタ３［ウオッチドックタイマ用の力、ウンタであ
る。カウンタ２．３のリセットはそのカウンタの使用目
的に応じてなされる。例えば、ウォッチドッグタイマ用
に使用するカウンタ３のセット、リセットは以下の通り
となる。異常利足用の基準計数値とカウンタ３の計数値
とが比較され、基準計数値内に相手（例えばＩｌｏ ）
からの応答があれば相手からの応答は正常としてカウン
タ３はリセットされ、次の処理のために新たにセットさ
れクロック計数を開始する。基準値を越えても応答がな
ければ、その相手は異常があったものとして異常処理ル
ーチンニ入ル。一方、カウンタ計数用として使用スるカ
ウンタ２はプログラム読出しのタイミングに応じてクロ
ック（該クロックを分周して得たクロックの事例を含む
。このことはカウンタ３についても同じ）を計数する。
この計数値がプログラム番号に該当する。該カウンタ３
は逐次的に計数を行ってゆ（が、プログラム上一時退避
等の必要性が生じた時には、レジスタやメモリヘラッチ
される。
は逐次的に計数を行ってゆ（が、プログラム上一時退避
等の必要性が生じた時には、レジスタやメモリヘラッチ
される。
カウンタ４は、乱数処理用に設けられている。
カウンタ４の計数対象はクロック発振器１のクロックで
あり、ビット容量は１６ビツトである。従って、２′６
個までのクロックを計数できる。このカウンタ４の計数
値の取込又は、乱数処理ルーチンＦの指令によって行わ
れる。乱数処理ルーチンＦ。
あり、ビット容量は１６ビツトである。従って、２′６
個までのクロックを計数できる。このカウンタ４の計数
値の取込又は、乱数処理ルーチンＦの指令によって行わ
れる。乱数処理ルーチンＦ。
は、計Ｘ機内の処理ルーチンの一種であり、例えば、サ
ブルーチンである。この乱数処理ルーチンＦは乱数処理
要求時にアクセスされ、その処理内容は、初期値の設定
処理、この設定された初期的に基づ（乱数計算処理、該
計算された乱数の出力処理（内部出力、外部出力のいず
れでも可）より成る。乱数計算処理は逐次計算法による
計算処理である。この逐次計算法では、初期値が必要と
なる。この初期値の設定処理では、カウンタ４をアクセ
スし、その時点での計数値を取込入初期値として設定せ
しめている。このカウンタ４でのクロックと初期値設定
要求、換言すれば、クロックと乱数要求動機とは非同期
である。従って、乱数を要求する時点の計数値はランダ
ムであり、これを逐次計算用の初期値と設定することに
よって、良質な乱数列を得ることができた。
ブルーチンである。この乱数処理ルーチンＦは乱数処理
要求時にアクセスされ、その処理内容は、初期値の設定
処理、この設定された初期的に基づ（乱数計算処理、該
計算された乱数の出力処理（内部出力、外部出力のいず
れでも可）より成る。乱数計算処理は逐次計算法による
計算処理である。この逐次計算法では、初期値が必要と
なる。この初期値の設定処理では、カウンタ４をアクセ
スし、その時点での計数値を取込入初期値として設定せ
しめている。このカウンタ４でのクロックと初期値設定
要求、換言すれば、クロックと乱数要求動機とは非同期
である。従って、乱数を要求する時点の計数値はランダ
ムであり、これを逐次計算用の初期値と設定することに
よって、良質な乱数列を得ることができた。
第２図は乱数処理ルーチンの処理内容を示す。
この処理は、逐次乱数計算であり、混合合同法のアルゴ
リズムによって構成されるグログラムである。乱数処理
であれば、初期値設定処理フローに処理が移り、カウン
タ４のその時点での計数値を乱数初期値用レジスタ（図
示せず）に取込む。次に、この初期値をもとに逐次計算
法による乱数計算を行う。計算結果は、逐次に出力（内
部出力、外部出力いずれも可〕しシステムに応じた利用
がなされる。乱数利用には、プログラムのデパック、デ
スクメモリへのランダムデータの書込み、それに基づく
正しく書込めたか否かのチェック等がある。更に、外部
利用には、共有パス方式下でのパス占有処理用のデータ
として共有パスに送出する場合がある。次いで、初期値
再設定か否かの処理が行われ、再設定要求であれば、再
びカウンタ４のその時点での計数値の取込入処理を行う
。再設定でなければ、そのまま逐次計算法による乱数計
算が実行されてゆく。
リズムによって構成されるグログラムである。乱数処理
であれば、初期値設定処理フローに処理が移り、カウン
タ４のその時点での計数値を乱数初期値用レジスタ（図
示せず）に取込む。次に、この初期値をもとに逐次計算
法による乱数計算を行う。計算結果は、逐次に出力（内
部出力、外部出力いずれも可〕しシステムに応じた利用
がなされる。乱数利用には、プログラムのデパック、デ
スクメモリへのランダムデータの書込み、それに基づく
正しく書込めたか否かのチェック等がある。更に、外部
利用には、共有パス方式下でのパス占有処理用のデータ
として共有パスに送出する場合がある。次いで、初期値
再設定か否かの処理が行われ、再設定要求であれば、再
びカウンタ４のその時点での計数値の取込入処理を行う
。再設定でなければ、そのまま逐次計算法による乱数計
算が実行されてゆく。
カウンタ４は計算機内に内蔵されているタイマを利用す
ることが望ましい。例えば、日立シングルボードコンピ
ュータ（Ｈ６８／５ＢＯ２）に内蔵された１０ｍ５ｅｃ
インターバルタイマを使用する。この際初期値設定要求
が１０ｍ５ｅｃの１インターバル内に２回以上生ずる事
は極めて稀であって、乱数の品質低下をまねくことはな
いが、もし１ＱＨ１ａｅｃ以内に初期値設定要求が２回
以上生じた場合はインターバルタイマのインターバルｆ
１ ｍ５ｅｃとなるなどによって解決解決できる。こ
れらのことは、他のマイクロコンピュータでも同様であ
る。
ることが望ましい。例えば、日立シングルボードコンピ
ュータ（Ｈ６８／５ＢＯ２）に内蔵された１０ｍ５ｅｃ
インターバルタイマを使用する。この際初期値設定要求
が１０ｍ５ｅｃの１インターバル内に２回以上生ずる事
は極めて稀であって、乱数の品質低下をまねくことはな
いが、もし１ＱＨ１ａｅｃ以内に初期値設定要求が２回
以上生じた場合はインターバルタイマのインターバルｆ
１ ｍ５ｅｃとなるなどによって解決解決できる。こ
れらのことは、他のマイクロコンピュータでも同様であ
る。
本発明によれば、初期値が自動的に設定でき、使いやす
く、乱数の逐次計算アルゴリズムが有する乱数の一様性
を保証できた。
く、乱数の逐次計算アルゴリズムが有する乱数の一様性
を保証できた。
尚、１初期値の設定は、混合合同法による逐次計算法の
場合が好適であるが、他の方法でも初期値設定が必要で
ある時には本発明は適用できる。
場合が好適であるが、他の方法でも初期値設定が必要で
ある時には本発明は適用できる。
第１図は本発明の乱数発生器の実施例図、第２図は乱数
処理ルーチンの゛フローチャート図である。 １・・・クロック発振器、４・・・カウンタ、Ｆ・・・
乱数処理ルーチン。 特許出願人 日立電子エンジニアリング株式会社代
理人弁理士 秋 本 正 実第１図
処理ルーチンの゛フローチャート図である。 １・・・クロック発振器、４・・・カウンタ、Ｆ・・・
乱数処理ルーチン。 特許出願人 日立電子エンジニアリング株式会社代
理人弁理士 秋 本 正 実第１図
Claims (1)
- 【特許請求の範囲】 １、 クロック発振器及び該クロック発振器の発振クロ
ックの計数を行５カウンタを内部に備えてなる計算機よ
り成ると共に、該計１［機内に乱数発生処理プログラム
を持たせ、該プログラム作動時の初期値設定要、求時に
上記カウンタのその時点での計数値を乱数発生処理の初
期値として設定せしめてなる乱数発生器。 ２、上記乱数発生処理は混合合同法による逐次計算方法
による処理である特許請求の範囲第１項記載の乱数発生
器。 ３、上記カウンタヒインターパルタイマより成る特許請
求の範囲第１項、第２項記載の乱数発生器Ｏ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209631A JPS58114134A (ja) | 1981-12-28 | 1981-12-28 | 乱数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209631A JPS58114134A (ja) | 1981-12-28 | 1981-12-28 | 乱数発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114134A true JPS58114134A (ja) | 1983-07-07 |
Family
ID=16575991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209631A Pending JPS58114134A (ja) | 1981-12-28 | 1981-12-28 | 乱数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114134A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189726A (ja) * | 1988-01-26 | 1989-07-28 | Matsushita Electric Works Ltd | 乱数発生装置 |
| JPH08123669A (ja) * | 1994-10-20 | 1996-05-17 | Aizatsuku:Kk | 乱数生成回路 |
| JPH10507561A (ja) * | 1996-03-07 | 1998-07-21 | セー・ペー・８・トランザツク | 改良型集積回路と、該集積回路の使用方法 |
| KR100563885B1 (ko) * | 2001-03-07 | 2006-03-28 | 가부시끼가이샤 도시바 | 난수 시드 생성 회로 및 이것을 포함한 드라이버, 및 메모리 카드 시스템 |
| CN104426651A (zh) * | 2013-08-30 | 2015-03-18 | 上海复旦微电子集团股份有限公司 | 数据处理方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469345A (en) * | 1977-11-14 | 1979-06-04 | Casio Comput Co Ltd | Random number generation system |
| JPS5492144A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Generator for random number |
| JPS5637132B2 (ja) * | 1978-05-10 | 1981-08-28 |
-
1981
- 1981-12-28 JP JP56209631A patent/JPS58114134A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469345A (en) * | 1977-11-14 | 1979-06-04 | Casio Comput Co Ltd | Random number generation system |
| JPS5492144A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Generator for random number |
| JPS5637132B2 (ja) * | 1978-05-10 | 1981-08-28 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189726A (ja) * | 1988-01-26 | 1989-07-28 | Matsushita Electric Works Ltd | 乱数発生装置 |
| JPH08123669A (ja) * | 1994-10-20 | 1996-05-17 | Aizatsuku:Kk | 乱数生成回路 |
| JPH10507561A (ja) * | 1996-03-07 | 1998-07-21 | セー・ペー・８・トランザツク | 改良型集積回路と、該集積回路の使用方法 |
| KR100563885B1 (ko) * | 2001-03-07 | 2006-03-28 | 가부시끼가이샤 도시바 | 난수 시드 생성 회로 및 이것을 포함한 드라이버, 및 메모리 카드 시스템 |
| CN104426651A (zh) * | 2013-08-30 | 2015-03-18 | 上海复旦微电子集团股份有限公司 | 数据处理方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Downham et al. | Multiplicative congruential pseudo-random number generators | |
| US3855459A (en) | Apparatus for converting data into the same units | |
| JPS58114134A (ja) | 乱数発生器 | |
| JPS57172444A (en) | Approximate quotient correcting circuit | |
| CN111177267A (zh) | 数据传输方法、装置、电子设备及存储介质 | |
| JPS5291626A (en) | Input data correction system in electronic apparatus | |
| JPS6188334A (ja) | 除算回路 | |
| Anvekar et al. | Transducer output signal processing using dual and triple microprocessor systems | |
| JPS6146537Y2 (ja) | ||
| JPS5840769B2 (ja) | 乱数発生装置 | |
| JPS6148740B2 (ja) | ||
| JP3025318U (ja) | リセット信号発生装置 | |
| JPS5525112A (en) | Self-diagnostic system | |
| JPS55901A (en) | Data buffer control system | |
| JPS5932929B2 (ja) | パルス計数方式 | |
| JPS5515566A (en) | Read system for doubled file | |
| JPS6310465B2 (ja) | ||
| JPS5495143A (en) | Protection system | |
| JPS599930B2 (ja) | 状態設定キ−判定装置 | |
| Podlaska-Lando et al. | Implementation and evaluation of internal arithmetic software. Report 2: The Honeywell MULTICS system | |
| JPS6250860B2 (ja) | ||
| JPS5469344A (en) | Operation system | |
| JPH02266438A (ja) | ベクトル演算装置のチェック回路 | |
| JPS5661096A (en) | Error detection system for read only memory electrically erasable | |
| JPS5572266A (en) | Instruction counter |