JPS58106693A - Photoelectric detector - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、イメージセンサを含む光検出器を制＠ａｔ
本体と別体に構成してこれら両者間をケーブルで接続し
てなる光電検出装置に関す゛る。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for controlling a photodetector including an image sensor.
This invention relates to a photoelectric detection device that is constructed separately from the main body and connected by a cable.

この種の光電検出装置は、光検出器が制御装置本体と別
体に構成されているため、光検出器を小さくできるとと
もにどのよう表場所にも光検出器を設電できるという特
長がある。従来の光１検出装曾では制御装置本体から光
検出器に電源やイメージセンサを駆動する丸めのＩ譬ル
スをそれぞれ単独の信号線を介して送シ、また光検出器
のイメージセンナの出力信号は別の単独の信号線を用い
て制御装置本体に送るようＫしている。従って従来のも
のではケーブルの信号線の数が多く、そのため結線の作
業が煩鍵で、しかも光検出器に備えるコネクタも大形の
ものが必要となって（４＃号線数が多いから）、光検出
器を小形にし得るという利点が損なわれる欠点がありた
・ 本発明は上記に鑑み、ケーブルにおける信号線の数を減
少させ、結線の手間を省き、かつコネクタを小さくして
光検出器をよシ小形化できるように改善した光電検出装
置を提供することを目的とする。This type of photoelectric detection device has the advantage that since the photodetector is configured separately from the main body of the control device, the photodetector can be made small and the photodetector can be installed in any location. In the conventional light 1 detection system, the power supply and the round I pulse for driving the image sensor are sent from the control device main body to the photodetector via separate signal lines, and the output signal of the image sensor of the photodetector is is sent to the main body of the control device using a separate signal line. Therefore, in the conventional cable, the number of signal lines is large, which makes the wiring work complicated, and also requires a large connector for the photodetector (because there are many 4# lines). In view of the above, the present invention reduces the number of signal lines in the cable, saves the trouble of wiring, and makes the connector smaller, thereby reducing the size of the photodetector. It is an object of the present invention to provide an improved photoelectric detection device that can be made more compact.

以下、本発、明の一実施例について図面を参照しながら
説明する。第１図は本発明の一実施例に係る制御装置本
体の回路を示し、第２図は同実施例に係る光検出器の回
路を示し、第３図及び第４図は第１図及び第２図の回路
における各信号を表わすタイムチャートである。EMBODIMENT OF THE INVENTION Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit of a control device main body according to an embodiment of the present invention, FIG. 2 shows a circuit of a photodetector according to the same embodiment, and FIGS. 3 is a time chart showing each signal in the circuit of FIG. 2. FIG.

まず第１図及び第３図にしたが９．て制御装置本体につ
いて駅明すると、発振器１１の出力ノヤルス８１（第３
図参声）がカウンタ１２でカウントされ、カウンタ１２
のｌビ、ト目の出力端子Ｑ１．３ピ、ト目の出力端子Ｑ
３．４ビツト目の出力端子Ｑ４．５ビツト目の出力端子
Ｑｓ、９ビット目の出力端子Ｑ９のそれぞれに％／ヤル
スＳ１を１／！に分周した出力Ｓ２．１／４に分周した
出力Ｓ３．１／８に分周した出力Ｓ４．１／１６に分周
した出力Ｓ５．１／２５６に分周した出力Ｓ６が生じる
。First, as shown in Figures 1 and 3, 9. If we look at the main body of the control device, the output signal 81 of the oscillator 11 (the third
) is counted by the counter 12, and the counter 12
1 pin, 1st output terminal Q1.3 pin, 1st output terminal Q
3. 4th bit output terminal Q4. 5th bit output terminal Qs, 9th bit output terminal Q9, respectively, %/Yars S1 is 1/! An output S2 has a frequency divided into 1/4. An output S3 has a frequency divided into 1/4. An output S4 has a frequency divided into 1/8. An output S5 has a frequency divided into 1/16. An output S6 has a frequency divided into 1/256.

出力８５．８６けＮＡＮＤ回路１３に入力されて信号Ｓ
７が得られ、この信号８７が微分回路１４を通過させら
れることによシ信号Ｓ７の立上υのタイミングｔ３で生
じる微分ΔルスＳ８が得られる。The output 85.86 is input to the NAND circuit 13 and the signal S
7 is obtained, and by passing this signal 87 through the differentiating circuit 14, a differential Δlus S8 that occurs at the timing t3 of the rising edge υ of the signal S7 is obtained.

この微分パルスＳ８によシカウンタ１２がリセ、トされ
る。したがってカウンタ１２は、この時点ｔ３で零に戻
され最初からカウントを開始し、入カッ母ルスＳ１を２
５６伊計数した時ｔ５で信号Ｓ６が＠Ｌ　’　（Ｌｏｗ
　レヘル）から＠Ｈ”（Ｈｉｇｈ　Ｌ／へＡ／　）　Ｋ
反転し、こｏ＠Ｈ”ｆＦ８び２５６＠計数するまで維持
しようとするが、信−号Ｓ６が″Ｈ＃になってから入力
パルス８１を１６ｇ計数した時Ａｔｔで最初に信号Ｓ５
が“Ｈ″になると信号Ｓ７が′Ｌ１になシさらに１６個
計数した時点ｔ３で信号Ｓ５が“Ｌ″になって信号Ｓ７
が１Ｈ＃になるため、前髪のようＫこの信号８７が１Ｈ
１になった時Ａｔｓでリセットされることになって、カ
ウント値が零に戻されるとともに信号Ｓ６も１Ｌ″とな
る。すなわち、カウンタ１２は（２５６＋１６＋１６）
＝２８８個計数する毎ＫＩＪセ、トされる。発Ｓ器１１
の出力８１０２倍ノ［ＸＭｔ−持ツ！−１ｎＳ２　ａＮ
ＡＮＤ回路１７によＦ）’）＝−）される。すなわち、
ＮＡＮＤ回路１６の出力Ｓ９が１Ｈ＃のときのみ信号Ｓ
２がこのＮＡＮＤ回路１７を反転して通過することがで
きる。ＮＡＮＤ回路１６には、信号８３．８４．８５が
入力されているＯＲ回路１５の出力と信号Ｓ６とが入力
されている。信！８６は前述の通υカウント値が零から
２５６まで（時刻ｔ３〜ｔｉ）は′Ｌ”であるから、仁
の期間はＯＲ回路１５の出力がどのようなものであつて
も、ＮＡＮＤ回路１６の出力Ｓ９は１Ｈ”であってこの
期間ｔ３〜ｔｓＦｉ佃号Ｓ２がＮＡＮＤ回路１７を反転
しながら通過する。カウント値が２５６に達する時点ｔ
ｓｊシ信号Ｓ６は“Ｈ″になるのでこれ以降−ＯＲ回路
１５の出力が゛。The differential pulse S8 resets the counter 12. Therefore, the counter 12 is returned to zero at this time t3 and starts counting from the beginning, increasing the input count S1 to 2.
When counting 56 days, signal S6 becomes @L' (Low) at t5.
Level) to @H” (High L/to A/) K
The signal S5 is inverted and maintained until it counts 8 and 256 @H''fF8, but when the signal S6 becomes ``H#'' and 16g of input pulses 81 are counted, the signal S5 is first turned off at Att.
When becomes "H", signal S7 becomes "L1" and at time t3 when 16 pieces are counted, signal S5 becomes "L" and signal S7
becomes 1H#, so this signal 87 like bangs becomes 1H
When it becomes 1, it will be reset by Ats, and the count value will be returned to zero and the signal S6 will also become 1L''.In other words, the counter 12 will be (256+16+16).
=288 pieces are counted every time KIJ is counted. Generator 11
The output of 8102 times [XMt-hold! -1nS2 aN
The AND circuit 17 performs F)')=-). That is,
Signal S only when output S9 of NAND circuit 16 is 1H#
2 can be inverted and passed through this NAND circuit 17. The output of the OR circuit 15 to which the signals 83, 84, and 85 are input and the signal S6 are input to the NAND circuit 16. Believe! 86 is 'L' from zero to 256 (times t3 to ti), so no matter what the output of the OR circuit 15 is during the period, the output of the NAND circuit 16 is low. The output S9 is 1H'', and during this period t3 to tsFi S2 passes through the NAND circuit 17 while being inverted. Time t when the count value reaches 256
Since the sj signal S6 becomes "H", the output of the -OR circuit 15 is from then on.

″Ｌ”になっているときのみ信号５９Ｉｒｉ″″ｌ−３
”となる、第３図の信号８３，８４．８５の波形からも
分るようにＯＲ回路１５の出力が“Ｌ”になるのは信号
Ｓ６が′Ｈ″になってから最初の入カノタルスＳ１の４
個分の期間ｔ５〜１（、だけである、したがってカウン
ト値が零から（２５６＋４）−２６０に達するまでのｔ
３〜１．）の間だけ、信号８２＃′１ＮＡＮＤ回路１７
を反転しながら通過し、よって反転回路１８の出力８１
０Ｆｉ、連続したＸ３（ＩＩの／＃ルスとこの）々ルス
の１４僻分のブランク期間ＴＢが交互にあられれる信号
と々る（このパルスは信号Ｓ２とＰｌ−周期、す力わち
信号Ｓ１の２倍の周期である）、この信号８１０は３８
Ｔバツフア（３ステードパ、７ア）１９を介して１対の
端子２０に送られる。Signal 59Iri""l-3 only when it is "L"
As can be seen from the waveforms of signals 83, 84, and 85 in FIG. 4
Therefore, the period from t5 to 1 (, is only t
3-1. ), the signal 82#'1 NAND circuit 17
The output 81 of the inverting circuit 18
0Fi, a signal in which blank periods TB of 14 consecutive ), this signal 810 has a period of 38
The signal is sent to a pair of terminals 20 via a T buffer (3-stage buffer, 7-A) 19.

３８Ｔバツフア１９は、信号８１００反転信号（反転回
路１８を通る前の信号）で制御され、３８Ｔバツフア１
９の出力端子は、この出力端子に″Ｈ″レベルが表われ
ているとき導通状態に、出力端子に＠Ｌルベルが表われ
ているとき開放状態になるよう制御されている。１対の
端子２０は図示しないケーブルを介して光検出器（第２
図）の１対の端子４０に接続されておシ、この端子２０
にあられれる信号８１１は光検出器に送るべき信号８１
０と光検出器から送られる信号とが重畳したものとなり
ている。The 38T buffer 19 is controlled by the inverted signal 8100 (the signal before passing through the inverting circuit 18), and the 38T buffer 19
The output terminal 9 is controlled to be in a conductive state when the "H" level appears on this output terminal, and to be in an open state when the @L level appears on the output terminal. A pair of terminals 20 are connected to a photodetector (second
This terminal 20 is connected to a pair of terminals 40 in the figure).
The signal 811 that appears is the signal 81 that should be sent to the photodetector.
0 and the signal sent from the photodetector are superimposed.

光検出器では第２図に示すように１対の端子４０から前
述のノクルス信号８１０を受ける。このｔ４ルス信号８
１０はデユーティ比がｌ：ｌで１３０＃連続したのち１
４僻分ブランク期間ＴＢを有する周期的なもので、波高
値が友とえば１２Ｖとすると、ダイオード４１とコンデ
ンサ４２とでなる整流卑情回路によシ１２Ｖの直流電源
ＥＣを得ることができ、この電源ＥＣを光検出器内のイ
メージセンサｓｓｅの各回路の動作用電源とすることが
できる。さらにこの電源ＥＣから定電圧ダイオード４３
と抵抗４４とにより６■の電源ＥＱを得る。端子４０の
信号８１１けダイオード４５と抵抗４６とによシなるク
ランプ回路を介してコンデンサ４７に加えられて積分さ
れる。したがってコンデンサ４７の一端にはパルスが連
続して到来したときに連続的な”Ｈ”、パルスが何個か
休止したときに連続的な１Ｌ”となる信号が表われ、こ
れが反転回路４８．４９．５０を経゛ソ反転され、信号
８１６（第４図参照ンが得られる。この信号８１６は時
刻ｔ３よシ遅れて“Ｌ″になシ時刻ｔ□より遅れて′Ｈ
”にな〕時刻ｔｏ−ｔ５のブランク期間ＴＢにおいて′
″Ｈ”　となっている、この信号８１６が”Ｈ”のとき
け２進カウンタ５４及びＤＴ７リツプ７０ッゾ５７はリ
セットされた状紗となっているが、′Ｌ”になると２進
カウンタ″５４及びＤＴフリップフロ、ゾ５７が応動可
能な状態になる。２進カウンタ５４には、信号８１１が
ダイオード５１及び抵抗５２でなるクランプ回路を経、
さらに反転回路５３を経て反転された信号が入力されて
おり、その結果２進カウンタ５４の出力８１７＃′ｉ信
号８１１の２倍す５８に送られる。また、信号８１７を
反転回路５５によ逆反転した信号８１８もイメージセン
サ５８に送られる。ＤＴアフリプフロ、ゾ５７はそのリ
セット端子に与えられる信号８１６が＠Ｌ”になった以
降、信号８１７が“Ｌ″から′Ｈ１へ立上るタイミング
毎にＥＣ（１２Ｖ）を読み込んでいるため、そのＱ端子
から得られる信号８１９は信号８１６が＠Ｌ”Ｋなった
以降畢初に信号８１７が立上るタイミングｔ４で＠Ｌ”
から“Ｈ”になりそのまま“Ｈ″を維持し、リセット端
子に与えられる信号８１６が１Ｈ＃になったとき１Ｌ“
になり、これを＃シ返す。信号８１７．１８はこの実施
例のイメージセンサ５８を駆動するためのクロ、りであ
り、信Ｊｉ’８１９はイメージセンサ５８の動作を開始
させるスタート信号である。The photodetector receives the aforementioned Noculus signal 810 from a pair of terminals 40 as shown in FIG. This t4 Luz signal 8
10 is 1 after 130# continuous with duty ratio l:l
If it is periodic with a four-minute blank period TB and the peak value is, for example, 12V, a 12V DC power supply EC can be obtained by a rectifier circuit consisting of a diode 41 and a capacitor 42, This power supply EC can be used as a power supply for operating each circuit of the image sensor sse in the photodetector. Furthermore, a constant voltage diode 43 is connected to this power supply EC.
and the resistor 44 to obtain a power supply EQ of 6. The signal 811 at terminal 40 is applied to capacitor 47 via a clamp circuit consisting of diode 45 and resistor 46, and is integrated. Therefore, a signal appears at one end of the capacitor 47 that becomes continuous "H" when pulses arrive in succession, and becomes continuous "1L" when several pulses are paused. .50, a signal 816 (see FIG. 4) is obtained. This signal 816 becomes "L" after time t3, and becomes "H" after time t□.
``In the blank period TB at time to-t5''
When this signal 816 is "H", the binary counter 54 and DT7 lip 70 57 are in a reset state, but when it becomes "L", the binary counter " 54, DT flip-flop, and Zo 57 become ready to respond. A signal 811 is sent to the binary counter 54 through a clamp circuit consisting of a diode 51 and a resistor 52.
Further, an inverted signal is inputted through an inverting circuit 53, and as a result, the output signal 817#'i signal 811 of the binary counter 54 is sent to the double 58. Further, a signal 818 obtained by inverting the signal 817 by the inverting circuit 55 is also sent to the image sensor 58 . After the signal 816 given to its reset terminal became @L, the DT Aflipflo Zo57 reads EC (12V) every time the signal 817 rises from "L" to 'H1, so its Q. The signal 819 obtained from the terminal becomes @L" at timing t4 when the signal 817 rises for the first time after the signal 816 becomes @L"K.
goes to “H” and remains at “H”, and when the signal 816 given to the reset terminal becomes 1H#, it goes to “1L”
and return this with #shi. Signals 817.18 are signals for driving the image sensor 58 of this embodiment, and signal Ji' 819 is a start signal for starting the operation of the image sensor 58.

ここで、この実施例で用いたイメージセンサ５８につい
て駁明する。イメージセンサ５８として１２８ピツトの
ホトダイオードアレイ型のものを用いておシ、等価的に
説明すると、第５図に示すように、ホトダイオードＰＤ
と、ＣＭＯＳスイ、チＳＷと、このスイッチＳＷを順次
オンさせていくためのシフトレジスタＳＲとを１２８ビ
ット分備えている。シフトレジスタ８Ｒは２相のクロッ
ク８１７．８１８により駆動され、クロ、り８１７が″
Ｈ′から″Ｌ”にな９月つ芦１時にクロック８１８が“
Ｌ”から”Ｈ＃になるタイミングで入力信号を読み込み
クロック８１７．８１８が上記の関係を満たすタイミン
グ毎に順次シフトしていく、スタート信号８１９の′″
Ｌ＃は時刻ｔ６でクロック８１７が″Ｈ”から＠Ｌ′に
なシフミック８１８が″Ｌ”から＠Ｈ”になったタイミ
ングで読み込まれ、次の読み込みタイミングではスター
ト信号８１９は″Ｈ′になっているので、結局１ビ、ト
の“Ｌ”がシフトレジスタ８Ｒを順次シフトしていくと
とＫなる。そのため、スイッチＳＷが順次オンになって
いく。スイッチＳＷがオンになるとホトダイオードＰＤ
におけるＰＮ接合に逆方向電圧が加わることになるので
空乏層容量Ｃに電荷が蓄積され、この蓄積電荷ｌに比例
した充ｔＷ２流が抵抗Ｒを通じて流れるのでこの抵抗凡
の一端に正のパルス状の電圧があられれる。Ｊ：に空乏
層容量Ｃに蓄えられた電荷は、次にスイッチＳＷがオン
になるまでの間に入射する光に応じて生じる光キャリア
による再結合によって放電するので、その電荷量が減少
する。そのたｔ、抵抗Ｒの一端に生じる／＃ルス状雷電
圧ピーク値はスイッチＳＷがオフに′＆っている間の光
の胛射量に対応する仁とになる。このパルス状の出力電
圧はバッファ５９及び、コンデンサ６０と抵抗６１とに
よって構成される微分回路６２により、最大値が６■と
なるように縮小された信号８２０となる。この信号８２
０の各／々ルスは信号８１０が″Ｈ”から″Ｌ１になっ
た直談の′″Ｌ”の期間で生じるため、この信号８２０
の各ノ臂ルスはこの期間のみオンになっているアナログ
スイ。Here, the image sensor 58 used in this embodiment will be explained in more detail. A 128-pit photodiode array type image sensor 58 is used as the image sensor 58. To give an equivalent explanation, as shown in FIG.
, a CMOS switch SW, and a shift register SR for sequentially turning on the switch SW for 128 bits. The shift register 8R is driven by two-phase clocks 817 and 818, and the clocks 817 and 817 are
The clock 818 changes from H' to "L" at 1 o'clock in September.
The input signal is read at the timing from "L" to "H#" and the clocks 817 and 818 shift sequentially at each timing that satisfies the above relationship.
L# is read at time t6 when the clock 817 changes from "H" to @L' and the Shifmic 818 changes from "L" to @H, and at the next read timing, the start signal 819 becomes "H". Therefore, when one bit of "L" is sequentially shifted through the shift register 8R, it becomes K. Therefore, the switches SW are turned on one after another. When the switch SW is turned on, the photodiode PD
Since a reverse voltage is applied to the PN junction at , charge is accumulated in the depletion layer capacitance C, and a charge current tW2 proportional to this accumulated charge l flows through the resistor R, so that a positive pulse-like current is applied to one end of this resistor. There is a lot of voltage. The charge stored in the depletion layer capacitance C at J: is discharged by recombination by photocarriers generated in response to incident light until the switch SW is next turned on, so that the amount of charge decreases. In addition, the peak value of the lightning voltage generated at one end of the resistor R corresponds to the amount of light emitted while the switch SW is turned off. This pulsed output voltage is reduced to a signal 820 by a buffer 59 and a differentiating circuit 62 constituted by a capacitor 60 and a resistor 61 so that its maximum value is 6. This signal 82
Since each pulse of 0 occurs during the ``L'' period of the direct conversation when the signal 810 changes from ``H'' to ``L1'', this signal 820
Each arm is an analog switch that is turned on only during this period.

チロ３によシ抵抗６４を通じて端子４０に送られる。し
たがって！ｍ％４０にあられれる信号Ｓ１１＃′ｉ、制
御製筒本体から送られた信号８１０に、イメージセンｔ
５８の出力８２０が１畳された信号となる。The signal is sent to the terminal 40 through the resistor 64 from the circuit 3. therefore! The image center t
The output 820 of 58 becomes a signal multiplied by 1.

この信−ｊ！８１１は制御製鎖本体の端子２０にもあら
れれるからアナログスイッチ２２で信号８２Ｑの部分の
み取）出して信号８１３を得ることとする。そのため、
アナログスイッチ２２には、ＮＡＮＤ回路１７の出力信
号（信号８１００反転信反転色信号Ｓ７が入力されてい
るＡＮＤ回路２１の出力８１２が加えられ、この出力Ｓ
１２が＠Ｈ＃のときのみアナログスイッチ２２が導通す
るようにされている。このアナログスイッチは比較器２
３で比較され、適当に定めた基準値を越えている場合に
この比較器２３から出力が生じて処理判別回路２４に送
られる。処理判別回路２４には仲に信号８１０が送られ
てンサ５８の伺ビ、ト目のものであるかの判１定を行な
う、また信号８１４　（９述）はブランク期間ＴＢの出
力を入力しないために用いられる。This faith-j! Since the signal 811 is also available at the terminal 20 of the control chain body, only the signal 82Q is taken out using the analog switch 22 to obtain the signal 813. Therefore,
The output signal 812 of the AND circuit 21 to which the output signal (signal 8100 inverted signal and inverted color signal S7) of the NAND circuit 17 is input is applied to the analog switch 22.
The analog switch 22 is made conductive only when the signal 12 is @H#. This analog switch is comparator 2
3, and if the value exceeds an appropriately determined reference value, an output is generated from the comparator 23 and sent to the processing determination circuit 24. A signal 810 is sent to the processing discrimination circuit 24 to determine whether the sample 58 is the first one or not, and the signal 814 (described in 9) does not input the output of the blank period TB. used for

この処理判別回路２４では、イメージセンナ５８の１２
８ビット分の長さの光検出領域のどの部分に光の入射が
あるかによって物体の大きさ勢の判別を行なう、ここで
はイメージセンサ５８の１２８ビット分の光検出領域を
左・右・中央の３つのブＯｙりに分けて各ブａ、りの光
の入射があったとき表示信号Ｐ１＝Ｐ２−Ｐ３が生じる
こととし、ＬＥＤなとの表示回路によってこれを表示す
るものとする。この表示信号Ｐ１ｅＰ２．Ｐｌはカウン
タ２６のプリセット入力端子に送られ、カウンタ２６は
この表示信号Ｐ１．Ｐ２゜ＰａＫ応じた数値にプリセッ
トされ、このプリセット値から、ＡＮＤ回路３０を通じ
て送られる信４ｉｉ）８２をダウンカウントするように
されている。ところで２進カウンタ２８及びフリッゾフ
Ｏｙゾ２９に、反転回路２７で反転した信号Ｓ７がリセ
ット信号として送られてお夛、この２進カウンタ２８に
ＮＡＮＤ回路１７の出力（信号８１０を反転した信号）
が送られ、この２進カウンタ２８のＱ出力が７リツプフ
ロ、プ２９に送られている。これら２進カウンタ２８及
びフリップフロップ２９は信号Ｓ７が“Ｈ＃の間のみリ
セットが解除されて動作可能た状態になるので時刻ｔ３
から２進カウンタ２８がＮＡＮＤ回路１７の出力を計数
するようになシ、結局信号８１０の２個目のノ４ルスの
立下シの時点ｔ４で″Ｌ”になる信号８１４が７リツプ
フロ、プ２９のＱ端子より得られる。この信号８１４は
、フリッゾフＣ１ｙプ２９のＱ出力であるため、この＠
Ｌ′が維持され、信号Ｓ７が立下る時刻ｔ１まで続き、
この時刻ｔ１で反転回路２７の出力によってリセットさ
れて″Ｈ＝になる。カウンタ２６はこの信号８１４をリ
セット信号として入力しておシ、仁の信器８１４が１Ｈ
＃のときに計数を行なう、したがって時刻ｔ１よシ上配
のようにプリセット値からダウンカウントを行ない、計
数個が零に達したときにキャリｌ信号８１５が１Ｌ”に
なシ、コンデンサ３１と抵抗３２とでなるｊ！ｉＥ［６
＋路３３で遅延されたりＡＮＤ回路３０が閉じられてＡ
ＮＤ回路３０からや！号Ｓ２の出力が禁止される。カウ
ント値が、プリセット艶から零に達するまでの期間にカ
ウンタ２６にカウント信号として入力されるＡＮＤ回路
３０の出力（信号８２）のノ臂ルス数は結局プリセット
値に相邑することになシ、このノ量ルス列が定電圧ダイ
オード３４を通ることにより波高値が６Ｖ［下けられた
パルス列Ｐ、が徊られ、仁のノ譬ルス列Ｐ、がアナログ
スイッチ３５を通って端子２０に加えられる。したがっ
て信号８１１に仁のΔルス列Ｐ８が重量されることＫな
る。なお、アナログスィッチ３５＃ｉ反転回路２７の出
力によって制御されておシ、時刻ｔ１〜ｔ３の間だけ導
通している。In this processing discrimination circuit 24, 12 of the image sensor 58
The size of the object is determined based on which part of the 8-bit photodetection area the light is incident on.Here, the 128-bit photodetection area of the image sensor 58 is divided into left, right, and center areas. It is assumed that a display signal P1=P2-P3 is generated when light from each of the three blocks A and B is incident, and this is displayed by a display circuit such as an LED. This display signal P1eP2. Pl is sent to the preset input terminal of the counter 26, and the counter 26 receives this display signal P1. It is preset to a value corresponding to P2°PaK, and the signal 4ii) 82 sent through the AND circuit 30 is counted down from this preset value. By the way, the signal S7 inverted by the inverting circuit 27 is sent to the binary counter 28 and the Frizzoff Oyzo 29 as a reset signal, and then the output of the NAND circuit 17 (a signal obtained by inverting the signal 810) is sent to the binary counter 28.
is sent, and the Q output of this binary counter 28 is sent to the 7-lip flop 29. The binary counter 28 and the flip-flop 29 are reset only when the signal S7 is "H#" and become operable at time t3.
From then on, the binary counter 28 counts the output of the NAND circuit 17, and the signal 814 becomes "L" at the falling edge of the second pulse of the signal 810, after 7 cycles. It is obtained from the Q terminal of 29. This signal 814 is the Q output of the Frizzoff C1y amplifier 29, so this @
L' is maintained until time t1 when the signal S7 falls;
At time t1, the output of the inverting circuit 27 resets the signal 814 to "H". The counter 26 inputs this signal 814 as a reset signal, and the signal 814 reaches 1H.
Counting is performed at #, therefore, the count is down from the preset value as above from time t1, and when the counted number reaches zero, the carry l signal 815 becomes 1L'', and the capacitor 31 and the resistor j!iE[6
A is delayed by the + circuit 33 or the AND circuit 30 is closed.
From ND circuit 30! Output of number S2 is prohibited. The number of pulses of the output (signal 82) of the AND circuit 30, which is input as a count signal to the counter 26 during the period until the count value reaches zero from the preset value, will eventually correspond to the preset value. When this pulse train passes through the constant voltage diode 34, the pulse train P, whose peak value is lowered to 6V, is passed through, and the pulse train P, which has a lower peak value, is applied to the terminal 20 through the analog switch 35. . Therefore, the signal 811 is loaded with the true Δ pulse train P8. Note that the analog switch 35#i is controlled by the output of the inverting circuit 27 and is conductive only between times t1 to t3.

このパルス列Ｐ、は、光検出器の端子４ｏに送られ、反
転回路６５を経てカウンタ６６に送られて計数される。This pulse train P is sent to the terminal 4o of the photodetector, passed through the inversion circuit 65, and sent to the counter 66 for counting.

このカウンタ６６は信号８１９がリセット信号として寿
見られているため、信号８１９が″Ｉ、’になっている
期間のみ計数動作し、ブランキング期間ＴＨに送られ九
／４ルス列Ｐ、のみを計数する。このカウンタ６６の計
数値出力は信号８１９が＠Ｌ”から″Ｈ”ｋなるタイミ
ングｔ４でラッチ回路６７にラッチされ、このラッチ回
路６７の出力でＬＥＤなどからなる表示Ｅｌ路６８が表
示を行、なう、したがって、制御装置本体の処理判別回
路２４から出力された表示信号Ｐ１＊Ｐ２ｅＰ１がカウ
ンタ２６ｔＣよル／譬ルスタＩＩＰｓにエンコードされ
て光検出器に送られ、光検出器のカウンタ６６でこのノ
譬ルス列Ｐ、がデコードされてもとの表示信号ＰＩ　ｍ
　Ｐ２−Ｐ３が＠元されたことＫなシ、制御装置本体と
光検出器の表示回路２５．６ｆｌ全く同一の表示を行な
う。Since this counter 66 treats the signal 819 as a reset signal, it counts only during the period when the signal 819 is "I," and is sent to the blanking period TH and only counts the 9/4 pulse sequence P. The count value output of this counter 66 is latched by the latch circuit 67 at timing t4 when the signal 819 changes from @L" to "H"k, and the display El path 68 consisting of an LED etc. is displayed by the output of this latch circuit 67. Therefore, the display signal P1*P2eP1 outputted from the processing discrimination circuit 24 of the main body of the control device is encoded by the counter 26tC filter/transformer IIPs and sent to the photodetector. At 66, this parable sequence P is decoded and the original display signal PI m
Since P2-P3 have been replaced, the display circuit 25.6fl of the control device main body and the photodetector perform exactly the same display.

ここで、表示用のパルス列Ｐ、Ｆｉブランキング期間Ｔ
ＢＫ必ず送られるから時間によって他のノ臂ルスとの区
別をすることが可能であるが、この実施例ではさらに波
高値も仲の／４ルスの半分の電圧としておシ、光検出器
側で反転回路６５を零乃至ＳＶＯ／＊ルスのみに応動す
るものとするとともに、ダイオード４５と抵抗４６との
クランプ回路及びダイオード５１と抵抗５２とのクラン
プ回路により、反転ｐ１路４８．５３が６ｖ以下のパル
スで応動しないようにして動作の確実性を図りでいる。Here, the display pulse train P, Fi blanking period T
Since BK is always sent, it is possible to distinguish it from other arm pulses depending on the time, but in this example, the peak value is also set to half the voltage of the middle /4 pulse, and it is inverted on the photodetector side. The circuit 65 responds only to zero to SVO/* pulses, and the clamp circuit of the diode 45 and resistor 46 and the clamp circuit of the diode 51 and resistor 52 cause the inverting p1 path 48.53 to respond to pulses of 6 V or less. We are trying to ensure the reliability of our operations by not reacting in any way.

またイメージ七ン？５８の出力／ｆルス８２０の波高値
を制限したのも信号の区別をするという同様の理由から
である。Image seven again? The reason why the peak value of the output/f pulse 820 of 58 is limited is also for the same reason of distinguishing the signals.

この構成において、制御装置本体と光検出器は２本（１
対）の信号線で接続されるだけであシ、この２本の信号
線を介して、ｚｌｌスス光検出器に送ると光検出器では
このノ譬ルスを整流平滑して電源を作シ出すとともにイ
メージセンサ５８の駆動用のスタート、−譬ルスとクロ
ックとをつくってイメージセンサ５８を動作させ、この
イメージセンサ５８の出力信号を上記２本の信号線を介
して制御装置本体に送シ、側御装置本体ではこの出力信
号を他の信号と区別して取シ出して信号処理して表示信
号をつくってこの表示信号を前記２本の信号線を介して
光検出器に送って、光検出器においても動作状態の表示
を行なうようにしている。したがってこれら種々の信号
を２本の信号線のみによシ送受することができるので結
線作業が容易でケーブルが太くならず、コネクタも小さ
いものでよい、光検出器は、コネクタが小さくてよいこ
とと、クロ、り信号発生回路を備えないこととによシ小
型化できるとともに、表示回路６Ｂが備えられているた
め、実際に設置する際の位置や角度の調整がきわめて容
易になる。すなわち、この実施例では１２８ピット分の
検出長さを有するイメージセンサ５８の左・右・中央の
各ブロックの全てに光が十分に入射するよう光検出器を
取シ付けることが容易である。In this configuration, there are two control device main units and two photodetectors (one
When the signal is sent to the photodetector via these two signal lines, the photodetector rectifies and smoothes this noise to generate power. At the same time, a pulse and a clock are generated to operate the image sensor 58, and the output signal of the image sensor 58 is sent to the control device main body via the two signal lines. In the main body of the side control device, this output signal is extracted from other signals and processed to create a display signal, and this display signal is sent to the photodetector via the two signal lines for photodetection. The operating status is also displayed on the device. Therefore, since these various signals can be sent and received using only two signal lines, the wiring work is easy, the cable does not become thick, and the connector can be small. In addition, since the display circuit 6B is provided with the display circuit 6B, it is extremely easy to adjust the position and angle when actually installing it. That is, in this embodiment, it is easy to mount the photodetector so that light is sufficiently incident on all of the left, right, and center blocks of the image sensor 58, which has a detection length of 128 pits.

なお、上記の実施例では２進カウンタ２８と７リツプフ
ロツプ２９とによ多信号８１４を・つくりているが、反
転回路２７の出力信号（信号Ｓ７を反転したもの）を使
用してもよい、ま大表示回路２５．６８は３＠のＬＥＤ
を有しているから、上記のような表示だけでなく、他の
内容を８９類まで表示することができ、さらにＬＨＤの
数を増加すればさらに多種の表示ができる。In the above embodiment, the binary counter 28 and the 7-lip flop 29 generate the multiple signal 814, but the output signal of the inverting circuit 27 (an inverted version of the signal S7) may also be used. Large display circuit 25.68 is 3 @ LED
Because of this, it is possible to display not only the above-mentioned display but also other contents up to 89 types, and by increasing the number of LHDs, even more types of display can be performed.

以上、一実施例について説明したように本発明によれば
、イメージセンサを含む光検出器をイメージセンナを駆
動するためのノやルスとイメージセンサの出力信号とを
重畳するようにして１本の信号線で前記／臂ルスとイメ
ージセンナ出力信号とを伝送するようＫしたたｔ、ケー
ブルの信号１Ｉｉｌ数を少なくでき、各信号線の結線作
業を軽減するとともにコネクタを小形化し、光検出器の
小形化を図ることができる。As described above with respect to one embodiment, according to the present invention, a photodetector including an image sensor is connected to a photodetector in which the output signal of the image sensor is superimposed on the output signal for driving the image sensor. By transmitting the signal line and the image sensor output signal using the signal line, the number of signals per cable can be reduced, the work of connecting each signal line can be reduced, and the connector can be miniaturized, making it possible to reduce the size of the photodetector. Miniaturization can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例に係る制御装置本体の回路を
示すプロ、り図、第２図は同実施例に係る光検出器の回
路を示すブロック図、第３図及び第４図は第１図及び第
２図の各信号を示すタイムチャート、第５図はこの実施
例で用いたイメージセンナの回路を示すプロ、り図であ
る。 １１・・・発振器　　　　１２．２６．６６・・・カウ
ンタ１４．６２・・・微分回路　１９・・・３ＳＴバツ
フア２２．３５．６３−７ナログスイツチ ２３・・・比較器　　　　２４・・・処理判別回路２５
．６８−・・表示口−３３・・・遅延回路５８・・・イ
メージセンす　６７・−２，子回路出願人　立石電機株
式会社FIG. 1 is a block diagram showing the circuit of a control device main body according to an embodiment of the present invention, FIG. 2 is a block diagram showing a circuit of a photodetector according to the same embodiment, and FIGS. 3 and 4 is a time chart showing each signal in FIGS. 1 and 2, and FIG. 5 is a diagram showing the circuit of the image sensor used in this embodiment. 11... Oscillator 12.26.66... Counter 14.62... Differential circuit 19... 3ST buffer 22.35.63-7 Analog switch 23... Comparator 24... Processing discrimination circuit 25
．． 68-...Display port-33...Delay circuit 58...Image sensor 67--2, Sub circuit applicant Tateishi Electric Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] （１）　　イメージセンナを含む光検出器を制御器本体
と別体に構成しこれら両者間をケーブルで接続してなる
光電検出装置において、前記制御装置本体は、前記光検
出器のイメージセンナを駆動するための一連のノ臂ルス
を送シ出すΔルス送出回路な儒え、前記光検出器は、前
記イメージセンナの出力信号を前記ノ譬ルスに重畳して
送シ出す信号送出回路を備え、前記／４ルスとイメージ
センサ出力信号とを同一の信号線を介して伝送するよう
にしたことを特徴とする光電検出装置。(1) In a photoelectric detection device in which a photodetector including an image sensor is configured separately from a controller main body and these two are connected by a cable, the controller main body drives the image sensor of the photodetector. The photodetector is equipped with a signal sending circuit that superimposes the output signal of the image sensor on the normal pulse and sends it out, A photoelectric detection device characterized in that the /4 pulse and the image sensor output signal are transmitted through the same signal line.