JPS58105626U - Timing pulse generation circuit using asynchronous input command signal - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のタイミングパルス発生回路の回路図、第
２図は本考案によるタイミング六ルス発生回路の一実施
例を示す回路図である。 １．２・・−ＪＫフリップフロップ、３・・・インバー
タ、４・・・アン″ド回路、５１１＠１１カウンタ、６
・・・ロジックゲート。FIG. 1 is a circuit diagram of a conventional timing pulse generation circuit, and FIG. 2 is a circuit diagram showing an embodiment of a timing pulse generation circuit according to the present invention. 1.2...-JK flip-flop, 3... Inverter, 4... AND circuit, 511@11 counter, 6
...Logic gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 非同期で入力されるコマンド信号から指令の解読・制御
等に必要なタイミングパルスを発生させる回路において
、前記コマンド信号をセットまたはリセット入力とし、
前記コマンド信号とは位相が独立した関係にあるクロッ
クにより前記コマンド入力を読込むフリップ７０ツブと
、前爬フリップフロップ出力を入力とするカウンタと、
前記コマンド信号、クロック、フリップ７０ツブ出力お
よびカウンタ出力を入力とするロジックゲートから構成
され、前記コマンド′信号が存在している期間中、任意
の時点で任意の幅のタイミングパルスを発生させること
を特徴とする非同期入力コマンド信号によるタイミング
パルス発生回路。In a circuit that generates timing pulses necessary for decoding and controlling commands from command signals input asynchronously, the command signal is used as a set or reset input,
a flip 70 tube that reads the command input using a clock whose phase is independent from the command signal; and a counter that receives the front flip-flop output as input;
It is composed of a logic gate that receives the command signal, a clock, a flip 70 tube output, and a counter output as inputs, and is capable of generating a timing pulse of any width at any time during the period in which the command' signal exists. A timing pulse generation circuit using an asynchronous input command signal.