JPS58105412A - Recording and reproducing device of pcm system - Google Patents

Abstract

PURPOSE:To enable the dubbing between the devices of different sampling frequencies, by controlling the frequency of the master clock in response to the external synchronizing signal. CONSTITUTION:A switch 30 is switched to the side (a), and the signal (fSIN) delivered from a crystal oscillator 25 is applied as the reference frequency signal of a phase comparator 26. In this case, the constant of an LPF27 and the dividing ratio of a frequency dividing circuit 29 are decided previously in order to obtain a master clock (MCIN) of a prescribed frequency from a voltage control oscillator 28. The master clock is divided by a frequency dividing circuit 31 to obtain the frequencies (fS, fC1, fC2). While the switch 30 is set at the side (b) and at the same time an external digital data supplied through a terminal T2 is selected in case the external synchronizing signal (fSBX) is used for operation. Thus the master clock (MCBX) of the oscillator 28 is set as MCEX=f'SEX/fSIN.M CIN which is controlled by the external synchronizing signal. Then the clock (MCBX) is divided by the circuit 31 to obtain a new sampling frequency corresponding to the external digital data.

Description

【発明の詳細な説明】 本発明は、外部同期信号により、マスタークロックの周
波数が制御されるよう構成したパルス符号間ｍ（以ドＰ
ＣＭと称す）方式の記録再生装置を提供せんとするもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a pulse code interval m (hereinafter referred to as P) configured such that the frequency of a master clock is controlled by an external synchronization signal.
The purpose of the present invention is to provide a recording/reproducing device using the CM (commercial information) system.

従来この種の装置で外部同期動作と言えば、同一規格、
同一フォーマット同志の接続が主であった。例えば標本
化周波数（サンプリング周波数）が４４　Ｋ　ＩＩ　ｍ
　＋　マスタークロック（Ｒ波数）が４４ＫＨｇＸＭ　
（整数）倍と決められており、その決められた周波数を
受授することで、外部周期による動作が行なわれていた
。本発明は、外部同期信号（例えば、ダビングする場合
に於ける一方の機器のサンプリング周波数）に応じて、
マスタークロックの周波数を制御し得る構成とすること
により、例えば、マスタークロックの周波数が相互に相
違する機器間のダビングを可能としたものである。Conventionally, when talking about externally synchronized operation in this type of device, the same standard,
Connections were mainly made between members of the same format. For example, if the sampling frequency is 44 K II m
+ Master clock (R wave number) is 44KHgXM
(integer) times, and by receiving and receiving the determined frequency, operation was performed according to the external period. The present invention provides the following methods to perform
By having a configuration in which the frequency of the master clock can be controlled, it is possible, for example, to perform dubbing between devices whose master clock frequencies are different from each other.

以下、固定磁気ヘッド方式ＰＣＩ記録再生装置を例にし
て説明する。第１図は、そのブロック図を示している。A fixed magnetic head type PCI recording/reproducing apparatus will be explained below as an example. FIG. 1 shows its block diagram.

この実施例は、Ｎトラックに対してフレーム分配方式で
記録する場合の例である。This embodiment is an example in which recording is performed on N tracks using the frame distribution method.

入力アナログ信号は、ローパスフィルター（ＬＰ　Ｆ　
）　１１７、＋２１により不要な帯域が除去されて、サ
ンプルホールド回路＋３１１４１　、マルチプレクサ（
５）、＾／Ｄ変換回路（６）により、左右交互にディジ
タル信号化される。誤り検量訂正符号付加回路（７）に
より、フレーム毎の所定ブロック長のデータに、誤り検
査訂正符号が付加され、フレーム分配回路（８）にて各
トラックに分配される。さらに時間軸変換回路（９：に
より低速の信号に変換された後、変調回路１Ｇにて例え
ばＭＦＭ変膳され、更にフレーム同期信号か付加され、
配録回路ｆｉｌｌ、磁気ヘッド［２１にてテープ」上に
記録される。再生時には、各磁気へラドｄ−からの信号
は、再生増巾回路１！ｉｌにより増幅、等化された後、
復調・同期分離回路（ＩＩにてディジタル信号に復調、
同期分離される。復調信号は時間軸変換回路ａηにより
、高速信号に変換され、マルチプレクサ１８により合成
され、更に符号誤り検出・訂正回路ｄｉにて符号誤りの
訂正・補正か行われる。そして、Ｄ／Ａ変換器■、デマ
ルチプレクサ、Ｑ、ＬＰＦｊｐＪにより元のアナログ信
号として出力される。The input analog signal is passed through a low pass filter (LPF
) 117, +21 remove unnecessary bands, sample and hold circuit +31141, multiplexer (
5) The left and right signals are alternately converted into digital signals by the ^/D conversion circuit (6). An error checking and correcting code is added to data of a predetermined block length for each frame by an error checking and correcting code adding circuit (7), and the data is distributed to each track by a frame distribution circuit (8). Furthermore, after being converted into a low-speed signal by a time axis conversion circuit (9:), it is subjected to, for example, MFM modification in a modulation circuit 1G, and a frame synchronization signal is added.
The recording circuit fills the magnetic head [21 to record the data on the tape]. During playback, the signal from each magnetic head d- is sent to the playback amplification circuit 1! After being amplified and equalized by il,
Demodulation/synchronization separation circuit (demodulates to digital signal in II,
Synchronized and separated. The demodulated signal is converted into a high-speed signal by the time axis conversion circuit aη, combined by the multiplexer 18, and further subjected to code error correction/correction in the code error detection/correction circuit di. Then, it is output as the original analog signal by the D/A converter (2), demultiplexer, Q, and LPFjpJ.

さて、従来に於いては、一定周波数のマスタークロック
を所定の分周比にて分周してサンプリング鳩波数（ｆり
等を得゛Ｃいた。そして、両者が同−周波数のマスター
クロックにて制御される場合に於いてのみ、デジタルダ
ビング等が可能でありた。Now, in the past, a master clock with a constant frequency was divided by a predetermined frequency division ratio to obtain the sampling frequency (f, etc.). Digital dubbing etc. were only possible under controlled conditions.

ところで、固定磁気ヘッド方式ＰＣＩ記録再生装置に於
いては、マスタークロックの周波数を変更した場合、回
路構成や、記録フォーマットには、回答変更を加える必
要はない。このことを、第２図を参照して説明する。By the way, in a fixed magnetic head type PCI recording/reproducing apparatus, when the frequency of the master clock is changed, there is no need to make any changes to the circuit configuration or recording format. This will be explained with reference to FIG.

標本化周波数（ｆｓ）、量子化ビット数１８１でＡ　／
　Ｄ変換されたデータ（第２図ａ）は、ｍワード毎に誤
り検量訂正符号１０１が付加され、クロック周波数（ｆ
ｃｌ）の信号（第２図ｂ）となる。この信号は、時間軸
変換され、クロック周波数（ｔｏりの信号となり、各ト
ラックに分配記録される（第２図Ｃ）。A/with sampling frequency (fs) and quantization bit number of 181
The D-converted data (Fig. 2a) has an error calibration correction code 101 added to every m words, and a clock frequency (f
cl) signal (Fig. 2b). This signal is time-base converted, becomes a signal with a clock frequency (to), and is distributed and recorded on each track (FIG. 2C).

この時フレーム同期信号〔そのビット数は？〕が各フレ
ームの先頭に記録される。クロック（ｆｏす、（ｆｏり
は第２図より ０１ＸＢ十〇 ７．　　　　　　　　“１１ ｇ＋ｘ’ｓ＋ｃ ？　２　　　　　　　　Ｔ２１ また　Ｔ２　＝　（Ｎ−１）・Ｔ１　・・・・・・　（
３］（１／ｆ＊ＪＸｍ−Ｔｌ　　　　”・・　（４１で
あるから、＋１１　Ｔ２１　’３１よりｆ（３２ｘ　　
−＃　　ｆｃ１ −１ ：１）（劇より ｍＸ　Ｈ＋Ｃ ｆ　０１　；　−ｍ　ｆ虐 となる。そし゛Ｃ，マスタークロックｆｏｏは、とれら
の周波数ｆｓ、ｆａｔ、ｆｃｚの公倍数となるように選
定する。そうすれば、水晶発振器等より出力されるマス
タークロック号夫々所定の分局比で分周すれば、ｆｓ、
ｆｃ＋、ｆａｘを得ることができる。At this time, the frame synchronization signal [How many bits does it have? ] is recorded at the beginning of each frame. Clock (fo) is 01XB107 from Figure 2. "11 g+x's+c? 2 T21 Also, T2 = (N-1)・T1...
3] (1/f*JXm-Tl ”... (41, so +11 T21 '31 f(32x
-# fc1 -1 :1) (from the play, mX H+C f 01 ; -m f). Then, C, the master clock foo is selected so as to be a common multiple of these frequencies fs, fat, and fcz. Then, if each master clock signal output from a crystal oscillator or the like is divided by a predetermined division ratio, fs,
You can get fc+ and fax.

上述した如き、ｆｃｏ、　ｆｓ　、ｆｅｌ、　ｆａｔ　
　の関係さえ＾足されれば、ｒａｏ等の値そのもの楼が
可変されでも、回路構成、記録フォーマットには変更を
加える必要かないのである。As mentioned above, fco, fs, fel, fat
As long as the relationship ^ is added, there is no need to change the circuit configuration or recording format even if the value itself of rao etc. is changed.

そこで、本発明は、端子（Ｔりより印加される外部周期
信号に基い゛Ｃ１−２スタークロックの周波数を町変し
得る構成としたものである。本発明に係るマスタークロ
ック発生回路響は、水晶発振６国、位相比較ＩＩ＠、Ｌ
Ｐ１７）、電圧制御発振器（至）、分局回路−よりなる
位相同期ループにて構成されている。Therefore, the present invention has a configuration in which the frequency of the C1-2 star clock can be changed based on the external periodic signal applied from the terminal (T). , Crystal oscillation in 6 countries, Phase comparison II @, L
P17), a voltage controlled oscillator (to), and a branch circuit.

通常、スイッチ■はａ側に切換っており、位相比較’Ｊ
１ｍの基準周波数信号としては、水晶発ＪＩｉ器（２）
より出力される信号（ｆｓｌりが印加されている。Normally, the switch ■ is switched to the a side, and the phase comparison 'J
As a 1m reference frequency signal, a crystal JIi device (2) is used.
A signal (fsl) is applied.

このと青、電圧制御発振器（至）より所定周波数のマス
タークロック（Ｍａｔりか得られるように、ＬＰＦ■の
定数、分周回路−の分局比を定めておく。In this case, the constant of the LPF 2 and the division ratio of the frequency divider circuit are determined so that a master clock (Mat) of a predetermined frequency can be obtained from the voltage controlled oscillator.

そして、このマスタークロック（Ｍｏｌりを分周回路（
２）にて、所定分周比でもって分局することにより、所
定周波数の（ｆｓ、ｆａｔ、ｆｏりを得る。Then, a frequency dividing circuit (
In step 2), by dividing with a predetermined frequency division ratio, (fs, fat, fo) of a predetermined frequency is obtained.

一方、外部周期信号（ｆ−ｍＸハ　外部デジタルデータ
にて装置を動作させる場合には、スイッチ（至）がｂ側
に切換えられると共に、データ切換回路−により端子（
Ｔりより人力される外部デジタルデータか選択される。On the other hand, when operating the device using external periodic signal (f-m
External digital data that is manually input is selected.

このとき、電圧制御発振器（至）の出力即ちマスターク
ロック（Ｍｏｌりはｓｌｌｘ ＭＯＩＫ　　曙　−＠　　ＭＯＩＩ ｆａｔ肩 となり、外部周期信号に°Ｃ制御されたマスタークロッ
クとなっている。このマスタークロック（ＭＯＷりを分
膚回路朝にて分轡することにより、外部デジタルデータ
に応じた新たなサンプリング周波数等が得られる。At this time, the output of the voltage controlled oscillator (to), that is, the master clock (MOL) becomes the master clock that is controlled by the external periodic signal by °C. A new sampling frequency, etc. according to external digital data can be obtained by dividing the data in the dividing circuit.

また、再生時に於いては、復調・同期分離回路Ｕ＠で同
期分離された再生同期信号を基準周波数信号として、位
相同期ループ（至）〔位相比較器（至）、ＬＰＦ−１電
圧制御発振器（至）、分局（ロ）路（至）にて構成〕に
印加し、再生側マスタークロックを発生させ、これを分
周回路（至）に°Ｃ分周し゛Ｃ１所定の信号を得ている
。尚、キャプスタンモータ（至）は、水晶発振Ｓ−の出
力を基準周波数信号としたサーボ回路−に゛Ｃ制御され
る。During playback, the regenerated synchronization signal synchronously separated by the demodulation/synchronization separation circuit U@ is used as the reference frequency signal, and the phase-locked loop (to) [phase comparator (to), LPF-1 voltage controlled oscillator ( A predetermined signal C1 is obtained by applying the signal to the C1 circuit (to) and the branch circuit (to) to generate a master clock on the reproduction side, which is then divided by °C to the frequency dividing circuit (to). The capstan motor (to) is controlled by a servo circuit using the output of the crystal oscillation S as a reference frequency signal.

以上述べた本発明に依れば、外部同期信号に基いＣ，マ
スタークロックの周波数を可変することができるので、
例えば相互に一サンプリング周波数が相違する機器間の
ダビングが可能となるものである。According to the present invention described above, the frequency of the C and master clocks can be varied based on the external synchronization signal.
For example, it is possible to perform dubbing between devices that have different sampling frequencies.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係るＰＣＭ方式記録再生装置のブロッ
クダイヤグラム、第２図はフレーム分配方式の記録フォ
ーマットと各クロックの関係図である。 ■はマスタークロック発生回路、（Ｔｚ、Ｔりは端子（
入力部）。FIG. 1 is a block diagram of a PCM recording and reproducing apparatus according to the present invention, and FIG. 2 is a diagram showing the relationship between the frame distribution recording format and each clock. ■ is the master clock generation circuit, (Tz, T is the terminal (
input section).

Claims (1)

【特許請求の範囲】 ＋１）　　アナログ信号をパルス符号ｆｉｌ（ＰＣＭＪ
して磁気テープ等の記録媒体に記録し、再生する形一式
のＰＣＭ方式記録再生装置であって、外部デジタルデー
タの入力部と、この外部デジタルデータに同期した外部
同期信号の入力部と、（の入力部よ゛り人力される外部
同期信号に基いてその周波数が制御されるマスタークロ
ック発生回路を有することを特徴とするＰＣＭ方式記録
再生装置。 （２）マスタークロック発生回路が、位相同期ループに
て構成された特許請求の範囲第１項記載のＰＣＭ方式記
録再生装置。[Claims] +1) Analog signal is converted into pulse code fil (PCMJ
This is a PCM type recording and reproducing device for recording and reproducing data on a recording medium such as a magnetic tape, which includes an input section for external digital data, an input section for an external synchronization signal synchronized with the external digital data, and ( A PCM recording and reproducing device characterized in that it has a master clock generation circuit whose frequency is controlled based on an external synchronization signal input manually from the input section of the PCM system. (2) The master clock generation circuit is a phase-locked loop. A PCM recording and reproducing apparatus according to claim 1, which is constructed of: