JPS58104551A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS58104551A JPS58104551A JP56204641A JP20464181A JPS58104551A JP S58104551 A JPS58104551 A JP S58104551A JP 56204641 A JP56204641 A JP 56204641A JP 20464181 A JP20464181 A JP 20464181A JP S58104551 A JPS58104551 A JP S58104551A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- memory
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、共通伝送路を介して複数のステーションを接
続したデータ伝送装置において、特にプロセス制御装置
等のデータをサイクリックに伝送するデータ伝送装置に
関するものである。
続したデータ伝送装置において、特にプロセス制御装置
等のデータをサイクリックに伝送するデータ伝送装置に
関するものである。
第1図嬬従米のこの種データ伝送装置を示すブロック図
である。第1図において、メインステージ曹ン(1)は
、伝送路(2)を経由してローカルステーション(8)
、(4)、(6)にループ状に接続され、各ローカルス
テーションに接続さnたプロセス入出力装置(6)との
間で信号の授受を行なうようになっている。
である。第1図において、メインステージ曹ン(1)は
、伝送路(2)を経由してローカルステーション(8)
、(4)、(6)にループ状に接続され、各ローカルス
テーションに接続さnたプロセス入出力装置(6)との
間で信号の授受を行なうようになっている。
しかして、第2図は上記−一カルス′チージョン(8)
の内部構成を示し友もので、同図において、1811は
伝送路(2)を介して入力されるシリアル信号をパラレ
ル信号に変換し、又ステーション内部のパラレル信号を
シリアル信号に変換して伝送路(2)へ流出する信号変
換器、−はローカルステーション(8)の内部のタイミ
ングを取るタイミングコントローラ%−は伝送路(2)
からのアドレス情報を記憶するアドレスメモリ、−は入
力データ旬をアドレスにより選択するマルチプレクサl
s+s+t1アドレスにより伝送路(2)よシ送られて
きたデータを出力メモリーに振分けるデ!ルテプレクサ
で、−はプロセス出力である。
の内部構成を示し友もので、同図において、1811は
伝送路(2)を介して入力されるシリアル信号をパラレ
ル信号に変換し、又ステーション内部のパラレル信号を
シリアル信号に変換して伝送路(2)へ流出する信号変
換器、−はローカルステーション(8)の内部のタイミ
ングを取るタイミングコントローラ%−は伝送路(2)
からのアドレス情報を記憶するアドレスメモリ、−は入
力データ旬をアドレスにより選択するマルチプレクサl
s+s+t1アドレスにより伝送路(2)よシ送られて
きたデータを出力メモリーに振分けるデ!ルテプレクサ
で、−はプロセス出力である。
上記籐1.2図の構成において、メインステージ曹ン(
1)は伝送路(2)によりループ状に接続されたローカ
ルステーション(8)〜(6)を介してプロセス入出力
装置(6)と信号の授受を行なうが、第6図に示すよう
に、メインステーション(1)はデータを出力する場合
に、同期を取る為の同期情報BYNO及びアドレス情報
ADR8と、そのアドレスに相当するデータDATA1
〜n を付けて伝送路(2)を通してローカルステーシ
ョン(8)へ送信スる。各ローカルステーション(8)
では同期を取った後各アドレスに相当するプロセス入出
力装置(6)のデータを選択しスロツ) DATA1〜
n にそのデータを書き込むことにな9、メインステー
ション(1)ではこの送ら扛てきたデータを読込む、こ
のようにして次のアドレスのデータの送受信を行ないこ
nを繰返して全てのデータの送受信を行なう。
1)は伝送路(2)によりループ状に接続されたローカ
ルステーション(8)〜(6)を介してプロセス入出力
装置(6)と信号の授受を行なうが、第6図に示すよう
に、メインステーション(1)はデータを出力する場合
に、同期を取る為の同期情報BYNO及びアドレス情報
ADR8と、そのアドレスに相当するデータDATA1
〜n を付けて伝送路(2)を通してローカルステーシ
ョン(8)へ送信スる。各ローカルステーション(8)
では同期を取った後各アドレスに相当するプロセス入出
力装置(6)のデータを選択しスロツ) DATA1〜
n にそのデータを書き込むことにな9、メインステー
ション(1)ではこの送ら扛てきたデータを読込む、こ
のようにして次のアドレスのデータの送受信を行ないこ
nを繰返して全てのデータの送受信を行なう。
さらに、第2図に示さnるローカルステージ譜ン(8)
の構成に基いてこのデータの送受信を詳細に説明すると
、第2図において、伝送路(2)を通して入力さnるシ
リアル信号は信号変換器1811によりパラレル変換さ
nlこの際に第5図に示すように最初に送ら扛てくる同
期信号8YNCにより信号の同期が取らn1次のアドレ
スADR8をアドレスメモリーに記憶する。そして、次
に送られてくるデータDムTム1〜nを出力メモリ−)
へのデータとし、デマルチプレクサ−)とアドレスメモ
リ瞥に記憶さnたアドレスによって選択された読込信号
によシ、アドレスで指定さnた出力メモリーにデータを
書き込む、タイミングコントローラーは、この時のタイ
ミングをコントロールし、この出力メモリーに書込まれ
たデータがプロセス出力−へ送らnる。さらに、伝送路
(2)には再び次の同期信号8YNCが送信さ扛て、ア
ドレス、データと続く、この時のアドレスは当然前回の
アドレスに対し+nとなり、データはそのアドレスに相
当するデータが送られてくる。この動作を繰返して全て
の出力データをローカルステーション(3)〜(5)へ
送信tb。
の構成に基いてこのデータの送受信を詳細に説明すると
、第2図において、伝送路(2)を通して入力さnるシ
リアル信号は信号変換器1811によりパラレル変換さ
nlこの際に第5図に示すように最初に送ら扛てくる同
期信号8YNCにより信号の同期が取らn1次のアドレ
スADR8をアドレスメモリーに記憶する。そして、次
に送られてくるデータDムTム1〜nを出力メモリ−)
へのデータとし、デマルチプレクサ−)とアドレスメモ
リ瞥に記憶さnたアドレスによって選択された読込信号
によシ、アドレスで指定さnた出力メモリーにデータを
書き込む、タイミングコントローラーは、この時のタイ
ミングをコントロールし、この出力メモリーに書込まれ
たデータがプロセス出力−へ送らnる。さらに、伝送路
(2)には再び次の同期信号8YNCが送信さ扛て、ア
ドレス、データと続く、この時のアドレスは当然前回の
アドレスに対し+nとなり、データはそのアドレスに相
当するデータが送られてくる。この動作を繰返して全て
の出力データをローカルステーション(3)〜(5)へ
送信tb。
次に、プロセス入出力装置(6)よp送られてくる入力
データ1611ついてkと、伝送路(2)経由で送らn
てくる同期信号により同期を取りアドレスカウンタをア
ドレスメモリ瞥に記憶する。このアドレスによりマルチ
プレクサ四はプロセス入出力装置(6)の入力データ則
を選択し、信号変換器−)に送p1パラレル侶号をシリ
アル信号に変換して、第2図のDATム1〜n のスロ
ットに乗せる。メインステーション(1)ではこのデー
タを読み込み、次にアドレスを+nして次のデータの読
み込みに入る。この動作を繰り返すことによシ全ての入
力データを絖み込むことになり、以上の動作をサイクリ
ックに行なうことにより全入出力データの伝送を行なう
。
データ1611ついてkと、伝送路(2)経由で送らn
てくる同期信号により同期を取りアドレスカウンタをア
ドレスメモリ瞥に記憶する。このアドレスによりマルチ
プレクサ四はプロセス入出力装置(6)の入力データ則
を選択し、信号変換器−)に送p1パラレル侶号をシリ
アル信号に変換して、第2図のDATム1〜n のスロ
ットに乗せる。メインステーション(1)ではこのデー
タを読み込み、次にアドレスを+nして次のデータの読
み込みに入る。この動作を繰り返すことによシ全ての入
力データを絖み込むことになり、以上の動作をサイクリ
ックに行なうことにより全入出力データの伝送を行なう
。
しかるに、従来のデータ伝送装置1は以上の工うに構成
さnているので、数多くのプロセス入出力装置へ出力す
る場合は、デマルチブレフサ−)を通して出力メモリー
へデータを書き込む時に時間がかかり、賊悪の場合出力
メモリーへのデータの書込み終了する前に次のデータが
出力さnることとなる。又データを入力する場合キアド
レスが判別してからマルチプレクサ四を動作させて入力
データを取込む為1時間遅れが生じ正常にデータを指定
さnfCスロットに乗せらnない場合が生ずる。
さnているので、数多くのプロセス入出力装置へ出力す
る場合は、デマルチブレフサ−)を通して出力メモリー
へデータを書き込む時に時間がかかり、賊悪の場合出力
メモリーへのデータの書込み終了する前に次のデータが
出力さnることとなる。又データを入力する場合キアド
レスが判別してからマルチプレクサ四を動作させて入力
データを取込む為1時間遅れが生じ正常にデータを指定
さnfCスロットに乗せらnない場合が生ずる。
これは特に入出力点数が多くなりアドレスとデータをバ
スにして長い距離送る場合に問題となる。
スにして長い距離送る場合に問題となる。
本発明は、上記のような従来のものの欠点を除去するた
めになされたもので、各ローカルステーション内部にて
入出力データを一度パツ7アメモリに記憶し、伝送路と
はこのパックアメモリを介して信号を授受することによ
り高速のデータ伝送のできるデータ伝送装置を提供する
ことを目的としている。
めになされたもので、各ローカルステーション内部にて
入出力データを一度パツ7アメモリに記憶し、伝送路と
はこのパックアメモリを介して信号を授受することによ
り高速のデータ伝送のできるデータ伝送装置を提供する
ことを目的としている。
以下、本発明の一実施例をs5図と同一部分は同一符号
を附して示す第4図について説明する。
を附して示す第4図について説明する。
fs4図においてs (3L)は!ルチプレクサ麹と
デマルチプレクサ185)のアドレスをサイクリックに
スキャンするアドレスカウンタ% C5bHパツクア
メモリ(3d)のアドレスを切換えるアドレスセレクタ
、(3りはバッファメモ’) (3dJの入力データを
切換えるデータセレクタでおる。 (5e)はバッフ
ァメモリ(511)の内容を出力メモリ(3リヘ記憶す
る迄保持する出力バックアメモリである。
デマルチプレクサ185)のアドレスをサイクリックに
スキャンするアドレスカウンタ% C5bHパツクア
メモリ(3d)のアドレスを切換えるアドレスセレクタ
、(3りはバッファメモ’) (3dJの入力データを
切換えるデータセレクタでおる。 (5e)はバッフ
ァメモリ(511)の内容を出力メモリ(3リヘ記憶す
る迄保持する出力バックアメモリである。
次に、第4図構成における動作について説明すると、伝
送路(2)を通してシリアル信号として送らnてきた信
号は信号変換器−1によりノ(ラレル信号に変換さnl
この際、伝送路を通して送られてきた同期信号により信
号の四Mを取りアドレスをアドレスメモリーに記憶する
。そして、アドレスの次に送らnてくるデータDATA
1〜n をバッファメモリ(3d)に記憶する。この時
はアドレスセレクタ(3b)及びデータセレクタ(3り
はタインングコントローフーの指示により、アドレスは
アドレスメモリー、データは伝送路から送らnてきたデ
ータを選択している。
送路(2)を通してシリアル信号として送らnてきた信
号は信号変換器−1によりノ(ラレル信号に変換さnl
この際、伝送路を通して送られてきた同期信号により信
号の四Mを取りアドレスをアドレスメモリーに記憶する
。そして、アドレスの次に送らnてくるデータDATA
1〜n をバッファメモリ(3d)に記憶する。この時
はアドレスセレクタ(3b)及びデータセレクタ(3り
はタインングコントローフーの指示により、アドレスは
アドレスメモリー、データは伝送路から送らnてきたデ
ータを選択している。
また、入力データも同様に、バッフ1メモリ(2)のデ
ータをアドレスセレクタ(6b)の指示により読み出し
、データDATム1〜n のスロットへ信号変換器四)
によりシリアル信号に変換した信号を伝送路(2)を通
してメインステーション(1)へ伝送する。
ータをアドレスセレクタ(6b)の指示により読み出し
、データDATム1〜n のスロットへ信号変換器四)
によりシリアル信号に変換した信号を伝送路(2)を通
してメインステーション(1)へ伝送する。
この場合、信号の授受はバッファメモ’) (5L)と
行なうだけであるので、高速動作が可能となる。又、バ
ッファメモリ(3c1)の内容は、アドレスカウンタ(
6a)によりアドレスが設定さnる。そして、プロセス
人力闘の入力信号は、同様にアドレスカウンタ(2a)
によシマルチプレクfe@で選択さn、データセレクタ
(6りを通してバッファメモリ(3d)に書き込まれる
。この場合、アドレスは伝送路(2)経由で指定される
アドレスではないので、アドレスが確定した後、データ
が確定してからアドレスセレクタ(3b)とデータセレ
クタ(6c)を伝送路(2)側から切換えてバックアメ
モリ(3d)に読み込める。このように動作させnば数
多くの入力データを取り込む迄の時間、すなわちアドレ
スを送ってデータを取シ込む迄の時間が遅くてもバック
アメモリ(9)の専有時間は短かい時間で可能となる。
行なうだけであるので、高速動作が可能となる。又、バ
ッファメモリ(3c1)の内容は、アドレスカウンタ(
6a)によりアドレスが設定さnる。そして、プロセス
人力闘の入力信号は、同様にアドレスカウンタ(2a)
によシマルチプレクfe@で選択さn、データセレクタ
(6りを通してバッファメモリ(3d)に書き込まれる
。この場合、アドレスは伝送路(2)経由で指定される
アドレスではないので、アドレスが確定した後、データ
が確定してからアドレスセレクタ(3b)とデータセレ
クタ(6c)を伝送路(2)側から切換えてバックアメ
モリ(3d)に読み込める。このように動作させnば数
多くの入力データを取り込む迄の時間、すなわちアドレ
スを送ってデータを取シ込む迄の時間が遅くてもバック
アメモリ(9)の専有時間は短かい時間で可能となる。
次に出力の場合は、同様にアドレスカウンタ(6a)に
より指定されたバックアメモリ(5d)の内容を出力バ
ックアメモリ(3e)に記憶し、バッファメモリ(3d
)を開放する。出力パッファメ七す(3・)の内容は出
力メモリーに送られ、アドレスカウンタC5&)のアド
レスによりデマルチプレクf−一で選択さnた出力メモ
ツーにデータを書き込み、プロセス出力−へ信号を送る
。この場合も出力バッファメモリ(5りを動作させた後
の動作、すなわち出力メモツーを選択し動作させる時間
が遅くてもデータ伝送の時間は遅くならないので、高速
のデータ伝送が可能となる。但しアドレスセレクタ(3
b)とデータセレクタ(3C)の切換えは伝送路に流n
ている信号と同期を取ってバッファメモリ(3d)の信
号及びアドレスが誤まらないように構成しなければなら
ない。
より指定されたバックアメモリ(5d)の内容を出力バ
ックアメモリ(3e)に記憶し、バッファメモリ(3d
)を開放する。出力パッファメ七す(3・)の内容は出
力メモリーに送られ、アドレスカウンタC5&)のアド
レスによりデマルチプレクf−一で選択さnた出力メモ
ツーにデータを書き込み、プロセス出力−へ信号を送る
。この場合も出力バッファメモリ(5りを動作させた後
の動作、すなわち出力メモツーを選択し動作させる時間
が遅くてもデータ伝送の時間は遅くならないので、高速
のデータ伝送が可能となる。但しアドレスセレクタ(3
b)とデータセレクタ(3C)の切換えは伝送路に流n
ている信号と同期を取ってバッファメモリ(3d)の信
号及びアドレスが誤まらないように構成しなければなら
ない。
なお、上記実施例ではローカルステーション数を3つの
場合について説明したが、数は限定されることはない。
場合について説明したが、数は限定されることはない。
父上記冥施例では、メインステーション(1) 、!:
ローカルステーション(8)〜(5)の間の信号の授受
について1:Nのデータ伝送の場合で説明したが、N:
Mのデータ伝送でも同様に本発明を適用できる。
ローカルステーション(8)〜(5)の間の信号の授受
について1:Nのデータ伝送の場合で説明したが、N:
Mのデータ伝送でも同様に本発明を適用できる。
以上のように本発明によnば、入出力データをバッファ
メモリを介して伝送路と信号の授受を行なうよう構成し
たので、高速でデータ伝送が行ない得るデータ伝送装置
が得らnる。
メモリを介して伝送路と信号の授受を行なうよう構成し
たので、高速でデータ伝送が行ない得るデータ伝送装置
が得らnる。
第1図は、従来のデータ伝送装置を示すブロック図、第
2図は第1図のローカルステーションの内部構成を示す
ブロック図、第3図は、第1.2図の動作を説明するた
めのデータ構成を示す概念図、第4図は本発明の一実施
例によるデータ伝送装置のローカルステーションの内部
構成を示すブロック図である。 (1):メインステーション (2);伝送路 (8)、(4)s (5) :ローカルステーション(
6):プロセス入出力装置 一11=信号変換・器 一:タイミングコントローラ 瞥)ニアドレスメモリ pl :マルチプレクサ im+ :デマルチプレクサ t861 :出力メモリ (6ル:入力データ(プロセス人力) 1621:プロセス出力 (3a)ニアドレスカウンタ (5bJニアドレスセレクタ (5す:データセレクタ (Adノ:バッファメモリ (6す:出カバツクアメモリ なお、図中、同一符号は同一、又は相尚部分を示す。 代理人 葛 野 信 − 第1図 5YNCAOR50ATA1QATA20ATA3
ロ!三■!匝工第2図 第4図
2図は第1図のローカルステーションの内部構成を示す
ブロック図、第3図は、第1.2図の動作を説明するた
めのデータ構成を示す概念図、第4図は本発明の一実施
例によるデータ伝送装置のローカルステーションの内部
構成を示すブロック図である。 (1):メインステーション (2);伝送路 (8)、(4)s (5) :ローカルステーション(
6):プロセス入出力装置 一11=信号変換・器 一:タイミングコントローラ 瞥)ニアドレスメモリ pl :マルチプレクサ im+ :デマルチプレクサ t861 :出力メモリ (6ル:入力データ(プロセス人力) 1621:プロセス出力 (3a)ニアドレスカウンタ (5bJニアドレスセレクタ (5す:データセレクタ (Adノ:バッファメモリ (6す:出カバツクアメモリ なお、図中、同一符号は同一、又は相尚部分を示す。 代理人 葛 野 信 − 第1図 5YNCAOR50ATA1QATA20ATA3
ロ!三■!匝工第2図 第4図
Claims (1)
- 共通伝送路を介してメインステーションにループ状に接
続された各ローカルステーションのプロセス入出力装置
と上記メインステーションとの間で信号の授受を行うデ
ータ伝送装置において、上記各ローカルステーション内
部にて入出力信号を一度パツ7アメモリに記憶させて伝
送路と鉱該バッファメモリを介して信号の授受を行うこ
とを特徴とするデータ伝送装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56204641A JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
US06/395,902 US4570259A (en) | 1981-12-16 | 1982-07-07 | Data transmission on equipment including a plurality of data stations connected by a common transmission line |
DE19823226302 DE3226302A1 (de) | 1981-12-16 | 1982-07-14 | Datenuebertragungseinrichtung |
CH4303/82A CH661395A5 (de) | 1981-12-16 | 1982-07-15 | Datenuebertragungseinrichtung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56204641A JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58104551A true JPS58104551A (ja) | 1983-06-22 |
Family
ID=16493836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56204641A Pending JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4570259A (ja) |
JP (1) | JPS58104551A (ja) |
CH (1) | CH661395A5 (ja) |
DE (1) | DE3226302A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5109484A (en) * | 1986-04-09 | 1992-04-28 | International Business Machines Corporation | Self configuring terminal which polls loop network and generates list of connected devices for use in selectively downloading control programs |
WO2007104355A1 (en) * | 2006-03-13 | 2007-09-20 | Verigy (Singapore) Pte. Ltd. | Format transformation of test data |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5027706B1 (ja) * | 1970-11-09 | 1975-09-09 | ||
US3723971A (en) * | 1971-12-14 | 1973-03-27 | Ibm | Serial loop communications system |
US3755786A (en) * | 1972-04-27 | 1973-08-28 | Ibm | Serial loop data transmission system |
CH550521A (de) * | 1972-07-04 | 1974-06-14 | Hasler Ag | Verfahren zur nachrichtenuebertragung zwischen teilnehmerstellen. |
DE2253101C3 (de) * | 1972-10-30 | 1979-09-13 | Battelle-Institut E.V., 6000 Frankfurt | Wechsel- oder Gegensprechanlage mit elektronischem Verbindungsaufbau |
SE393723B (sv) * | 1975-09-18 | 1977-05-16 | Philips Svenska Ab | Sett att overfora data mellan en centralstation och ett antal terminalstationer via en sluten serieoverforingsslinga samt anleggning for utforande av settet |
DE2644616C3 (de) * | 1976-10-02 | 1980-06-12 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen | Schaltungsanordnung zum Übertragen von digitalen Nachrichten zwischen mehreren Datenstationen |
US4335426A (en) * | 1980-03-10 | 1982-06-15 | International Business Machines Corporation | Remote processor initialization in a multi-station peer-to-peer intercommunication system |
-
1981
- 1981-12-16 JP JP56204641A patent/JPS58104551A/ja active Pending
-
1982
- 1982-07-07 US US06/395,902 patent/US4570259A/en not_active Expired - Lifetime
- 1982-07-14 DE DE19823226302 patent/DE3226302A1/de active Granted
- 1982-07-15 CH CH4303/82A patent/CH661395A5/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3226302A1 (de) | 1983-06-23 |
DE3226302C2 (ja) | 1992-06-04 |
CH661395A5 (de) | 1987-07-15 |
US4570259A (en) | 1986-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
JPS58104551A (ja) | デ−タ伝送装置 | |
US8015336B2 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
JPH10222464A (ja) | 同期式直列データ転送装置 | |
JP2006304011A (ja) | インタフェース回路 | |
US6772242B2 (en) | Communication device using three-step communication buffers | |
JPS60241150A (ja) | デ−タ転送装置 | |
KR20030013673A (ko) | 데이터 전송 속도 변환 장치 | |
JP3522997B2 (ja) | 通信回路ならびに通信回路を用いたデータ伝送システム | |
JPH08214031A (ja) | 通信システムおよび通信用中継器 | |
JPS5810945A (ja) | デ−タ伝送装置 | |
US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
KR100448088B1 (ko) | 클럭 포워딩 회로 | |
JPS612440A (ja) | 並列デ−タ伝送装置 | |
SU736086A1 (ru) | Устройство дл сопр жени | |
KR100350465B1 (ko) | 선입선출 메모리를 이용한 동기화 장치 및 방법 | |
JP2870813B2 (ja) | 分散/集中配置変換回路 | |
JPH11327948A (ja) | シリアルバスインタフェースマクロ回路の動作テスト方法 | |
KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
JPS589620B2 (ja) | 対等通信システム | |
JPH01181358A (ja) | ディジタル通信装置 | |
JPH041544B2 (ja) | ||
JPH05336085A (ja) | 伝送路無瞬断切替方式 | |
JPS6217251B2 (ja) | ||
JPH01103757A (ja) | データ転送装置 |