JPS58104551A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS58104551A JPS58104551A JP56204641A JP20464181A JPS58104551A JP S58104551 A JPS58104551 A JP S58104551A JP 56204641 A JP56204641 A JP 56204641A JP 20464181 A JP20464181 A JP 20464181A JP S58104551 A JPS58104551 A JP S58104551A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- memory
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、共通伝送路を介して複数のステーションを接
続したデータ伝送装置において、特にプロセス制御装置
等のデータをサイクリックに伝送するデータ伝送装置に
関するものである。
続したデータ伝送装置において、特にプロセス制御装置
等のデータをサイクリックに伝送するデータ伝送装置に
関するものである。
第１図嬬従米のこの種データ伝送装置を示すブロック図
である。第１図において、メインステージ曹ン（１）は
、伝送路（２）を経由してローカルステーション（８）
、（４）、（６）にループ状に接続され、各ローカルス
テーションに接続さｎたプロセス入出力装置（６）との
間で信号の授受を行なうようになっている。
である。第１図において、メインステージ曹ン（１）は
、伝送路（２）を経由してローカルステーション（８）
、（４）、（６）にループ状に接続され、各ローカルス
テーションに接続さｎたプロセス入出力装置（６）との
間で信号の授受を行なうようになっている。
しかして、第２図は上記−一カルス′チージョン（８）
の内部構成を示し友もので、同図において、１８１１は
伝送路（２）を介して入力されるシリアル信号をパラレ
ル信号に変換し、又ステーション内部のパラレル信号を
シリアル信号に変換して伝送路（２）へ流出する信号変
換器、−はローカルステーション（８）の内部のタイミ
ングを取るタイミングコントローラ％−は伝送路（２）
からのアドレス情報を記憶するアドレスメモリ、−は入
力データ旬をアドレスにより選択するマルチプレクサｌ
ｓ＋ｓ＋ｔ１アドレスにより伝送路（２）よシ送られて
きたデータを出力メモリーに振分けるデ！ルテプレクサ
で、−はプロセス出力である。
の内部構成を示し友もので、同図において、１８１１は
伝送路（２）を介して入力されるシリアル信号をパラレ
ル信号に変換し、又ステーション内部のパラレル信号を
シリアル信号に変換して伝送路（２）へ流出する信号変
換器、−はローカルステーション（８）の内部のタイミ
ングを取るタイミングコントローラ％−は伝送路（２）
からのアドレス情報を記憶するアドレスメモリ、−は入
力データ旬をアドレスにより選択するマルチプレクサｌ
ｓ＋ｓ＋ｔ１アドレスにより伝送路（２）よシ送られて
きたデータを出力メモリーに振分けるデ！ルテプレクサ
で、−はプロセス出力である。
上記籐１．２図の構成において、メインステージ曹ン（
１）は伝送路（２）によりループ状に接続されたローカ
ルステーション（８）〜（６）を介してプロセス入出力
装置（６）と信号の授受を行なうが、第６図に示すよう
に、メインステーション（１）はデータを出力する場合
に、同期を取る為の同期情報ＢＹＮＯ及びアドレス情報
ＡＤＲ８と、そのアドレスに相当するデータＤＡＴＡ１
〜ｎ を付けて伝送路（２）を通してローカルステーシ
ョン（８）へ送信スる。各ローカルステーション（８）
では同期を取った後各アドレスに相当するプロセス入出
力装置（６）のデータを選択しスロツ） ＤＡＴＡ１〜
ｎ にそのデータを書き込むことにな９、メインステー
ション（１）ではこの送ら扛てきたデータを読込む、こ
のようにして次のアドレスのデータの送受信を行ないこ
ｎを繰返して全てのデータの送受信を行なう。
１）は伝送路（２）によりループ状に接続されたローカ
ルステーション（８）〜（６）を介してプロセス入出力
装置（６）と信号の授受を行なうが、第６図に示すよう
に、メインステーション（１）はデータを出力する場合
に、同期を取る為の同期情報ＢＹＮＯ及びアドレス情報
ＡＤＲ８と、そのアドレスに相当するデータＤＡＴＡ１
〜ｎ を付けて伝送路（２）を通してローカルステーシ
ョン（８）へ送信スる。各ローカルステーション（８）
では同期を取った後各アドレスに相当するプロセス入出
力装置（６）のデータを選択しスロツ） ＤＡＴＡ１〜
ｎ にそのデータを書き込むことにな９、メインステー
ション（１）ではこの送ら扛てきたデータを読込む、こ
のようにして次のアドレスのデータの送受信を行ないこ
ｎを繰返して全てのデータの送受信を行なう。
さらに、第２図に示さｎるローカルステージ譜ン（８）
の構成に基いてこのデータの送受信を詳細に説明すると
、第２図において、伝送路（２）を通して入力さｎるシ
リアル信号は信号変換器１８１１によりパラレル変換さ
ｎｌこの際に第５図に示すように最初に送ら扛てくる同
期信号８ＹＮＣにより信号の同期が取らｎ１次のアドレ
スＡＤＲ８をアドレスメモリーに記憶する。そして、次
に送られてくるデータＤムＴム１〜ｎを出力メモリ−）
へのデータとし、デマルチプレクサ−）とアドレスメモ
リ瞥に記憶さｎたアドレスによって選択された読込信号
によシ、アドレスで指定さｎた出力メモリーにデータを
書き込む、タイミングコントローラーは、この時のタイ
ミングをコントロールし、この出力メモリーに書込まれ
たデータがプロセス出力−へ送らｎる。さらに、伝送路
（２）には再び次の同期信号８ＹＮＣが送信さ扛て、ア
ドレス、データと続く、この時のアドレスは当然前回の
アドレスに対し＋ｎとなり、データはそのアドレスに相
当するデータが送られてくる。この動作を繰返して全て
の出力データをローカルステーション（３）〜（５）へ
送信ｔｂ。
の構成に基いてこのデータの送受信を詳細に説明すると
、第２図において、伝送路（２）を通して入力さｎるシ
リアル信号は信号変換器１８１１によりパラレル変換さ
ｎｌこの際に第５図に示すように最初に送ら扛てくる同
期信号８ＹＮＣにより信号の同期が取らｎ１次のアドレ
スＡＤＲ８をアドレスメモリーに記憶する。そして、次
に送られてくるデータＤムＴム１〜ｎを出力メモリ−）
へのデータとし、デマルチプレクサ−）とアドレスメモ
リ瞥に記憶さｎたアドレスによって選択された読込信号
によシ、アドレスで指定さｎた出力メモリーにデータを
書き込む、タイミングコントローラーは、この時のタイ
ミングをコントロールし、この出力メモリーに書込まれ
たデータがプロセス出力−へ送らｎる。さらに、伝送路
（２）には再び次の同期信号８ＹＮＣが送信さ扛て、ア
ドレス、データと続く、この時のアドレスは当然前回の
アドレスに対し＋ｎとなり、データはそのアドレスに相
当するデータが送られてくる。この動作を繰返して全て
の出力データをローカルステーション（３）〜（５）へ
送信ｔｂ。
次に、プロセス入出力装置（６）よｐ送られてくる入力
データ１６１１ついてｋと、伝送路（２）経由で送らｎ
てくる同期信号により同期を取りアドレスカウンタをア
ドレスメモリ瞥に記憶する。このアドレスによりマルチ
プレクサ四はプロセス入出力装置（６）の入力データ則
を選択し、信号変換器−）に送ｐ１パラレル侶号をシリ
アル信号に変換して、第２図のＤＡＴム１〜ｎ のスロ
ットに乗せる。メインステーション（１）ではこのデー
タを読み込み、次にアドレスを＋ｎして次のデータの読
み込みに入る。この動作を繰り返すことによシ全ての入
力データを絖み込むことになり、以上の動作をサイクリ
ックに行なうことにより全入出力データの伝送を行なう
。
データ１６１１ついてｋと、伝送路（２）経由で送らｎ
てくる同期信号により同期を取りアドレスカウンタをア
ドレスメモリ瞥に記憶する。このアドレスによりマルチ
プレクサ四はプロセス入出力装置（６）の入力データ則
を選択し、信号変換器−）に送ｐ１パラレル侶号をシリ
アル信号に変換して、第２図のＤＡＴム１〜ｎ のスロ
ットに乗せる。メインステーション（１）ではこのデー
タを読み込み、次にアドレスを＋ｎして次のデータの読
み込みに入る。この動作を繰り返すことによシ全ての入
力データを絖み込むことになり、以上の動作をサイクリ
ックに行なうことにより全入出力データの伝送を行なう
。
しかるに、従来のデータ伝送装置１は以上の工うに構成
さｎているので、数多くのプロセス入出力装置へ出力す
る場合は、デマルチブレフサ−）を通して出力メモリー
へデータを書き込む時に時間がかかり、賊悪の場合出力
メモリーへのデータの書込み終了する前に次のデータが
出力さｎることとなる。又データを入力する場合キアド
レスが判別してからマルチプレクサ四を動作させて入力
データを取込む為１時間遅れが生じ正常にデータを指定
さｎｆＣスロットに乗せらｎない場合が生ずる。
さｎているので、数多くのプロセス入出力装置へ出力す
る場合は、デマルチブレフサ−）を通して出力メモリー
へデータを書き込む時に時間がかかり、賊悪の場合出力
メモリーへのデータの書込み終了する前に次のデータが
出力さｎることとなる。又データを入力する場合キアド
レスが判別してからマルチプレクサ四を動作させて入力
データを取込む為１時間遅れが生じ正常にデータを指定
さｎｆＣスロットに乗せらｎない場合が生ずる。
これは特に入出力点数が多くなりアドレスとデータをバ
スにして長い距離送る場合に問題となる。
スにして長い距離送る場合に問題となる。
本発明は、上記のような従来のものの欠点を除去するた
めになされたもので、各ローカルステーション内部にて
入出力データを一度パツ７アメモリに記憶し、伝送路と
はこのパックアメモリを介して信号を授受することによ
り高速のデータ伝送のできるデータ伝送装置を提供する
ことを目的としている。
めになされたもので、各ローカルステーション内部にて
入出力データを一度パツ７アメモリに記憶し、伝送路と
はこのパックアメモリを介して信号を授受することによ
り高速のデータ伝送のできるデータ伝送装置を提供する
ことを目的としている。
以下、本発明の一実施例をｓ５図と同一部分は同一符号
を附して示す第４図について説明する。
を附して示す第４図について説明する。
ｆｓ４図においてｓ （３Ｌ）は！ルチプレクサ麹と
デマルチプレクサ１８５）のアドレスをサイクリックに
スキャンするアドレスカウンタ％ Ｃ５ｂＨパツクア
メモリ（３ｄ）のアドレスを切換えるアドレスセレクタ
、（３りはバッファメモ’） （３ｄＪの入力データを
切換えるデータセレクタでおる。 （５ｅ）はバッフ
ァメモリ（５１１）の内容を出力メモリ（３リヘ記憶す
る迄保持する出力バックアメモリである。
デマルチプレクサ１８５）のアドレスをサイクリックに
スキャンするアドレスカウンタ％ Ｃ５ｂＨパツクア
メモリ（３ｄ）のアドレスを切換えるアドレスセレクタ
、（３りはバッファメモ’） （３ｄＪの入力データを
切換えるデータセレクタでおる。 （５ｅ）はバッフ
ァメモリ（５１１）の内容を出力メモリ（３リヘ記憶す
る迄保持する出力バックアメモリである。
次に、第４図構成における動作について説明すると、伝
送路（２）を通してシリアル信号として送らｎてきた信
号は信号変換器−１によりノ（ラレル信号に変換さｎｌ
この際、伝送路を通して送られてきた同期信号により信
号の四Ｍを取りアドレスをアドレスメモリーに記憶する
。そして、アドレスの次に送らｎてくるデータＤＡＴＡ
１〜ｎ をバッファメモリ（３ｄ）に記憶する。この時
はアドレスセレクタ（３ｂ）及びデータセレクタ（３り
はタインングコントローフーの指示により、アドレスは
アドレスメモリー、データは伝送路から送らｎてきたデ
ータを選択している。
送路（２）を通してシリアル信号として送らｎてきた信
号は信号変換器−１によりノ（ラレル信号に変換さｎｌ
この際、伝送路を通して送られてきた同期信号により信
号の四Ｍを取りアドレスをアドレスメモリーに記憶する
。そして、アドレスの次に送らｎてくるデータＤＡＴＡ
１〜ｎ をバッファメモリ（３ｄ）に記憶する。この時
はアドレスセレクタ（３ｂ）及びデータセレクタ（３り
はタインングコントローフーの指示により、アドレスは
アドレスメモリー、データは伝送路から送らｎてきたデ
ータを選択している。
また、入力データも同様に、バッフ１メモリ（２）のデ
ータをアドレスセレクタ（６ｂ）の指示により読み出し
、データＤＡＴム１〜ｎ のスロットへ信号変換器四）
によりシリアル信号に変換した信号を伝送路（２）を通
してメインステーション（１）へ伝送する。
ータをアドレスセレクタ（６ｂ）の指示により読み出し
、データＤＡＴム１〜ｎ のスロットへ信号変換器四）
によりシリアル信号に変換した信号を伝送路（２）を通
してメインステーション（１）へ伝送する。
この場合、信号の授受はバッファメモ’） （５Ｌ）と
行なうだけであるので、高速動作が可能となる。又、バ
ッファメモリ（３ｃ１）の内容は、アドレスカウンタ（
６ａ）によりアドレスが設定さｎる。そして、プロセス
人力闘の入力信号は、同様にアドレスカウンタ（２ａ）
によシマルチプレクｆｅ＠で選択さｎ、データセレクタ
（６りを通してバッファメモリ（３ｄ）に書き込まれる
。この場合、アドレスは伝送路（２）経由で指定される
アドレスではないので、アドレスが確定した後、データ
が確定してからアドレスセレクタ（３ｂ）とデータセレ
クタ（６ｃ）を伝送路（２）側から切換えてバックアメ
モリ（３ｄ）に読み込める。このように動作させｎば数
多くの入力データを取り込む迄の時間、すなわちアドレ
スを送ってデータを取シ込む迄の時間が遅くてもバック
アメモリ（９）の専有時間は短かい時間で可能となる。
行なうだけであるので、高速動作が可能となる。又、バ
ッファメモリ（３ｃ１）の内容は、アドレスカウンタ（
６ａ）によりアドレスが設定さｎる。そして、プロセス
人力闘の入力信号は、同様にアドレスカウンタ（２ａ）
によシマルチプレクｆｅ＠で選択さｎ、データセレクタ
（６りを通してバッファメモリ（３ｄ）に書き込まれる
。この場合、アドレスは伝送路（２）経由で指定される
アドレスではないので、アドレスが確定した後、データ
が確定してからアドレスセレクタ（３ｂ）とデータセレ
クタ（６ｃ）を伝送路（２）側から切換えてバックアメ
モリ（３ｄ）に読み込める。このように動作させｎば数
多くの入力データを取り込む迄の時間、すなわちアドレ
スを送ってデータを取シ込む迄の時間が遅くてもバック
アメモリ（９）の専有時間は短かい時間で可能となる。
次に出力の場合は、同様にアドレスカウンタ（６ａ）に
より指定されたバックアメモリ（５ｄ）の内容を出力バ
ックアメモリ（３ｅ）に記憶し、バッファメモリ（３ｄ
）を開放する。出力パッファメ七す（３・）の内容は出
力メモリーに送られ、アドレスカウンタＣ５＆）のアド
レスによりデマルチプレクｆ−一で選択さｎた出力メモ
ツーにデータを書き込み、プロセス出力−へ信号を送る
。この場合も出力バッファメモリ（５りを動作させた後
の動作、すなわち出力メモツーを選択し動作させる時間
が遅くてもデータ伝送の時間は遅くならないので、高速
のデータ伝送が可能となる。但しアドレスセレクタ（３
ｂ）とデータセレクタ（３Ｃ）の切換えは伝送路に流ｎ
ている信号と同期を取ってバッファメモリ（３ｄ）の信
号及びアドレスが誤まらないように構成しなければなら
ない。
より指定されたバックアメモリ（５ｄ）の内容を出力バ
ックアメモリ（３ｅ）に記憶し、バッファメモリ（３ｄ
）を開放する。出力パッファメ七す（３・）の内容は出
力メモリーに送られ、アドレスカウンタＣ５＆）のアド
レスによりデマルチプレクｆ−一で選択さｎた出力メモ
ツーにデータを書き込み、プロセス出力−へ信号を送る
。この場合も出力バッファメモリ（５りを動作させた後
の動作、すなわち出力メモツーを選択し動作させる時間
が遅くてもデータ伝送の時間は遅くならないので、高速
のデータ伝送が可能となる。但しアドレスセレクタ（３
ｂ）とデータセレクタ（３Ｃ）の切換えは伝送路に流ｎ
ている信号と同期を取ってバッファメモリ（３ｄ）の信
号及びアドレスが誤まらないように構成しなければなら
ない。
なお、上記実施例ではローカルステーション数を３つの
場合について説明したが、数は限定されることはない。
場合について説明したが、数は限定されることはない。
父上記冥施例では、メインステーション（１） 、！：
ローカルステーション（８）〜（５）の間の信号の授受
について１：Ｎのデータ伝送の場合で説明したが、Ｎ：
Ｍのデータ伝送でも同様に本発明を適用できる。
ローカルステーション（８）〜（５）の間の信号の授受
について１：Ｎのデータ伝送の場合で説明したが、Ｎ：
Ｍのデータ伝送でも同様に本発明を適用できる。
以上のように本発明によｎば、入出力データをバッファ
メモリを介して伝送路と信号の授受を行なうよう構成し
たので、高速でデータ伝送が行ない得るデータ伝送装置
が得らｎる。
メモリを介して伝送路と信号の授受を行なうよう構成し
たので、高速でデータ伝送が行ない得るデータ伝送装置
が得らｎる。
第１図は、従来のデータ伝送装置を示すブロック図、第
２図は第１図のローカルステーションの内部構成を示す
ブロック図、第３図は、第１．２図の動作を説明するた
めのデータ構成を示す概念図、第４図は本発明の一実施
例によるデータ伝送装置のローカルステーションの内部
構成を示すブロック図である。 （１）：メインステーション （２）；伝送路 （８）、（４）ｓ （５） ：ローカルステーション（
６）：プロセス入出力装置 一１１＝信号変換・器 一：タイミングコントローラ 瞥）ニアドレスメモリ ｐｌ ：マルチプレクサ ｉｍ＋ ：デマルチプレクサ ｔ８６１ ：出力メモリ （６ル：入力データ（プロセス人力） １６２１：プロセス出力 （３ａ）ニアドレスカウンタ （５ｂＪニアドレスセレクタ （５す：データセレクタ （Ａｄノ：バッファメモリ （６す：出カバツクアメモリ なお、図中、同一符号は同一、又は相尚部分を示す。 代理人 葛 野 信 − 第１図 ５ＹＮＣＡＯＲ５０ＡＴＡ１ＱＡＴＡ２０ＡＴＡ３
ロ！三■！匝工第２図 第４図
２図は第１図のローカルステーションの内部構成を示す
ブロック図、第３図は、第１．２図の動作を説明するた
めのデータ構成を示す概念図、第４図は本発明の一実施
例によるデータ伝送装置のローカルステーションの内部
構成を示すブロック図である。 （１）：メインステーション （２）；伝送路 （８）、（４）ｓ （５） ：ローカルステーション（
６）：プロセス入出力装置 一１１＝信号変換・器 一：タイミングコントローラ 瞥）ニアドレスメモリ ｐｌ ：マルチプレクサ ｉｍ＋ ：デマルチプレクサ ｔ８６１ ：出力メモリ （６ル：入力データ（プロセス人力） １６２１：プロセス出力 （３ａ）ニアドレスカウンタ （５ｂＪニアドレスセレクタ （５す：データセレクタ （Ａｄノ：バッファメモリ （６す：出カバツクアメモリ なお、図中、同一符号は同一、又は相尚部分を示す。 代理人 葛 野 信 − 第１図 ５ＹＮＣＡＯＲ５０ＡＴＡ１ＱＡＴＡ２０ＡＴＡ３
ロ！三■！匝工第２図 第４図
Claims (1)
- 共通伝送路を介してメインステーションにループ状に接
続された各ローカルステーションのプロセス入出力装置
と上記メインステーションとの間で信号の授受を行うデ
ータ伝送装置において、上記各ローカルステーション内
部にて入出力信号を一度パツ７アメモリに記憶させて伝
送路と鉱該バッファメモリを介して信号の授受を行うこ
とを特徴とするデータ伝送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204641A JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
| US06/395,902 US4570259A (en) | 1981-12-16 | 1982-07-07 | Data transmission on equipment including a plurality of data stations connected by a common transmission line |
| DE19823226302 DE3226302A1 (de) | 1981-12-16 | 1982-07-14 | Datenuebertragungseinrichtung |
| CH4303/82A CH661395A5 (de) | 1981-12-16 | 1982-07-15 | Datenuebertragungseinrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204641A JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58104551A true JPS58104551A (ja) | 1983-06-22 |
Family
ID=16493836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204641A Pending JPS58104551A (ja) | 1981-12-16 | 1981-12-16 | デ−タ伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4570259A (ja) |
| JP (1) | JPS58104551A (ja) |
| CH (1) | CH661395A5 (ja) |
| DE (1) | DE3226302A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109484A (en) * | 1986-04-09 | 1992-04-28 | International Business Machines Corporation | Self configuring terminal which polls loop network and generates list of connected devices for use in selectively downloading control programs |
| WO2007104355A1 (en) * | 2006-03-13 | 2007-09-20 | Verigy (Singapore) Pte. Ltd. | Format transformation of test data |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027706B1 (ja) * | 1970-11-09 | 1975-09-09 | ||
| US3723971A (en) * | 1971-12-14 | 1973-03-27 | Ibm | Serial loop communications system |
| US3755786A (en) * | 1972-04-27 | 1973-08-28 | Ibm | Serial loop data transmission system |
| CH550521A (de) * | 1972-07-04 | 1974-06-14 | Hasler Ag | Verfahren zur nachrichtenuebertragung zwischen teilnehmerstellen. |
| DE2253101C3 (de) * | 1972-10-30 | 1979-09-13 | Battelle-Institut E.V., 6000 Frankfurt | Wechsel- oder Gegensprechanlage mit elektronischem Verbindungsaufbau |
| SE393723B (sv) * | 1975-09-18 | 1977-05-16 | Philips Svenska Ab | Sett att overfora data mellan en centralstation och ett antal terminalstationer via en sluten serieoverforingsslinga samt anleggning for utforande av settet |
| DE2644616C3 (de) * | 1976-10-02 | 1980-06-12 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen | Schaltungsanordnung zum Übertragen von digitalen Nachrichten zwischen mehreren Datenstationen |
| US4335426A (en) * | 1980-03-10 | 1982-06-15 | International Business Machines Corporation | Remote processor initialization in a multi-station peer-to-peer intercommunication system |
-
1981
- 1981-12-16 JP JP56204641A patent/JPS58104551A/ja active Pending
-
1982
- 1982-07-07 US US06/395,902 patent/US4570259A/en not_active Expired - Lifetime
- 1982-07-14 DE DE19823226302 patent/DE3226302A1/de active Granted
- 1982-07-15 CH CH4303/82A patent/CH661395A5/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3226302A1 (de) | 1983-06-23 |
| DE3226302C2 (ja) | 1992-06-04 |
| CH661395A5 (de) | 1987-07-15 |
| US4570259A (en) | 1986-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
| JPS58104551A (ja) | デ−タ伝送装置 | |
| US8015336B2 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
| JPH10222464A (ja) | 同期式直列データ転送装置 | |
| JP2006304011A (ja) | インタフェース回路 | |
| US6772242B2 (en) | Communication device using three-step communication buffers | |
| JPS60241150A (ja) | デ−タ転送装置 | |
| KR20030013673A (ko) | 데이터 전송 속도 변환 장치 | |
| JP3522997B2 (ja) | 通信回路ならびに通信回路を用いたデータ伝送システム | |
| JPH08214031A (ja) | 通信システムおよび通信用中継器 | |
| JPS5810945A (ja) | デ−タ伝送装置 | |
| US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
| KR100448088B1 (ko) | 클럭 포워딩 회로 | |
| JPS612440A (ja) | 並列デ−タ伝送装置 | |
| SU736086A1 (ru) | Устройство дл сопр жени | |
| KR100350465B1 (ko) | 선입선출 메모리를 이용한 동기화 장치 및 방법 | |
| JP2870813B2 (ja) | 分散／集中配置変換回路 | |
| JPH11327948A (ja) | シリアルバスインタフェースマクロ回路の動作テスト方法 | |
| KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
| JPS589620B2 (ja) | 対等通信システム | |
| JPH01181358A (ja) | ディジタル通信装置 | |
| JPH041544B2 (ja) | ||
| JPH05336085A (ja) | 伝送路無瞬断切替方式 | |
| JPS6217251B2 (ja) | ||
| JPH01103757A (ja) | データ転送装置 |