JPS58100683A - プラズマエツチング方法 - Google Patents
プラズマエツチング方法Info
- Publication number
- JPS58100683A JPS58100683A JP19949281A JP19949281A JPS58100683A JP S58100683 A JPS58100683 A JP S58100683A JP 19949281 A JP19949281 A JP 19949281A JP 19949281 A JP19949281 A JP 19949281A JP S58100683 A JPS58100683 A JP S58100683A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- etched
- electrode
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高周波放電によって生じる反応ガスのプラズマ
を利用して多結晶シリコンの微細加工ができるプラズマ
エツチング方法に関するものである0 近年、半導体装置の製造工程におけるシリコンの微細加
工法として、フレオンガスなどの高周波グロー放電によ
るプラズマ管利用するプラズマエツチング法が盛んに利
用されるようになっている。
を利用して多結晶シリコンの微細加工ができるプラズマ
エツチング方法に関するものである0 近年、半導体装置の製造工程におけるシリコンの微細加
工法として、フレオンガスなどの高周波グロー放電によ
るプラズマ管利用するプラズマエツチング法が盛んに利
用されるようになっている。
多結晶シリコンのプラズマエツチングにはCCZ.。
CCLBF 、 C仏F* 、 cczy. 、 CF
4 (D L 5 ’l カスb”用いられる場合が多
い0これらのガスによるエツチングでの最大の問題点れ
アンダカットである0アンダカツトの程度は真空度等の
エツテング条件.エッチングガス種,多結晶シリコンの
材質によって異なる0例えi;I’CF.十〇C/,F
sの場合には多結晶シリコンの材質にかかわらず多結晶
シリコンの膜厚と同程度以上のアンダカットが生じるo
CCt4lCCtsF 、 CCt*F重テB、CF4
(!: CCLFH ノ14 合K 比較するとアン
タカットの程[2小さい0しかし、多結晶シリコン中の
P 4? Asのような不純物量によってアンダカット
量が影41tうける。1た、真空度は高真空なほどアン
ダカットが小さくなる傾向がある〇 しかしながら、このようなガスを用いた従来法によれは
、最良の場合でも厚爆0.5μmの多結晶シリコン膜を
エツチングしてアンダカットを0.17m以下に抑制す
ることは困難であった。
4 (D L 5 ’l カスb”用いられる場合が多
い0これらのガスによるエツチングでの最大の問題点れ
アンダカットである0アンダカツトの程度は真空度等の
エツテング条件.エッチングガス種,多結晶シリコンの
材質によって異なる0例えi;I’CF.十〇C/,F
sの場合には多結晶シリコンの材質にかかわらず多結晶
シリコンの膜厚と同程度以上のアンダカットが生じるo
CCt4lCCtsF 、 CCt*F重テB、CF4
(!: CCLFH ノ14 合K 比較するとアン
タカットの程[2小さい0しかし、多結晶シリコン中の
P 4? Asのような不純物量によってアンダカット
量が影41tうける。1た、真空度は高真空なほどアン
ダカットが小さくなる傾向がある〇 しかしながら、このようなガスを用いた従来法によれは
、最良の場合でも厚爆0.5μmの多結晶シリコン膜を
エツチングしてアンダカットを0.17m以下に抑制す
ることは困難であった。
一方、半導体集積油路にはますます微細なバタンが必要
とされるようになっており、そのためアンダカットに対
する要求も厳しくなっている0例えば、パタンm 0.
7〜0.8μmでアンダカット量0−05pvpt以下
という要求は近い将来必ず生ずると考えられる。そのた
め、アンダカットをいかにして小さくするかということ
が、エツチング技術にとって極めて型費になっている0 し友がって、従来技術の上記欠点は半導体集積回路素子
製作におけるエツチング工程にとっては致命的なもので
あるといえる。
とされるようになっており、そのためアンダカットに対
する要求も厳しくなっている0例えば、パタンm 0.
7〜0.8μmでアンダカット量0−05pvpt以下
という要求は近い将来必ず生ずると考えられる。そのた
め、アンダカットをいかにして小さくするかということ
が、エツチング技術にとって極めて型費になっている0 し友がって、従来技術の上記欠点は半導体集積回路素子
製作におけるエツチング工程にとっては致命的なもので
あるといえる。
本発明は、これらの欠点t−解決する几めに、反応カス
トL、 テCCt4 、 Cct、F′、 CCttF
m 、 CCJFmオヨびCF、のうち少なくとも1種
を含み、かつH3t−含む混合ガスを使用することによ
り多結晶シリコンに対して過度のエツチング速度を維持
し、かつサイドエツチングの無いプラズマエツチング方
法を提供するものである。
トL、 テCCt4 、 Cct、F′、 CCttF
m 、 CCJFmオヨびCF、のうち少なくとも1種
を含み、かつH3t−含む混合ガスを使用することによ
り多結晶シリコンに対して過度のエツチング速度を維持
し、かつサイドエツチングの無いプラズマエツチング方
法を提供するものである。
上記の目的を達成する次め本発明は被エツチング試□料
を載置する試料11L極と該試料電極に対向する対向電
極とを備えたエツチング室内に反応ガスを流入させつつ
排気し、該エツチング室内を一足範囲内の真空度に保っ
て前記両電極に高周波電圧を印加して発生させたガスプ
ラズマを利用して前記被エツチング試料をエツチングす
る方法において、前記反応カスニ少h < トモCC1
,、CC11F、 CC1,F、。
を載置する試料11L極と該試料電極に対向する対向電
極とを備えたエツチング室内に反応ガスを流入させつつ
排気し、該エツチング室内を一足範囲内の真空度に保っ
て前記両電極に高周波電圧を印加して発生させたガスプ
ラズマを利用して前記被エツチング試料をエツチングす
る方法において、前記反応カスニ少h < トモCC1
,、CC11F、 CC1,F、。
CCtF、およびCF4のうちの少なくとも1種を含み
、かつHlを含む混合ガスを用い、該混合ガス中のHt
の混入量が15〜50%であるガスを使用することを特
徴とするプラズマエツチング方法を発明の歎旨とするも
のである。
、かつHlを含む混合ガスを用い、該混合ガス中のHt
の混入量が15〜50%であるガスを使用することを特
徴とするプラズマエツチング方法を発明の歎旨とするも
のである。
次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、柚々の変更あるいに改良全行いうろことは
云うまでもない。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、柚々の変更あるいに改良全行いうろことは
云うまでもない。
@1図は本発明に使用するプラズマエツチング装置の断
面図の一例である。図において1は反応室、2及び3は
反応室内に互に平行に設置された試料電極及び対同電極
、4・は試料電極2に付設され、エツチング用反応ガス
を両電極間に導入するガス導入管、5は反応室1に取付
けられ、反応室内のガス体を外部に排気するガス排気管
、6は試料電極2に載置されてエツチングされる被エツ
チング材、7は両電極に接続されエツチング用反応ガス
のプラズマを発生するための尚周波電源である。なお、
両電極の間隔は2〜103が一般的であるO このように構成されたプラズマエツチング装置を用いて
、被エツチング材6をエツチングするには反応ガスを反
応室内に導入しながら真空ポンプによりガス排気管5よ
り排気して反応室内110−3〜数Torrの真空度に
保ちつつ両vjL懐間に数100V〜数KV 、 13
.56 MHzの尚周波電圧を印加し、高周波グロー放
電による1ラズマを発生させる。このプラズマ中に存在
する活性な化学種が単結晶シリコンや多結晶シリコンの
ような被エツチング材と反応して揮発性化合物音生成し
、これが排気管5からエツチング室外へ排気除去される
ことによってエツチングが進行する。
面図の一例である。図において1は反応室、2及び3は
反応室内に互に平行に設置された試料電極及び対同電極
、4・は試料電極2に付設され、エツチング用反応ガス
を両電極間に導入するガス導入管、5は反応室1に取付
けられ、反応室内のガス体を外部に排気するガス排気管
、6は試料電極2に載置されてエツチングされる被エツ
チング材、7は両電極に接続されエツチング用反応ガス
のプラズマを発生するための尚周波電源である。なお、
両電極の間隔は2〜103が一般的であるO このように構成されたプラズマエツチング装置を用いて
、被エツチング材6をエツチングするには反応ガスを反
応室内に導入しながら真空ポンプによりガス排気管5よ
り排気して反応室内110−3〜数Torrの真空度に
保ちつつ両vjL懐間に数100V〜数KV 、 13
.56 MHzの尚周波電圧を印加し、高周波グロー放
電による1ラズマを発生させる。このプラズマ中に存在
する活性な化学種が単結晶シリコンや多結晶シリコンの
ような被エツチング材と反応して揮発性化合物音生成し
、これが排気管5からエツチング室外へ排気除去される
ことによってエツチングが進行する。
本発明のプラズマエツチング方法を以下実施例によって
詳細に説明する0 反応室内の試料電極2上に被エツチング材6を載置し、
反応室内を真空ポンプを用いて排気し、真空度が充分低
くなった後、ガス導入管4からエツチング用反応ガスと
して5例えばCC4Rk 50 SCCM 。
詳細に説明する0 反応室内の試料電極2上に被エツチング材6を載置し、
反応室内を真空ポンプを用いて排気し、真空度が充分低
くなった後、ガス導入管4からエツチング用反応ガスと
して5例えばCC4Rk 50 SCCM 。
H,t−25SCCM導入し、反応室内の真空度を0.
18Torrに保つo 400 W (13,56MH
z )のAJ+tl波電力を両電極間に印加しs CC
1JtとH3混合ガスのプラズマを生じさせ、エツチン
グ全行なう。このような条件でエツチングしたとき、被
エツチング材6としてのAaドープ多結晶シリコン膜の
エッチレートは540^/分であつ几。エツチングマス
ク材として通常使用されているホトレジストAZ −1
370(シラプレー社製商品名)に対するエツチング速
度は170^/分であった0また、エツチング後のhド
ープ多結晶シリコン膜のバタン1liI′r面を走査型
電子拳黴跳で観察したところアンダカットは0.05μ
m以下であった。
18Torrに保つo 400 W (13,56MH
z )のAJ+tl波電力を両電極間に印加しs CC
1JtとH3混合ガスのプラズマを生じさせ、エツチン
グ全行なう。このような条件でエツチングしたとき、被
エツチング材6としてのAaドープ多結晶シリコン膜の
エッチレートは540^/分であつ几。エツチングマス
ク材として通常使用されているホトレジストAZ −1
370(シラプレー社製商品名)に対するエツチング速
度は170^/分であった0また、エツチング後のhド
ープ多結晶シリコン膜のバタン1liI′r面を走査型
電子拳黴跳で観察したところアンダカットは0.05μ
m以下であった。
例えばシリコンゲート形MO8集8に回路の製造工程に
おいて、シリコン基板の上にゲートi化膜となる二酸化
シリコンを形成し、さらにゲートシリコン膜となるA8
ドープ多結晶シリコン膜を形成する。このような構造を
もったMドープ多結晶シリコン層をレジストtマスクと
して選択的にエツチングする場合には、適度なエッチレ
ートを有し。
おいて、シリコン基板の上にゲートi化膜となる二酸化
シリコンを形成し、さらにゲートシリコン膜となるA8
ドープ多結晶シリコン膜を形成する。このような構造を
もったMドープ多結晶シリコン層をレジストtマスクと
して選択的にエツチングする場合には、適度なエッチレ
ートを有し。
エツチングガス/にアンダーカットのないことが要求さ
れる。上記の実施例では、Mドープ多結晶シリコン膜の
厚さi 5000 Aとするとエツチング時間は約w分
となり、実用性ならびに制御性の観点からエッチレート
は過度な値であると言える。また、エツチングバタンの
アンダカットが0.05μm以下であるために従来と比
べ格段に高精度な微細加工が容易に実机できる。
れる。上記の実施例では、Mドープ多結晶シリコン膜の
厚さi 5000 Aとするとエツチング時間は約w分
となり、実用性ならびに制御性の観点からエッチレート
は過度な値であると言える。また、エツチングバタンの
アンダカットが0.05μm以下であるために従来と比
べ格段に高精度な微細加工が容易に実机できる。
エツチング用反応ガスにCC4、CC41F * CC
4F* eCctFsあるいにCF4と几の混合ガスを
使用すると被エツチング材6にアンダーカットが生じな
いのは何に起因するかについての詳細は不明そめるが、
次のようなコトカ推測されるo CC1*、 cczl
F、 CC14Ft 。
4F* eCctFsあるいにCF4と几の混合ガスを
使用すると被エツチング材6にアンダーカットが生じな
いのは何に起因するかについての詳細は不明そめるが、
次のようなコトカ推測されるo CC1*、 cczl
F、 CC14Ft 。
CCLF、あるいはCF、とHaの混合ガスのグロー放
電プラズマでは塩素イオンあるいはラジカルや弗素ラジ
カルなどが主要因となるエツチング反応ト、コレト並行
L テccz、、 CCIBF 、 CC4R、CCI
F、6 ルいはOF、や迅等から解離する炭素原子や水
3に原子などが主要因となるプラズマ重合反応が起る。
電プラズマでは塩素イオンあるいはラジカルや弗素ラジ
カルなどが主要因となるエツチング反応ト、コレト並行
L テccz、、 CCIBF 、 CC4R、CCI
F、6 ルいはOF、や迅等から解離する炭素原子や水
3に原子などが主要因となるプラズマ重合反応が起る。
被エツチング材60表面で社、エツチング反応とプラズ
マ重合反応が並列的に行なわれているためにエツチング
の進行とともにレジス)1におよびんドープ多結晶シリ
コン膜の側壁にプラズマ重合物が付着する。エツチング
バタン側壁でに、そこに付着した重合物の友めに横方向
へのエツチングが阻止されるが、基板面と平行な面では
基板面に垂直に入射するイオンのために重合物の成長が
阻止され、エツチングが進行するものと推測される0本
実施例により、プラズマエツチングした後の被エツチン
グ材を走査型電子順徴鏡で観察し、Asドープ多結晶シ
リコン膜のamに重合物の薄膜が付着していることを確
認した。
マ重合反応が並列的に行なわれているためにエツチング
の進行とともにレジス)1におよびんドープ多結晶シリ
コン膜の側壁にプラズマ重合物が付着する。エツチング
バタン側壁でに、そこに付着した重合物の友めに横方向
へのエツチングが阻止されるが、基板面と平行な面では
基板面に垂直に入射するイオンのために重合物の成長が
阻止され、エツチングが進行するものと推測される0本
実施例により、プラズマエツチングした後の被エツチン
グ材を走査型電子順徴鏡で観察し、Asドープ多結晶シ
リコン膜のamに重合物の薄膜が付着していることを確
認した。
第2図は、−例としてCCaFt恥SCCMに対する出
の混入量を変えた場合めMドープ多結晶シリコンのエッ
チレート(折線Aで示す)とアンダーカット量(折lI
MBで示す)の関係を示したものである。このときのエ
ツチング条件は、RF亀方力400W圧力0.18 T
orr−足とした。CCZ鵞F鵞単独の場合VCはエッ
チレートは770A/分と比較的大きな値を示し、アン
ダーカット量も膜厚0.5μmに対し0.16Pmと約
31i111強の値を示している。一方C賄F。
の混入量を変えた場合めMドープ多結晶シリコンのエッ
チレート(折線Aで示す)とアンダーカット量(折lI
MBで示す)の関係を示したものである。このときのエ
ツチング条件は、RF亀方力400W圧力0.18 T
orr−足とした。CCZ鵞F鵞単独の場合VCはエッ
チレートは770A/分と比較的大きな値を示し、アン
ダーカット量も膜厚0.5μmに対し0.16Pmと約
31i111強の値を示している。一方C賄F。
にH雪を混入した場合には混入量を15〜50Xにする
とエッチレートは520〜500A/分となり、アンダ
ーカット量に0.06〜0.02pmに減少している。
とエッチレートは520〜500A/分となり、アンダ
ーカット量に0.06〜0.02pmに減少している。
このようにHtt混入しても、適度のエッチレートを有
している友めに実用性があり、かつ制御性の良いエツチ
ングがb】能であり、アンダーカットのはとんと無いエ
ツチングバタンか形成できる。なお。
している友めに実用性があり、かつ制御性の良いエツチ
ングがb】能であり、アンダーカットのはとんと無いエ
ツチングバタンか形成できる。なお。
H微温大量が5ONを越えると図には示してないが、エ
ッチレートが急激に減少するために実用的でない。又迅
の混入量が15X未満の場合は、アンダヵットを抑制す
る効果が減少する。
ッチレートが急激に減少するために実用的でない。又迅
の混入量が15X未満の場合は、アンダヵットを抑制す
る効果が減少する。
第1図および第2図にはAsドープ多結晶シリコン膜の
実施例について示し友が、Pドープ多結晶シリコンなど
他の不純物をドープし几多結晶シリコン膜および不純物
を含まない多結晶シリコン躾の如き被エツチング材に関
しても同様な傾向を示す0 なお本実施例ではエツチングガスとしてCC4Fmのみ
について示したが、本発明は上述したようにプラズマ重
合を積極的に利用するためKHzを混入せしめる奄ので
ある。そのためH鵞ヲ混入せしめるlj スカCC1+
+ CC14Ft乱 CC14Ft v CCtFl
、 CF4 ノイずれもしくはそれらの混合物、ま友
、それらと他のN。
実施例について示し友が、Pドープ多結晶シリコンなど
他の不純物をドープし几多結晶シリコン膜および不純物
を含まない多結晶シリコン躾の如き被エツチング材に関
しても同様な傾向を示す0 なお本実施例ではエツチングガスとしてCC4Fmのみ
について示したが、本発明は上述したようにプラズマ重
合を積極的に利用するためKHzを混入せしめる奄ので
ある。そのためH鵞ヲ混入せしめるlj スカCC1+
+ CC14Ft乱 CC14Ft v CCtFl
、 CF4 ノイずれもしくはそれらの混合物、ま友
、それらと他のN。
十Mとの混合ガスであってもH8の混入量tm節するこ
とによりプラズマ重合を生じさせそアンダカットを防止
することができる。しかして、本発明はCC4F、に限
定されるものではない。
とによりプラズマ重合を生じさせそアンダカットを防止
することができる。しかして、本発明はCC4F、に限
定されるものではない。
本発明は以上説明したようにエツチング反応ガスにCC
t4. CCtaF 、 C偽F、 、 CC/、Fl
およびCk−のうち少なくとも1種を含み、かつH!を
含む混合ガスを使用することにより、多結晶シリコンの
エツチングパタンにアンダーカットがなく、かつ実用性
。
t4. CCtaF 、 C偽F、 、 CC/、Fl
およびCk−のうち少なくとも1種を含み、かつH!を
含む混合ガスを使用することにより、多結晶シリコンの
エツチングパタンにアンダーカットがなく、かつ実用性
。
制御性のよいエッチレートを保持することができるので
、半導体素子製造におけるエツチング工程での歩1Il
v向上に寄与するものである。
、半導体素子製造におけるエツチング工程での歩1Il
v向上に寄与するものである。
第1図は本発明に使用するプラズマエツチング装置の断
向幽、第2図は本発明によるCC4FtとH宜の混合ガ
スのプラズマ放電によ、9.Asドープ多結晶シリコン
11をエツチングした場合のHt混入量に対するエッチ
レートとアンダカット量の関係を示す図でめり、図中人
にエッチレート%Bはアンダカット量を示す。 1・・・・・・反応室、2・・」・・・試料電極、3・
・・・・・対向電極、4・・・・・・ガス導入管、5・
・・・・・ガス排出管、6・・・・・・被エツチング材
、7・・・・・・高縄波電源特許出願人 日本篭信電話
公社
向幽、第2図は本発明によるCC4FtとH宜の混合ガ
スのプラズマ放電によ、9.Asドープ多結晶シリコン
11をエツチングした場合のHt混入量に対するエッチ
レートとアンダカット量の関係を示す図でめり、図中人
にエッチレート%Bはアンダカット量を示す。 1・・・・・・反応室、2・・」・・・試料電極、3・
・・・・・対向電極、4・・・・・・ガス導入管、5・
・・・・・ガス排出管、6・・・・・・被エツチング材
、7・・・・・・高縄波電源特許出願人 日本篭信電話
公社
Claims (1)
- 【特許請求の範囲】 被エツチング試料を載置する試料電極と該試料電極に対
向する対向電極とを備えたエツチング室内に反応ガス會
流入させつつ排気し%該エツチング室内を一定範囲内の
真空度に保って前記両を極に高周波電圧全印加して発生
させたガスプラズマを利用して前記被エツチング試料を
エツチングする方法において、前記反応ガスに少なくと
もCC1,。 CC1aF 、 Cc74F* −CC1FshよびC
F4のうちの少なくとも1棟を含み、かつHat’含む
混合ガスを用い、・該混合ガス中のH8の混入量が15
〜50%であるガスを使用することを特徴とするプラズ
マエツチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19949281A JPS58100683A (ja) | 1981-12-12 | 1981-12-12 | プラズマエツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19949281A JPS58100683A (ja) | 1981-12-12 | 1981-12-12 | プラズマエツチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58100683A true JPS58100683A (ja) | 1983-06-15 |
JPH0121230B2 JPH0121230B2 (ja) | 1989-04-20 |
Family
ID=16408708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19949281A Granted JPS58100683A (ja) | 1981-12-12 | 1981-12-12 | プラズマエツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58100683A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043829A (ja) * | 1983-08-19 | 1985-03-08 | Anelva Corp | ドライエッチング方法 |
JPS60165725A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | ドライエツチング方法 |
JPS6126225A (ja) * | 1984-07-06 | 1986-02-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 反応性イオン・エツチング方法 |
JPS6191928A (ja) * | 1984-10-11 | 1986-05-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS6252932A (ja) * | 1985-08-27 | 1987-03-07 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | プラズマ・エツチング方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55154582A (en) * | 1979-05-21 | 1980-12-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Gas plasma etching method |
JPS5658972A (en) * | 1979-10-16 | 1981-05-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching method |
JPS5681678A (en) * | 1979-12-05 | 1981-07-03 | Toshiba Corp | Method and apparatus for plasma etching |
-
1981
- 1981-12-12 JP JP19949281A patent/JPS58100683A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55154582A (en) * | 1979-05-21 | 1980-12-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Gas plasma etching method |
JPS5658972A (en) * | 1979-10-16 | 1981-05-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching method |
JPS5681678A (en) * | 1979-12-05 | 1981-07-03 | Toshiba Corp | Method and apparatus for plasma etching |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043829A (ja) * | 1983-08-19 | 1985-03-08 | Anelva Corp | ドライエッチング方法 |
JPH0426209B2 (ja) * | 1983-08-19 | 1992-05-06 | Anelva Corp | |
JPS60165725A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | ドライエツチング方法 |
JPH0363808B2 (ja) * | 1984-02-08 | 1991-10-02 | Tokyo Shibaura Electric Co | |
JPS6126225A (ja) * | 1984-07-06 | 1986-02-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 反応性イオン・エツチング方法 |
JPH0533530B2 (ja) * | 1984-07-06 | 1993-05-19 | Intaanashonaru Bijinesu Mashiinzu Corp | |
JPS6191928A (ja) * | 1984-10-11 | 1986-05-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS6252932A (ja) * | 1985-08-27 | 1987-03-07 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | プラズマ・エツチング方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0121230B2 (ja) | 1989-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1172993A (en) | Microwave plasma etching | |
KR970000417B1 (ko) | 드라이 에칭방법 및 드라이 에칭장치 | |
US5310454A (en) | Dry etching method | |
US6287978B1 (en) | Method of etching a substrate | |
US5157000A (en) | Method for dry etching openings in integrated circuit layers | |
KR100574141B1 (ko) | 단결정 실리콘층의 트렌치 에칭 방법 | |
US4465552A (en) | Method of selectively etching silicon dioxide with SF6 /nitriding component gas | |
US20010000104A1 (en) | Perforated plasma confinement ring in plasma reactors | |
US4615764A (en) | SF6/nitriding gas/oxidizer plasma etch system | |
US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
US4174251A (en) | Method of selective gas etching on a silicon nitride layer | |
WO1990005994A1 (en) | Dry-etching method | |
EP2159829A2 (en) | Selective etching of silicon dioxide compositions | |
US6136722A (en) | Plasma etching method for forming hole in masked silicon dioxide | |
US20070197039A1 (en) | Anisotropic etching method | |
JPH05102107A (ja) | 半導体装置の製造方法 | |
US5880037A (en) | Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography | |
KR900003804B1 (ko) | 단결정 실리콘의 디프 트렌치 에칭 | |
US5017511A (en) | Method for dry etching vias in integrated circuit layers | |
US7300881B2 (en) | Plasma etching method | |
JPH04233731A (ja) | 集積回路用の可溶性酸化物 | |
JPS58100683A (ja) | プラズマエツチング方法 | |
US4554047A (en) | Downstream apparatus and technique | |
KR100373460B1 (ko) | 고효율 SiC 소자제작을 위한 건식식각 공정 | |
JP3363782B2 (ja) | 集積回路構造の選択性の高い酸化物エッチングプロセス |