JPS5810022B2 - 時分割多重回線割当て制御方式 - Google Patents
時分割多重回線割当て制御方式Info
- Publication number
- JPS5810022B2 JPS5810022B2 JP53062023A JP6202378A JPS5810022B2 JP S5810022 B2 JPS5810022 B2 JP S5810022B2 JP 53062023 A JP53062023 A JP 53062023A JP 6202378 A JP6202378 A JP 6202378A JP S5810022 B2 JPS5810022 B2 JP S5810022B2
- Authority
- JP
- Japan
- Prior art keywords
- time division
- transmission
- time
- information
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は、時分割多重回線割当て制御方式、特に時分割
多重マルチプレクサをもうけて時分割多重回線によって
連けいされる時分割多重ネットワーク・システムにおい
て、送信情報を上記時分割多重回線上の任意の空きタイ
ム・スロットに割当てて送信するよう構成すると共に、
例えば制御信号の如き比較的低い優先順位をもつ送信情
報の送信によって例えば回線情報の如き高い優先順位を
もつ送信情報の送信が待機状態にされることを防止する
ようにした時分割多重回線割当て制御方式に関するもの
である。
多重マルチプレクサをもうけて時分割多重回線によって
連けいされる時分割多重ネットワーク・システムにおい
て、送信情報を上記時分割多重回線上の任意の空きタイ
ム・スロットに割当てて送信するよう構成すると共に、
例えば制御信号の如き比較的低い優先順位をもつ送信情
報の送信によって例えば回線情報の如き高い優先順位を
もつ送信情報の送信が待機状態にされることを防止する
ようにした時分割多重回線割当て制御方式に関するもの
である。
従来から、時分割多重イツトワーク・システムにおいて
、時分割多重マルチプレクサをもうけ、複数の時分割多
重マルチプレクサ相互間を時分割多重回線によって連け
いすることが行なわれている。
、時分割多重マルチプレクサをもうけ、複数の時分割多
重マルチプレクサ相互間を時分割多重回線によって連け
いすることが行なわれている。
このような従来の時分割多重マルチプレクサにおいては
、当該マルチプレクサの処理能力が必らずしも十分でな
いこともあって、送信情報を時分割多重回線上に送出す
るに当って、例えば次のように処理していた。
、当該マルチプレクサの処理能力が必らずしも十分でな
いこともあって、送信情報を時分割多重回線上に送出す
るに当って、例えば次のように処理していた。
即ち、例えは端末A、B。C2・・・・・・からの送信
要求は、時分割多重回線上の予め定められたタイム・ス
ロットrA、rB、rC。
要求は、時分割多重回線上の予め定められたタイム・ス
ロットrA、rB、rC。
・・・・・・に割当てられて送信されるようにされてい
た。
た。
このため、送信要求の個数は、時分割多重回線上のタイ
ム・スロットの個数によって制限を受けることになり、
また回線断検出などの制御信号を伝送するために1つま
たは複数個のタイム・スロットを予め割当てるようにす
ると、上記制御信号の伝送頻度が小さいこともあって、
その分だけ伝送効率が低下する。
ム・スロットの個数によって制限を受けることになり、
また回線断検出などの制御信号を伝送するために1つま
たは複数個のタイム・スロットを予め割当てるようにす
ると、上記制御信号の伝送頻度が小さいこともあって、
その分だけ伝送効率が低下する。
このため、上記時分割多重マルチプレクサの処理能力を
向上せしめて、いわゆるインテリジェント時分割多重マ
ルチプレクサを用いることが考慮された。
向上せしめて、いわゆるインテリジェント時分割多重マ
ルチプレクサを用いることが考慮された。
この場合、処理能力が向上したこともあって、例えば端
末A、B、C,・・・からの送信要求を、タイム・スロ
ット中の空き状態にある任意のタイム・スロットTα、
Tβ、Tγ・・・・・・に割当てて送信するようにし、
仮に成るタイミングの下で空きタイム・スロットが存在
しない場合、空き状態が生ずるまで待機させるようにさ
せる。
末A、B、C,・・・からの送信要求を、タイム・スロ
ット中の空き状態にある任意のタイム・スロットTα、
Tβ、Tγ・・・・・・に割当てて送信するようにし、
仮に成るタイミングの下で空きタイム・スロットが存在
しない場合、空き状態が生ずるまで待機させるようにさ
せる。
該方式の場合、送信要求の個数が上記タイム・スロット
の個数に制限されることがない利点をもつ。
の個数に制限されることがない利点をもつ。
しかし、一方、比較的低い優先順位をもつ送信情報のた
めに、高い優先順位をもつ送信情報が待機されてしまう
ことが生じかねない。
めに、高い優先順位をもつ送信情報が待機されてしまう
ことが生じかねない。
本発明は上記の点を一挙に解決することを目的としてお
り、本発明の時分割多重回線割当て制御方式は時分割多
重回線に接続されるチャネルと端末に接続されるポート
・アダプタとを有する時分割多重マルチプレクサをそな
え、該時分割多重マルチプレクサが上記時分割多重回線
を介して他の時分割多重マルチプレクサと連けいされる
時分割多重ネットワーク・システムにおいて、上記時分
割多重マルチプレクサは、送信要求に対応して上記時分
割多重回線上のタイム・スロットを管理するセンド・ア
ドレス・バッファ部をそなえ、各送信要求に応じた送信
情報を上記タイム・スロット中の空き状態にあるタイム
・スロットに割当てて送信するよう構成すると共に、上
記タイム・スロットに高い優先順位をもつ送信情報を伝
送する高優先順位タイム・スロットと低い優先順位をも
つ送信情報を伝送する低優先順位タイム・スロットとを
用意し、上記低い優先順位をもつ送信情報は上記低優先
順位タイム・スロット中の空き状態にあるタイム・スロ
ットに対して割当てて送信されるようにしたことを特徴
としている。
り、本発明の時分割多重回線割当て制御方式は時分割多
重回線に接続されるチャネルと端末に接続されるポート
・アダプタとを有する時分割多重マルチプレクサをそな
え、該時分割多重マルチプレクサが上記時分割多重回線
を介して他の時分割多重マルチプレクサと連けいされる
時分割多重ネットワーク・システムにおいて、上記時分
割多重マルチプレクサは、送信要求に対応して上記時分
割多重回線上のタイム・スロットを管理するセンド・ア
ドレス・バッファ部をそなえ、各送信要求に応じた送信
情報を上記タイム・スロット中の空き状態にあるタイム
・スロットに割当てて送信するよう構成すると共に、上
記タイム・スロットに高い優先順位をもつ送信情報を伝
送する高優先順位タイム・スロットと低い優先順位をも
つ送信情報を伝送する低優先順位タイム・スロットとを
用意し、上記低い優先順位をもつ送信情報は上記低優先
順位タイム・スロット中の空き状態にあるタイム・スロ
ットに対して割当てて送信されるようにしたことを特徴
としている。
以下図面を参照しつつ説明する。
第1図は本発明が適用される時分割多重ネットワーク・
システムの一実施例構成、第2図A、Bは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第3図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第4図は第3図に示すチャネル
における送信処理部の一実施例構成、第5図は同じくチ
ャネルにおける受信処理部の一実施例構成、第6図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。
システムの一実施例構成、第2図A、Bは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第3図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第4図は第3図に示すチャネル
における送信処理部の一実施例構成、第5図は同じくチ
ャネルにおける受信処理部の一実施例構成、第6図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。
第1図において、1は時分割多重ネットワーク・システ
ム、2−0.2−1.2−2.・・・・・・は夫々時分
割多重マルチプレクサ(i−TDM)、3−0.3−1
.3−2.・・・・・・は夫々ノード制御部、4ないし
12は夫々チャネル、13ないし16は夫々ポート・ア
ダプタ、17ないし19は夫々装置、20はネットワー
ク・コントローレ・センタであってネットワークの状態
を監視する装置、21ないし26は夫々時分割多重回線
、27ないし30は夫々単一回線を表わしている。
ム、2−0.2−1.2−2.・・・・・・は夫々時分
割多重マルチプレクサ(i−TDM)、3−0.3−1
.3−2.・・・・・・は夫々ノード制御部、4ないし
12は夫々チャネル、13ないし16は夫々ポート・ア
ダプタ、17ないし19は夫々装置、20はネットワー
ク・コントローレ・センタであってネットワークの状態
を監視する装置、21ないし26は夫々時分割多重回線
、27ないし30は夫々単一回線を表わしている。
各時分割多重マルチプレクサ(i−TDM)2は夫々ノ
ード制御部(NC)3、チャネル(CH)、およびポー
ト・アダプタ(PA)をもっている。
ード制御部(NC)3、チャネル(CH)、およびポー
ト・アダプタ(PA)をもっている。
そして、チャネル(CH)は時分割多重回線と接続され
、これによって各時分割多重マルチプレクサ(i/TD
M)2は互に連けいされる。
、これによって各時分割多重マルチプレクサ(i/TD
M)2は互に連けいされる。
またポート・アダプタ(PA)は単一回線を介して装置
(NCC,端末)と接続される。
(NCC,端末)と接続される。
各ノード制御部(NC)には、第3図を参照して説明す
る如く、ノード・チャネル・テーブルが用意され、時分
割多重ネットワーク・スステム1の構成に関する情報が
格納されている。
る如く、ノード・チャネル・テーブルが用意され、時分
割多重ネットワーク・スステム1の構成に関する情報が
格納されている。
このため、例えば時分割多重マルチプレクサ(・TDM
)2−1において、装置18から送信要求が発生した場
合、ノード制御装置3−1は、該送信の送り先が自己マ
ルチプレクサ2−1内に属する装置に対するものか、成
るいは他のマルチプレクサ例えば2−0内に属する装置
に対するものかなどを、上記ノード・チャネル・テーブ
ルの内容によって判定する。
)2−1において、装置18から送信要求が発生した場
合、ノード制御装置3−1は、該送信の送り先が自己マ
ルチプレクサ2−1内に属する装置に対するものか、成
るいは他のマルチプレクサ例えば2−0内に属する装置
に対するものかなどを、上記ノード・チャネル・テーブ
ルの内容によって判定する。
そして例えばマルチプレクサ2−0に属する装置17に
対するものである場合、チャネル7および時分割多重回
線21を介してマルチプレクサ2−0に送信する。
対するものである場合、チャネル7および時分割多重回
線21を介してマルチプレクサ2−0に送信する。
マルチプレクサ2−0においては、上記送信をチャネル
6において受信する。
6において受信する。
そしてノード制御部3−0の制御のもとてポート・アダ
プタ13および回線27を介して装置17に伝送する。
プタ13および回線27を介して装置17に伝送する。
装置17から装置18に送信する場合、上記の逆のルー
トを通ることは言うまでもない。
トを通ることは言うまでもない。
また、例えば回線21において図示X印の如く回線障害
が発生した場合、該障害状況は、各マルチプレクサにお
けるノード制御部3内の上記ノード・チャネル・テーブ
ル内に記録され、装置18から装置17へ送信するに当
って、マルチプレクサ2−1は、チャネル8および回線
23を介してマルチプレクサ2−2に送信する。
が発生した場合、該障害状況は、各マルチプレクサにお
けるノード制御部3内の上記ノード・チャネル・テーブ
ル内に記録され、装置18から装置17へ送信するに当
って、マルチプレクサ2−1は、チャネル8および回線
23を介してマルチプレクサ2−2に送信する。
そしてマルチプレクサ2−2は、チャネル10および回
線22を介してマルチプレクサ2−3に送信し、マルチ
プレクサ2−0はポート・アダプタ13を介して装置1
7に伝送するようにされる。
線22を介してマルチプレクサ2−3に送信し、マルチ
プレクサ2−0はポート・アダプタ13を介して装置1
7に伝送するようにされる。
第2図Aは従来の時分割多重マルチプレクサ(TDM)
による回線割当てを説明し、第2図Bは本発明によるイ
ンテリジェント時分割多重マルチプレクサ(i/TDM
)による回線割当てを説明している。
による回線割当てを説明し、第2図Bは本発明によるイ
ンテリジェント時分割多重マルチプレクサ(i/TDM
)による回線割当てを説明している。
なお図中の符号2−0.2−1.21は第1図に対応し
、2−1′や2−07は夫々本発明のインテリジェント
時分割多重マルチプレクサ(i−TDM)2−1や2−
0に対応する従来の時分割多重マルチプレクサ、ajb
+c+・・・やa′。
、2−1′や2−07は夫々本発明のインテリジェント
時分割多重マルチプレクサ(i−TDM)2−1や2−
0に対応する従来の時分割多重マルチプレクサ、ajb
+c+・・・やa′。
b/、c/、・・・・・・は夫々送信情報を表わしてい
る。
る。
また説明を簡単にするため、時分割多重回線21は4個
のチャネルCHOないしCH3をもつものとして表わさ
れている。
のチャネルCHOないしCH3をもつものとして表わさ
れている。
従来の時分割マルチプレクサ(TDM)による回線割当
ての場合、第2図A図示の如く、装置Aが装置Zに対し
て送信情報aを、装置Bが装置Yに対して送信情報すを
、装置Cが装置Xに対して送信情報Cを、装置りが装置
Wに対して送信情報dを夫々送信するものとするとき次
のように行なわれる。
ての場合、第2図A図示の如く、装置Aが装置Zに対し
て送信情報aを、装置Bが装置Yに対して送信情報すを
、装置Cが装置Xに対して送信情報Cを、装置りが装置
Wに対して送信情報dを夫々送信するものとするとき次
のように行なわれる。
即ち装置Aに対応して回線21上の例えば1つのタイム
・スロットを利用したチャネルCHOが予め割当てられ
、装置Bに対応して同じくチャネルCH1が予め割当て
られ、・・・・・・・・・、装置りに対応してチャネル
CH3が予め割当てられている。
・スロットを利用したチャネルCHOが予め割当てられ
、装置Bに対応して同じくチャネルCH1が予め割当て
られ、・・・・・・・・・、装置りに対応してチャネル
CH3が予め割当てられている。
そして、マルチプレクサ2−1′は装置Aからの情報a
をチャネルCHOに乗せるようにして回線21を介して
マルチプレクサ2−0′に送信する。
をチャネルCHOに乗せるようにして回線21を介して
マルチプレクサ2−0′に送信する。
マルチプレクサ2−0′は、チャネルCHOによって伝
送されてきた情報aを装置Aからの情報として装置Zに
伝送するようにする。
送されてきた情報aを装置Aからの情報として装置Zに
伝送するようにする。
このため、図示の例で言えば装置A、B、C。
Dの個数は、回線21上のチャネルの個数によって制限
を受けることになる。
を受けることになる。
そして更に比較的発生頻度の少ない制御信号のために、
1つのチャネルを固定的に割当てた場合、発生頻度の少
ない制御信号のために1つのチャネルが占有され、伝送
効率が更に低下する。
1つのチャネルを固定的に割当てた場合、発生頻度の少
ない制御信号のために1つのチャネルが占有され、伝送
効率が更に低下する。
インテリジェント時分割マルチプレクサ(i・TDM)
を用いる場合、第2図B図示の如く、回線21上の空き
チャネル(タイム・スロット)全順次見出しては送信情
報を割当ててゆく。
を用いる場合、第2図B図示の如く、回線21上の空き
チャネル(タイム・スロット)全順次見出しては送信情
報を割当ててゆく。
即ち、装置Cから情報d′とe′とを順に装置Xに送信
するに当って、回線21−のそのときの空きチャネルC
H3を用いて情報e′を伝送し、空きチャネルCH2を
用いて情報d′を伝送するようにされる。
するに当って、回線21−のそのときの空きチャネルC
H3を用いて情報e′を伝送し、空きチャネルCH2を
用いて情報d′を伝送するようにされる。
第3図は本発明に用いる時分割多重マルチプレクサの一
実施例構成を示している。
実施例構成を示している。
図中の符号2−1.3−1,7,8,14,15,21
,23゜28.29は夫々第1図に対応し、31は内部
データ・バス、32はマイクロ・プロセッサ、33は制
御メモリ、34はRAMによって構成される主記憶装置
、35はデータ・バス・インタフェース制御部、36は
ノード・チャネル・テーブルであって第1図図示の時分
割多重ネットワーク・システムの構成に関する情報が格
納されるものを表わしている。
,23゜28.29は夫々第1図に対応し、31は内部
データ・バス、32はマイクロ・プロセッサ、33は制
御メモリ、34はRAMによって構成される主記憶装置
、35はデータ・バス・インタフェース制御部、36は
ノード・チャネル・テーブルであって第1図図示の時分
割多重ネットワーク・システムの構成に関する情報が格
納されるものを表わしている。
例えばポート・アダプタ15を介して送られてくる送信
要求にもとづいて、ノード制御部3−1は、制御メモリ
33からのプログラムにしたがって、マイクロ・プロセ
ッサ32によって送信処理を行なう。
要求にもとづいて、ノード制御部3−1は、制御メモリ
33からのプログラムにしたがって、マイクロ・プロセ
ッサ32によって送信処理を行なう。
即ち、上記送信要求にしたがって、第4図を参照して詳
述する如く、送信要求を例えばチャネル7内のセンド・
アドレス・バッファ内に登録する。
述する如く、送信要求を例えばチャネル7内のセンド・
アドレス・バッファ内に登録する。
そしてチャネル7を経由してポート・アダプタ15から
送信情報を回線21上に送出する。
送信情報を回線21上に送出する。
また、例えば回線23を介してチャネル8に伝送されて
きた受信情報にもとづいて、第5図を参照して詳述する
如く、ノード制御装置3−1は割込みをかけられる。
きた受信情報にもとづいて、第5図を参照して詳述する
如く、ノード制御装置3−1は割込みをかけられる。
そしてノード制御装置3−1は上述のノード・チャネル
・テーブル34の内容を調べ、送信先が例えばポート・
アダプタ14に接続される装置であった場合にま、チャ
ネル8から上記受信情報をポート・アダプタ14側に伝
送するよう制御する。
・テーブル34の内容を調べ、送信先が例えばポート・
アダプタ14に接続される装置であった場合にま、チャ
ネル8から上記受信情報をポート・アダプタ14側に伝
送するよう制御する。
なお第3図図示のデータ・バス・インタフェース制御部
35はデータ・バス31の占有管理を行なうものと考え
てよい。
35はデータ・バス31の占有管理を行なうものと考え
てよい。
第4図は、第3図に示すチャネルにおける送信処理部の
一実施例構成を示している。
一実施例構成を示している。
図中の符号7,31は第3図に対応している。
チャネル(CH)7はセンド・アドレス・バッファ部(
SABUF)をそなえており、送信処理を次の3通りの
処理モードにしたがって実行する。
SABUF)をそなえており、送信処理を次の3通りの
処理モードにしたがって実行する。
即ち、(i)センド・アドレス・バッファ部に対して新
規送信要求を登録する登録処理モード、(11)先に登
録されて既にタイム・スロットが割当てられている送信
要求に対応して送信情報を伝送する伝送処理モード、(
iii)上記新規登録された送信要求に対応して新しく
タイム・スロットを割当ててゆくタイム・スロット割当
て処理モードとにしたがって実行する。
規送信要求を登録する登録処理モード、(11)先に登
録されて既にタイム・スロットが割当てられている送信
要求に対応して送信情報を伝送する伝送処理モード、(
iii)上記新規登録された送信要求に対応して新しく
タイム・スロットを割当ててゆくタイム・スロット割当
て処理モードとにしたがって実行する。
(A)登録処理モード。
(1)上記ノード制御部3−1は、上述の如く例えば装
置18からの送信要求を受付けると、送信先を決定し、
例えばチャネル7を介してマルチプレクサ2−0(第1
図)に伝送すべきものである場合、第4図図示データ・
バス31を介してレジスタ38に、(a)装置18が接
続されている単一回線28の伝送スピード情報、(b)
ポートアダプタ15(送信源に応じてノード制御装置N
CやチャネルCHの場合がある)のアドレス情報、(c
)送信すべき送信情報をもっている例えばポート・アダ
プタ15上のバッファのアドレス情報(バッファ・アド
レス情報)にセットする。
置18からの送信要求を受付けると、送信先を決定し、
例えばチャネル7を介してマルチプレクサ2−0(第1
図)に伝送すべきものである場合、第4図図示データ・
バス31を介してレジスタ38に、(a)装置18が接
続されている単一回線28の伝送スピード情報、(b)
ポートアダプタ15(送信源に応じてノード制御装置N
CやチャネルCHの場合がある)のアドレス情報、(c
)送信すべき送信情報をもっている例えばポート・アダ
プタ15上のバッファのアドレス情報(バッファ・アド
レス情報)にセットする。
(2)チャネル7は、これにもとづいてスタート・アド
レス・テーブル39からセンド・アドレス・バッファ(
SABUF)40のスタート・アドレス情報を読出し、
プラス1回路を通してセンド・アドレス・バッファ(S
ABUF)40にアドレス情報を与える。
レス・テーブル39からセンド・アドレス・バッファ(
SABUF)40のスタート・アドレス情報を読出し、
プラス1回路を通してセンド・アドレス・バッファ(S
ABUF)40にアドレス情報を与える。
即ちバッファ40の当該アドレス位置をアクセスする。
(3)センド・アドレス・バッファ(SABUF)40
の各アドレスの内容中にビジィ・フラグが用意されてお
り、送信要求に応じた登録がなされていると当該アドレ
スの内容中のビジィ・フラグがオン状態にされている。
の各アドレスの内容中にビジィ・フラグが用意されてお
り、送信要求に応じた登録がなされていると当該アドレ
スの内容中のビジィ・フラグがオン状態にされている。
上記バッファ40の当該アドレスの内容中の上記ビジィ
・フラグがオンとなっていれば、アンド回路42を介し
てプラス1回路41を歩進せしめて、センド・アドレス
・バッファ(SABUF)40上の次のアドレス位置を
アクセスする。
・フラグがオンとなっていれば、アンド回路42を介し
てプラス1回路41を歩進せしめて、センド・アドレス
・バッファ(SABUF)40上の次のアドレス位置を
アクセスする。
(4)上記処理3によって、ビジィ・フラグがオン状態
にない即ちオフ状態にあるアドレス位置を捜してゆき、
ビジィ・フラグがオフ状態にあるアドレス位置が見出さ
れると、当該アドレス位置に上記レジスタ38の内容即
ちアドレス情報とバッファ・アドレス情報とを書込む。
にない即ちオフ状態にあるアドレス位置を捜してゆき、
ビジィ・フラグがオフ状態にあるアドレス位置が見出さ
れると、当該アドレス位置に上記レジスタ38の内容即
ちアドレス情報とバッファ・アドレス情報とを書込む。
即ち登録する。
そして当該アドレス位置の上記ビジィ・フラグをオンに
する。
する。
(5)同じように送信要求が新らたに生ずれば次々と登
録してゆく。
録してゆく。
(B)伝送処理モード。
(6)第4図図示右上方に示される分周回路44から、
フレーム・カウンタ45に対して常に回線21に同期し
たクロックが与えられている。
フレーム・カウンタ45に対して常に回線21に同期し
たクロックが与えられている。
該フレーム・カウンタ45の内容は、デコーダ46に供
給され、あわせてスロット・スピード・テーブル47を
介してスタート・アドレス・テーブル39にセットされ
る。
給され、あわせてスロット・スピード・テーブル47を
介してスタート・アドレス・テーブル39にセットされ
る。
これによってプラス1回路41を介して、センド・アド
レス・バッファ(SABUF)40に対して、フレーム
・カウンタ45の内容に対応したアドレス情報が供給さ
れる。
レス・バッファ(SABUF)40に対して、フレーム
・カウンタ45の内容に対応したアドレス情報が供給さ
れる。
(7)センド・アドレス・バッファ(SABUF)40
の各アドレスの内容中にスタート・フラグが用意されて
おり、後述するタイム・スロット割当て処理によって既
にタイム・スロットが割当てられていると当該アドレス
の内容中の上記スタート・フラグがオン状態とされてい
る。
の各アドレスの内容中にスタート・フラグが用意されて
おり、後述するタイム・スロット割当て処理によって既
にタイム・スロットが割当てられていると当該アドレス
の内容中の上記スタート・フラグがオン状態とされてい
る。
上記処理6によるアクセスにおいて、スタート・フラグ
がオン状態にあった場合、図示−数構出回路48によっ
て、当該アドレスの内容中のスロット・ナンバ情報とデ
コーダ46の内容とが比較される。
がオン状態にあった場合、図示−数構出回路48によっ
て、当該アドレスの内容中のスロット・ナンバ情報とデ
コーダ46の内容とが比較される。
そして、デコーダ46の内容がスロット・ナンバ情報と
一致したとき、一致検出回路48は一致出力を発する(
一致出力を発した場合の処理については更に後述する)
。
一致したとき、一致検出回路48は一致出力を発する(
一致出力を発した場合の処理については更に後述する)
。
(8)上記スタート・フラグがオフ状態にあるとき、一
致検出回路48は一致出力を発しない。
致検出回路48は一致出力を発しない。
これによって、ノット回路49、アンド回路50をへて
、プラス1回路41が歩進され、センド・アドレス・バ
ッファ(SABUF)40における次のアドレス位置が
アクセスされる。
、プラス1回路41が歩進され、センド・アドレス・バ
ッファ(SABUF)40における次のアドレス位置が
アクセスされる。
(9)上記処理7に述べた如く、一致検出回路48が一
致出力を発した場合には、次のことを意味している即ち
、セント・アドレス・バッファ(SABUF)40上の
当該アドレス位置に格納されている送信要求に対応した
送信情報は、上記スロット・ナンバ情報で指示される送
信スロットを用いて送信されるべきものである。
致出力を発した場合には、次のことを意味している即ち
、セント・アドレス・バッファ(SABUF)40上の
当該アドレス位置に格納されている送信要求に対応した
送信情報は、上記スロット・ナンバ情報で指示される送
信スロットを用いて送信されるべきものである。
そして、回線21上のフレーム・カウンタ45の内容に
もとづいて指示される回線上のタイム・スロットが、上
記送信スロットと一致したことを意味する。
もとづいて指示される回線上のタイム・スロットが、上
記送信スロットと一致したことを意味する。
このことから、上記−数構出回路48が一致出力を発し
たとき、これによって1第4図図示下方に表わされるダ
イレクト・メモリ・アクセス(DMA)制御部51を起
動する。
たとき、これによって1第4図図示下方に表わされるダ
イレクト・メモリ・アクセス(DMA)制御部51を起
動する。
そして、スタート・フラグがオンされている当該アドレ
スに格納されているアドレス情報とバッファ・アドレス
情報とがレジスタ52にセットされる。
スに格納されているアドレス情報とバッファ・アドレス
情報とがレジスタ52にセットされる。
(10)これによって例えばポート・アダプタ15と当
該ポート・アダプタ15上に存在しかつ送信情報が格納
されているバッファがアクセスされる。
該ポート・アダプタ15上に存在しかつ送信情報が格納
されているバッファがアクセスされる。
該バッファから送信情報が読出され、フリップ・フロッ
プ53にセットされ、アンド回路54を介して送信フリ
ップ・フロップ55がセットされて、回線21上の所定
のタイム・スロット上に乗せられて送出される。
プ53にセットされ、アンド回路54を介して送信フリ
ップ・フロップ55がセットされて、回線21上の所定
のタイム・スロット上に乗せられて送出される。
送信情報がすべて送出され終ると、当該タイム・スロッ
トに対応したスタート・フラグはオフとされる。
トに対応したスタート・フラグはオフとされる。
(11)上記処理を繰返してゆき、第4図図示中央上方
に表わされているエンド・アドレス・テーブル56の内
容で指示されるアドレス位置にまでアクセスが進んだ場
合、図示中央に表わされている一致検出回路57が一致
出力を発する。
に表わされているエンド・アドレス・テーブル56の内
容で指示されるアドレス位置にまでアクセスが進んだ場
合、図示中央に表わされている一致検出回路57が一致
出力を発する。
これによってフラグ・フリップ・フロップ58がセット
されると、プラス1回路41によって、センド・アドレ
ス・バッファ(SABUF)40に対するアクセス・ア
ドレス情報をイニシャル状態とし、次のタイム・スロッ
ト割当て処理モードに入ってゆく。
されると、プラス1回路41によって、センド・アドレ
ス・バッファ(SABUF)40に対するアクセス・ア
ドレス情報をイニシャル状態とし、次のタイム・スロッ
ト割当て処理モードに入ってゆく。
(C)タイム・スロット割当て処理モード。
(12)タイム・スロット割当て処理モード時、図示フ
リップ・フロップ59を介して、センド・アドレス・バ
ッファR/W制御部60が起動される。
リップ・フロップ59を介して、センド・アドレス・バ
ッファR/W制御部60が起動される。
そして、センド・アドレス・バッファ(SABUF)4
0の各アドレス位置を順次アクセスしてゆく。
0の各アドレス位置を順次アクセスしてゆく。
このタイム・スロット割当て処理モードは、ビジィ・フ
ラグが新らたにオンされたアドレス位置を見出し、該ア
ドレス位置にスロット・ナンバ情報を書込む即ち送信ス
ロットを割当てる処理に対応している。
ラグが新らたにオンされたアドレス位置を見出し、該ア
ドレス位置にスロット・ナンバ情報を書込む即ち送信ス
ロットを割当てる処理に対応している。
(13)このため、上記処理4によってビジィ・フラグ
がオンにされた送信要求を捜してゆく。
がオンにされた送信要求を捜してゆく。
ビジィ・フラグがオフ状態にあった場合、ノット回路6
1、アンド回路62を介して、プラス1回路41が歩進
されてゆく。
1、アンド回路62を介して、プラス1回路41が歩進
されてゆく。
(14)ビジィ・フラグがオンであった場合、アンド回
路63がオンし、アンド回路64を介して尚該アドレス
位置にスロット・ナンバ情報を書込む。
路63がオンし、アンド回路64を介して尚該アドレス
位置にスロット・ナンバ情報を書込む。
即ち、デコーダ46の内容をスロット・ナンバ情報とし
て書込み、当該送信要求に対して送信タイム・スロット
を割当て、スタート・フラグをオン状態にする。
て書込み、当該送信要求に対して送信タイム・スロット
を割当て、スタート・フラグをオン状態にする。
(15)一方、アンド回路63の出力によって、ノット
回路65、アンド回路54、フリップ・フロップ55を
介して、回線21上の当該タイム・スロットに論理「0
」を乗せ、当該タイム・スロットを用いた送信情報の開
始を通知する。
回路65、アンド回路54、フリップ・フロップ55を
介して、回線21上の当該タイム・スロットに論理「0
」を乗せ、当該タイム・スロットを用いた送信情報の開
始を通知する。
第5図は、第3図に示すチャネルにおける受信処理部の
一実施例構成を示している。
一実施例構成を示している。
図中の符号7,21.31は第3図に対応している。
チャネル7は、受信データ・バツファ66およびRAM
で構成された受信データ・バッファ制御部67をそなえ
ている。
で構成された受信データ・バッファ制御部67をそなえ
ている。
受信処理は次のように実行される。
即ち(16)多重回線21から情報が受信されると、フ
レーム・カウンタ68とデコーダ69とによって、当該
情報のスロット・ナンバが判別される。
レーム・カウンタ68とデコーダ69とによって、当該
情報のスロット・ナンバが判別される。
(17)該デコーダ69のデコード出力によって、受信
データ・バッファ制御部67の所定アドレス位置がアク
セスされる。
データ・バッファ制御部67の所定アドレス位置がアク
セスされる。
当該アドレスの内容中にDビットがもうけられており、
該Dビットの内容と上記受信された情報とによってアン
ド回路70がオンまたはオフされ、当該タイム・スロッ
トに乗ってきた受信情報にビット反転が生じたか否かを
チェックする。
該Dビットの内容と上記受信された情報とによってアン
ド回路70がオンまたはオフされ、当該タイム・スロッ
トに乗ってきた受信情報にビット反転が生じたか否かを
チェックする。
ビット反転が生じた場合には以後当該タイム・スロット
を用いて情報が伝送されてくることを意味し、アンド回
路70は当該アドレスの内容中のBビット(ビギン・フ
ラグ)をオンにすると共に、当該受信情報を受信データ
・バッファ66上に書込む。
を用いて情報が伝送されてくることを意味し、アンド回
路70は当該アドレスの内容中のBビット(ビギン・フ
ラグ)をオンにすると共に、当該受信情報を受信データ
・バッファ66上に書込む。
あわせてアンド回路71、プラス1回路72によって、
当該アドレスの内容中のイン・カウンタの値をプラス1
して、受信データ・バッファ制御部67に書込む。
当該アドレスの内容中のイン・カウンタの値をプラス1
して、受信データ・バッファ制御部67に書込む。
(18)情報を受信して受信データ・バッファ制御部6
7がアクセスされたとき、−記Bビットが既にオンされ
ていた場合には、単に当該受信情報を受信データ・バッ
ファ66に書込み、イン・カウンタの値をプラス1する
だけでよい。
7がアクセスされたとき、−記Bビットが既にオンされ
ていた場合には、単に当該受信情報を受信データ・バッ
ファ66に書込み、イン・カウンタの値をプラス1する
だけでよい。
(19)上述の如く、情報受信の都度上記イン・カウン
タの値をプラス1してゆくが、該値が予め定めた値に達
したとき、図示左中央に表わされる割込スタート回路7
3が起動され、割込制御回路74を介して上述のノード
制御部(NC)に割込みをかける。
タの値をプラス1してゆくが、該値が予め定めた値に達
したとき、図示左中央に表わされる割込スタート回路7
3が起動され、割込制御回路74を介して上述のノード
制御部(NC)に割込みをかける。
そしてあわせて、自己のチャネル・アドレス情報を設定
部75から送信すると共に、スロット・ナンバ情報をデ
コーダ69から送信しかつ送信スピード情報をデコーダ
76から送信する。
部75から送信すると共に、スロット・ナンバ情報をデ
コーダ69から送信しかつ送信スピード情報をデコーダ
76から送信する。
(20)受信データ・バッファ制御部67に示すエンド
・カウンタは、呼の終了を検出するためのものである。
・カウンタは、呼の終了を検出するためのものである。
そして受信データの同一極性のものが連続して現われる
ときその個数をプラス1回路77でカウントし、エンド
・カウンタ上に記憶せしめておく。
ときその個数をプラス1回路77でカウントし、エンド
・カウンタ上に記憶せしめておく。
(21)エンド・カウンタの値が予め定めた値に達した
とき、エンド検出回路78によって、エンド・フラグが
セットされる。
とき、エンド検出回路78によって、エンド・フラグが
セットされる。
そして、それ以後、ノット回路79によりアンド回路7
1をオフ状態にし、上記エンド・フラグがセットされた
以後の受信情報を無視する。
1をオフ状態にし、上記エンド・フラグがセットされた
以後の受信情報を無視する。
(22)上記処理19によって割込みがかけられるとノ
ード制御部(NC)は当該タイム・スロットの受信情報
を受信データ・バッファ66から読取るように働らく。
ード制御部(NC)は当該タイム・スロットの受信情報
を受信データ・バッファ66から読取るように働らく。
(23)そして、上記受信情報中に書込まれているノー
ド・アドレス情報をもって、自己ノード制御部内で受信
するものか他ノード制御部に更に転送するものかを判断
する。
ド・アドレス情報をもって、自己ノード制御部内で受信
するものか他ノード制御部に更に転送するものかを判断
する。
自己内で受信するものである場合には、上記受信情報中
に次に書込まれているポート・アドレス情報をもって、
対応するポート・アドレス(PA)に、上記処理19に
述べたチャネル・アドレス情報などを転送する。
に次に書込まれているポート・アドレス情報をもって、
対応するポート・アドレス(PA)に、上記処理19に
述べたチャネル・アドレス情報などを転送する。
他ノード制御部に転送するものである場合、上述のノー
ド・チャネル・テーブル36(第3図)の内容を参照し
てどのチャネルを経由して当該他ノード制御部に転送す
べきかを判断し、上記処理19に述べたチャネル・アド
レス情報などを転送する。
ド・チャネル・テーブル36(第3図)の内容を参照し
てどのチャネルを経由して当該他ノード制御部に転送す
べきかを判断し、上記処理19に述べたチャネル・アド
レス情報などを転送する。
(24)上記処理19に述べたチャネル・アドレス情報
などを受取ったチャネルやポート・アダプタはデータ・
パス31を介して受信データ・バッファ66の内容を読
取りにくる。
などを受取ったチャネルやポート・アダプタはデータ・
パス31を介して受信データ・バッファ66の内容を読
取りにくる。
このとき、図示左上方に表つされているIMA制御部8
0が処理に関与するものと考えてよい。
0が処理に関与するものと考えてよい。
(25)受信データ・バッファ66から、当該タイム・
スロットの情報を読取る毎に、受信データ・バッファ制
御部67上で、当該タイム・スロットに対応したアドレ
ス位置の内容に関して、アウト・カウンタの値をプラス
1回路81を介してプラス1してゆく。
スロットの情報を読取る毎に、受信データ・バッファ制
御部67上で、当該タイム・スロットに対応したアドレ
ス位置の内容に関して、アウト・カウンタの値をプラス
1回路81を介してプラス1してゆく。
(26)上記処理24.25によって情報を読取る毎に
、一致検出回路82は、イン・カウンタの値とアウト・
カウンタの値とを比較する。
、一致検出回路82は、イン・カウンタの値とアウト・
カウンタの値とを比較する。
両者の値が一致しかつエンド・フラグがオンされていた
場合、一致検出回路82は一致出力を発する。
場合、一致検出回路82は一致出力を発する。
この場合、受信データ・バッファ66二の当該タイム・
スロットに対応するすべての情報茶読取ったことを意味
しており、Bビットをオフにする。
スロットに対応するすべての情報茶読取ったことを意味
しており、Bビットをオフにする。
インテリジェント時分割多重マルチプレクサ(i−TD
M)を用いて、回線を割当ててゆく場合、上述の如く処
理される。
M)を用いて、回線を割当ててゆく場合、上述の如く処
理される。
これによって、伝送処理に当って、例えば成る1つの端
末に接続される単一回線からの伝送情報は、時分割多重
回線上の空きタイム・スロットによって次々と伝送され
る。
末に接続される単一回線からの伝送情報は、時分割多重
回線上の空きタイム・スロットによって次々と伝送され
る。
そして例えば当該時点で空きタイム・スロットが存在し
なくても、僅かな待ち状態を与えるだけで伝送されるこ
とになる。
なくても、僅かな待ち状態を与えるだけで伝送されるこ
とになる。
したがって、時分割多重回線上のタイム・スロットの個
数によって、接続可能な端末の個数に制限を受けること
がない。
数によって、接続可能な端末の個数に制限を受けること
がない。
しかし、上記構成を採用したことによって、1つの技術
上の問題が提起される。
上の問題が提起される。
即ち、端末などから送信される回線情報と比較的発生頻
度の低い制御信号とが同一優先順位のもとで、上記空き
タイム・スロットの占有のために競合することになる。
度の低い制御信号とが同一優先順位のもとで、上記空き
タイム・スロットの占有のために競合することになる。
このために、場合によっては、端末の処理速度よりも早
い速度で処理されるべき回線情報が、上記制御信号のた
めに待たされることが生ずる。
い速度で処理されるべき回線情報が、上記制御信号のた
めに待たされることが生ずる。
この点を解決するために、次の方策を採用するようにす
る。
る。
即ち、時分割多重回線上のタイム・スロットに、高い優
先順位をもつ送信情報のみを伝送する高優先順位タイム
・スロットと、低い優先順位をもつ送信情報が伝送され
る低優先順位タイム・スロットとを用意する。
先順位をもつ送信情報のみを伝送する高優先順位タイム
・スロットと、低い優先順位をもつ送信情報が伝送され
る低優先順位タイム・スロットとを用意する。
そして高い優先順位をもつ送信情報は、上記高優先順位
タイム・スロットと上記低優先順位タイム・スロットと
のいずれでも空き状態が生ずれば、伝送されるようにす
る。
タイム・スロットと上記低優先順位タイム・スロットと
のいずれでも空き状態が生ずれば、伝送されるようにす
る。
また低い優先順位をもつ送信情報は、上記低優先順位タ
イム・スロットに空き状態が生じたときにのみ伝送され
るようにする。
イム・スロットに空き状態が生じたときにのみ伝送され
るようにする。
このようにすることによって、高い優先順位をもつ送信
情報例えば回線情報の送信が非所望に長時間荷たされる
ことがなくなる。
情報例えば回線情報の送信が非所望に長時間荷たされる
ことがなくなる。
第6図は、上記非所望な待ち状態の発生を防止した回線
割当てを実現する一実施例構成を示す。
割当てを実現する一実施例構成を示す。
図中の符号40′は第4図に示すセンド・アドレス・バ
ッファ(SABUF)40に対応するバッファ装置であ
り、40−0.40−1.・・・・・・・・・各優先順
位に対応した送信要求が登録されるセンド・アドレス・
バッファを表わしている。
ッファ(SABUF)40に対応するバッファ装置であ
り、40−0.40−1.・・・・・・・・・各優先順
位に対応した送信要求が登録されるセンド・アドレス・
バッファを表わしている。
図は細部を省略して示しているが、送信要求のうち、例
えばノード制御装置(NC)自身が発する送信要求は一
般に制御信号であり、ポート・アダプタ(PA)やチャ
ネル(CH)が発する回線情報の送信要求にくらべて、
低い優先順位をもつ。
えばノード制御装置(NC)自身が発する送信要求は一
般に制御信号であり、ポート・アダプタ(PA)やチャ
ネル(CH)が発する回線情報の送信要求にくらべて、
低い優先順位をもつ。
このことから、第4図図示のレジスタ38(図示右上方
)にセットされた送信要求中のアドレス情報がノード制
御部(NC)のアドレス情報であった場合、上記登録処
理モード時に第6図図示のセンド・アドレス・バッファ
40−1に登録するようにする。
)にセットされた送信要求中のアドレス情報がノード制
御部(NC)のアドレス情報であった場合、上記登録処
理モード時に第6図図示のセンド・アドレス・バッファ
40−1に登録するようにする。
また第4図図示のレジスタ38にセントされたアドレス
情報が、ポー・・アダプタ(PA)やチャネル(CH)
のアドレス情報であった場合、上記登録処理モード時に
第6図図示のセンド・アドレス・バッファ40−0およ
び40−1の両者に登録するように決める。
情報が、ポー・・アダプタ(PA)やチャネル(CH)
のアドレス情報であった場合、上記登録処理モード時に
第6図図示のセンド・アドレス・バッファ40−0およ
び40−1の両者に登録するように決める。
そしてセンド・アドレス・バッファ40−0および40
−1に対する登録処理モードと伝送処理モードとは、第
4図を参照して説明したと全く同じ処理を行なう。
−1に対する登録処理モードと伝送処理モードとは、第
4図を参照して説明したと全く同じ処理を行なう。
しかし、タイム・スロット割当て処理に関して、センド
・アドレス・バッファ40−0には高優先順位タイム・
スロットのみが第4図図示のアンド回路64を介してス
ロット・ナンバ情報として書込まれ、一方センド・アド
レス・バッファ40−1には低優先順位タイム・スロッ
トのみが同様にスロット・ナンバ情報として書込まれる
。
・アドレス・バッファ40−0には高優先順位タイム・
スロットのみが第4図図示のアンド回路64を介してス
ロット・ナンバ情報として書込まれ、一方センド・アド
レス・バッファ40−1には低優先順位タイム・スロッ
トのみが同様にスロット・ナンバ情報として書込まれる
。
このため、上記伝送処理モード時に、高い優先順位にあ
る送信情報は、センド・アドレス・バッファ40−0お
よび40−1によって、高優先順位タイム・スロットお
よび低優先順位タイム・スロットを用いて送信される。
る送信情報は、センド・アドレス・バッファ40−0お
よび40−1によって、高優先順位タイム・スロットお
よび低優先順位タイム・スロットを用いて送信される。
しかし、低い優先順位にある送信情報は、センド・アド
レス・バッファ40−1によって、低優先順位タイム・
スロットを用いて送信される。
レス・バッファ40−1によって、低優先順位タイム・
スロットを用いて送信される。
以上説明した如く、本発明によれば、送信情報は、タイ
ム・スロットに空きがある限り、順次送信されるように
なる。
ム・スロットに空きがある限り、順次送信されるように
なる。
そして高優先順位タイム・スロットと低優先順位タイム
・スロットとを区別することによって、例えば回線情報
などの高い優先順位をもつ情報の送信が、制御信号など
の低い優先順位をもつ情報のために非所望に待たされる
ことがない。
・スロットとを区別することによって、例えば回線情報
などの高い優先順位をもつ情報の送信が、制御信号など
の低い優先順位をもつ情報のために非所望に待たされる
ことがない。
第1図は本発明が適用される時分割多重ネットワーク・
システムの一実施例構成、第2図A、Bは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第3図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第4図は第3図に示すチャネル
における送信処理部の一実施例構成、第5図は同じくチ
ャネルにおける受信処理部の一実施例構成、第6図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。 図中、1は時分割多重ネットワーク・システム、2−0
.2−1.2−2.・・・・・・は夫々時分割多重マル
チプレクサ、3−0.3−1.3−2.・・・・・・は
夫々ノード制御部、4ないし12は夫々チャネル、13
ないし16は夫々ポート・アダプタ、17ないし20は
夫々装置、21ないし26は夫夫時分割多重回線、2T
ないし30は夫々単一回線、40はセンド・アドレス・
バッファを表わす。
システムの一実施例構成、第2図A、Bは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第3図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第4図は第3図に示すチャネル
における送信処理部の一実施例構成、第5図は同じくチ
ャネルにおける受信処理部の一実施例構成、第6図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。 図中、1は時分割多重ネットワーク・システム、2−0
.2−1.2−2.・・・・・・は夫々時分割多重マル
チプレクサ、3−0.3−1.3−2.・・・・・・は
夫々ノード制御部、4ないし12は夫々チャネル、13
ないし16は夫々ポート・アダプタ、17ないし20は
夫々装置、21ないし26は夫夫時分割多重回線、2T
ないし30は夫々単一回線、40はセンド・アドレス・
バッファを表わす。
Claims (1)
- 【特許請求の範囲】 1 時分割多重回線に接続されるチャンネルと端末に接
続されるボート・アダプタとを有する時分割多重マルチ
プレクサをそなえ、該時分割多重マルチプレクサが上記
時分割多重回線を介して他の時分割多重マルチプレクサ
と連けいされる時分割多重ネットワーク・システムにお
いて、上記時分割多重マルチプレクサは、送信要求に対
応して上記時分割多重回線−のタイム・スロットを管理
するセンド・アドレス・バッファ部をそなえ、各送信要
求に応じた送信情報を上記タイム・スロット中の空き状
態にあるタイム・スロットに割当てて送信するよう構成
すると共に、上記タイム・スロットに高い優先順位をも
つ送信情報を伝送する高優先順位タイム・スロットと低
い優先順位をもつ送信情報を伝送する低優先順位タイム
・スロットとを用意し、上記低い優先順位をもつ送信情
報は上記低優先順位タイム・スロット中の空き状態にあ
るタイム・スロットに対して割当てて送信されるように
したことを特徴とする時分割多重回線割当て制御方式。 2 上記低い優先順位をもつ送信情報は、制御信号であ
ることを特徴とする特許請求の範囲第1項記載の時分割
多重回線割当て制御方式。 3 上記センド・アドレス・バッファ部は、上記高優先
順位タイム・スロットと上記低優先順位タイム・スロッ
トとに対応して、区分されていることを特徴とする特許
請求の範囲第1項または第2項記載の時分割多重回線割
当て制御方式。 4 上記チャネルは、上記センド・アドレス・バッファ
部に対して新規送信要求を登録する登録処理モードと、
先に登録されて既にタイム・スロットが割当てられてい
る送信要求に対応して送信情報を伝送する伝送処理モー
ドと、上記新規登録された素信要求に対応して新しくタ
イム・スロットを割当ててゆくタイム・スロット割当て
処理モードとをもつことを特徴とする特許請求の範囲第
1項ないし第3項のいずれか記載の時分割多重回線割当
て制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53062023A JPS5810022B2 (ja) | 1978-05-24 | 1978-05-24 | 時分割多重回線割当て制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53062023A JPS5810022B2 (ja) | 1978-05-24 | 1978-05-24 | 時分割多重回線割当て制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54152904A JPS54152904A (en) | 1979-12-01 |
JPS5810022B2 true JPS5810022B2 (ja) | 1983-02-23 |
Family
ID=13188151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53062023A Expired JPS5810022B2 (ja) | 1978-05-24 | 1978-05-24 | 時分割多重回線割当て制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5810022B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510596A (en) * | 1982-10-12 | 1985-04-09 | At&T Bell Labs | Time slot assignment facilities |
DE3862457D1 (de) * | 1987-11-20 | 1991-05-23 | Gen Instrument Corp | Spontane meldung von fernerzeugten daten. |
SE460749B (sv) * | 1988-03-15 | 1989-11-13 | Ericsson Telefon Ab L M | Foerfarande att oeverfoera datainformation i ett cellindelat mobilradiokommunikationssystem |
-
1978
- 1978-05-24 JP JP53062023A patent/JPS5810022B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54152904A (en) | 1979-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5029163A (en) | Synchronous protocol data formatter | |
EP0630540B1 (en) | Communications bus and controller | |
US4642630A (en) | Method and apparatus for bus contention resolution | |
JPH04230557A (ja) | 直接メモリアクセス・コントローラ | |
US4692862A (en) | Rapid message transmission system between computers and method | |
US6131114A (en) | System for interchanging data between data processor units having processors interconnected by a common bus | |
JPH0652900B2 (ja) | マルチマスター通信バス | |
JPS5810021B2 (ja) | 時分割多重ネツトワ−ク・システム | |
EP0419750B1 (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
JPS5810022B2 (ja) | 時分割多重回線割当て制御方式 | |
US4796022A (en) | Double transit bus system | |
JPS62622B2 (ja) | ||
EP0028891B1 (en) | A data processing system | |
US5023867A (en) | Protocol and apparatus for selectively scanning a plurality of lines connected to a communication device | |
US4594590A (en) | Demand driven access mechanism | |
JP2598020B2 (ja) | ループ通信システムのタイムスロット割り当て方式 | |
JPH0337339B2 (ja) | ||
JPH063916B2 (ja) | ネツトワ−クノ−ド | |
JPH07183864A (ja) | タイムスロット割当制御方法及び装置 | |
JP2535812B2 (ja) | 時分割交換機 | |
JPH02189049A (ja) | 回線制御装置 | |
JPS61152136A (ja) | 高速端末収容方法 | |
JPH0554295B2 (ja) | ||
EP0325077B1 (en) | Scanner interface for the line adapters of a communication controller | |
JPS592455A (ja) | 時分割多重伝送方式 |