JPH1197586A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH1197586A JPH1197586A JP25699197A JP25699197A JPH1197586A JP H1197586 A JPH1197586 A JP H1197586A JP 25699197 A JP25699197 A JP 25699197A JP 25699197 A JP25699197 A JP 25699197A JP H1197586 A JPH1197586 A JP H1197586A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- chip
- substrate
- void
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にＢＧＡ（Ball Array：以下、
ＢＧＡと云う）形式の樹脂封止型の半導体装置およびそ
の製造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a BGA (Ball Array: hereinafter).
And a method of manufacturing the same.
【０００２】[0002]
【従来の技術】一般に、この種のＢＧＡ形式の樹脂封止
型の半導体装置は、ポリイミド・テープ（以下、ＴＡＢ
テープと云う）またはガラス・エポキシまたはセラミッ
ク等により形成された基板上において、銅または金によ
り形成される回路配線に対し、所定のチップをバンプま
たはワイヤにより結線した後に樹脂封止を行い、外部端
子として半田ボールが取付けられた構造のＢＧＡ形式の
半導体装置として構成されている（第１の従来例）。な
お、上記のチップの発熱による温度上昇に対処して、放
熱性を高めるために放熱板が設けられている場合もある
（第２の従来例）。図４（ａ）は、上記の第１の従来例
を示す縦断面図であり、図４（ｂ）は、第２の従来例を
示す縦断面図である。図４（ａ）の第１の従来例におい
ては、ＴＡＢテープ１により形成される基板上の配線２
にチップ５がバンプ６により結線されて、樹脂封止が行
われており、ＴＡＢテープ１には、半田ボール４に対応
する複数のスルーホール３が設けられて、ＢＧＡ形式の
半導体装置として構成されている。また、図４（ｂ）の
第２の従来例においては、ＴＡＢテープ１により形成さ
れる基板上に布設される配線２に、ワイヤ１０を介して
結線されるチップ５が、放熱板９上に被着搭載されて樹
脂封止が行われており、配線２には半田ボール４が直接
接続されて、ＢＧＡ形式の半導体装置として構成されて
いる。2. Description of the Related Art Generally, this type of BGA type resin-sealed semiconductor device is a polyimide tape (hereinafter referred to as TAB).
On a substrate formed of tape, glass, epoxy, ceramic, or the like, a predetermined chip is connected to a circuit wiring formed of copper or gold by bumps or wires, and then resin sealing is performed. As a BGA type semiconductor device having a structure to which solder balls are attached (first conventional example). In some cases, a heat radiating plate is provided in order to cope with the temperature rise due to the heat generation of the chip and to improve heat radiation (second conventional example). FIG. 4A is a longitudinal sectional view showing the first conventional example, and FIG. 4B is a longitudinal sectional view showing a second conventional example. In the first conventional example shown in FIG. 4A, a wiring 2 on a substrate formed by a TAB tape 1 is used.
The chip 5 is connected by bumps 6 and is sealed with a resin, and the TAB tape 1 is provided with a plurality of through holes 3 corresponding to the solder balls 4 to constitute a BGA type semiconductor device. ing. In the second conventional example shown in FIG. 4B, a chip 5 connected via wires 10 to a wiring 2 laid on a substrate formed by a TAB tape 1 is placed on a heat sink 9. It is mounted and sealed with a resin, and a solder ball 4 is directly connected to the wiring 2 to constitute a BGA type semiconductor device.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来のＢＧＡ
形式の半導体装置およびその製造方法においては、樹脂
封止を行う際に、特にチップの周辺における樹脂の乱流
に起因して、当該樹脂中に包含されている空気（ボイ
ド）が発生し、当該空気（ボイド）に起因して、温度サ
イクルおよび耐湿度試験等において、クラックが発生す
るという欠点がある。The above-mentioned conventional BGA
In a semiconductor device of the type and a method of manufacturing the same, when performing resin sealing, air (voids) contained in the resin is generated due to the turbulent flow of the resin, particularly around the chip. There is a disadvantage that cracks occur in temperature cycles and humidity resistance tests due to air (voids).
【０００４】また、基板を形成するポリイミドまたはガ
ラス・エポキシ等は、樹脂密着性に乏しく樹脂との間に
剥離現象を生じ易いために、特にＴＡＢテープまたはガ
ラス・エポキシ等により形成される基板においては、樹
脂との境界面において剥離が生じ、また、放熱板を用い
る場合においても、当該放熱板と樹脂との境界面におい
て剥離が生じる状態となり、温度サイクルおよび耐湿性
等にかかわる信頼性が劣化するという欠点がある。[0004] Further, polyimide or glass epoxy which forms the substrate has poor adhesion to the resin and is liable to cause peeling with the resin. , Peeling occurs at the interface with the resin, and also in the case where a heat sink is used, peeling occurs at the interface between the heat sink and the resin, and the reliability related to the temperature cycle and moisture resistance deteriorates. There is a disadvantage that.
【０００５】本発明の目的は、ＢＧＡ形式の半導体装置
に適用することにより、樹脂封止内部のボイド発生を減
殺させるとともに、温度サイクルおよび耐湿度試験等に
おいて、当該ボイドに起因するクラックの発生、或はま
たＴＡＢテープまたはガラス・エポキシ等により形成さ
れる基板と樹脂との間、または放熱板と樹脂との間の界
面剥離の発生を防止することにより、信頼性ならびに生
産性を向上させることのできるＢＧＡ形式の半導体装置
およびその製造方法を実現することにある。[0005] An object of the present invention is to reduce the generation of voids in resin encapsulation by applying it to a BGA type semiconductor device, and to prevent the generation of cracks due to the voids in a temperature cycle and humidity resistance test. Alternatively, the reliability and productivity can be improved by preventing the occurrence of interface peeling between the resin and the substrate formed of TAB tape or glass epoxy or the like, or between the heat sink and the resin. An object of the present invention is to realize a BGA type semiconductor device and a manufacturing method thereof.
【０００６】[0006]
【課題を解決するための手段】第１の発明の半導体装置
は、ＢＧＡ形式の樹脂封止型の半導体装置において、前
記半導体装置の樹脂封止時に、当該半導体装置のチップ
周辺に発生する空気（ボイド）を、外部に脱気するよう
に機能するボイド除去手段を備えることを特徴としてい
る。According to a first aspect of the present invention, there is provided a semiconductor device of a BGA type resin-sealed type, wherein air generated around a chip of the semiconductor device when the semiconductor device is sealed with a resin. (Void) is provided with a void removing unit that functions to degas to the outside.
【０００７】なお、前記第１の発明において、前記半導
体装置としては、チップが基板上に布設された配線に搭
載され、所定のバンプを介して当該配線に結線されて樹
脂封止される形態の半導体装置として規定して、前記ボ
イド除去手段を、前記チップ周辺の基板に設けられる貫
通孔により形成するようにしてもよく、或はまた、前記
半導体装置としては、チップが放熱板に被着されて搭載
され、所定のワイヤを介して基板上の配線に結線されて
樹脂封止される形態の半導体装置として規定して、前記
ボイド除去手段を、前記チップ周辺の放熱板に設けられ
る貫通孔により形成するようにしてもよい。更に、前記
基板は、ＴＡＢテープにより形成するようにしてもよ
く、またはガラス・エポキシにより形成するようにして
もよい。In the first invention, the semiconductor device may be configured such that a chip is mounted on a wiring laid on a substrate, connected to the wiring via a predetermined bump, and sealed with a resin. Defined as a semiconductor device, the void removing means may be formed by a through hole provided in a substrate around the chip, or, as the semiconductor device, a chip is attached to a heat sink. Mounted as a semiconductor device connected to the wiring on the substrate via a predetermined wire and sealed with a resin, the void removing means is provided by a through hole provided in a heat sink around the chip. It may be formed. Further, the substrate may be formed of TAB tape or may be formed of glass epoxy.
【０００８】また、第２の発明の半導体装置の製造方法
は、ＢＧＡ形式の樹脂封止型の半導体装置の製造方法に
おいて、基板を形成するＴＡＢテープまたはガラス・エ
ポキシのチップ搭載部周辺に、ボイド脱気用の貫通孔を
形成するステップと、前記チップを前記基板に搭載した
後に、当該チップをバンプを介して基板上に布設されて
いる配線と結線するステップと、樹脂より発生するボイ
ドを前記貫通孔を介して外部に脱気しながら、当該貫通
孔に樹脂が充填するようにして樹脂封止を行うステップ
と、を少なくとも有することを特徴としている。The method of manufacturing a semiconductor device according to a second aspect of the present invention is the method of manufacturing a resin-sealed semiconductor device of the BGA type, wherein a void is formed around a TAB tape or glass epoxy chip mounting portion forming a substrate. Forming a through-hole for deaeration, mounting the chip on the substrate, connecting the chip to wiring laid on the substrate via bumps, and forming a void generated by resin. And performing resin sealing while filling the through-hole with a resin while degassing to the outside through the through-hole.
【０００９】さらに、第３の発明の半導体装置の製造方
法は、ＢＧＡ形式の樹脂封止型の半導体装置の製造方法
において、放熱板のチップ搭載部周辺に、ボイド脱気用
の貫通孔を形成するステップと、前記チップを前記放熱
板に被着搭載した後に、当該チップをワイヤを介して基
板上に布設されている配線と結線するステップと、樹脂
より発生するボイドを前記貫通孔を介して外部に脱気し
ながら、当該貫通孔に樹脂が充填するようにして樹脂封
止を行うステップと、を少なくとも有することを特徴と
している。Further, according to a third aspect of the present invention, in the method of manufacturing a BGA type resin-sealed semiconductor device, a through hole for void degassing is formed around a chip mounting portion of a heat sink. And attaching and mounting the chip on the heat sink, connecting the chip to the wiring laid on the substrate via a wire, and forming a void generated from resin through the through hole. And performing resin sealing while filling the through hole with resin while degassing to the outside.
【００１０】[0010]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。Next, the present invention will be described with reference to the drawings.
【００１１】図１は本発明の半導体装置の第１の実施形
態を示す縦断面図である。図１に示されるように、本実
施形態においては、ＴＡＢテープ１により形成される基
板上に布設される配線２に対して、バンプ６を介して電
気的に接続されるチップ５が搭載されており、当該チッ
プ５および配線２等を含む領域は、樹脂７により封止さ
れている。そして、基板を形成するＴＡＢテーフ１にお
いては、特に樹脂封止に際して、当該樹脂７に内包され
ている空気（ボイド）が溜まり易いチップ５の搭載エリ
ア近傍におけるＴＡＢテープ１の中央部には、当該空気
（ボイド）を外部に脱気し放散するための貫通孔８が設
けられている。更に、ＴＡＢテープ１には、外部の半田
ボール４に対応する複数のスルーホール３が設けられ
て、ＢＧＡ形式の半導体装置として構成されている。FIG. 1 is a longitudinal sectional view showing a first embodiment of the semiconductor device of the present invention. As shown in FIG. 1, in the present embodiment, a chip 5 electrically connected via a bump 6 is mounted on a wiring 2 laid on a substrate formed by a TAB tape 1. The region including the chip 5 and the wiring 2 is sealed with a resin 7. In the TAB tape 1 forming the substrate, especially at the time of resin encapsulation, the central portion of the TAB tape 1 near the mounting area of the chip 5 where air (voids) contained in the resin 7 is likely to accumulate. A through hole 8 is provided to deaerate and diffuse air (void) to the outside. Further, the TAB tape 1 is provided with a plurality of through holes 3 corresponding to the external solder balls 4, and is configured as a BGA type semiconductor device.
【００１２】なお、当該半導体装置の樹脂封止に際して
は、ＴＡＢテープ１に設けられている貫通孔８を介し
て、樹脂７に内包されている空気（ボイド）を、より効
果的に外部に脱気することができるように、陰圧にて封
止可能な封止金型が用いられる。また、本実施形態にお
ける１実施例においては、前記貫通孔８としては、直径
５ｍｍの貫通孔が設けられており、樹脂封止に際して
は、当該樹脂の一部が、この貫通孔に充填されるように
形成されている。これにより、前述のように、樹脂封止
時における空気（ボイド）が、有効に外部に脱気される
とともに、貫通孔には樹脂が充填され、この充填される
樹脂を介して、ＴＡＢテープ１により形成される基板と
樹脂との間の密着性が向上されて、界面剥離の発生を防
止することが可能となり、半導体装置の信頼性ならびに
生産性が著しく改善される。When the semiconductor device is sealed with a resin, air (voids) contained in the resin 7 is more effectively released to the outside through the through holes 8 provided in the TAB tape 1. A sealing mold that can be sealed under a negative pressure is used so that the user can notice. Further, in one example of the present embodiment, a through-hole having a diameter of 5 mm is provided as the through-hole 8, and at the time of resin sealing, a part of the resin is filled in the through-hole. It is formed as follows. Thereby, as described above, air (voids) at the time of resin sealing is effectively degassed to the outside, and the through hole is filled with the resin, and the TAB tape 1 is filled through the filled resin. The adhesiveness between the substrate formed by the method and the resin is improved, and the occurrence of interface peeling can be prevented, so that the reliability and productivity of the semiconductor device are significantly improved.
【００１３】次に、本実施形態の第２の実施形態につい
て、図２の縦断面図を参照して説明する。図２に示され
るように、本実施形態においては、ＴＡＢテープ１によ
り形成される基板上に布設される配線２に対して、ワイ
ヤ１０を介して電気的に接続されるチップ５が、放熱板
９上に被着搭載されており、当該チップ５およびワイヤ
１０等を含む領域は、樹脂７により封止されている。ま
た、この樹脂封止に際しては、当該樹脂７に内包されて
いる空気（ボイド）が溜まり易いチップ５の搭載エリア
近傍における放熱板９には、当該空気（ボイド）を放散
するための複数の貫通孔８が設けられており、配線２に
は半田ボール４が直接接続されて、ＢＧＡ形式の半導体
装置として構成される。Next, a second embodiment of the present invention will be described with reference to a longitudinal sectional view of FIG. As shown in FIG. 2, in this embodiment, a chip 5 electrically connected via wires 10 to a wiring 2 laid on a substrate formed by a TAB tape 1 is provided with a heat sink. The area including the chip 5 and the wires 10 is sealed with the resin 7. Further, at the time of this resin sealing, a plurality of through holes for dissipating the air (voids) are provided on the heat radiating plate 9 near the mounting area of the chip 5 in which the air (voids) contained in the resin 7 easily accumulates. A hole 8 is provided, and the solder ball 4 is directly connected to the wiring 2 to form a BGA type semiconductor device.
【００１４】なお、本実施形態における１実施例におい
ては、放熱板９に設けられている前記貫通孔８として
は、直径３ｍｍの貫通孔が複数個設けられており、この
第２の実施形態においても、第１の実施形態の場合と同
様に、樹脂封止時における空気（ボイド）が、貫通孔８
を介して外部に脱気されるとともに、複数の貫通孔８に
は樹脂７が充填される状態となる。この貫通孔８に充填
される樹脂７を介して、放熱板９と樹脂７との間の密着
性が向上され、界面剥離の発生を防止することが可能と
なり、半導体装置の信頼性ならびに生産性が著しく改善
される。In one embodiment of the present embodiment, a plurality of through-holes having a diameter of 3 mm are provided as the through-holes 8 provided in the heat radiating plate 9, and in the second embodiment, In the same manner as in the first embodiment, air (voids) at the time of resin sealing is removed from the through holes 8.
And the resin 7 is filled in the plurality of through holes 8. Through the resin 7 filled in the through hole 8, the adhesion between the heat radiating plate 9 and the resin 7 is improved, and it is possible to prevent the occurrence of interfacial peeling, thereby improving the reliability and productivity of the semiconductor device. Is significantly improved.
【００１５】即ち、本発明は、上記のＢＧＡ形式の半導
体装置に適用されて、基板または放熱板のチップ近傍エ
リアに空気（ボイド）抜きの貫通孔を設けることによ
り、樹脂封止時において、当該樹脂中に内包される空気
（ボイド）を、有効に外部に脱気させるという効果を実
現することができるとともに、更には、当該貫通孔に充
填される樹脂により、ＴＡＢテープまたはガラス・エポ
キシにより形成される基板と樹脂との間のアンカー効
果、或はまた放熱板と樹脂との間のアンカー効果を、そ
れぞれの場合において高めることができ、これにより、
相互間の密着性を向上させることができる。That is, the present invention is applied to the above-mentioned BGA type semiconductor device, and by providing a through hole for removing air (void) in an area near a chip of a substrate or a heat radiating plate, the present invention is applicable to resin sealing. The effect of effectively degassing the air (voids) contained in the resin to the outside can be realized, and furthermore, the resin filled in the through holes can be formed by TAB tape or glass epoxy. In each case, the anchoring effect between the substrate and the resin to be effected, or also between the heat sink and the resin, can be enhanced, whereby
Adhesion between them can be improved.
【００１６】図３は、本発明の実施例と従来例との、樹
脂封止時における、ボイド発生指数およびパッケージ・
クラック率（指数）を比較して示したグラフであり、従
来例における上記指数１０２を１０に対して、当該従来
例に対比する本発明における指数１０１の数値が示され
ている。図３に示されるように、本発明における上記指
数１０１は約０．０５であり、ボイド発生指数およびパ
ッケージ・クラック率は、従来例の５％程度に低減され
ている。FIG. 3 shows the void generation index and the package / package between the embodiment of the present invention and the conventional example at the time of resin sealing.
It is the graph which showed and compared the crack rate (index), and has shown the numerical value of the index 101 in this invention which is 10 compared with the said index 102 in a prior art example. As shown in FIG. 3, the index 101 in the present invention is about 0.05, and the void generation index and the package crack rate are reduced to about 5% of the conventional example.
【００１７】[0017]
【発明の効果】以上説明したように、本発明は、樹脂封
止の際に、特にチップの周辺における樹脂の乱流により
発生する、当該樹脂中に包含されていた空気（ボイド）
を外部に脱気する貫通孔を設けることにより、当該空気
（ボイド）に起因して、温度サイクルおよび耐湿度試験
等において生じるクラックを未然に防止することができ
るという効果がある。As described above, according to the present invention, the air (voids) contained in the resin, which is generated by the turbulent flow of the resin around the chip, particularly when the resin is sealed.
By providing a through-hole for degassing air outside, it is possible to prevent cracks caused by a temperature cycle and a humidity resistance test or the like due to the air (void).
【００１８】また、前記樹脂封止時における貫通孔のア
ンカー効果により、当該樹脂と基板を形成するＴＡＢテ
ープ／ガラス・エポキシとの間、または当該樹脂と放熱
板との間の密着性が改善され、基板または放熱板と樹脂
との間の境界面における剥離が防止されて、温度サイク
ルおよび耐湿性等にかかわる信頼性を向上することがで
きるという効果がある。Further, due to the anchor effect of the through-hole at the time of the resin sealing, the adhesion between the resin and the TAB tape / glass epoxy forming the substrate or between the resin and the heat sink is improved. In addition, peeling at the interface between the substrate or the heat radiating plate and the resin is prevented, so that the reliability relating to the temperature cycle, moisture resistance and the like can be improved.
【図１】本発明の第１の実施形態を示す縦断面図であ
る。FIG. 1 is a longitudinal sectional view showing a first embodiment of the present invention.
【図２】本発明の第２の実施形態を示す縦断面図であ
る。FIG. 2 is a longitudinal sectional view showing a second embodiment of the present invention.
【図３】本発明と従来例との、樹脂封止時におけるボイ
ド発生指数／パッケージ・クラック率の比較グラフであ
る。FIG. 3 is a comparison graph of the void generation index / package crack ratio at the time of resin sealing between the present invention and a conventional example.
【図４】第１および第２の従来例を示す縦断面図であ
る。FIG. 4 is a longitudinal sectional view showing first and second conventional examples.
１ ＴＡＢテープ ２ 配線 ３ スルーホール ４ 半田ボール ５ チップ ６ バンプ ７ 樹脂 ８ 貫通孔 ９ 放熱板 １０ ワイヤ DESCRIPTION OF SYMBOLS 1 TAB tape 2 Wiring 3 Through hole 4 Solder ball 5 Chip 6 Bump 7 Resin 8 Through hole 9 Heat sink 10 Wire
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 3/34 ５０５Ａ Ｈ０５Ｋ 3/34 ５０５ Ｈ０１Ｌ 23/12 Ｌ // Ｂ２９Ｌ 31:34 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 23/12 H05K 3/34 505A H05K 3/34 505 H01L 23/12 L // B29L 31:34
Claims (7)
封止型の半導体装置において、前記半導体装置の樹脂封
止時に、当該半導体装置のチップ周辺に発生する空気
（ボイド）を、外部に脱気するように機能するボイド除
去手段を備えることを特徴とする半導体装置。In a resin-encapsulated semiconductor device of a BGA (Ball Grid Array) type, air (voids) generated around a chip of the semiconductor device during resin encapsulation of the semiconductor device is evacuated to the outside. A semiconductor device comprising a void removing unit that functions to perform
設された配線に搭載され、所定のバンプを介して当該配
線に結線されて樹脂封止される形態の半導体装置として
規定されて、前記ボイド除去手段が、前記チップ周辺の
基板に設けられる貫通孔により形成される請求項１記載
の半導体装置。2. The semiconductor device is defined as a semiconductor device in which a chip is mounted on a wiring laid on a substrate, connected to the wiring via a predetermined bump, and sealed with a resin. 2. The semiconductor device according to claim 1, wherein said void removing means is formed by a through hole provided in a substrate around said chip.
着されて搭載され、所定のワイヤを介して基板上の配線
に結線されて樹脂封止される形態の半導体装置として規
定されて、前記ボイド除去手段が、前記チップ周辺の放
熱板に設けられる貫通孔により形成される請求項１記載
の半導体装置。3. The semiconductor device is defined as a semiconductor device in which a chip is mounted on a heatsink and mounted thereon, connected to wiring on a substrate via a predetermined wire, and sealed with a resin. 2. The semiconductor device according to claim 1, wherein said void removing means is formed by a through hole provided in a heat sink around the chip.
れる請求項２または請求項３記載の半導体装置。4. The semiconductor device according to claim 2, wherein said substrate is formed of a TAB tape.
成される請求項２または請求項３記載の半導体装置。5. The semiconductor device according to claim 2, wherein said substrate is formed of glass epoxy.
封止型の半導体装置の製造方法において、 基板を形成するＴＡＢテープまたはガラス・エポキシの
チップ搭載部周辺に、ボイド脱気用の貫通孔を形成する
ステップと、 前記チップを前記基板に搭載した後に、当該チップをバ
ンプを介して基板上に布設されている配線と結線するス
テップと、 樹脂より発生するボイドを前記貫通孔を介して外部に脱
気しながら、当該貫通孔に樹脂が充填するようにして樹
脂封止を行うステップと、 を少なくとも有することを特徴とする半導体装置の製造
方法。6. A method of manufacturing a resin-encapsulated semiconductor device of a BGA (Ball Grid Array) type, wherein a through hole for void degassing is formed around a TAB tape or glass epoxy chip mounting portion forming a substrate. Forming, mounting the chip on the substrate, connecting the chip to wiring laid on the substrate via bumps, and forming voids generated from resin to the outside via the through holes. Performing a resin encapsulation by filling the through hole with a resin while degassing the semiconductor device.
封止型の半導体装置の製造方法において、 放熱板のチップ被着搭載部周辺に、ボイド脱気用の貫通
孔を形成するステップと、 前記チップを前記放熱板に被着搭載した後に、当該チッ
プをワイヤを介して基板上に布設されている配線と結線
するステップと、 樹脂より発生するボイドを前記貫通孔を介して外部に脱
気しながら、当該貫通孔に樹脂が充填するようにして樹
脂封止を行うステップと、 を少なくとも有することを特徴とする半導体装置の製造
方法。7. A method of manufacturing a BGA (Ball Grid Array) type resin-encapsulated semiconductor device, comprising: forming a through hole for void degassing around a chip mounting portion of a radiator plate; After attaching and mounting the chip on the heat sink, connecting the chip to the wiring laid on the substrate via a wire, and degassing a void generated from the resin to the outside through the through hole. Performing a resin sealing while filling the through hole with a resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25699197A JPH1197586A (en) | 1997-09-22 | 1997-09-22 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25699197A JPH1197586A (en) | 1997-09-22 | 1997-09-22 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197586A true JPH1197586A (en) | 1999-04-09 |
Family
ID=17300211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25699197A Pending JPH1197586A (en) | 1997-09-22 | 1997-09-22 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197586A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701067B2 (en) | 2006-02-22 | 2010-04-20 | Nec Electronics Corporation | Method for manufacturing semiconductor package capable of potting thermosetting resin while being heated |
| WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
| JP2014093451A (en) * | 2012-11-05 | 2014-05-19 | Denso Corp | Manufacturing method for mold package |
-
1997
- 1997-09-22 JP JP25699197A patent/JPH1197586A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701067B2 (en) | 2006-02-22 | 2010-04-20 | Nec Electronics Corporation | Method for manufacturing semiconductor package capable of potting thermosetting resin while being heated |
| WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
| US9299652B2 (en) | 2012-08-23 | 2016-03-29 | Ps5 Luxco S.A.R.L. | Device and method of manufacturing the same |
| JP2014093451A (en) * | 2012-11-05 | 2014-05-19 | Denso Corp | Manufacturing method for mold package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599779B2 (en) | PBGA substrate for anchoring heat sink | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
| US6630371B2 (en) | Chip on board and heat sink attachment methods | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| CN100378972C (en) | Heat spreader and package structure utilizing the same | |
| US20020109219A1 (en) | Semiconductor package with heat sink having air vent | |
| JPH07254668A (en) | Semiconductor package for high heat dissipation | |
| US6544812B1 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| KR101119708B1 (en) | Land grid array packaged device and method of forming same | |
| US20070122943A1 (en) | Method of making semiconductor package having exposed heat spreader | |
| JP2001210777A (en) | Semiconductor device | |
| KR19990013363A (en) | Chip scale package and manufacturing method thereof | |
| US20090134504A1 (en) | Semiconductor package and packaging method for balancing top and bottom mold flows from window | |
| US20050077080A1 (en) | Ball grid array (BGA) package having corner or edge tab supports | |
| JP2000232186A (en) | Semiconductor device and its manufacture | |
| JPH1197586A (en) | Semiconductor device and its manufacture | |
| JP3684517B2 (en) | Semiconductor device | |
| JPH08321565A (en) | Semiconductor device | |
| JP3179845B2 (en) | Semiconductor device | |
| KR0127034B1 (en) | Semiconductor package and the manufacture method | |
| KR100640585B1 (en) | Semiconductor package improving a thermal spreading performance | |
| JP2000058699A (en) | Semiconductor device and its manufacture | |
| KR20070079654A (en) | Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same | |
| JP2002368030A (en) | Resin-sealed semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |