JPH1196012A - Distributed controller - Google Patents
Distributed controllerInfo
- Publication number
- JPH1196012A JPH1196012A JP25490497A JP25490497A JPH1196012A JP H1196012 A JPH1196012 A JP H1196012A JP 25490497 A JP25490497 A JP 25490497A JP 25490497 A JP25490497 A JP 25490497A JP H1196012 A JPH1196012 A JP H1196012A
- Authority
- JP
- Japan
- Prior art keywords
- storage circuit
- boot
- reference information
- circuit
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、分散制御装置に関
し、特にブート時の信頼性を向上させることが可能な分
散制御装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a distributed control device, and more particularly, to a distributed control device capable of improving reliability at boot time.
【0002】[0002]
【従来の技術】従来の分散制御装置ではブート時におい
てROM等の記憶回路に格納されたブートプログラムの
読み出しエラーを防止するためサムチェックやパリティ
チェックを行っていた。2. Description of the Related Art In a conventional distributed control device, a sum check and a parity check are performed at boot time to prevent a read error of a boot program stored in a storage circuit such as a ROM.
【0003】また、これらのパリティチェック機能等は
CPUカードのハードウェアにより実現されていた。Further, these parity check functions and the like have been realized by hardware of a CPU card.
【0004】この結果、ブート時のブートプログラムの
読み出しエラーによるブート処理の誤作動を防止するこ
とが可能となった。As a result, it is possible to prevent the boot process from malfunctioning due to a read error of the boot program at the time of booting.
【0005】[0005]
【発明が解決しようとする課題】しかし、ハードウェア
によるブート時のブートプログラムの読み出しエラーの
検出は確実であるものの、コスト削減の問題からハード
ウェアではなくソフトウェア処理によるエラー検出が必
要になると言った問題点があった。従って本発明が解決
しようとする課題は、ソフトウェア処理によりブート処
理の誤動作の検出が可能な分散制御装置を実現すること
にある。However, although the detection of the read error of the boot program by the hardware at the time of booting is sure, it is necessary to detect the error not by the hardware but by the software processing due to the problem of cost reduction. There was a problem. Therefore, an object of the present invention is to realize a distributed control device capable of detecting a malfunction of a boot process by software processing.
【0006】[0006]
【課題を解決するための手段】このような課題を達成す
るために、本発明の第1では、分散制御装置において、
主記憶回路と、ブートプログラム及び参照情報を格納す
る記憶回路と、前記ブートプログラムを読み出してブー
ト処理を行うと共に処理中で得られる複数のフラグ情報
を前記主記憶回路に格納し、ブート処理終了後に前記参
照情報と前記複数のフラグ情報とを比較して前記ブート
処理の誤動作の検出をする制御回路とを備えたことを特
徴とするものである。In order to achieve the above object, according to a first aspect of the present invention, in a distributed control device,
A main storage circuit, a storage circuit for storing a boot program and reference information, and a plurality of flag information obtained during the process of reading the boot program and performing a boot process and storing the boot program in the main storage circuit; A control circuit for comparing the reference information with the plurality of pieces of flag information to detect a malfunction of the boot process.
【0007】このような課題を達成するために、本発明
の第2では、本発明の第1において、前記ブート処理を
構成する複数の処理の終了時点で得られる複数のフラグ
情報を前記主記憶回路に格納することを特徴とするもの
である。In order to achieve the above object, according to a second aspect of the present invention, in the first aspect of the present invention, a plurality of pieces of flag information obtained at the end of a plurality of processes constituting the boot process are stored in the main storage. It is characterized by being stored in a circuit.
【0008】このような課題を達成するために、本発明
の第3では、本発明の第2において、前記ブート処理を
構成する前記複数の処理の一が制御回路初期化処理であ
ることを特徴とするものである。In order to achieve the above object, according to a third aspect of the present invention, in the second aspect of the present invention, one of the plurality of processes constituting the boot process is a control circuit initialization process. It is assumed that.
【0009】このような課題を達成するために、本発明
の第4では、本発明の第2において、前記ブート処理を
構成する前記複数の処理の一が主記憶回路初期化処理で
あることを特徴とするものである。In order to achieve the above object, according to a fourth aspect of the present invention, in the second aspect of the present invention, one of the plurality of processes constituting the boot process is a main memory circuit initialization process. It is a feature.
【0010】このような課題を達成するために、本発明
の第5では、本発明の第2において、前記ブート処理を
構成する前記複数の処理の一が自己診断処理であること
を特徴とするものである。In order to achieve the above object, a fifth aspect of the present invention is characterized in that in the second aspect of the present invention, one of the plurality of processes constituting the boot process is a self-diagnosis process. Things.
【0011】このような課題を達成するために、本発明
の第6では、本発明の第1において、ブートプログラム
及び参照情報を格納する前記記憶回路としてROMを用
いたことを特徴とするものである。In order to achieve the above object, a sixth aspect of the present invention is characterized in that in the first aspect of the present invention, a ROM is used as the storage circuit for storing a boot program and reference information. is there.
【0012】このような課題を達成するために、本発明
の第7では、本発明の第1において、ブートプログラム
及び参照情報を格納する前記記憶回路としてEEPRO
Mを用いたことを特徴とするものである。According to a seventh aspect of the present invention, in the first aspect of the present invention, an EEPROM is provided as the storage circuit for storing a boot program and reference information.
M is used.
【0013】このような課題を達成するために、本発明
の第8では、本発明の第1において、ブートプログラム
及び参照情報を格納する前記記憶回路としてフラッシュ
メモリを用いたことを特徴とするものである。In order to achieve the above object, an eighth aspect of the present invention is characterized in that in the first aspect of the present invention, a flash memory is used as the storage circuit for storing a boot program and reference information. It is.
【0014】このような課題を達成するために、本発明
の第9では、本発明の第1において、ブートプログラム
及び参照情報を格納する前記記憶回路として不揮発性R
AMを用いたことを特徴とするものである。According to a ninth aspect of the present invention, in the ninth aspect of the present invention, in the first aspect of the present invention, the storage circuit for storing a boot program and reference information includes a nonvolatile R
It is characterized by using AM.
【0015】このような課題を達成するために、本発明
の第10では、本発明の第2において、前記複数のフラ
グ情報と前記参照情報との相違点を抽出して前記複数の
フラグ情報の何処で異常が生じたかを解析することを特
徴とするものである。In order to achieve the above object, in a tenth aspect of the present invention, in the second aspect of the present invention, a difference between the plurality of pieces of flag information and the reference information is extracted to obtain the plurality of pieces of flag information. It is characterized by analyzing where an abnormality has occurred.
【0016】[0016]
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図1は本発明に係る分散制御装置の一部の一
実施例を示す構成ブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of a part of the distributed control device according to the present invention.
【0017】図1において1は制御回路、2はブートプ
ログラムが格納されるROM等の記憶回路、3は主記憶
回路である。また、制御回路1の入出力は記憶回路2及
び主記憶回路にそれぞれ接続される。In FIG. 1, 1 is a control circuit, 2 is a storage circuit such as a ROM for storing a boot program, and 3 is a main storage circuit. The input and output of the control circuit 1 are connected to the storage circuit 2 and the main storage circuit, respectively.
【0018】ここで、図1に示す実施例を説明する。制
御回路1は記憶回路2からブートプログラムを順次読み
出し機能単位の処理を行う。Here, the embodiment shown in FIG. 1 will be described. The control circuit 1 sequentially reads out the boot program from the storage circuit 2 and performs processing in functional units.
【0019】例えば、制御回路1は読み出したブートプ
ログラムに基づき図1中”イ”に示すように制御回路初
期化処理を、図1中”ロ”に示すように主記憶回路初期
化処理を、図1中”ハ”に示すように自己診断処理等を
順次行って行く。For example, the control circuit 1 performs a control circuit initialization process as shown by "a" in FIG. 1 and a main storage circuit initialization process as shown by "b" in FIG. 1 based on the read boot program. The self-diagnosis processing and the like are sequentially performed as shown by "C" in FIG.
【0020】制御回路1はこのような各種処理の終了時
点で得られるフラグ情報を主記憶回路3に格納して行
く。The control circuit 1 stores flag information obtained at the end of such various processes in the main storage circuit 3.
【0021】例えば、フラグ情報は具体的には1ビット
データであり、図1中”イ”,”ロ”及び”ハ”に示す
制御回路初期化処理、主記憶回路初期化処理及び自己診
断処理の処理終了時点で図1中”ニ”,”ホ”及び”
ヘ”に示す主記憶回路2のビットを順次”1”にセット
する。For example, the flag information is specifically 1-bit data, and the control circuit initialization processing, the main storage circuit initialization processing, and the self-diagnosis processing indicated by "a", "b", and "c" in FIG. At the end of the processing of "d", "e" and "e" in FIG.
The bits of the main storage circuit 2 indicated by "f" are sequentially set to "1".
【0022】一連のブート処理が終了した時点で制御回
路1は図1中”ト”に示す記憶回路2に予め格納されて
いる参照情報を読み出して主記憶回路3に格納されてい
る一連のフラグ情報との比較を行う。When a series of boot processes is completed, the control circuit 1 reads out the reference information stored in advance in the storage circuit 2 indicated by "G" in FIG. Compare with information.
【0023】参照情報は全てのブート処理が正常終了し
た時点で得られる複数のフラグ情報であり、ブートプロ
グラムに基づく制御回路1でのブート処理の内容に応じ
て予め記憶回路2に格納しておく。The reference information is a plurality of pieces of flag information obtained when all the boot processes are completed normally, and is stored in the storage circuit 2 in advance according to the contents of the boot process in the control circuit 1 based on the boot program. .
【0024】従って、主記憶回路3に格納された複数の
フラグ情報と記憶回路2内の参照情報とが一致すれば、
一連のブート処理は全て正常終了したことになるので制
御回路1は次の処理を開始する。Therefore, if the plurality of pieces of flag information stored in the main storage circuit 3 match the reference information in the storage circuit 2,
The control circuit 1 starts the next process because all of the series of boot processes have been completed normally.
【0025】一方、もし、両者が一致しなければブート
処理の誤動作が生じたことになるので制御回路1はその
旨の表示等を行い動作を停止する。On the other hand, if they do not match, a malfunction of the boot process has occurred, and the control circuit 1 displays a message to that effect and stops the operation.
【0026】この結果、ブート処理の各種処理の終了時
点で得られる複数のフラグ情報を主記憶回路3に格納
し、予め記憶回路2に格納されている参照情報と比較す
ることにより、ソフトウェア処理によりブート処理の誤
動作の検出をすることが可能になる。As a result, a plurality of pieces of flag information obtained at the end of various processes of the boot process are stored in the main storage circuit 3, and are compared with reference information stored in the storage circuit 2 in advance. It becomes possible to detect a malfunction of the boot process.
【0027】また、図1に示す実施例の動作を図2を用
いてより具体的に説明する。図2は制御回路1でのブー
ト処理を説明するフロー図である。The operation of the embodiment shown in FIG. 1 will be described more specifically with reference to FIG. FIG. 2 is a flowchart illustrating a boot process in the control circuit 1.
【0028】分散制御装置ではその立ち上がりに制御側
になるか待機側になるかがあり、ブート処理の内容も異
なってくる。In the distributed control apparatus, the control side or the standby side may be at the start of the distributed control apparatus, and the content of the boot process differs.
【0029】例えば、制御側の場合は実装されているI
/Oモジュールに対して接点の定義等の初期化が必要で
あり、一方、待機側の場合は制御側が保持しているデー
タベースやプログラム等を待機側にコピーして2重化す
るため”APC(All Program Copy)”処理を行う必要
がある。For example, in the case of the control side, the I
It is necessary to initialize the definitions of the contacts for the / O module. On the other hand, in the case of the standby side, "APC ( All Program Copy) ”processing must be performed.
【0030】このため、予め記憶回路2に格納される参
照情報も異なるブート処理の内容に応じて異なってお
り、制御側及び待機側でのブート処理に応じた異なる参
照情報が記憶回路2に格納されている。For this reason, the reference information stored in the storage circuit 2 in advance is also different depending on the contents of the different boot processes, and the different reference information corresponding to the boot processes on the control side and the standby side is stored in the storage circuit 2. Have been.
【0031】図2(a)において制御回路1は記憶回路
2からブートプログラムを読み出し、制御回路1は読み
出したブートプログラムに基づき制御回路初期化処理を
行い、処理終了時点で得られるフラグ情報を主記憶回路
3に格納する。In FIG. 2A, the control circuit 1 reads a boot program from the storage circuit 2, the control circuit 1 performs control circuit initialization processing based on the read boot program, and mainly stores flag information obtained at the end of the processing. It is stored in the storage circuit 3.
【0032】図2(b)において制御回路1は記憶回路
2からブートプログラムを読み出し、制御回路1は読み
出したブートプログラムに基づき主記憶回路初期化処理
を行い、処理終了時点で得られるフラグ情報を主記憶回
路3に格納する。In FIG. 2B, the control circuit 1 reads a boot program from the storage circuit 2, the control circuit 1 performs a main storage circuit initialization process based on the read boot program, and stores flag information obtained at the end of the process. It is stored in the main storage circuit 3.
【0033】図2(c)において制御回路1は記憶回路
2からブートプログラムを読み出し、制御回路1は読み
出したブートプログラムに基づき自己診断処理を行い、
処理終了時点で得られるフラグ情報を主記憶回路3に格
納する。In FIG. 2C, the control circuit 1 reads a boot program from the storage circuit 2, and the control circuit 1 performs a self-diagnosis process based on the read boot program.
The flag information obtained at the end of the processing is stored in the main storage circuit 3.
【0034】図2(d)において制御回路1は制御側と
して立ち上がるのか、待機側として立ち上がるのかを判
断する。In FIG. 2D, the control circuit 1 determines whether to start up as a control side or to stand up as a standby side.
【0035】もし、制御側として立ち上がる場合は図2
(e)において制御回路1は記憶回路2からブートプロ
グラムを読み出し、制御回路1は読み出したブートプロ
グラムに基づきI/Oモージュール初期化処理を行い、
処理終了時点で得られるフラグ情報を主記憶回路3に格
納する。FIG. 2 shows a case where the control side starts up.
In (e), the control circuit 1 reads a boot program from the storage circuit 2, and the control circuit 1 performs an I / O module initialization process based on the read boot program.
The flag information obtained at the end of the processing is stored in the main storage circuit 3.
【0036】そして、図2(f)において制御回路1は
主記憶回路3に格納されている複数のフラグ情報と記憶
回路2に格納されている制御側で立ち上がる場合の参照
情報を比較する。In FIG. 2F, the control circuit 1 compares a plurality of pieces of flag information stored in the main storage circuit 3 with reference information stored in the storage circuit 2 when the control starts up.
【0037】もし、両者が一致すれば図2(g)におい
て制御側としての次の処理を行い、両者が一致しなけれ
ばブート処理の誤動作が生じたと判断して図2(h)に
おいて制御回路1はその動作を停止する。If the two match, the next processing as the control side is performed in FIG. 2 (g). If the two do not match, it is determined that a malfunction of the boot processing has occurred, and the control circuit shown in FIG. 1 stops its operation.
【0038】一方、図2(d)において待機側として立
ち上がる場合は図2(i)において制御回路1は記憶回
路2からブートプログラムを読み出し、制御回路1は読
み出したブートプログラムに基づきAPC処理を行い、
処理終了時点で得られるフラグ情報を主記憶回路3に格
納する。On the other hand, in the case of starting up as a standby side in FIG. 2D, in FIG. 2I, the control circuit 1 reads a boot program from the storage circuit 2, and the control circuit 1 performs an APC process based on the read boot program. ,
The flag information obtained at the end of the processing is stored in the main storage circuit 3.
【0039】そして、図2(j)において制御回路1は
主記憶回路3に格納されている複数のフラグ情報と記憶
回路2に格納されている待機側で立ち上がる場合の参照
情報を比較する。Then, in FIG. 2 (j), the control circuit 1 compares a plurality of pieces of flag information stored in the main storage circuit 3 with reference information stored in the storage circuit 2 when starting up on the standby side.
【0040】もし、両者が一致すれば図2(k)におい
て待機側としての次の処理を行い、両者が一致しなけれ
ばブート処理の誤動作が生じたと判断して図2(h)に
おいて制御回路1はその動作を停止する。If the two match, the next processing as the standby side is performed in FIG. 2 (k). If the two do not match, it is determined that a malfunction in the boot processing has occurred, and the control circuit shown in FIG. 1 stops its operation.
【0041】この結果、ブート処理の各種処理の終了時
点で得られる複数のフラグ情報を主記憶回路3に格納
し、予め記憶回路2に格納されている参照情報と比較す
ることにより、ソフトウェア処理によりブート処理の誤
動作の検出をすることが可能になる。As a result, a plurality of pieces of flag information obtained at the end of various types of boot processing are stored in the main storage circuit 3 and compared with reference information stored in the storage circuit 2 in advance, so that software processing can be performed. It becomes possible to detect a malfunction of the boot process.
【0042】なお、ブートプログラムが格納される記憶
回路としてはROMを例示したが、EEPROM、フラ
ッシュメモリ、不揮発性RAM、磁気バブルメモリ、そ
の他、電力が供給されなくてもデータを保持できる記憶
装置や内蔵電池によりバックアップ可能な記憶装置であ
っても構わない。Although the ROM is exemplified as the storage circuit for storing the boot program, an EEPROM, a flash memory, a non-volatile RAM, a magnetic bubble memory, a storage device capable of holding data even when power is not supplied, and the like. A storage device that can be backed up by a built-in battery may be used.
【0043】また、各種処理終了時点で主記憶回路3に
格納するフラグ情報に関しては1ビットであっても複数
ビットであっても構わない。The flag information stored in the main storage circuit 3 at the end of various processes may be one bit or plural bits.
【0044】また、ブート処理の誤動作を検出した場
合、フラグ情報と参照情報との相違点を抽出すればどの
時点でのブート処理に異常が生じたのかを解析すること
も可能である。Further, when a malfunction of the boot process is detected, it is possible to analyze at which point the boot process has failed by extracting the difference between the flag information and the reference information.
【0045】例えば、図2(b)において主記憶回路3
に格納したフラグ情報が参照情報と異なっていれば、主
記憶回路初期化処理において誤動作が生じたことが特定
できる。For example, in FIG.
Is different from the reference information, it can be specified that a malfunction has occurred in the main memory circuit initialization processing.
【0046】また、解析の観点からフラグ情報の格納時
期としては各種処理の終了時点としたが、任意の時点で
もよく、また各種処理を複数に分割した時点であっても
構わない。In addition, from the viewpoint of analysis, the flag information is stored at the end of the various processes, but may be at any time or at the time of dividing the various processes into a plurality of processes.
【0047】[0047]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。ブート処理の各
種処理の終了時点で得られる複数のフラグ情報を主記憶
回路に格納し、予め記憶回路に格納されている参照情報
と比較することにより、ソフトウェア処理によりブート
処理の誤動作の検出をすることが可能な分散制御装置が
実現できる。As is apparent from the above description,
According to the present invention, the following effects can be obtained. A plurality of pieces of flag information obtained at the end of various processes of the boot process are stored in the main storage circuit and are compared with reference information stored in the storage circuit in advance, thereby detecting a malfunction of the boot process by software processing. A distributed control device capable of performing the above can be realized.
【図1】本発明に係る分散制御装置の一部の一実施例を
示す構成ブロック図である。FIG. 1 is a configuration block diagram showing one embodiment of a part of a distributed control device according to the present invention.
【図2】制御回路でのブート処理を説明するフロー図で
ある。FIG. 2 is a flowchart illustrating a boot process in a control circuit.
1 制御回路 2 記憶回路 3 主記憶回路 1 control circuit 2 storage circuit 3 main storage circuit
Claims (10)
共に処理中で得られる複数のフラグ情報を前記主記憶回
路に格納し、ブート処理終了後に前記参照情報と前記複
数のフラグ情報とを比較して前記ブート処理の誤動作の
検出をする制御回路とを備えたことを特徴とする分散制
御装置。1. A distributed control device, comprising: a main storage circuit; a storage circuit for storing a boot program and reference information; and performing a boot process by reading the boot program and storing a plurality of flag information obtained during the process. A distributed control device, comprising: a control circuit that is stored in a storage circuit and that compares the reference information and the plurality of flag information after boot processing is completed to detect a malfunction of the boot processing.
了時点で得られる複数のフラグ情報を前記主記憶回路に
格納することを特徴とする特許請求の範囲請求項1記載
の分散制御装置。2. The distributed control apparatus according to claim 1, wherein a plurality of pieces of flag information obtained at the end of the plurality of processes constituting the boot process are stored in the main storage circuit.
の一が制御回路初期化処理であることを特徴とする特許
請求の範囲請求項2記載の分散制御装置。3. The distributed control device according to claim 2, wherein one of the plurality of processes constituting the boot process is a control circuit initialization process.
の一が主記憶回路初期化処理であることを特徴とする特
許請求の範囲請求項2記載の分散制御装置。4. The distributed control device according to claim 2, wherein one of the plurality of processes constituting the boot process is a main memory circuit initialization process.
の一が自己診断処理であることを特徴とする特許請求の
範囲請求項2記載の分散制御装置。5. The distributed control device according to claim 2, wherein one of the plurality of processes constituting the boot process is a self-diagnosis process.
前記記憶回路としてROMを用いたことを特徴とする特
許請求の範囲請求項1記載の分散制御装置。6. The distributed control device according to claim 1, wherein a ROM is used as said storage circuit for storing a boot program and reference information.
前記記憶回路としてEEPROMを用いたことを特徴と
する特許請求の範囲請求項1記載の分散制御装置。7. The distributed control device according to claim 1, wherein an EEPROM is used as said storage circuit for storing a boot program and reference information.
前記記憶回路としてフラッシュメモリを用いたことを特
徴とする特許請求の範囲請求項1記載の分散制御装置。8. The distributed control device according to claim 1, wherein a flash memory is used as said storage circuit for storing a boot program and reference information.
前記記憶回路として不揮発性RAMを用いたことを特徴
とする特許請求の範囲請求項1記載の分散制御装置。9. The distributed control device according to claim 1, wherein a nonvolatile RAM is used as said storage circuit for storing a boot program and reference information.
の相違点を抽出して前記複数のフラグ情報の何処で異常
が生じたかを解析することを特徴とする特許請求の範囲
請求項2記載の分散制御装置。10. The apparatus according to claim 2, wherein a difference between said plurality of flag information and said reference information is extracted, and analysis is made as to where in said plurality of flag information an abnormality has occurred. Distributed control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25490497A JPH1196012A (en) | 1997-09-19 | 1997-09-19 | Distributed controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25490497A JPH1196012A (en) | 1997-09-19 | 1997-09-19 | Distributed controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1196012A true JPH1196012A (en) | 1999-04-09 |
Family
ID=17271471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25490497A Withdrawn JPH1196012A (en) | 1997-09-19 | 1997-09-19 | Distributed controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1196012A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005309580A (en) * | 2004-04-19 | 2005-11-04 | Hitachi Ltd | Storage control system and boot control system |
CN100461106C (en) * | 2007-02-09 | 2009-02-11 | 无敌科技(西安)有限公司 | Multiple protection method of start-up program |
US10056156B2 (en) | 2016-01-06 | 2018-08-21 | Fujitsu Limited | Information processing apparatus and method of controlling arithmetic processing apparatus |
-
1997
- 1997-09-19 JP JP25490497A patent/JPH1196012A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005309580A (en) * | 2004-04-19 | 2005-11-04 | Hitachi Ltd | Storage control system and boot control system |
CN100461106C (en) * | 2007-02-09 | 2009-02-11 | 无敌科技(西安)有限公司 | Multiple protection method of start-up program |
US10056156B2 (en) | 2016-01-06 | 2018-08-21 | Fujitsu Limited | Information processing apparatus and method of controlling arithmetic processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111124517B (en) | Embedded chip boot starting method and device, computer equipment and storage medium | |
US20050081090A1 (en) | Method for automatically and safely recovering BIOS memory circuit in memory device including double BIOS memory circuits | |
CN1971536A (en) | Correcting system and method of basic in-out system | |
US7093115B2 (en) | Method and apparatus for detecting an interruption in memory initialization | |
JP2005293659A (en) | Memory device and reference current setting method | |
CN1180346C (en) | Autoamtic safe reset method of BIOS storage in computer system | |
JPH1196012A (en) | Distributed controller | |
CN111783162A (en) | Data protection implementation method and device and computer equipment | |
CN114385379B (en) | Method, system, terminal and storage medium for detecting on-board information refreshing | |
JP2508305B2 (en) | Initial value determination device | |
JPS60108944A (en) | Storage device | |
JPS59133654A (en) | Program debugging device | |
US7363547B2 (en) | Error-detection cell for an integrated processor | |
JPS61846A (en) | Test method for normalness of memory contents | |
CN116382958A (en) | Memory error processing method and computing device | |
CN112214419A (en) | Method and device for detecting similarity of component codes | |
CN117711475A (en) | Fault detection circuit and method of storage unit and functional chip | |
CN115269446A (en) | Method and device for isolating memory | |
KR20020067144A (en) | Apparatus and method for reset confirmation of computer system | |
CN118113350A (en) | Register data writing method and device, read-write protection module and electronic equipment | |
CN118093028A (en) | Firmware loading method, system and device of basic input/output system | |
CN115686905A (en) | Method and device for recovering SPD (Surge protective device) information of internal memory and computing equipment | |
CN110618921A (en) | TPM module testing method, system, terminal and storage medium based on Linux system | |
JP2976621B2 (en) | Semiconductor integrated circuit | |
JPH02133843A (en) | Memory error detecting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040401 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040524 |