JPH1188355A - 伝送セルの通過制御方法および装置 - Google Patents
伝送セルの通過制御方法および装置Info
- Publication number
- JPH1188355A JPH1188355A JP24388097A JP24388097A JPH1188355A JP H1188355 A JPH1188355 A JP H1188355A JP 24388097 A JP24388097 A JP 24388097A JP 24388097 A JP24388097 A JP 24388097A JP H1188355 A JPH1188355 A JP H1188355A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- unit
- bit error
- ber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
- H04L43/0847—Transmission error
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/16—Threshold monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5673—Coding or scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/205—Quality of Service based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Environmental & Geological Engineering (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 伝送セルの通過制御装置であって、特定パタ
ーンの多ビットエラーを含むヘッダを有するセルが、誤
って送信されることを防止する。 【解決手段】 受信した各フレームの通信品質を監視す
るステップと、監視された１フレーム分のセルを、１フ
レーム毎に一時的にバッファするステップと、監視され
たフレームの通信品質が、所定の閾値を超えたか否かを
判定するステップと、通信品質が所定の閾値を超えて劣
化したときは、ヘッダと１ビットエラーおよび多ビット
エラーを含むセルは全てバッファされた１フレーム分の
セルから消去し、一方、その閾値を超えないときはその
バッファされたセルをそのまま通過させるステップと、
からなる。
ーンの多ビットエラーを含むヘッダを有するセルが、誤
って送信されることを防止する。 【解決手段】 受信した各フレームの通信品質を監視す
るステップと、監視された１フレーム分のセルを、１フ
レーム毎に一時的にバッファするステップと、監視され
たフレームの通信品質が、所定の閾値を超えたか否かを
判定するステップと、通信品質が所定の閾値を超えて劣
化したときは、ヘッダと１ビットエラーおよび多ビット
エラーを含むセルは全てバッファされた１フレーム分の
セルから消去し、一方、その閾値を超えないときはその
バッファされたセルをそのまま通過させるステップと、
からなる。
Description
【０００１】
【発明の属する技術分野】本発明は伝送セルの通過制御
方法および装置に関する。Ｂ−ＩＳＤＮ（Broadband In
tegrated Service Digital Network）網には、いわゆる
固定長パケットであるセルが伝送される。このＢ−ＩＳ
ＤＮ網は、例えばＡＴＭ（Asynchronous Transfer Mod
e）の交換機、伝送装置、クロスコネクト装置、ＡＴＭ
−ＬＡＮ用の機器等の各種セル処理装置によって構築さ
れており、上記のセルが伝送セルとしてこれらのセル処
理装置に入力され、所定の処理が施されて出力される。
方法および装置に関する。Ｂ−ＩＳＤＮ（Broadband In
tegrated Service Digital Network）網には、いわゆる
固定長パケットであるセルが伝送される。このＢ−ＩＳ
ＤＮ網は、例えばＡＴＭ（Asynchronous Transfer Mod
e）の交換機、伝送装置、クロスコネクト装置、ＡＴＭ
−ＬＡＮ用の機器等の各種セル処理装置によって構築さ
れており、上記のセルが伝送セルとしてこれらのセル処
理装置に入力され、所定の処理が施されて出力される。
【０００２】上記所定の処理の１つとして、本発明は伝
送セルの通過制御について述べる。この通過制御は、セ
ル処理装置において、いずれかの伝送セルにビットエラ
ーが含まれていることが検出された場合、当該セルはセ
ル処理装置を通過させず、例えば廃棄するための制御で
ある。
送セルの通過制御について述べる。この通過制御は、セ
ル処理装置において、いずれかの伝送セルにビットエラ
ーが含まれていることが検出された場合、当該セルはセ
ル処理装置を通過させず、例えば廃棄するための制御で
ある。
【０００３】
【従来の技術】図１６は本発明が適用される通信システ
ムの一例を模式的に示す図である。本図において、１は
加入者の端末であり、伝送網２を介して、端末１からセ
ルＣＬが送信され、または、端末１へセルＣＬが送信さ
れる。伝送網２を介して送信されるセルは、交換機６、
例えばＡＴＭ交換機によりスイッチングされて、相手方
加入者の端末（図示せず）に転送される。
ムの一例を模式的に示す図である。本図において、１は
加入者の端末であり、伝送網２を介して、端末１からセ
ルＣＬが送信され、または、端末１へセルＣＬが送信さ
れる。伝送網２を介して送信されるセルは、交換機６、
例えばＡＴＭ交換機によりスイッチングされて、相手方
加入者の端末（図示せず）に転送される。
【０００４】伝送網２は、例えばＳＯＮＥＴ（Synchron
ous Optical Network ）網あるいはＳＤＨ（Synchronou
s Digital Hierarcy）網である。この伝送網２内にはク
ロスコネクト３や伝送装置４が配設される。以下述べる
説明は、上記の各種セル処理装置（３，４，６）のう
ち、ＡＴＭ交換機６を例にとって行う。さらに具体的に
は、このＡＴＭ交換機６を構成する、スイッチ部、共通
部および個別部のうち、個別部を例にとって行う。周知
のとおり、個別部は、ＡＴＭ交換機６において物理層終
端機能を果し、ＳＯＮＥＴフレームあるいはＳＤＨフレ
ームを終端し、ＡＴＭセルを抽出する。
ous Optical Network ）網あるいはＳＤＨ（Synchronou
s Digital Hierarcy）網である。この伝送網２内にはク
ロスコネクト３や伝送装置４が配設される。以下述べる
説明は、上記の各種セル処理装置（３，４，６）のう
ち、ＡＴＭ交換機６を例にとって行う。さらに具体的に
は、このＡＴＭ交換機６を構成する、スイッチ部、共通
部および個別部のうち、個別部を例にとって行う。周知
のとおり、個別部は、ＡＴＭ交換機６において物理層終
端機能を果し、ＳＯＮＥＴフレームあるいはＳＤＨフレ
ームを終端し、ＡＴＭセルを抽出する。
【０００５】上記のＡＴＭセルの抽出において、セルの
ヘッダ内にマッピングされた同期フィールドによりまず
セル同期がとられる。この同期フィールドとして代表的
なものは、ＨＥＣ（Header Error Control）フィールド
である。このＨＥＣによって、所定のセル同期アルゴリ
ズムのもとで、上記のセル同期がとられる。つまり各セ
ルの先頭位置を、各フレームの中から探し出すことがで
きる。ただし、上記の事項は周知である。
ヘッダ内にマッピングされた同期フィールドによりまず
セル同期がとられる。この同期フィールドとして代表的
なものは、ＨＥＣ（Header Error Control）フィールド
である。このＨＥＣによって、所定のセル同期アルゴリ
ズムのもとで、上記のセル同期がとられる。つまり各セ
ルの先頭位置を、各フレームの中から探し出すことがで
きる。ただし、上記の事項は周知である。
【０００６】同期フィールドとして上記ＨＥＣフィール
ドを用いることによって、上記のセル同期をとることが
できるが、さらにもう１つ、このＨＥＣフィールドを用
いることによる利点がある。この利点は、各セルのヘッ
ダに誤りが生じた場合、ＣＲＣ（Cyclic Redundancy Ch
eck ）演算の機能によって、該ヘッダ内にビットエラー
があるときにこれを検出することができることである。
１ビットエラーのときも、２ビット以上のエラーすなわ
ち多ビットエラーのときも、これらビットエラーを検出
できる。さらに好ましいことは、１ビットエラーのとき
に、ヘッダ内のどのビット位置でエラーが生じているか
ということまで検出できることであり、したがって、１
ビットエラーのときはヘッダ内の当該ビットエラーを正
しいビットに訂正できる。ただし、上記の事項も周知で
ある。
ドを用いることによって、上記のセル同期をとることが
できるが、さらにもう１つ、このＨＥＣフィールドを用
いることによる利点がある。この利点は、各セルのヘッ
ダに誤りが生じた場合、ＣＲＣ（Cyclic Redundancy Ch
eck ）演算の機能によって、該ヘッダ内にビットエラー
があるときにこれを検出することができることである。
１ビットエラーのときも、２ビット以上のエラーすなわ
ち多ビットエラーのときも、これらビットエラーを検出
できる。さらに好ましいことは、１ビットエラーのとき
に、ヘッダ内のどのビット位置でエラーが生じているか
ということまで検出できることであり、したがって、１
ビットエラーのときはヘッダ内の当該ビットエラーを正
しいビットに訂正できる。ただし、上記の事項も周知で
ある。
【０００７】上記の１ビットエラーや多ビットエラー
は、例えば回線上における伝送品質の劣化が原因で生じ
ることが多い。図１６の×印５がその品質劣化箇所を例
示している。
は、例えば回線上における伝送品質の劣化が原因で生じ
ることが多い。図１６の×印５がその品質劣化箇所を例
示している。
【０００８】
【発明が解決しようとする課題】上記ＨＥＣフィールド
の値は、ヘッダをなす５バイト（５OCTET ）に関して上
記ＣＲＣ演算を行った結果であるが、このヘッダにおけ
る特定パターンの多ビットエラーが発生したときに、こ
の多ビットエラーを１ビットエラーと誤認識してしま
う。このような誤認識が生ずるのは、上記ＣＲＣ演算に
本質的なものであり、不可避である。なお、上記の誤認
識を生じさせる上記特定パターンの詳細例については、
後に図を参照して説明する。
の値は、ヘッダをなす５バイト（５OCTET ）に関して上
記ＣＲＣ演算を行った結果であるが、このヘッダにおけ
る特定パターンの多ビットエラーが発生したときに、こ
の多ビットエラーを１ビットエラーと誤認識してしま
う。このような誤認識が生ずるのは、上記ＣＲＣ演算に
本質的なものであり、不可避である。なお、上記の誤認
識を生じさせる上記特定パターンの詳細例については、
後に図を参照して説明する。
【０００９】上記特定パターンの多ビットエラーが発生
したとき、当該伝送セルは、上記セル処理装置を通過さ
せず廃棄しなければならない。ところが、上記特定パタ
ーンの多ビットエラーが、上記ＣＲＣ演算の特性上、上
述のように１ビットエラーと誤認識してしまい、当該セ
ル処理装置を通過してしまう。なぜなら、ＣＲＣ演算に
よるＨＥＣ同期アルゴリズムのもとでは、１ビットエラ
ーありと見なされたヘッダについては、これが疑似の１
ビットエラーであるにもかかわらず、当該エラービット
位置のビットを訂正したヘッダに直した上で、当該伝送
セルを再び回線に送出してしまうからである。
したとき、当該伝送セルは、上記セル処理装置を通過さ
せず廃棄しなければならない。ところが、上記特定パタ
ーンの多ビットエラーが、上記ＣＲＣ演算の特性上、上
述のように１ビットエラーと誤認識してしまい、当該セ
ル処理装置を通過してしまう。なぜなら、ＣＲＣ演算に
よるＨＥＣ同期アルゴリズムのもとでは、１ビットエラ
ーありと見なされたヘッダについては、これが疑似の１
ビットエラーであるにもかかわらず、当該エラービット
位置のビットを訂正したヘッダに直した上で、当該伝送
セルを再び回線に送出してしまうからである。
【００１０】このようなヘッダにエラーを含むセルは、
ペイロードにエラーを含むセルよりも、通信システム
（図１６）の信頼性に与える影響は大であり、問題であ
る。なぜなら、ペイロードに含まれるエラーは、当該セ
ルの受信加入者の端末による再送要求等によって簡単に
回復できるが、一方、ヘッダにエラーが含まれるとき
は、例えば当該セルが関係のない他の加入者に転送され
たり、また、優先度の高いセルが伝送途中のトラヒック
の輻輳時に真先にセル廃棄される等の事態を招いてしま
うからである。
ペイロードにエラーを含むセルよりも、通信システム
（図１６）の信頼性に与える影響は大であり、問題であ
る。なぜなら、ペイロードに含まれるエラーは、当該セ
ルの受信加入者の端末による再送要求等によって簡単に
回復できるが、一方、ヘッダにエラーが含まれるとき
は、例えば当該セルが関係のない他の加入者に転送され
たり、また、優先度の高いセルが伝送途中のトラヒック
の輻輳時に真先にセル廃棄される等の事態を招いてしま
うからである。
【００１１】したがって本発明は上記問題点に鑑み、本
来、セル処理装置において廃棄されるべき、ヘッダにビ
ットエラーを含む伝送セルが該セル処理装置を通過する
ことを防止することのできる、伝送セルの通過制御方法
および装置を提供することを目的とするものである。
来、セル処理装置において廃棄されるべき、ヘッダにビ
ットエラーを含む伝送セルが該セル処理装置を通過する
ことを防止することのできる、伝送セルの通過制御方法
および装置を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】図１は本発明に係る、伝
送セルの通過制御方法の基本ステップを表す図である。
この通過制御方法が適用される、前提となる制御手順は
次のとおりである。すなわち、（ｉ）各々が一部に同期
フィールドを含む複数のセルがマッピングされたフレー
ムを順次セル処理装置にて受信してフレーム同期をと
り、（ii）さらに各該セルのヘッダ内の１ビットエラー
については当該ビットを訂正し２ビット以上の多ビット
エラーについてはセル廃棄を行いながら各該セルの同期
をとり、（iii) 各該フレームより抽出された各該セル
を該セル処理装置より通過させる、という手順である。
ここに、本発明の通過制御方法は、以下の４つのステッ
プＳ１〜Ｓ４によって特徴づけられる。すなわち （１）ステップＳ１：受信した各フレームの通信品質を
監視するステップである。
送セルの通過制御方法の基本ステップを表す図である。
この通過制御方法が適用される、前提となる制御手順は
次のとおりである。すなわち、（ｉ）各々が一部に同期
フィールドを含む複数のセルがマッピングされたフレー
ムを順次セル処理装置にて受信してフレーム同期をと
り、（ii）さらに各該セルのヘッダ内の１ビットエラー
については当該ビットを訂正し２ビット以上の多ビット
エラーについてはセル廃棄を行いながら各該セルの同期
をとり、（iii) 各該フレームより抽出された各該セル
を該セル処理装置より通過させる、という手順である。
ここに、本発明の通過制御方法は、以下の４つのステッ
プＳ１〜Ｓ４によって特徴づけられる。すなわち （１）ステップＳ１：受信した各フレームの通信品質を
監視するステップである。
【００１３】（２）ステップＳ２：監視された１フレー
ム分の複数のセルを、１フレーム毎に一時的にバッファ
するステップである。 （３）ステップＳ３：監視されたフレームの通信品質
が、所定の閾値を超えたか否かを判定するステップであ
る。 （４）ステップＳ４：通信品質が所定の閾値を超えて劣
化したときは、ヘッダ内に１ビットエラーおよび多ビッ
トエラーを含むセルは全て、上述のバッファされた１フ
レーム分のセルから消去してセル処理装置を通過するこ
とを禁止し、一方、その閾値を超えないときはそのバッ
ファされた１フレーム分のセルをそのまま通過させるス
テップである。
ム分の複数のセルを、１フレーム毎に一時的にバッファ
するステップである。 （３）ステップＳ３：監視されたフレームの通信品質
が、所定の閾値を超えたか否かを判定するステップであ
る。 （４）ステップＳ４：通信品質が所定の閾値を超えて劣
化したときは、ヘッダ内に１ビットエラーおよび多ビッ
トエラーを含むセルは全て、上述のバッファされた１フ
レーム分のセルから消去してセル処理装置を通過するこ
とを禁止し、一方、その閾値を超えないときはそのバッ
ファされた１フレーム分のセルをそのまま通過させるス
テップである。
【００１４】図２は本発明に係る、伝送セルの通過制御
装置の基本構成を表す図である。まずこの通過制御装置
が付加されるべきセル処理装置について説明する。この
セル処理装置１０は、受信部１１と、フレーム同期部１
２と、セル同期部１３と、セル抽出部１４とを有してな
る。受信部１１は、回線より送信されたフレームＦＲを
順次受信する。
装置の基本構成を表す図である。まずこの通過制御装置
が付加されるべきセル処理装置について説明する。この
セル処理装置１０は、受信部１１と、フレーム同期部１
２と、セル同期部１３と、セル抽出部１４とを有してな
る。受信部１１は、回線より送信されたフレームＦＲを
順次受信する。
【００１５】フレーム同期部１２は、受信した各該フレ
ームＦＲのフレーム同期をとる。セル同期部１３は、フ
レーム同期をとった後の各該フレームＦＲ内にマッピン
グされたセルについて、ビットエラーの検出およびその
訂正をしながら、セル同期をとる。セル抽出部１４は、
セル同期をとった後の各セルを抽出する。
ームＦＲのフレーム同期をとる。セル同期部１３は、フ
レーム同期をとった後の各該フレームＦＲ内にマッピン
グされたセルについて、ビットエラーの検出およびその
訂正をしながら、セル同期をとる。セル抽出部１４は、
セル同期をとった後の各セルを抽出する。
【００１６】本発明に係る、伝送セルの通過制御装置２
０は、上記のセル処理装置１０に付加されるべきもので
あって、図示するように、フレーム監視手段２１と、セ
ルバッファ２２とからなる。セルバッファ２２は、セル
抽出部１４の後段に接続され、各フレームＦＲに収容さ
れている１フレーム分のセルを一時的に格納する。
０は、上記のセル処理装置１０に付加されるべきもので
あって、図示するように、フレーム監視手段２１と、セ
ルバッファ２２とからなる。セルバッファ２２は、セル
抽出部１４の後段に接続され、各フレームＦＲに収容さ
れている１フレーム分のセルを一時的に格納する。
【００１７】フレーム監視手段２１は、フレーム同期部
１２と接続し、各フレームＦＲの通信品質を監視する。
ここに、フレーム監視手段２１によりフレームＦＲの通
信品質が所定の閾値を超えて劣化していると判定された
とき、ビットエラーを含むセルは全てセルバッファ２２
より廃棄する。
１２と接続し、各フレームＦＲの通信品質を監視する。
ここに、フレーム監視手段２１によりフレームＦＲの通
信品質が所定の閾値を超えて劣化していると判定された
とき、ビットエラーを含むセルは全てセルバッファ２２
より廃棄する。
【００１８】上述した本発明に係る、伝送セルの通過制
御方法および装置は次のような着眼点から生まれたもの
である。この着眼点は、前述した１ビットエラーが、前
述した誤認識による疑似１ビットエラーである蓋然性が
高いと判断したときには、この疑似１ビットエラーを含
むと推定されるセルについては、セルバッファ２２から
送出することを禁止する、というものである。これによ
り、ヘッダにビットエラーを含むセルは、１ビットエラ
ーであれ多ビットエラーであれ、後段の回線には送出し
ないようにする。
御方法および装置は次のような着眼点から生まれたもの
である。この着眼点は、前述した１ビットエラーが、前
述した誤認識による疑似１ビットエラーである蓋然性が
高いと判断したときには、この疑似１ビットエラーを含
むと推定されるセルについては、セルバッファ２２から
送出することを禁止する、というものである。これによ
り、ヘッダにビットエラーを含むセルは、１ビットエラ
ーであれ多ビットエラーであれ、後段の回線には送出し
ないようにする。
【００１９】この場合、上記１ビットエラーが疑似１ビ
ットエラーであるのか真正の１ビットエラーであるのか
は判定できない。したがって、もし当該１ビットエラー
が本当に真正の１ビットエラーであるならば本来、ＣＲ
Ｃ演算による１ビットエラー訂正機能により正常なセル
として通過させることができたのでありこの点一見不利
のように思われる。しかしながら、そのような不利に比
べ、ヘッダにビットエラーを含むセルを相手方回線へ送
出してしまって、通信システムの信頼性を失うという不
利の方が遙かに大きい。真正の１ビットエラーを含むヘ
ッダを有していたセルであれ、疑似の１ビットエラーを
含むヘッダを有していたセルであれ、未送出のセルにつ
いては相手方加入者は、必要であれば、再送要求等によ
り回復を図ればよい。
ットエラーであるのか真正の１ビットエラーであるのか
は判定できない。したがって、もし当該１ビットエラー
が本当に真正の１ビットエラーであるならば本来、ＣＲ
Ｃ演算による１ビットエラー訂正機能により正常なセル
として通過させることができたのでありこの点一見不利
のように思われる。しかしながら、そのような不利に比
べ、ヘッダにビットエラーを含むセルを相手方回線へ送
出してしまって、通信システムの信頼性を失うという不
利の方が遙かに大きい。真正の１ビットエラーを含むヘ
ッダを有していたセルであれ、疑似の１ビットエラーを
含むヘッダを有していたセルであれ、未送出のセルにつ
いては相手方加入者は、必要であれば、再送要求等によ
り回復を図ればよい。
【００２０】
【発明の実施の形態】図３は本発明が適用されるセル処
理装置の代表例を示す図である。本図の中で、特に個別
部１６（簡単のために４台のみ示す）が、本発明が適用
される上記の代表例である。本図に示す構成は全体とし
て、図１６に示した交換機６、例えばＡＴＭ交換機であ
る。
理装置の代表例を示す図である。本図の中で、特に個別
部１６（簡単のために４台のみ示す）が、本発明が適用
される上記の代表例である。本図に示す構成は全体とし
て、図１６に示した交換機６、例えばＡＴＭ交換機であ
る。
【００２１】ＡＴＭ交換機６は一般に、上記個別部１６
と、共通部１７と、スイッチ部１８とに大別される。各
個別部１６は、ＡＴＭ通信システムにおける物理層終端
部であり、回線対応部とも呼ばれていて、ＳＯＮＥＴ網
でのＯＣ３Ｃ（Optical Carrier level 3 signal conca
tentated）やＯＣ１２Ｃ等があり、ＳＤＨ網でのＳＴＭ
−１（Synchronous Transport Module-level 1）やＳＴ
Ｍ−４、その他ＤＳ３（Digital Signal 3）、やＤＳ１
等がある。本図の例では、ＯＣ３ＣまたはＳＴＭ−１を
示している。
と、共通部１７と、スイッチ部１８とに大別される。各
個別部１６は、ＡＴＭ通信システムにおける物理層終端
部であり、回線対応部とも呼ばれていて、ＳＯＮＥＴ網
でのＯＣ３Ｃ（Optical Carrier level 3 signal conca
tentated）やＯＣ１２Ｃ等があり、ＳＤＨ網でのＳＴＭ
−１（Synchronous Transport Module-level 1）やＳＴ
Ｍ−４、その他ＤＳ３（Digital Signal 3）、やＤＳ１
等がある。本図の例では、ＯＣ３ＣまたはＳＴＭ−１を
示している。
【００２２】個別部１６、特にＯＣ３Ｃ／ＳＴＭ−１は
１５５．５２bps の回線速度を有する回線インタフェー
ス装置であり、ＳＯＮＥＴ／ＳＤＨ（ＳＯＮＥＴまたは
ＳＤＨ）フレームを終端して、ＡＴＭセルを抽出するこ
と（図２のセル抽出部１４に相当）を主たる目的として
いる。個別部１６（ＯＣ３Ｃ／ＳＴＭ−１）に接続する
共通部１７は、個別部１６側からの回線を最大１６回線
集線し、さらにスイッチ部１８に接続する。スイッチ部
１８は、各セルの既述のヘッダに書き込まれたいわゆる
ヘッダ情報に基づいて、セル群のスイッチングを行う。
１５５．５２bps の回線速度を有する回線インタフェー
ス装置であり、ＳＯＮＥＴ／ＳＤＨ（ＳＯＮＥＴまたは
ＳＤＨ）フレームを終端して、ＡＴＭセルを抽出するこ
と（図２のセル抽出部１４に相当）を主たる目的として
いる。個別部１６（ＯＣ３Ｃ／ＳＴＭ−１）に接続する
共通部１７は、個別部１６側からの回線を最大１６回線
集線し、さらにスイッチ部１８に接続する。スイッチ部
１８は、各セルの既述のヘッダに書き込まれたいわゆる
ヘッダ情報に基づいて、セル群のスイッチングを行う。
【００２３】図４はヘッダの構成を説明するための図で
ある。ただし、ヘッダを含むＡＴＭセル全体のフォーマ
ットにより表している。ＡＴＭセル１９は、第１オクテ
ット（１oct ）から第５オクテット（５oct ）までのヘ
ッダと、それに続く第５３オクテット（５３oct ）まで
のペイロードとからなる。
ある。ただし、ヘッダを含むＡＴＭセル全体のフォーマ
ットにより表している。ＡＴＭセル１９は、第１オクテ
ット（１oct ）から第５オクテット（５oct ）までのヘ
ッダと、それに続く第５３オクテット（５３oct ）まで
のペイロードとからなる。
【００２４】ヘッダは、周知のとおり、各フィールドか
らなる。ＧＦＣ（General Flow Control），ＶＰＩ（Vi
rtual Path Identifier ），ＶＣＩ（Virtual Channel
Identifier），ＰＴＩ（Payload Type Identifier ），
ＣＬＰ（Cell Loss Priority）および既述のＨＥＣの各
フィールドである。本発明は、前述のとおり、セルのヘ
ッダ内における同期フィールドに関係しており、この同
期フィールドの具体的な一例が上記のＨＥＣフィールド
である。このＨＥＣは、ＣＲＣ演算による演算結果を表
し、この演算結果を用いて、訂正モードと検出モードと
の間を状態遷移しながら、セル同期が確立される。
らなる。ＧＦＣ（General Flow Control），ＶＰＩ（Vi
rtual Path Identifier ），ＶＣＩ（Virtual Channel
Identifier），ＰＴＩ（Payload Type Identifier ），
ＣＬＰ（Cell Loss Priority）および既述のＨＥＣの各
フィールドである。本発明は、前述のとおり、セルのヘ
ッダ内における同期フィールドに関係しており、この同
期フィールドの具体的な一例が上記のＨＥＣフィールド
である。このＨＥＣは、ＣＲＣ演算による演算結果を表
し、この演算結果を用いて、訂正モードと検出モードと
の間を状態遷移しながら、セル同期が確立される。
【００２５】図５はＨＥＣによるセル同期確立中に現れ
るモード遷移を図解的に表す図である。まず初めに、セ
ル同期動作が訂正モードにあったとする。この訂正モー
ドでは、ＣＲＣ演算結果によってビットエラーなしとさ
れたとき、このモードを繰り返し維持する（“誤り無
し”）。
るモード遷移を図解的に表す図である。まず初めに、セ
ル同期動作が訂正モードにあったとする。この訂正モー
ドでは、ＣＲＣ演算結果によってビットエラーなしとさ
れたとき、このモードを繰り返し維持する（“誤り無
し”）。
【００２６】この訂正モードにおいて、ＣＲＣ演算結果
により、１ビットエラーありと判断されると、モード
は、パスｉを通して検出モードに移行する。そしてこの
検出モードのもとで、当該１ビットエラーが訂正され
る。さらに、パスiii を通して元の訂正モードに戻る。
このとき当該ＡＴＭセルは、個別部１６を通過し（図中
の“通過”）、共通部１７に至る。
により、１ビットエラーありと判断されると、モード
は、パスｉを通して検出モードに移行する。そしてこの
検出モードのもとで、当該１ビットエラーが訂正され
る。さらに、パスiii を通して元の訂正モードに戻る。
このとき当該ＡＴＭセルは、個別部１６を通過し（図中
の“通過”）、共通部１７に至る。
【００２７】次に訂正モードにおいて２ビット以上の多
ビットエラーが検出されたものとすると、モードは、パ
スiiを介して検出モードに移行する。そしてこの検出モ
ードにおいて、当該ＡＴＭセルは個別部１６を通過する
ことを禁止され、廃棄される（“セル廃棄”）。ここで
問題は、図５におけるパスｉを通してのモード遷移にあ
る。すなわちこのモード遷移においては、前述した、＜
１＞真正の１ビットエラーによるセル通過と、＜２＞疑
似の１ビットエラーによるセル通過が存在することであ
り、しかもこれらの切り分けが不可能なことである。後
者のケースは、既述のとおり、通信システムの信頼性に
悪影響を与える。以下、この後者のケースをもう少し詳
しく分析する。
ビットエラーが検出されたものとすると、モードは、パ
スiiを介して検出モードに移行する。そしてこの検出モ
ードにおいて、当該ＡＴＭセルは個別部１６を通過する
ことを禁止され、廃棄される（“セル廃棄”）。ここで
問題は、図５におけるパスｉを通してのモード遷移にあ
る。すなわちこのモード遷移においては、前述した、＜
１＞真正の１ビットエラーによるセル通過と、＜２＞疑
似の１ビットエラーによるセル通過が存在することであ
り、しかもこれらの切り分けが不可能なことである。後
者のケースは、既述のとおり、通信システムの信頼性に
悪影響を与える。以下、この後者のケースをもう少し詳
しく分析する。
【００２８】図６は疑似の１ビットエラーが発生するヘ
ッダパターンについて説明するための図であるが、本図
の左欄は、図４において説明したとおりである。この左
欄におけるヘッダのビットパターン（ヘッダパターン）
が仮に、図６の右欄のようなパターンをとったものとす
る。なお、図中の“ｂ”はバイナリ、“ｈ”はヘキサを
表す。
ッダパターンについて説明するための図であるが、本図
の左欄は、図４において説明したとおりである。この左
欄におけるヘッダのビットパターン（ヘッダパターン）
が仮に、図６の右欄のようなパターンをとったものとす
る。なお、図中の“ｂ”はバイナリ、“ｈ”はヘキサを
表す。
【００２９】さらに、ＨＥＣフィールド（左欄）に３以
上の多ビットエラーが生じたものとする。（なお、２ビ
ットの多ビットエラーでは、問題となっている疑似の１
ビットエラーは生じない。） 図７は疑似の１ビットエラーが発生するＨＥＣフィール
ドのエラービットパターンについて説明するための図で
ある。すなわち、誤訂正を生じさせるエラービットの一
具体例を示す。
上の多ビットエラーが生じたものとする。（なお、２ビ
ットの多ビットエラーでは、問題となっている疑似の１
ビットエラーは生じない。） 図７は疑似の１ビットエラーが発生するＨＥＣフィール
ドのエラービットパターンについて説明するための図で
ある。すなわち、誤訂正を生じさせるエラービットの一
具体例を示す。
【００３０】本図において、左端の０−１−２，１−２
−３…は、ＨＥＣフィールドの（第０ビット（ｂ０）、
第１ビット（ｂ１）、第２ビット（ｂ２））、（第１ビ
ット（ｂ１）、第２ビット（ｂ２）、第３ビット（ｂ
３））、を表す。第１段目について見ると、仮にＨＥＣ
パターンの（ｂ０，ｂ１，ｂ２）ビットが、（１，１，
０）であるべきところ、回線品質の劣化等により、
（０，０，１）となったものとする。このような３ビッ
トエラーが生じたとき、これに対する訂正動作は、図示
するとおり、４バイト目（４oct ）のＣＬＰにおいて、
第０ビットｂ０の１ビットにエラーがあるものと誤認識
し、ＣＲＣ演算の本来の作用によって、その１ビットエ
ラー（ｂ０）を訂正してしまう。したがって、その１ビ
ットのｂ０には本来エラーはないのに、これをビット反
転してしまう。ここにＣＬＰは誤ったものとなる。
−３…は、ＨＥＣフィールドの（第０ビット（ｂ０）、
第１ビット（ｂ１）、第２ビット（ｂ２））、（第１ビ
ット（ｂ１）、第２ビット（ｂ２）、第３ビット（ｂ
３））、を表す。第１段目について見ると、仮にＨＥＣ
パターンの（ｂ０，ｂ１，ｂ２）ビットが、（１，１，
０）であるべきところ、回線品質の劣化等により、
（０，０，１）となったものとする。このような３ビッ
トエラーが生じたとき、これに対する訂正動作は、図示
するとおり、４バイト目（４oct ）のＣＬＰにおいて、
第０ビットｂ０の１ビットにエラーがあるものと誤認識
し、ＣＲＣ演算の本来の作用によって、その１ビットエ
ラー（ｂ０）を訂正してしまう。したがって、その１ビ
ットのｂ０には本来エラーはないのに、これをビット反
転してしまう。ここにＣＬＰは誤ったものとなる。
【００３１】同様に、図７の左端の各連続３ビットにエ
ラーがあると、ＰＴＩやＶＣＩが本来正しいのに、誤っ
た情報に書き換えられてしまう。そこで本発明は既述し
た着眼点により、上記問題点を解決する。すなわち、図
７に示すような３ビットエラーによる疑似１ビットエラ
ーが発生する可能性が大であるときは、かかる３ビット
エラーを含むようなＡＴＭセルは強制的に廃棄してしま
う。
ラーがあると、ＰＴＩやＶＣＩが本来正しいのに、誤っ
た情報に書き換えられてしまう。そこで本発明は既述し
た着眼点により、上記問題点を解決する。すなわち、図
７に示すような３ビットエラーによる疑似１ビットエラ
ーが発生する可能性が大であるときは、かかる３ビット
エラーを含むようなＡＴＭセルは強制的に廃棄してしま
う。
【００３２】上述した、疑似１ビットエラーが発生する
可能性が大であるか否かを判断するために本発明では、
フレームＦＲの通信品質の監視するようにし、そのため
に、ＢＥＲ（Bit Error Rate）を監視するようにする。
図８は本発明によるセルの通過制御を図解的に表し、
（Ａ）はＢＥＲが所定の閾値を超えた場合、（Ｂ）はＢ
ＥＲが所定の閾値を超えない場合を表す図である。この
場合の閾値は、例えば１０-3である。ただし、ユーザの
要求品質に応じて、これを１０-2にしたり１０-4にした
りすることは自由である。
可能性が大であるか否かを判断するために本発明では、
フレームＦＲの通信品質の監視するようにし、そのため
に、ＢＥＲ（Bit Error Rate）を監視するようにする。
図８は本発明によるセルの通過制御を図解的に表し、
（Ａ）はＢＥＲが所定の閾値を超えた場合、（Ｂ）はＢ
ＥＲが所定の閾値を超えない場合を表す図である。この
場合の閾値は、例えば１０-3である。ただし、ユーザの
要求品質に応じて、これを１０-2にしたり１０-4にした
りすることは自由である。
【００３３】まず（Ａ）および（Ｂ）欄を参照すると、
セルバッファ２２には、１ビットエラーを含むセル→多
ビットエラーを含むセル→正常セル→多ビットエラーを
含むセル→正常セル→…が、１フレーム（ＦＲ）分、順
次一時的に格納されるものとする。（Ｂ）の場合、すな
わちフレームＦＲの通信品質が良好な場合、（Ｂ）欄の
セルバッファ２２の右側に示すごとく、セルの通過制御
が行われる。点線のセルは、個別部１６で廃棄されるセ
ルである。
セルバッファ２２には、１ビットエラーを含むセル→多
ビットエラーを含むセル→正常セル→多ビットエラーを
含むセル→正常セル→…が、１フレーム（ＦＲ）分、順
次一時的に格納されるものとする。（Ｂ）の場合、すな
わちフレームＦＲの通信品質が良好な場合、（Ｂ）欄の
セルバッファ２２の右側に示すごとく、セルの通過制御
が行われる。点線のセルは、個別部１６で廃棄されるセ
ルである。
【００３４】多ビットエラーを含むセルは通常殆んどの
場合廃棄されるが、図６および図７に示した特定パター
ンの場合には、１ビットエラーと誤認識して、当該ヘッ
ダを誤って訂正したセルが個別部１６を通過する。上述
した（Ｂ）の訂正動作は従来でも行われているが、本発
明では（Ａ）の訂正動作も加わる。（Ａ）はＢＥＲが１
０-3以上となり、フレームの通信品質が劣化している。
場合廃棄されるが、図６および図７に示した特定パター
ンの場合には、１ビットエラーと誤認識して、当該ヘッ
ダを誤って訂正したセルが個別部１６を通過する。上述
した（Ｂ）の訂正動作は従来でも行われているが、本発
明では（Ａ）の訂正動作も加わる。（Ａ）はＢＥＲが１
０-3以上となり、フレームの通信品質が劣化している。
【００３５】（Ａ）の場合と（Ｂ）の場合とを比べる
と、（Ａ）の場合は、多ビットエラーを含むセルは全て
無条件に廃棄される点、および１ビットエラーを含むセ
ルも全て廃棄される点で（Ｂ）と異なる。この結果、フ
レームＦＲの通信品質が劣化したときは（Ａ）、１ビッ
トエラーは上記誤認識による疑似１ビットエラーも含み
得るものとして廃棄してしまう。
と、（Ａ）の場合は、多ビットエラーを含むセルは全て
無条件に廃棄される点、および１ビットエラーを含むセ
ルも全て廃棄される点で（Ｂ）と異なる。この結果、フ
レームＦＲの通信品質が劣化したときは（Ａ）、１ビッ
トエラーは上記誤認識による疑似１ビットエラーも含み
得るものとして廃棄してしまう。
【００３６】（Ｂ）の場合、多ビットエラーを含むセル
が図６および図７に該当するとき、１ビットエラーと誤
認識されて訂正され、個別部１６を通過してしまう不利
は本発明でも残る。しかし（Ｂ）のケースは、ＢＥＲ＜
１０-3、すなわちフレームＦＲの通信品質が良好な場合
であるから、そもそも１ビットエラーと誤認識されるよ
うな多ビットエラーがＨＥＣに発生する確率はきわめて
低く、実際上は殆んど問題とはならない。
が図６および図７に該当するとき、１ビットエラーと誤
認識されて訂正され、個別部１６を通過してしまう不利
は本発明でも残る。しかし（Ｂ）のケースは、ＢＥＲ＜
１０-3、すなわちフレームＦＲの通信品質が良好な場合
であるから、そもそも１ビットエラーと誤認識されるよ
うな多ビットエラーがＨＥＣに発生する確率はきわめて
低く、実際上は殆んど問題とはならない。
【００３７】図９は本発明に基づく伝送セルの通過制御
装置の一実施例を示す図であり、図２に対応する。この
実施例は、図２におけるフレーム監視手段２１内に、Ｂ
ＥＲ監視部３１を導入したものである。このＢＥＲ監視
部３１は、図８の（Ａ）または（Ｂ）に表した通過制御
を選択する。図１０は図９に示す実施例をさらに詳しく
示す図である。まず、フレーム監視手段２１は、ＢＥＲ
の所定の閾値を保持する閾値保持部３２を含む。
装置の一実施例を示す図であり、図２に対応する。この
実施例は、図２におけるフレーム監視手段２１内に、Ｂ
ＥＲ監視部３１を導入したものである。このＢＥＲ監視
部３１は、図８の（Ａ）または（Ｂ）に表した通過制御
を選択する。図１０は図９に示す実施例をさらに詳しく
示す図である。まず、フレーム監視手段２１は、ＢＥＲ
の所定の閾値を保持する閾値保持部３２を含む。
【００３８】フレーム監視手段２１はさらに、ＢＥＲ監
視部３１により監視されたＢＥＲ値と、閾値保持部に保
持された閾値とを比較する比較部３３を含む。ここにＢ
ＥＲ値がその閾値を超えて劣化したとき、ビットエラー
を含むセルは全てセルバッファ２２より廃棄するように
する。図１１は図１０に示すフレーム監視手段２１の一
具体例を示す図であり、図１０のＢＥＲ監視部３１を、
ＢＩＰ（Bit Interleaved Parity）演算により実現した
ものである。このために、ＢＩＰ演算部４１やＢＩＰ演
算判定部（比較部）４３が用いられている。図１１の装
置の動作は次のとおりである。
視部３１により監視されたＢＥＲ値と、閾値保持部に保
持された閾値とを比較する比較部３３を含む。ここにＢ
ＥＲ値がその閾値を超えて劣化したとき、ビットエラー
を含むセルは全てセルバッファ２２より廃棄するように
する。図１１は図１０に示すフレーム監視手段２１の一
具体例を示す図であり、図１０のＢＥＲ監視部３１を、
ＢＩＰ（Bit Interleaved Parity）演算により実現した
ものである。このために、ＢＩＰ演算部４１やＢＩＰ演
算判定部（比較部）４３が用いられている。図１１の装
置の動作は次のとおりである。
【００３９】図１２は図１１に示す装置の動作を説明す
るためのフローチャートである。 ステップＳ１１：フレームＦＲを、受信部１１において
受信する。 ステップＳ１２：フレーム同期部１２にて、フレーム同
期をとる。 ステップＳ１３：ＢＩＰ演算部４１にて、フレーム同期
をとった一連の受信フレームに対して、ＢＩＰ演算を行
う。
るためのフローチャートである。 ステップＳ１１：フレームＦＲを、受信部１１において
受信する。 ステップＳ１２：フレーム同期部１２にて、フレーム同
期をとる。 ステップＳ１３：ＢＩＰ演算部４１にて、フレーム同期
をとった一連の受信フレームに対して、ＢＩＰ演算を行
う。
【００４０】ステップＳ１４：閾値保持部３２に保持さ
れた閾値（例えば１０-3）を基準として、ＢＩＰ演算値
がこの閾値を超えたか判定する。 ステップＳ１５：ステップＳ１２〜Ｓ１４と並行して、
セル同期部１３およびセル抽出部１４を介し、ＡＴＭセ
ル１９の抽出を行う。 ステップＳ１６：抽出された一フレーム分のＡＴＭセル
群を、セルバッファ２２に格納する。
れた閾値（例えば１０-3）を基準として、ＢＩＰ演算値
がこの閾値を超えたか判定する。 ステップＳ１５：ステップＳ１２〜Ｓ１４と並行して、
セル同期部１３およびセル抽出部１４を介し、ＡＴＭセ
ル１９の抽出を行う。 ステップＳ１６：抽出された一フレーム分のＡＴＭセル
群を、セルバッファ２２に格納する。
【００４１】ステップＳ１７：ステップＳ１４の判定に
よって、ＢＩＰ演算値が閾値を超えていないと判定され
れば（図８の（Ｂ）参照）、セルバッファ２２内のＡＴ
Ｍセル１９を全て通過させる。なお、このセルバッファ
２２内には、真正の１ビットエラーを訂正した訂正済み
のヘッダを含むＡＴＭセルと、疑似の１ビットエラーを
訂正した訂正済みのヘッダを含むＡＴＭセルの双方が格
納されている。
よって、ＢＩＰ演算値が閾値を超えていないと判定され
れば（図８の（Ｂ）参照）、セルバッファ２２内のＡＴ
Ｍセル１９を全て通過させる。なお、このセルバッファ
２２内には、真正の１ビットエラーを訂正した訂正済み
のヘッダを含むＡＴＭセルと、疑似の１ビットエラーを
訂正した訂正済みのヘッダを含むＡＴＭセルの双方が格
納されている。
【００４２】ステップＳ１８：ステップＳ１４の判定に
よって、ＢＩＰ演算値が閾値を超えているときは、ヘッ
ダにビットエラーを含むセルについては、セルバッファ
２２中のセルから当該セルを廃棄し、残りの全セルを通
過させる。図１３は本発明に係る伝送セルの転送制御装
置を組み入れた個別部１６の実際の構成例を示す図であ
る。
よって、ＢＩＰ演算値が閾値を超えているときは、ヘッ
ダにビットエラーを含むセルについては、セルバッファ
２２中のセルから当該セルを廃棄し、残りの全セルを通
過させる。図１３は本発明に係る伝送セルの転送制御装
置を組み入れた個別部１６の実際の構成例を示す図であ
る。
【００４３】個別部１６は、本発明に係る通過制御装置
２０と、個別部１６の本体（セル処理装置１０）とから
なる。この本体（１０）は、既に図２において示した、
受信部１１（主として、Optical/Electrical（Ｏ／Ｅ）
変換用光モジュールからなる）と、フレーム同期部１２
と、セル同期・抽出部１３，１４とからなると共に、さ
らに、フレームデスランブル部５１、ＳＯＨ（Section
Overhead）抽出部５２、ＰＯＨ（Path Overhead ）抽出
部５３およびＡＴＭレイヤ終端部５４を有している。な
おＬＯＨ（Line Overhead ）抽出部４５は、通過制御装
置２０に含ませて描いている。
２０と、個別部１６の本体（セル処理装置１０）とから
なる。この本体（１０）は、既に図２において示した、
受信部１１（主として、Optical/Electrical（Ｏ／Ｅ）
変換用光モジュールからなる）と、フレーム同期部１２
と、セル同期・抽出部１３，１４とからなると共に、さ
らに、フレームデスランブル部５１、ＳＯＨ（Section
Overhead）抽出部５２、ＰＯＨ（Path Overhead ）抽出
部５３およびＡＴＭレイヤ終端部５４を有している。な
おＬＯＨ（Line Overhead ）抽出部４５は、通過制御装
置２０に含ませて描いている。
【００４４】一方、通過制御装置２０についてみると、
既に図１０や図１１で示した、ＢＥＲ監視部３１、ＢＥ
Ｒの閾値を保持する閾値保持部３２、比較部３３、ＢＩ
Ｐ演算部４１が示されている。さらに４４は、ＢＥＲ検
出部をなすＢＩＰエラー検出部である。上記ＬＯＨ抽出
部４５は、ＬＯＨ領域内のＢ２バイトを抽出し、このＢ
２バイトを用いてＢＩＰ演算部４１におけるＢＩＰ演算
を行う。なお、ＢＩＰ演算自体は公知であるが、後に、
その説明を簡単に行う。
既に図１０や図１１で示した、ＢＥＲ監視部３１、ＢＥ
Ｒの閾値を保持する閾値保持部３２、比較部３３、ＢＩ
Ｐ演算部４１が示されている。さらに４４は、ＢＥＲ検
出部をなすＢＩＰエラー検出部である。上記ＬＯＨ抽出
部４５は、ＬＯＨ領域内のＢ２バイトを抽出し、このＢ
２バイトを用いてＢＩＰ演算部４１におけるＢＩＰ演算
を行う。なお、ＢＩＰ演算自体は公知であるが、後に、
その説明を簡単に行う。
【００４５】図１３において、端末（図１６の１）はセ
ルをＳＯＮＥＴフレームＦＲ中にマッピングすると同時
に、フレームＦＲ内の全データを用いてＢＩＰ演算を行
い、その演算結果をフレームＲ中の所定の場所へ格納
し、個別部１６へ向かって送出する。個別部１６におい
て、フレームＦＲの同期がとられ、それら全データを用
いてＢＩＰ演算が行われると同時に、フレーム内の全セ
ルがセルバッファ２２に蓄えられる。仮にフレームＦＲ
の通信品質の劣化（ビットエラー）が生じたとすると、
ＢＩＰ演算部４１でのＢＩＰ演算の結果に誤りが生じ
る。その演算結果のＢＥＲ（Bit Error Rate）がある閾
値（例えば１０-3等）を超えた場合は、セルバッファ２
２に格納されたセルデータのうち、ヘッダにビットエラ
ーを含むセルを無条件に廃棄する。もし、ＢＩＰ演算の
結果が閾値を超えなかった場合は、通常のモード遷移に
基づいて処理を行う（図５参照）。
ルをＳＯＮＥＴフレームＦＲ中にマッピングすると同時
に、フレームＦＲ内の全データを用いてＢＩＰ演算を行
い、その演算結果をフレームＲ中の所定の場所へ格納
し、個別部１６へ向かって送出する。個別部１６におい
て、フレームＦＲの同期がとられ、それら全データを用
いてＢＩＰ演算が行われると同時に、フレーム内の全セ
ルがセルバッファ２２に蓄えられる。仮にフレームＦＲ
の通信品質の劣化（ビットエラー）が生じたとすると、
ＢＩＰ演算部４１でのＢＩＰ演算の結果に誤りが生じ
る。その演算結果のＢＥＲ（Bit Error Rate）がある閾
値（例えば１０-3等）を超えた場合は、セルバッファ２
２に格納されたセルデータのうち、ヘッダにビットエラ
ーを含むセルを無条件に廃棄する。もし、ＢＩＰ演算の
結果が閾値を超えなかった場合は、通常のモード遷移に
基づいて処理を行う（図５参照）。
【００４６】一般に、フレームの伝送においては、回線
のビットエラーを監視する方法として主としてＢＩＰ演
算を使用する。これは送信側（端末１）からのフレーム
信号に対し、ＢＩＰ演算を行った結果を、次のフレーム
に挿入し、受信側（個別部１６）では同じく受信したフ
レームＦＲのＢＩＰ演算を行い、そのフレームＦＲ中に
含まれる、上記送信側で挿入されたＢＩＰ演算結果と比
較することにより、その伝送フレーム中の符号誤りを検
出する方法である。このＢＩＰ演算により、ＢＥＲ（Bi
t Error Rate）がある閾値を超えた場合に、そのフレー
ムより、ヘッダにビットエラーを含んだセルを全て廃棄
する。これにより多ビットエラーもしくは１ビットエラ
ーのセルは強制的に廃棄されることになり、１ビットエ
ラーの誤認識によってヘッダを誤訂正して送出するのを
防ぐことができる。もしＢＥＲが閾値を超えなかった場
合は、そのままセルを通過させる。このとき、１フレー
ムの判定を行うため、１フレーム分のセルを蓄える、例
えば３０セル分のセルバッファ２２が必要である。
のビットエラーを監視する方法として主としてＢＩＰ演
算を使用する。これは送信側（端末１）からのフレーム
信号に対し、ＢＩＰ演算を行った結果を、次のフレーム
に挿入し、受信側（個別部１６）では同じく受信したフ
レームＦＲのＢＩＰ演算を行い、そのフレームＦＲ中に
含まれる、上記送信側で挿入されたＢＩＰ演算結果と比
較することにより、その伝送フレーム中の符号誤りを検
出する方法である。このＢＩＰ演算により、ＢＥＲ（Bi
t Error Rate）がある閾値を超えた場合に、そのフレー
ムより、ヘッダにビットエラーを含んだセルを全て廃棄
する。これにより多ビットエラーもしくは１ビットエラ
ーのセルは強制的に廃棄されることになり、１ビットエ
ラーの誤認識によってヘッダを誤訂正して送出するのを
防ぐことができる。もしＢＥＲが閾値を超えなかった場
合は、そのままセルを通過させる。このとき、１フレー
ムの判定を行うため、１フレーム分のセルを蓄える、例
えば３０セル分のセルバッファ２２が必要である。
【００４７】上記ＢＥＲの閾値の一例を１０-3としたの
は、次の理由による。例えばＳＯＮＥＴ網では、回線を
二重化して一つの回線上で障害が生じたときに、もう一
つの回線に切り替えるＡＰＳ（Automatic Protection S
witch ）プロトコルが規定されている。このときの回線
の切替え要因として、さまざまな回線上の障害が規定さ
れており、その中の一つにＳＦ（Signal Fail ）と呼ば
れるものがある。このＳＦ障害は、Ｂｅｌｌｃｏｒｅの
Ｒｅｑｕｉｒｅｍｅｎｔ上で、伝送路上でのＢＥＲが１
０-3〜１０-5に達した場合と規定されている。これに鑑
み、本発明の閾値としては、これらの値１０-3〜１０-5
を設定可能とし、一例として１０-3に設定している。
は、次の理由による。例えばＳＯＮＥＴ網では、回線を
二重化して一つの回線上で障害が生じたときに、もう一
つの回線に切り替えるＡＰＳ（Automatic Protection S
witch ）プロトコルが規定されている。このときの回線
の切替え要因として、さまざまな回線上の障害が規定さ
れており、その中の一つにＳＦ（Signal Fail ）と呼ば
れるものがある。このＳＦ障害は、Ｂｅｌｌｃｏｒｅの
Ｒｅｑｕｉｒｅｍｅｎｔ上で、伝送路上でのＢＥＲが１
０-3〜１０-5に達した場合と規定されている。これに鑑
み、本発明の閾値としては、これらの値１０-3〜１０-5
を設定可能とし、一例として１０-3に設定している。
【００４８】最後にＢＩＰ演算について簡単に説明す
る。図１４はＢＩＰ演算の説明に用いる一連のフレーム
群の一部を示す図であり、図１５は図１４のフレーム群
により構成されるフレームフォーマットを示す図であ
る。図中、ＳＰＥ（Synchronous Payload Envelope）領
域は、ＡＴＭセル等がマッピングされる領域である。ま
た図１５において、ライン＊で表す相関は次のとおりで
ある。
る。図１４はＢＩＰ演算の説明に用いる一連のフレーム
群の一部を示す図であり、図１５は図１４のフレーム群
により構成されるフレームフォーマットを示す図であ
る。図中、ＳＰＥ（Synchronous Payload Envelope）領
域は、ＡＴＭセル等がマッピングされる領域である。ま
た図１５において、ライン＊で表す相関は次のとおりで
ある。
【００４９】〔送信〕ｎ番目のフレームのＢＩＰ演算結
果を、ｎ＋１番目のフレームへ挿入する。 〔受信〕ｎ番目のフレームのＢＩＰ演算結果と、ｎ＋１
番目のフレームに挿入されているｎ番目のＢＩＰ演算結
果とを比較する。 まず、送信側では１byte目のｂ７と、２byte目のｂ７
と、３byte目のｂ７（以下４，５，６byte…と続く）と
でeven parity をとる。このeven parity を１フレーム
分（ＳＤＨのＳＴＭ−１では２７０byte、ＳＴＭ−４で
は１０８０byte）行い、その結果を、ｂ７についてのＢ
ＩＰ演算結果とする。同様に１byte目のｂ６と、２byte
目のｂ６…、１byte目のｂ５と、２byte目のｂ５…とい
うようにｂ０までeven parity をとり、それぞれのbit
（ｂ７〜ｂ０）のＢＩＰ演算結果とする。この動作を毎
フレーム繰り返し行う。この場合、毎回フレームの先頭
でＢＩＰ演算結果をクリアすると同時に、その演算結果
を、次のフレームの演算結果挿入byte（前述したＢ２by
te等）へ挿入する。
果を、ｎ＋１番目のフレームへ挿入する。 〔受信〕ｎ番目のフレームのＢＩＰ演算結果と、ｎ＋１
番目のフレームに挿入されているｎ番目のＢＩＰ演算結
果とを比較する。 まず、送信側では１byte目のｂ７と、２byte目のｂ７
と、３byte目のｂ７（以下４，５，６byte…と続く）と
でeven parity をとる。このeven parity を１フレーム
分（ＳＤＨのＳＴＭ−１では２７０byte、ＳＴＭ−４で
は１０８０byte）行い、その結果を、ｂ７についてのＢ
ＩＰ演算結果とする。同様に１byte目のｂ６と、２byte
目のｂ６…、１byte目のｂ５と、２byte目のｂ５…とい
うようにｂ０までeven parity をとり、それぞれのbit
（ｂ７〜ｂ０）のＢＩＰ演算結果とする。この動作を毎
フレーム繰り返し行う。この場合、毎回フレームの先頭
でＢＩＰ演算結果をクリアすると同時に、その演算結果
を、次のフレームの演算結果挿入byte（前述したＢ２by
te等）へ挿入する。
【００５０】受信側では送信側と同様に、受信した１フ
レーム分のＢＩＰ演算を行い、その演算結果と、次のフ
レーム中の演算結果（Ｂ２byte等）とを比較し、ビット
エラーを検出する。その結果、１フレーム中にビットエ
ラーを０〜８bit まで検出することが可能である。
レーム分のＢＩＰ演算を行い、その演算結果と、次のフ
レーム中の演算結果（Ｂ２byte等）とを比較し、ビット
エラーを検出する。その結果、１フレーム中にビットエ
ラーを０〜８bit まで検出することが可能である。
【００５１】
【発明の効果】以上詳しく説明したように本発明によれ
ば、セルのヘッダに生じたある特定の多ビットエラーを
１ビットエラーと誤認識し、この１ビットエラーを訂正
したセルが、個別部等のセル処理装置を通過してしまう
ことを防ぐことができ、これによって通信システムの回
線品質を向上させることができる。
ば、セルのヘッダに生じたある特定の多ビットエラーを
１ビットエラーと誤認識し、この１ビットエラーを訂正
したセルが、個別部等のセル処理装置を通過してしまう
ことを防ぐことができ、これによって通信システムの回
線品質を向上させることができる。
【図１】本発明に係る、伝送セルの通過制御方法の基本
ステップを表す図である。
ステップを表す図である。
【図２】本発明に係る、伝送セルの通過制御装置の基本
構成を表す図である。
構成を表す図である。
【図３】本発明が適用されるセル処理装置の代表例を示
す図である。
す図である。
【図４】ヘッダの構成を説明するための図である。
【図５】ＨＥＣによるセル同期確立中に表れるモード遷
移を図解的に表す図である。
移を図解的に表す図である。
【図６】疑似の１ビットエラーが発生するヘッダパター
ンについて説明するための図である。
ンについて説明するための図である。
【図７】疑似の１ビットエラーが発生するＨＥＣフィー
ルドのエラービットパターンについて説明するための図
である。
ルドのエラービットパターンについて説明するための図
である。
【図８】本発明によるセルの通過制御を図解的に表す。
【図９】本発明に基づく、伝送セルの通過制御装置の一
実施例を示す図である。
実施例を示す図である。
【図１０】図９に示す実施例をさらに詳しく示す図であ
る。
る。
【図１１】図１０に示すフレーム監視手段２１の一実施
例を示す図である。
例を示す図である。
【図１２】図１１に示す装置の動作を説明するためのフ
ローチャートである。
ローチャートである。
【図１３】本発明に係る、伝送セルの転送制御装置を組
み入れた個別部１６の実際の構成例を示す図である。
み入れた個別部１６の実際の構成例を示す図である。
【図１４】ＢＩＰ演算の説明に用いる一連のフレーム群
の一部を示す図である。
の一部を示す図である。
【図１５】図１４のフレーム群によって構成されるフレ
ームフォーマットを示す図である。
ームフォーマットを示す図である。
【図１６】本発明が適用される通信システムの一例を模
式的に示す図である。
式的に示す図である。
１…端末 ２…伝送網 ６…交換機 １０…セル処理装置 １１…受信部 １２…フレーム同期部 １３…セル同期部 １４…セル抽出部 １６…個別部 １７…共通部 １８…スイッチ部 １９…ＡＴＭセル ２０…通過制御装置 ２１…フレーム監視手段 ２２…セルバッファ ３１…ＢＥＲ監視部 ３２…閾値保持部 ３３…比較部 ４１…ＢＩＰ演算部 ４３…ＢＩＰ演算判定部
Claims (11)
- 【請求項１】 各々が一部に同期フィールドを含む複数
のセルがマッピングされたフレームを順次セル処理装置
にて受信してフレーム同期をとり、さらに各該セルのヘ
ッダ内の１ビットエラーについては当該ビットを訂正し
２ビット以上の多ビットエラーについてはセル廃棄を行
いながら各該セルの同期をとり、各該フレームより抽出
された各該セルを該セル処理装置より通過させる、伝送
セルの通過制御方法において、 受信した各前記フレームの通信品質を監視する第１ステ
ップと、 監視された１フレーム分の前記複数のセルを、１フレー
ム毎に一時的にバッファする第２ステップと、 監視された前記フレームの通信品質が、所定の閾値を超
えたか否かを判定する第３ステップと、 前記通信品質が前記所定の閾値を超えて劣化したとき
は、前記ヘッダに前記１ビットエラーおよび多ビットエ
ラーを含むセルは全て前記のバッファされた前記１フレ
ーム分のセルから消去して前記セル処理装置を通過する
ことを禁止し、一方、その閾値を超えないときはそのバ
ッファされた１フレーム分のセルをそのまま通過させる
第４ステップと、からなることを特徴とする伝送セルの
通過制御方法。 - 【請求項２】 前記同期フィールドが、前記セルのヘッ
ダ内にマッピングされたＨＥＣ（Header Error Contro
l）フィールドである請求項１記載の伝送セルの通過制
御方法。 - 【請求項３】 前記第１ステップにおける前記フレーム
の通信品質の監視を、ＢＥＲ（Bit Error Rate）を監視
することにより行う請求項１記載の伝送セルの通過制御
方法。 - 【請求項４】 前記ＢＥＲ（Bit Error Rate）の監視
を、ＢＩＰ（Bit Interleaved Parity）演算の演算結果
を用いて行う請求項３記載の伝送セルの通過制御方法。 - 【請求項５】 前記セル処理装置が、ＡＴＭ交換機にお
ける物理層終端機能を果たす個別部である請求項１記載
の伝送セルの通過制御方法。 - 【請求項６】 回線より送信されたフレームを順次受信
する受信部と、受信した各該フレームのフレーム同期を
とるフレーム同期部と、フレーム同期をとった後の各該
フレーム内にマッピングされた前記セルについて、ビッ
トエラーの検出およびその訂正をしながら、セル同期を
とるセル同期部と、セル同期をとった後の各該セルを抽
出するセル抽出部とを有するセル処理装置に対して付加
される伝送セルの通過制御装置であって、 前記セル抽出部の後段に接続され、各前記フレームに収
容されている１フレーム分の前記セルを一時的に格納す
るセルバッファと、 前記フレーム同期部と接続し、各前記フレームの通信品
質を監視するフレーム監視手段と、からなり、該フレー
ム監視手段により前記フレームの通信品質が所定の閾値
を超えて劣化していると判定されたとき、前記ビットエ
ラーを含むセルは全て前記セルバッファより廃棄するこ
とを特徴とする伝送セルの通過制御装置。 - 【請求項７】 各前記セルはそのヘッダ内にマッピング
されたＨＥＣ（Header Error Control）フィールドを含
み、このＨＥＣにより各該ヘッダがビットエラーを含む
か否か検出する請求項６記載の伝送セルの通過制御装
置。 - 【請求項８】 前記フレーム監視手段は、各前記フレー
ムのＢＥＲ（Bit Error Rate）を監視するＢＥＲ監視部
を含む請求項６記載の伝送セルの通過制御装置。 - 【請求項９】 前記ＢＥＲ監視部は、ＢＩＰ（Bit Inte
rleaved Parity）演算を実行するＢＩＰ演算部である請
求項８記載の伝送セルの通過制御装置。 - 【請求項１０】 前記フレーム監視手段は、前記ＢＥＲ
の所定の閾値を保持する閾値保持部を含む請求項８記載
の伝送セルの通過制御装置。 - 【請求項１１】 前記フレーム監視手段は、前記ＢＥＲ
監視部により監視されたＢＥＲ値と、前記閾値保持部に
保持された閾値とを比較する比較部を含み、該ＢＥＲ値
が該閾値を超えて劣化したとき、前記ビットエラーを含
むセルは全て前記セルバッファより廃棄する請求項１０
記載の伝送セルの通過制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388097A JPH1188355A (ja) | 1997-09-09 | 1997-09-09 | 伝送セルの通過制御方法および装置 |
| US09/016,457 US6275472B1 (en) | 1997-09-09 | 1998-01-30 | Method and apparatus for achieving pass control of transmission cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388097A JPH1188355A (ja) | 1997-09-09 | 1997-09-09 | 伝送セルの通過制御方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188355A true JPH1188355A (ja) | 1999-03-30 |
Family
ID=17110363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24388097A Withdrawn JPH1188355A (ja) | 1997-09-09 | 1997-09-09 | 伝送セルの通過制御方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6275472B1 (ja) |
| JP (1) | JPH1188355A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011004102A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Semiconductor Ltd | データ受信処理方法及びデータ受信処理装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4181688B2 (ja) * | 1998-04-09 | 2008-11-19 | キヤノン株式会社 | データ通信システム及びデータ通信装置 |
| US6760310B1 (en) * | 1999-05-20 | 2004-07-06 | Worldcom, Inc. | Optimal allocation of multi-service concentrators |
| US6671271B1 (en) * | 1999-06-03 | 2003-12-30 | Fujitsu Network Communications, Inc. | Sonet synchronous payload envelope pointer control system |
| US6741562B1 (en) * | 2000-12-15 | 2004-05-25 | Tellabs San Jose, Inc. | Apparatus and methods for managing packets in a broadband data stream |
| JP3530176B2 (ja) * | 2001-03-23 | 2004-05-24 | 株式会社東芝 | ノード装置および状態通知情報取得方法 |
| AU2002332576A1 (en) * | 2001-08-15 | 2003-03-03 | Acterna Llc | Remote module for a communications network |
| US7237182B1 (en) * | 2003-12-12 | 2007-06-26 | Cisco Technology, Inc. | System and method for selectively recovering frames in a communications environment |
| JP2009182780A (ja) * | 2008-01-31 | 2009-08-13 | Nec Corp | 再送プロセスのデータ処理方法およびそれを用いた通信装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2762815B2 (ja) | 1992-01-10 | 1998-06-04 | 日本電気株式会社 | 伝送路誤り補償回路 |
| JP3005372B2 (ja) | 1992-10-16 | 2000-01-31 | 日本電気株式会社 | 伝送品質監視方式 |
| KR100293920B1 (ko) * | 1993-06-12 | 2001-09-17 | 윤종용 | 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법 |
| US5784358A (en) * | 1994-03-09 | 1998-07-21 | Oxford Brookes University | Broadband switching network with automatic bandwidth allocation in response to data cell detection |
| CA2124610C (en) * | 1994-05-30 | 1998-10-06 | Charles Kevin Huscroft | Integrated user network interface device |
| US5668798A (en) * | 1995-04-05 | 1997-09-16 | International Business Machines Corporation | Multiplexed TC sublayer for ATM switch |
| JPH09162877A (ja) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | バッファ制御方式 |
| JPH09214518A (ja) * | 1996-02-07 | 1997-08-15 | Fujitsu Ltd | 同期転送モード／非同期転送モード変換伝送路終端装置 |
| JP3302578B2 (ja) * | 1996-10-21 | 2002-07-15 | 富士通株式会社 | Ｏａｍ処理装置 |
| US5875192A (en) * | 1996-12-12 | 1999-02-23 | Pmc-Sierra Ltd. | ATM inverse multiplexing system |
-
1997
- 1997-09-09 JP JP24388097A patent/JPH1188355A/ja not_active Withdrawn
-
1998
- 1998-01-30 US US09/016,457 patent/US6275472B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011004102A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Semiconductor Ltd | データ受信処理方法及びデータ受信処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6275472B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600653A (en) | Technique for improving asynchronous transfer mode operation over a communications link with bursty bit errors | |
| EP0942569A2 (en) | Simple data link (SDL) protocol | |
| EP1083710A2 (en) | ATM group protection switching method and apparatus | |
| US8249075B2 (en) | ATM communications system and method | |
| US5802050A (en) | Minicell sequence number count | |
| CA2250811C (en) | Combined minicell alignment and header protection method and apparatus | |
| KR20010013967A (ko) | 세그먼트 성능 모니터 방법 및 장치 | |
| KR100411446B1 (ko) | 에이에이엘2 시그널링의 타입 3 패킷 처리 방법 | |
| JP2001308863A (ja) | インタフェース装置 | |
| US6275472B1 (en) | Method and apparatus for achieving pass control of transmission cells | |
| US6819679B1 (en) | Multiprotocol packet framing technique | |
| Doshi et al. | A simple data link protocol for high‐speed packet networks | |
| US6873621B2 (en) | System for controlling AAL1 cell bandwidth | |
| CA2325910A1 (en) | Accommodation frame and transmission device of different data traffics on common carrier wave | |
| EP1339198B1 (en) | Enhanced transport of ethernet traffic over a transport SDH/SONET network | |
| JP3245333B2 (ja) | Ｃｂｒ信号の位相跳躍防止方式 | |
| JP2769012B2 (ja) | セル抜け誤配送検出および訂正方法 | |
| Lunsford et al. | Link enhancement for ATM over satellite links | |
| US20060050884A1 (en) | Hardened automatic synchronisation scheme for ATM cells | |
| JP3859953B2 (ja) | Ａｔｍ通信システム | |
| KR100241341B1 (ko) | 동기 디지탈 계층 기반의 에이티엠망에서 셀 경계식별방법 | |
| JP3539556B2 (ja) | 共通搬送波上への異種クライアントデータ転送方法及びａｔｍ／フレーム多重化伝送装置及びルータ構成 | |
| JP4054481B2 (ja) | Ａｔｍセル処理回路 | |
| US6694472B1 (en) | Error correction for frames carried over multiple networks | |
| Doshi et al. | Simple data link (SDL) protocol: an efficient and low complexity data link protocol for high-speed packet networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |