JPH1185567A - Cpu暴走防止装置 - Google Patents
Cpu暴走防止装置Info
- Publication number
- JPH1185567A JPH1185567A JP9238522A JP23852297A JPH1185567A JP H1185567 A JPH1185567 A JP H1185567A JP 9238522 A JP9238522 A JP 9238522A JP 23852297 A JP23852297 A JP 23852297A JP H1185567 A JPH1185567 A JP H1185567A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- time
- clock signal
- circuit
- run away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ウォッチドッグタイマ回路が検出できないC
PUの暴走検出を可能にし、またウォッチドッグタイマ
回路が停止していてもCPUの暴走検出を可能にすると
ともに、CPUによる交信応答の直後に発生するその暴
走に対して迅速な初期化を可能にする。 【解決手段】 本ECUが送出する送信データを取り込
む送信データ取込部151と、取り込まれた送信データ
から同期用のクロック信号を抽出するクロック信号抽出
部152と、クロック信号がHとなる毎に、この時点か
らの経過時間の計測を開始し、クロック信号がLとなる
毎に、実行している経過時間の計測を終了するととも
に、計測中の経過時間が所定時間以上になるときにCP
Uの暴走を検出してリセットパルスを送出する暴走検出
部153とを備えた。
PUの暴走検出を可能にし、またウォッチドッグタイマ
回路が停止していてもCPUの暴走検出を可能にすると
ともに、CPUによる交信応答の直後に発生するその暴
走に対して迅速な初期化を可能にする。 【解決手段】 本ECUが送出する送信データを取り込
む送信データ取込部151と、取り込まれた送信データ
から同期用のクロック信号を抽出するクロック信号抽出
部152と、クロック信号がHとなる毎に、この時点か
らの経過時間の計測を開始し、クロック信号がLとなる
毎に、実行している経過時間の計測を終了するととも
に、計測中の経過時間が所定時間以上になるときにCP
Uの暴走を検出してリセットパルスを送出する暴走検出
部153とを備えた。
Description
【0001】
【発明の属する技術分野】本発明は、多重通信システ
ム、特に車載多重通信システムにおける多重通信装置に
接続されたCPU (Central Processing Unit)の暴走を
防止するCPU暴走防止装置に関するものである。
ム、特に車載多重通信システムにおける多重通信装置に
接続されたCPU (Central Processing Unit)の暴走を
防止するCPU暴走防止装置に関するものである。
【0002】
【従来技術】従来、通信装置を介して通信回線に接続さ
れるCPUの暴走を防止するための種々のCPU暴走防
止装置(リセット回路)が提案されている。
れるCPUの暴走を防止するための種々のCPU暴走防
止装置(リセット回路)が提案されている。
【0003】図5は、通信回線に接続されたCPU応用
電子機器の概略ブロック図である。このCPU応用電子
機器は、CPU101、モデム等の通信装置102、電
源オン時にリセットパルスを送出する電源オンリセット
回路103、CPU101の暴走検出時にリセットパル
スを送出するウォッチドッグタイマ回路104及びOR
回路105を有している。
電子機器の概略ブロック図である。このCPU応用電子
機器は、CPU101、モデム等の通信装置102、電
源オン時にリセットパルスを送出する電源オンリセット
回路103、CPU101の暴走検出時にリセットパル
スを送出するウォッチドッグタイマ回路104及びOR
回路105を有している。
【0004】CPU101は、電源オンリセット回路1
03及びウォッチドッグタイマ回路104の少なくとも
一方がリセットパルスを送出したときに、OR回路10
5を介してリセット端子RSにリセット信号が付与さ
れ、初期化されるようになっている。
03及びウォッチドッグタイマ回路104の少なくとも
一方がリセットパルスを送出したときに、OR回路10
5を介してリセット端子RSにリセット信号が付与さ
れ、初期化されるようになっている。
【0005】CPU101の暴走検出について説明する
と、CPU101は、タイマ割込等のプログラムを実行
することで、一定時間毎にウォッチドッグパルスをウォ
ッチドッグタイマ回路104に送出するようになってい
る。
と、CPU101は、タイマ割込等のプログラムを実行
することで、一定時間毎にウォッチドッグパルスをウォ
ッチドッグタイマ回路104に送出するようになってい
る。
【0006】一方、ウォッチドッグタイマ回路104
は、CPU101からウォッチドッグパルスを受けた時
点からの経過時間を監視し、この経過時間が所定時間以
上になると、CPU101に向けてリセットパルスを送
出するように構成されている。なお、監視中の経過時間
は、CPU101からウォッチドッグパルスを受ける度
に初期化されるようになっている。このように、監視中
の経過時間が所定時間以上になるときに、CPU101
の暴走を検出するようにしている。
は、CPU101からウォッチドッグパルスを受けた時
点からの経過時間を監視し、この経過時間が所定時間以
上になると、CPU101に向けてリセットパルスを送
出するように構成されている。なお、監視中の経過時間
は、CPU101からウォッチドッグパルスを受ける度
に初期化されるようになっている。このように、監視中
の経過時間が所定時間以上になるときに、CPU101
の暴走を検出するようにしている。
【0007】また、特開平4−278617号公報に
は、通信回線からの着信信号に対するCPUの応答を監
視するようにして、所定時間内にその応答がなされない
場合にCPUを初期化する方法が開示されている。
は、通信回線からの着信信号に対するCPUの応答を監
視するようにして、所定時間内にその応答がなされない
場合にCPUを初期化する方法が開示されている。
【0008】
【発明が解決しようとする課題】しかしながら、図5に
示されるCPU応用電子機器では、CPU101に何ら
かの異常が発生していても、ウォッチドッグタイマ回路
104にウォッチドッグパルスが送出されていれば(メ
インルーチンが正常に機能せず、一定時間毎にウォッチ
ドッグパルスを送出させるタイマ割込処理だけが機能し
ているような場合等)、CPU101の異常を検出する
ことができなかった。
示されるCPU応用電子機器では、CPU101に何ら
かの異常が発生していても、ウォッチドッグタイマ回路
104にウォッチドッグパルスが送出されていれば(メ
インルーチンが正常に機能せず、一定時間毎にウォッチ
ドッグパルスを送出させるタイマ割込処理だけが機能し
ているような場合等)、CPU101の異常を検出する
ことができなかった。
【0009】また、図5に示されるCPU暴走防止装置
を車載多重通信システム(ワイヤハーネスの簡略化と軽
量化を図るとともに、センサ等の共用を目的とし、一本
の信号線によって各種信号を伝送しようとするもの)に
適用する場合、暗電流対策等のためにウォッチドッグタ
イマ回路104の動作を一時停止させるときがある。こ
の場合、CPU101は、暴走してもウォッチドッグタ
イマ回路104により初期化されないという問題があっ
た。
を車載多重通信システム(ワイヤハーネスの簡略化と軽
量化を図るとともに、センサ等の共用を目的とし、一本
の信号線によって各種信号を伝送しようとするもの)に
適用する場合、暗電流対策等のためにウォッチドッグタ
イマ回路104の動作を一時停止させるときがある。こ
の場合、CPU101は、暴走してもウォッチドッグタ
イマ回路104により初期化されないという問題があっ
た。
【0010】更に、特開平4−278617号公報記載
の方法では、応答直後にCPUが暴走した場合、交信先
から着信信号が再度送信されない限りCPUを初期化す
ることができず、また着信信号が再度送信される場合で
も、応答直後の暴走に対し、瞬時にCPUを初期化する
ことができず、特にCPUの暴走に対して迅速な初期化
が要求される車載多重通信システムでは大きな問題であ
った。
の方法では、応答直後にCPUが暴走した場合、交信先
から着信信号が再度送信されない限りCPUを初期化す
ることができず、また着信信号が再度送信される場合で
も、応答直後の暴走に対し、瞬時にCPUを初期化する
ことができず、特にCPUの暴走に対して迅速な初期化
が要求される車載多重通信システムでは大きな問題であ
った。
【0011】本発明は、上記事情に鑑みてなされたもの
で、ウォッチドッグタイマ回路が検出できないCPUの
暴走検出を可能にし、またウォッチドッグタイマ回路が
停止していてもCPUの暴走検出を可能にするととも
に、CPUによる交信応答の直後に発生するその暴走に
対して迅速な初期化を可能にするCPU暴走防止装置を
提供することを目的とする。
で、ウォッチドッグタイマ回路が検出できないCPUの
暴走検出を可能にし、またウォッチドッグタイマ回路が
停止していてもCPUの暴走検出を可能にするととも
に、CPUによる交信応答の直後に発生するその暴走に
対して迅速な初期化を可能にするCPU暴走防止装置を
提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
の本発明は、多重通信システムの通信網に接続された多
重通信装置により行われる多重通信の異常状態を検出す
る検出手段と、前記異常状態が検出された場合に、前記
多重通信装置に接続されたCPUを初期化するリセット
手段とを備えたものである。
の本発明は、多重通信システムの通信網に接続された多
重通信装置により行われる多重通信の異常状態を検出す
る検出手段と、前記異常状態が検出された場合に、前記
多重通信装置に接続されたCPUを初期化するリセット
手段とを備えたものである。
【0013】この構成では、多重通信の異常状態、例え
ば変化すべき信号レベルが変化しなくなった状態が検出
されるようになり、ウォッチドッグタイマ回路の動作に
拘わらず、CPUが初期化されるようになり、またCP
Uによる交信応答の直後に発生するその暴走に対して迅
速な初期化が実行されるようになる。
ば変化すべき信号レベルが変化しなくなった状態が検出
されるようになり、ウォッチドッグタイマ回路の動作に
拘わらず、CPUが初期化されるようになり、またCP
Uによる交信応答の直後に発生するその暴走に対して迅
速な初期化が実行されるようになる。
【0014】なお、前記検出手段は、前記多重通信の信
号パルスの変化を監視して、該信号パルスが所定時間以
上変化しない場合に、前記異常状態を検出するものでも
よい。この構成によれば、CPUの暴走で例えば送信デ
ータの信号パルスが変化しなくなる場合、所定時間でそ
の暴走が検出されるようになる。
号パルスの変化を監視して、該信号パルスが所定時間以
上変化しない場合に、前記異常状態を検出するものでも
よい。この構成によれば、CPUの暴走で例えば送信デ
ータの信号パルスが変化しなくなる場合、所定時間でそ
の暴走が検出されるようになる。
【0015】また、前記検出手段は、前記多重通信の信
号パルスが送信状態でホールドした場合に、前記異常状
態を検出するものでもよい。この構成によれば、送信時
に発生するCPUの暴走が瞬時に検出されるようにな
る。
号パルスが送信状態でホールドした場合に、前記異常状
態を検出するものでもよい。この構成によれば、送信時
に発生するCPUの暴走が瞬時に検出されるようにな
る。
【0016】
【発明の実施の形態】図1は、本発明が適用される、車
載多重通信システムにおけるECU (Electronic Contr
ol Uint)の概略ブロック図である。本ECUは、CPU
11、通信回路12、電源オンリセット回路13、ウォ
ッチドッグタイマ回路14、計測回路15及び遅延OR
回路16を有し、車載多重通信システムの通信網(SM
N: Single-wire Multiplex Network)に接続された図
外のECUと多重通信可能に構成されている。なお、本
ECUは、CPU11とSMNに接続された通信回路1
2とを有するものであればよく、例えば、車両の各ドア
に取り付けられ、ドアロック・アンロック制御及びパワ
ーウインド制御等を行うものが挙げられる。
載多重通信システムにおけるECU (Electronic Contr
ol Uint)の概略ブロック図である。本ECUは、CPU
11、通信回路12、電源オンリセット回路13、ウォ
ッチドッグタイマ回路14、計測回路15及び遅延OR
回路16を有し、車載多重通信システムの通信網(SM
N: Single-wire Multiplex Network)に接続された図
外のECUと多重通信可能に構成されている。なお、本
ECUは、CPU11とSMNに接続された通信回路1
2とを有するものであればよく、例えば、車両の各ドア
に取り付けられ、ドアロック・アンロック制御及びパワ
ーウインド制御等を行うものが挙げられる。
【0017】CPU11は、本ECU全般の制御を行う
もので、例えば、通信回路12を介して、SMNに接続
された図外のECUと通信データを送受信したり、タイ
マ割込等のプログラムを実行することで、一定時間毎に
ウォッチドッグパルスをウォッチドッグタイマ回路14
に送出したりする。なお、CPU11は、自己のリセッ
ト端子RSにリセット信号が付与されると、自己を初期
化するようになっている。
もので、例えば、通信回路12を介して、SMNに接続
された図外のECUと通信データを送受信したり、タイ
マ割込等のプログラムを実行することで、一定時間毎に
ウォッチドッグパルスをウォッチドッグタイマ回路14
に送出したりする。なお、CPU11は、自己のリセッ
ト端子RSにリセット信号が付与されると、自己を初期
化するようになっている。
【0018】通信回路12は、CPU11からの送信デ
ータを多重化してSMN上に送出するマルチプレクサ1
21と、SMNからの多重化信号を受信し、本ECU宛
の通信データを取り出してCPU11に渡すデマルチプ
レクサ122とによって構成され、SMNを介して他の
ECUと多重通信を行うものである。なお、本実施形態
の通信アクセス方式は、各ノード(ECU)がSMNの
空き状態(送受信が行われていない状態)を監視し、空
き状態であれば通信可能となるCSMA/CD(Carrier
Sense Multiple Access with Collision Detection)方
式でもよく、いわゆるトークンと呼ばれる送信権コード
を得たノードのみが次の送信の権利を持つトークンパッ
シブ方式でもよく、或いは各ノードが送信するデータ長
を固定長とし、1フレームを時間毎に分割して各々を各
ノードに割り当てるTDMA (Time Division Multiple
Access)方式等でもよい。要するに、本ECUが自己の
送信データを取り出し得る方式であればよい。
ータを多重化してSMN上に送出するマルチプレクサ1
21と、SMNからの多重化信号を受信し、本ECU宛
の通信データを取り出してCPU11に渡すデマルチプ
レクサ122とによって構成され、SMNを介して他の
ECUと多重通信を行うものである。なお、本実施形態
の通信アクセス方式は、各ノード(ECU)がSMNの
空き状態(送受信が行われていない状態)を監視し、空
き状態であれば通信可能となるCSMA/CD(Carrier
Sense Multiple Access with Collision Detection)方
式でもよく、いわゆるトークンと呼ばれる送信権コード
を得たノードのみが次の送信の権利を持つトークンパッ
シブ方式でもよく、或いは各ノードが送信するデータ長
を固定長とし、1フレームを時間毎に分割して各々を各
ノードに割り当てるTDMA (Time Division Multiple
Access)方式等でもよい。要するに、本ECUが自己の
送信データを取り出し得る方式であればよい。
【0019】電源オンリセット回路13は、電源オン時
にリセットパルスを送出するものである。
にリセットパルスを送出するものである。
【0020】ウォッチドッグタイマ回路14は、CPU
11からウォッチドッグパルスを受けた時点からの経過
時間を監視し、この経過時間が所定時間以上になると、
CPU11に向けてリセットパルスを送出するものであ
る。なお、監視中の経過時間は、CPU11からウォッ
チドッグパルスを受ける度に初期化されるようになって
いる。
11からウォッチドッグパルスを受けた時点からの経過
時間を監視し、この経過時間が所定時間以上になると、
CPU11に向けてリセットパルスを送出するものであ
る。なお、監視中の経過時間は、CPU11からウォッ
チドッグパルスを受ける度に初期化されるようになって
いる。
【0021】図2は、計測回路(タイマ回路)15のブ
ロック図で、図3は、送信途中でCPU11が暴走した
場合の計測回路15の動作を示すタイムチャートであ
る。但し、説明の便宜上、通信アクセス方式はCSMA
/CD方式であるとする。まず、計測回路15による暴
走検出の原理について説明する。マルチプレクサ121
がSMN上に送出するCPU11からの送信データに
は、ハイ(H)とロー(L)のレベルの信号で示される
種々の制御用情報が含まれている。この送信時に信号レ
ベルが途中でホールドするような場合、CPU11の暴
走が原因であると考えられることから、信号レベルのホ
ールド状態を検出するようにすれば、CPU11の暴走
検出が可能となる。
ロック図で、図3は、送信途中でCPU11が暴走した
場合の計測回路15の動作を示すタイムチャートであ
る。但し、説明の便宜上、通信アクセス方式はCSMA
/CD方式であるとする。まず、計測回路15による暴
走検出の原理について説明する。マルチプレクサ121
がSMN上に送出するCPU11からの送信データに
は、ハイ(H)とロー(L)のレベルの信号で示される
種々の制御用情報が含まれている。この送信時に信号レ
ベルが途中でホールドするような場合、CPU11の暴
走が原因であると考えられることから、信号レベルのホ
ールド状態を検出するようにすれば、CPU11の暴走
検出が可能となる。
【0022】そこで、本実施形態では、送信データ取込
部151、クロック信号抽出部152及び暴走検出部1
53により計測回路15を構成するようにしている。
部151、クロック信号抽出部152及び暴走検出部1
53により計測回路15を構成するようにしている。
【0023】送信データ取込部151は、SMNからの
多重化信号(図3参照)を受信して本ECUが送出する
送信データを取り込むものである。なお、送信データ取
込部151は、SMNからではなく、マルチプレクサ1
21又はデマルチプレクサ122から送信データを取り
込むようにしてもよい。
多重化信号(図3参照)を受信して本ECUが送出する
送信データを取り込むものである。なお、送信データ取
込部151は、SMNからではなく、マルチプレクサ1
21又はデマルチプレクサ122から送信データを取り
込むようにしてもよい。
【0024】クロック信号抽出部152は、取り込まれ
た送信データから同期用のクロック信号(図3参照)を
抽出するものである。
た送信データから同期用のクロック信号(図3参照)を
抽出するものである。
【0025】暴走検出部153は、クロック信号がHと
なる毎に、この時点からの経過時間の計測を開始し、ク
ロック信号がLとなる毎に、実行している経過時間の計
測を終了するとともに、計測中の経過時間が所定時間以
上になるときにCPUの暴走を検出してリセットパルス
を送出するものである。これにより、例えばクロック信
号がH状態のときにCPU11が暴走して、クロック信
号がH状態でホールドしたとしても、Hとなった時点か
らの経過時間が所定時間(図3の例では正常時の時間幅
の2倍)以上になると、計測回路15からCPU11に
向けてリセットパルスが送出されるので、CPU11
は、瞬時にリセットされ、上記ホールド状態から脱出す
ることとなる。
なる毎に、この時点からの経過時間の計測を開始し、ク
ロック信号がLとなる毎に、実行している経過時間の計
測を終了するとともに、計測中の経過時間が所定時間以
上になるときにCPUの暴走を検出してリセットパルス
を送出するものである。これにより、例えばクロック信
号がH状態のときにCPU11が暴走して、クロック信
号がH状態でホールドしたとしても、Hとなった時点か
らの経過時間が所定時間(図3の例では正常時の時間幅
の2倍)以上になると、計測回路15からCPU11に
向けてリセットパルスが送出されるので、CPU11
は、瞬時にリセットされ、上記ホールド状態から脱出す
ることとなる。
【0026】遅延OR回路16は、電源オンリセット回
路13、ウォッチドッグタイマ回路14及び計測回路1
5の少なくとも1つからリセットパルスが送られてくる
と、CPU11のリセット端子RSにリセット信号を送
出するものである。
路13、ウォッチドッグタイマ回路14及び計測回路1
5の少なくとも1つからリセットパルスが送られてくる
と、CPU11のリセット端子RSにリセット信号を送
出するものである。
【0027】次に、本ECUの動作について説明する。
図4は、本ECU各部の動作例を示すタイムチャートで
ある。但し、説明の便宜上、通信アクセス方式は、CS
MA/CD方式であるとする。受信時、SMNからの多
重化信号は、デマルチプレクサ122で受信され、本E
CU宛の通信データが取り出される。この取り出された
通信データは、クロック信号に従ってCPU11に読み
込まれる。ここで、図4の左半分のタイムチャート例で
は、交信先の図外のECUは正常に動作しており、また
本ECUも正常に動作しているので、受信動作は正常に
終了する。なお、通信データの読み込み時に使用される
クロック信号は、デマルチプレクサ122で抽出される
ようにしてもよく、或いは計測回路15で抽出されるよ
うにしてもよい。
図4は、本ECU各部の動作例を示すタイムチャートで
ある。但し、説明の便宜上、通信アクセス方式は、CS
MA/CD方式であるとする。受信時、SMNからの多
重化信号は、デマルチプレクサ122で受信され、本E
CU宛の通信データが取り出される。この取り出された
通信データは、クロック信号に従ってCPU11に読み
込まれる。ここで、図4の左半分のタイムチャート例で
は、交信先の図外のECUは正常に動作しており、また
本ECUも正常に動作しているので、受信動作は正常に
終了する。なお、通信データの読み込み時に使用される
クロック信号は、デマルチプレクサ122で抽出される
ようにしてもよく、或いは計測回路15で抽出されるよ
うにしてもよい。
【0028】一方、送信時、CPU11からの送信デー
タは、マルチプレクサ121で多重化されてSMN上に
送信される。この送信された多重化信号は、計測回路1
5で取り込まれ、クロック信号が抽出される。
タは、マルチプレクサ121で多重化されてSMN上に
送信される。この送信された多重化信号は、計測回路1
5で取り込まれ、クロック信号が抽出される。
【0029】次いで、クロック信号がHになった時点か
らの経過時間が計測され、この経過時間は所定時間と比
較される。経過時間が所定時間以上になれば、CPU1
1が暴走したとしてリセットパルスが送出され、CPU
11は初期化される。一方、経過時間が所定時間未満で
あれば、クロック信号がLになった時点で実行中の経過
時間の計測は終了する。これら計測、CPU11の暴走
検出及び計測終了の動作は、計測回路15でクロック信
号が抽出されている間繰り返される。
らの経過時間が計測され、この経過時間は所定時間と比
較される。経過時間が所定時間以上になれば、CPU1
1が暴走したとしてリセットパルスが送出され、CPU
11は初期化される。一方、経過時間が所定時間未満で
あれば、クロック信号がLになった時点で実行中の経過
時間の計測は終了する。これら計測、CPU11の暴走
検出及び計測終了の動作は、計測回路15でクロック信
号が抽出されている間繰り返される。
【0030】ここで、図4の右半分のタイムチャート例
では、クロック信号は、終端部でH状態にホールドす
る。このホールド開始時点からの経過時間が所定時間以
上になった時点で、計測回路15からリセットパルスが
送出され、これを受けた遅延OR回路16がリセット信
号をCPU11のリセット端子RSに出力する。これに
より、CPU11は初期化され、瞬時に正常な状態に復
帰する(SMNからの信号はLになり、クロック信号の
ホールド状態も解消され、またCPU11からウォッチ
ドッグタイマ回路14へのウォッチドッグパルスの送出
も再開される。)。
では、クロック信号は、終端部でH状態にホールドす
る。このホールド開始時点からの経過時間が所定時間以
上になった時点で、計測回路15からリセットパルスが
送出され、これを受けた遅延OR回路16がリセット信
号をCPU11のリセット端子RSに出力する。これに
より、CPU11は初期化され、瞬時に正常な状態に復
帰する(SMNからの信号はLになり、クロック信号の
ホールド状態も解消され、またCPU11からウォッチ
ドッグタイマ回路14へのウォッチドッグパルスの送出
も再開される。)。
【0031】なお、本実施形態では、計測回路15は、
クロック信号を監視するようになっているが、これに限
らず、取り込んだ送信データ中の信号レベルそのものを
監視するものでもよい。この場合、計測回路15は、送
信データの信号レベルがHになった時点からの経過時間
が、予め設定された正常動作時のHの最長時間幅を超え
たときにリセットパルスを送出するようにすればよい。
クロック信号を監視するようになっているが、これに限
らず、取り込んだ送信データ中の信号レベルそのものを
監視するものでもよい。この場合、計測回路15は、送
信データの信号レベルがHになった時点からの経過時間
が、予め設定された正常動作時のHの最長時間幅を超え
たときにリセットパルスを送出するようにすればよい。
【0032】また、本実施形態では、本ECUが有する
CPUを初期化するようにしたが、受信データから抽出
されるクロック信号がH状態でホールドした場合、受信
データを送信した交信先(他のECU)のCPUが暴走
したと考えられることから、多重化通信でリセット信号
を交信先に送信するようにしてもよい。この場合、交信
先のデマルチプレクサは、CPUの動作に拘わらず、多
重化信号からリセット信号が取り出された場合、そのリ
セット信号をCPUのリセット端子に出力するように構
成される必要がある。
CPUを初期化するようにしたが、受信データから抽出
されるクロック信号がH状態でホールドした場合、受信
データを送信した交信先(他のECU)のCPUが暴走
したと考えられることから、多重化通信でリセット信号
を交信先に送信するようにしてもよい。この場合、交信
先のデマルチプレクサは、CPUの動作に拘わらず、多
重化信号からリセット信号が取り出された場合、そのリ
セット信号をCPUのリセット端子に出力するように構
成される必要がある。
【0033】
【発明の効果】以上のことから明らかなように、請求項
1記載の発明によれば、ウォッチドッグタイマ回路が検
出できないCPUの暴走検出が可能になり、またウォッ
チドッグタイマ回路が停止していてもCPUの暴走検出
が可能になるとともに、CPUによる交信応答の直後に
発生するその暴走に対して迅速な初期化が可能になる。
1記載の発明によれば、ウォッチドッグタイマ回路が検
出できないCPUの暴走検出が可能になり、またウォッ
チドッグタイマ回路が停止していてもCPUの暴走検出
が可能になるとともに、CPUによる交信応答の直後に
発生するその暴走に対して迅速な初期化が可能になる。
【0034】請求項2記載の発明によれば、CPUの暴
走で例えば送信データの信号パルスが変化しなくなる場
合、所定時間でその暴走を検出することが可能になる。
走で例えば送信データの信号パルスが変化しなくなる場
合、所定時間でその暴走を検出することが可能になる。
【0035】請求項3記載の発明によれば、送信時に発
生するCPUの暴走を瞬時に検出することが可能にな
る。
生するCPUの暴走を瞬時に検出することが可能にな
る。
【図1】本発明が適用される、車載多重通信システムに
おけるECUの概略ブロック図である。
おけるECUの概略ブロック図である。
【図2】計測回路(タイマ回路)のブロック図である。
【図3】送信途中でCPUが暴走した場合の計測回路の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図4】本ECU各部の動作例を示すタイムチャートで
ある。
ある。
【図5】通信回線に接続されたCPU応用電子機器の概
略ブロック図である。
略ブロック図である。
11 CPU 12 通信回路 13 電源オンリセット回路 14 ウォッチドッグタイマ回路 15 計測回路 16 遅延OR回路 151 送信データ取込部 152 クロック信号抽出部 153 暴走検出部(検出手段、リセット手段)
Claims (3)
- 【請求項1】 多重通信システムの通信網に接続された
多重通信装置により行われる多重通信の異常状態を検出
する検出手段と、前記異常状態が検出された場合に、前
記多重通信装置に接続されたCPUを初期化するリセッ
ト手段とを備えたことを特徴とするCPU暴走防止装
置。 - 【請求項2】 前記検出手段は、前記多重通信の信号パ
ルスの変化を監視して、該信号パルスが所定時間以上変
化しない場合に、前記異常状態を検出することを特徴と
する請求項1記載のCPU暴走防止装置。 - 【請求項3】 前記検出手段は、前記多重通信の信号パ
ルスが送信状態でホールドした場合に、前記異常状態を
検出することを特徴とする請求項1又は2記載のCPU
暴走防止装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238522A JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Cpu暴走防止装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238522A JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Cpu暴走防止装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1185567A true JPH1185567A (ja) | 1999-03-30 |
Family
ID=17031513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9238522A Pending JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Cpu暴走防止装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1185567A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008234484A (ja) * | 2007-03-22 | 2008-10-02 | Fujitsu Ltd | リセット回路及びシステム |
KR101507022B1 (ko) * | 2013-12-26 | 2015-04-07 | 한국항공우주연구원 | 서보 구동 장치의 포화구동을 방지하는 제어 장치 및 방법 |
CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制***状态监测电路、方法及控制***中央处理器 |
-
1997
- 1997-09-03 JP JP9238522A patent/JPH1185567A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008234484A (ja) * | 2007-03-22 | 2008-10-02 | Fujitsu Ltd | リセット回路及びシステム |
KR101507022B1 (ko) * | 2013-12-26 | 2015-04-07 | 한국항공우주연구원 | 서보 구동 장치의 포화구동을 방지하는 제어 장치 및 방법 |
CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制***状态监测电路、方法及控制***中央处理器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002158668A (ja) | 車両用ネットワークシステムの異常検出装置 | |
US8018867B2 (en) | Network system for monitoring operation of monitored node | |
JPH1185567A (ja) | Cpu暴走防止装置 | |
JPH08307438A (ja) | トークンリング型伝送システム | |
US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
JP3875509B2 (ja) | 異常検出方式、及び、異常検出システム | |
JP3039361B2 (ja) | 装置内情報収集システム | |
JP3910903B2 (ja) | 制御パケットの受信方法及び受信装置 | |
JPH1051515A (ja) | 通信異常検出装置 | |
JP3135996B2 (ja) | 火災感知器 | |
JP2891135B2 (ja) | ソフトウェア障害検出装置及びソフトウェア障害検出方法 | |
JP3230308B2 (ja) | リング型lan | |
JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
JP3564549B2 (ja) | 通信制御装置 | |
JP2648430B2 (ja) | フレーム同期確立回路 | |
JPH04287448A (ja) | ステーション障害検出方式 | |
US20080310412A1 (en) | Information relay apparatus, control method and information processing system | |
JPS63158691A (ja) | 火災報知システムの感知器回線の異常保護方式 | |
JP2800765B2 (ja) | 光バースト信号出力制御回路 | |
JP3080906B2 (ja) | Lanにおけるフレーム送信方法およびlanの端末装置 | |
JPH06296294A (ja) | 通信制御装置 | |
JPH05173903A (ja) | 多重伝送装置 | |
JPH0522312A (ja) | 多重伝送装置 | |
JP3396649B2 (ja) | 周期監視回路 | |
JP2693330B2 (ja) | 電力系統保護システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010828 |