JPH118473A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH118473A
JPH118473A JP16140997A JP16140997A JPH118473A JP H118473 A JPH118473 A JP H118473A JP 16140997 A JP16140997 A JP 16140997A JP 16140997 A JP16140997 A JP 16140997A JP H118473 A JPH118473 A JP H118473A
Authority
JP
Japan
Prior art keywords
insulating layer
printed wiring
hole
wiring board
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16140997A
Other languages
Japanese (ja)
Inventor
Seiji Mori
聖二 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP16140997A priority Critical patent/JPH118473A/en
Publication of JPH118473A publication Critical patent/JPH118473A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board which will not have crackings generated in it, even if it is subjected to repeated cooling/heating tests. SOLUTION: Base conductor circuits 3b and 3b are formed on both the upper and lower surfaces of a laminated board 2 in multilevel printed wiring board 1. A plated through-hole 3a pierces through the layer-built board 2, and the base conductor circuits 3b and 3b in the thickness direction and has an opening facing a built-up insulating layer 6. Both the base conductor circuits 3b and 3b are electrically connected to each other with the placed through-hole 3a. The center axis of the plated through-hole 3a is inclined from the layer-built board 2 by a predetermined angle. Further, a filling resin layer 5 having a thermal expansion coefficient which is different from the thermal expansion coefficient of the layer-built board 2 is provided in the plated through-hole 3a. Built-up insulating layers 6, 8 and 10 and built-up conductor circuits 7 and 9 are laminated on the laminated board 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、例えば半導体素子
を実装するのに用いられるプリント配線板に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board used for mounting, for example, a semiconductor device.

【０００２】[0002]

【従来の技術】従来、一般的なプリント配線板として
は、銅箔などの導体層を絶縁性フィルムに接着し、その
導体層をエッチングなどにより処理して所定パターンの
導体回路を形成したものが使用されており、特に近年で
は実装密度を高めるために多層プリント配線板が用いら
れている。2. Description of the Related Art Conventionally, a general printed wiring board is formed by bonding a conductor layer such as a copper foil to an insulating film and processing the conductor layer by etching or the like to form a conductor circuit having a predetermined pattern. In recent years, multilayer printed wiring boards have been used to increase the mounting density.

【０００３】また、近年はＩＣ搭載配線基板の縮小化、
実装形態の変化に伴い、回路の細線化、回路隙間の縮小
化、回路の多層化即ち高密度化など（これらを総称して
ファイン化という）が要求されている。このようなファ
イン化の要求に応える多層プリント配線板は、通常、図
３に示すように、積層板１０２の両面にベース導体回路
１０３ｂ、１０３ｂが形成され、その両ベース導体回路
１０３ｂ、１０３ｂがメッキスルーホール１０３ａ（内
壁面がメッキされたスルーホール１０４）を介して電気
的に接続され、更に積層板１０２の両面にビルドアップ
絶縁層１０６及び複数のビルドアップ導体回路１０７が
積層された構造を有している。これらのビルドアップ導
体回路１０７は、導体ラインであったり、他の導体回路
との接続のためのバイアホールを備えているものであっ
たりする。多層プリント配線板のスルーホール１０４の
上下位置には、このようなビルドアップ導体回路１０７
が存在する場合もあるし（図３参照）、ビルドアップ導
体回路１０７が存在せずビルドアップ絶縁層１０６のみ
が存在する場合もある。また、メッキスルーホール１０
３ａ内には充填樹脂層１０５が設けられている。In recent years, the size of wiring boards on which ICs are mounted has been reduced.
With the change in the mounting form, there is a demand for thinner circuits, smaller circuit gaps, multilayer circuits, that is, higher densities (these are collectively called finer). Generally, as shown in FIG. 3, a multilayer printed wiring board that meets such a demand for fineness has base conductor circuits 103b, 103b formed on both sides of a laminated board 102, and both base conductor circuits 103b, 103b are plated. It has a structure in which a build-up insulating layer 106 and a plurality of build-up conductor circuits 107 are laminated on both sides of a laminated board 102 by being electrically connected through through holes 103a (through holes 104 with inner wall surfaces plated). doing. These build-up conductor circuits 107 are conductor lines or have via holes for connection to other conductor circuits. Such a build-up conductor circuit 107 is located above and below the through hole 104 of the multilayer printed wiring board.
May be present (see FIG. 3), or only the build-up insulating layer 106 may be present without the build-up conductor circuit 107. In addition, plating through hole 10
A filling resin layer 105 is provided in 3a.

【０００４】[0004]

【発明が解決しようとする課題】ところで、図３に示し
た多層プリント配線板は、ハンダのリフロー等、高温に
さらされることがある一方、半導体素子が実装されたあ
と実際に使用される環境によって周囲の温度が氷点下に
達することもある。したがって、このような多層プリン
ト配線板は、温度の高低にかかわらず、電気的な接続が
保たれている必要がある。また、多層プリント配線板は
回路が細線化・多層化されているため、配線板内にはさ
まざまな残留応力が加わった状態にある。このため、１
層のプリント配線板に比べて、環境温度の変化によって
電気的な接続の信頼性がどのように変わるのか、予測し
づらい面がある。Incidentally, the multilayer printed wiring board shown in FIG. 3 may be exposed to high temperatures such as reflow of solder, etc., but depending on the environment actually used after the semiconductor element is mounted. Ambient temperature can be below freezing. Therefore, such a multilayer printed wiring board needs to maintain electrical connection regardless of the temperature. Further, since the circuit of the multilayer printed wiring board is thinned and multilayered, various residual stresses are applied in the wiring board. Therefore, 1
Compared to a printed wiring board with layers, it is difficult to predict how the reliability of electrical connection changes due to a change in environmental temperature.

【０００５】このことから、多層プリント配線板の信頼
性を評価するために、冷熱試験を繰り返し行うことがあ
る。例えば、ＭＰＵ（マイクロプロセッサユニット）用
の多層プリント配線板の冷熱試験としては、ＭＩＬ−Ｓ
ＴＤ（ミルスタンダード）のコンディションＢの熱衝撃
試験に準じたもの、具体的には−５５℃の液槽と１２５
℃の液槽に所定時間ずつ交互に浸漬する操作を１サイク
ルとする試験、を採用することがある。そして、この冷
熱試験を所定サイクル行った後に、多層プリント配線板
の内部にクラックが発生したか否かによって、信頼性を
評価する。具体的には、クラックが発生した場合、その
クラックが周りの雰囲気から水分を吸収して回路をショ
ートさせることがあるため、電気的接続の信頼性が損な
われるおそれがあると評価する。For this reason, in order to evaluate the reliability of a multilayer printed wiring board, a thermal test may be repeatedly performed. For example, as a cooling / heating test of a multilayer printed wiring board for an MPU (microprocessor unit), MIL-S
TD (mill standard) according to the thermal shock test of condition B, specifically, a liquid tank of -55 ° C and 125
A test in which the operation of alternately immersing in a liquid bath at a predetermined temperature for a predetermined time as one cycle may be employed. After performing the cooling / heating test for a predetermined cycle, the reliability is evaluated based on whether or not cracks have occurred inside the multilayer printed wiring board. Specifically, it is evaluated that when a crack occurs, the crack may absorb moisture from the surrounding atmosphere and short-circuit the circuit, so that the reliability of the electrical connection may be impaired.

【０００６】ここで、冷熱試験における多層プリント配
線板のスルーホール近傍に発生する応力を考えると、積
層板１０２とスルーホール１０４内の充填樹脂層１０５
との上下方向の熱膨張率が異なる場合、例えば充填樹脂
層１０５の熱膨張率よりも、積層板１０２の熱膨張率が
大きい場合、冷熱試験の低温側では、図４（ａ）に示す
ように積層板１０２が充填樹脂層１０５よりも大きく収
縮するため、充填樹脂層１０５の外周に沿ってせん断応
力が発生して充填樹脂層１０５がドーム型に変形する。
このため、複数のビルドアップ絶縁層１０６のうちスル
ーホール１０４の上下位置に相当する箇所では、このよ
うなドーム型に変形しようとする応力が加わる。また、
高温時では、図４（ｂ）に示すように、低温時の逆方向
に応力が加わる。Here, considering the stress generated near the through hole of the multilayer printed wiring board in the thermal test, the laminated board 102 and the filling resin layer 105 in the through hole 104 are considered.
When the thermal expansion coefficient in the vertical direction differs from the thermal expansion coefficient in the vertical direction, for example, when the thermal expansion coefficient of the laminated board 102 is larger than the thermal expansion coefficient of the filling resin layer 105, as shown in FIG. Since the laminate 102 shrinks more than the filled resin layer 105, a shear stress is generated along the outer periphery of the filled resin layer 105, and the filled resin layer 105 is deformed into a dome shape.
For this reason, in the portions corresponding to the upper and lower positions of the through-hole 104 in the plurality of build-up insulating layers 106, such a dome-shaped stress is applied. Also,
At high temperatures, stress is applied in the opposite direction at low temperatures, as shown in FIG.

【０００７】このような応力が繰り返し加わると、図５
に示すように、スルーホール１０４の近傍（例えばエッ
ジ部分）のビルドアップ絶縁層１０６にクラックＣが発
生したり、あるいはこのような応力が加わる領域内にビ
ルドアップ導体回路１０７（導体ラインやバイアホー
ル、バイアホールランドなど）が存在すればそのビルド
アップ導体回路１０７の近傍にあるビルドアップ絶縁層
１０６にクラックＣが発生したりする。なお、クラック
Ｃの発生要因は熱膨張率の差によるものだけではなく、
他の要因も考えられる。When such stress is repeatedly applied, FIG.
As shown in FIG. 7, a crack C is generated in the build-up insulating layer 106 near the through hole 104 (for example, at an edge portion), or the build-up conductor circuit 107 (conductor line or via hole) is formed in a region where such stress is applied. , Via hole land, etc.), a crack C is generated in the build-up insulating layer 106 near the build-up conductor circuit 107. The cause of the crack C is not only due to the difference in the coefficient of thermal expansion,
Other factors are also possible.

【０００８】本発明は上記課題に鑑みなされたものであ
り、その目的は、冷熱試験を繰り返し行ったとしても内
部にクラックが発生しないプリント配線板を提供するこ
とにある。[0008] The present invention has been made in view of the above problems, and an object of the present invention is to provide a printed wiring board in which cracks do not occur even when a thermal test is repeatedly performed.

【０００９】[0009]

【課題を解決するための手段及び発明の効果】上記課題
を解決するため、請求項１記載の発明は、第１絶縁層と
第２絶縁層の間に設けられた導体回路と、前記第１絶縁
層と前記導体回路とを厚さ方向に貫通して前記第２絶縁
層に面して開口すると共に内壁面がメッキされて前記導
体回路と導通されたメッキホールと、前記メッキホール
内に充填された充填樹脂層とを備えたプリント配線板で
あって、前記メッキホールの中心軸が、前記第１絶縁層
に対して垂直ではなく傾斜していることを特徴とする。Means for Solving the Problems and Effects of the Invention In order to solve the above-mentioned problems, the invention according to claim 1 comprises a conductor circuit provided between a first insulating layer and a second insulating layer; A plating hole that penetrates through the insulating layer and the conductor circuit in the thickness direction and faces the second insulating layer and is opened and has an inner wall surface plated and electrically connected to the conductor circuit; And a central axis of the plating hole is not perpendicular to the first insulating layer but inclined with respect to the first insulating layer.

【００１０】かかるプリント配線板では、低温に所定時
間晒した後高温に所定時間晒すという冷熱試験を繰り返
し行った場合、第１絶縁層と充填樹脂層との間で応力が
発生する。この応力は、メッキホールの中心軸が第１絶
縁層に対して傾斜していることから水平方向（Ｘ，Ｙ方
向）に分散される。このため、上下方向（Ｚ方向）の成
分は、メッキホールの中心軸が第１絶縁層に対して垂直
である場合に比べて、小さくなる。[0010] In such a printed wiring board, when a thermal test is repeatedly performed in which the substrate is exposed to a low temperature for a predetermined time and then to a high temperature for a predetermined time, stress is generated between the first insulating layer and the filling resin layer. This stress is dispersed in the horizontal direction (X, Y directions) because the central axis of the plating hole is inclined with respect to the first insulating layer. For this reason, the component in the vertical direction (Z direction) is smaller than when the center axis of the plating hole is perpendicular to the first insulating layer.

【００１１】また、従来のプリント配線板と本発明のプ
リント配線板の冷熱試験を行ったときの変形につき、便
宜上メッキ部分を無視してその縦断面を考えると、以下
のようになる。すなわち、従来のプリント配線板では、
図６（ａ）に示すように、第１絶縁層Ｌ１と充填樹脂層
Ｌ２の境界Ｓは第１絶縁層Ｌ１に対して垂直であるた
め、この縦断面においてプリント配線板を縦方向に仮想
的に分割した場合、第１絶縁層Ｌ１のみの部分と、充填
樹脂層Ｌ２のみの部分とに２分される。このため、境界
Ｓを挟んだ両側で熱膨張による厚さ変化が急激に起こ
り、この境界Ｓのエッジ部分に加わる応力が大きくな
る。Further, the deformation of the conventional printed wiring board and the printed wiring board of the present invention when the thermal test is performed is as follows, considering the longitudinal section ignoring the plated portion for convenience. That is, in the conventional printed wiring board,
As shown in FIG. 6A, since the boundary S between the first insulating layer L1 and the filling resin layer L2 is perpendicular to the first insulating layer L1, the printed wiring board is virtually imaginary in this vertical section. When divided into two parts, the part is divided into two parts: a part consisting only of the first insulating layer L1 and a part consisting only of the filling resin layer L2. For this reason, the thickness changes rapidly due to thermal expansion on both sides of the boundary S, and the stress applied to the edge of the boundary S increases.

【００１２】これに対して、本発明のプリント配線板で
は、図６（ｂ）にその一例の縦断面（中心軸を含むよう
に縦方向に切断したときの断面）を示すように、第１絶
縁層Ｌ１と充填樹脂層Ｌ２との境界Ｓは第１絶縁層Ｌ１
に対して垂直ではなく傾斜しているため、この縦断面に
おいてプリント配線板を縦方向に仮想的に分割した場
合、第１絶縁層Ｌ１のみの部分と、充填樹脂層Ｌ２のみ
の部分とに加えて、その中間に第１絶縁層Ｌ１及び充填
樹脂層Ｌ２の両者を備えた中間部分Ｌｍが存在する。こ
の中間部分Ｌｍは、第１絶縁層Ｌ１の熱膨張率から充填
樹脂層Ｌ２の熱膨張率まで徐々に変化している領域とい
える。このため、熱膨張による中間部分Ｌｍの変形はな
だらかになり、発生する応力は小さくなる。On the other hand, in the printed wiring board of the present invention, as shown in FIG. 6 (b), a vertical cross section (a cross section when cut in the vertical direction so as to include the central axis) is shown in FIG. The boundary S between the insulating layer L1 and the filled resin layer L2 is the first insulating layer L1
Therefore, when the printed wiring board is virtually divided in the vertical direction in this vertical cross section, in addition to the portion including only the first insulating layer L1 and the portion including only the filling resin layer L2, Thus, an intermediate portion Lm including both the first insulating layer L1 and the filled resin layer L2 is present therebetween. The intermediate portion Lm can be said to be a region where the thermal expansion coefficient of the first insulating layer L1 gradually changes from the thermal expansion coefficient of the filling resin layer L2. Therefore, the deformation of the intermediate portion Lm due to thermal expansion becomes gentle, and the generated stress becomes small.

【００１３】かかるプリント配線板によれば、クラック
の発生原因である上下方向の応力が小さくなるため、冷
熱試験を繰り返し行った場合に内部にクラックが発生す
るのを防止できるという効果が得られる。また、請求項
２記載の発明は、請求項１記載のプリント配線板であっ
て、前記第２絶縁層の上方には他の導体回路及び他の絶
縁層が形成され、前記他の導体回路の一部は、前記第１
絶縁層のうち前記第２絶縁層に接する側とは反対側から
前記第２絶縁層側に向かって前記メッキホールを投影し
たときに形成されるメッキホール投影領域に存在してい
ることを特徴とする。According to such a printed wiring board, since the stress in the vertical direction, which is the cause of the occurrence of cracks, is reduced, it is possible to prevent the occurrence of cracks inside when the thermal test is repeated. According to a second aspect of the present invention, there is provided the printed wiring board according to the first aspect, wherein another conductive circuit and another insulating layer are formed above the second insulating layer. Part of the first
The plating layer is present in a plating hole projection area formed when the plating hole is projected from a side of the insulating layer opposite to a side in contact with the second insulating layer toward the second insulating layer. I do.

【００１４】図６（ａ）に示す従来例のように、メッキ
ホールの中心軸が第１絶縁層に対して垂直であって、そ
のメッキホール投影領域内に他の導体回路が存在してい
るプリント配線板では、充填樹脂層と第１絶縁層との間
で急激な厚さ変形が発生した場合、そのメッキホール投
影領域内に存在する他の導体回路の近傍の第２絶縁層や
他の絶縁層中にクラックが発生するおそれがある。As in the conventional example shown in FIG. 6A, the central axis of the plating hole is perpendicular to the first insulating layer, and another conductor circuit exists in the plating hole projection area. In a printed wiring board, when a sudden thickness deformation occurs between the filling resin layer and the first insulating layer, the second insulating layer near the other conductor circuit existing in the plating hole projection area or other other insulating circuits. Cracks may occur in the insulating layer.

【００１５】これに対して、請求項２記載のプリント配
線板では、図６（ｂ）に示す一例のように、メッキホー
ル投影領域内に他の導体回路が存在していても、上述し
たとおり充填樹脂層と第１絶縁層との間で発生する厚さ
変形は従来例に比べてなだらかなため、そのメッキホー
ル投影領域内に存在する他の導体回路の近傍の第２絶縁
層や他の絶縁層中にクラックが発生するおそれがないと
いう効果が得られる。On the other hand, in the printed wiring board according to the second aspect, as described above, as shown in FIG. 6B, even if another conductor circuit exists in the plating hole projection area, as described above. Since the thickness deformation occurring between the filling resin layer and the first insulating layer is gentler than that of the conventional example, the second insulating layer and other insulating layers near other conductive circuits existing in the plating hole projection area are formed. The effect is obtained that there is no possibility of cracks occurring in the insulating layer.

【００１６】請求項３記載の発明は、請求項１又は２記
載のプリント配線板であって、前記第１絶縁層をなす絶
縁材と前記充填樹脂層をなす樹脂材とは熱膨張率が異な
ることを特徴とする。上述のクラックが発生する要因は
複数存在すると考えられるが、その一つとして、第１絶
縁層をなす絶縁材と充填樹脂層をなす樹脂材との熱膨張
率が異なる点が挙げられる。この場合、第１絶縁層と充
填樹脂層との間に発生する応力や厚さ変形が大きく、こ
のためクラックの発生を防止する必要性が高いものであ
る。従って、本発明の効果即ち内部にクラックが発生す
るのを防止するという効果が顕著に得られる なお、本発明において、メッキホールの中心軸の第１絶
縁層に対する傾斜角度は小さいほど、即ち大きく傾くほ
ど厚さ変化をなだらかにすることができる。特にメッキ
ホールを厚さ方向に見たときにメッキホールの上下の開
口が重ならなくなる程度に傾斜させれば、この縦断面に
おいてプリント配線板を縦方向に仮想的に分割した場合
（図６（ｃ）参照）、厚み方向に充填樹脂層Ｌ２だけが
存在する部分がなくなるので、第１絶縁層Ｌ１との熱膨
張率の違いの影響を更に小さくすることができる。According to a third aspect of the present invention, in the printed wiring board according to the first or second aspect, the insulating material forming the first insulating layer and the resin material forming the filling resin layer have different coefficients of thermal expansion. It is characterized by the following. It is considered that there are a plurality of factors that cause the above-mentioned cracks. One of the factors is that the thermal expansion coefficient of the insulating material forming the first insulating layer is different from that of the resin material forming the filling resin layer. In this case, stress and thickness deformation generated between the first insulating layer and the filling resin layer are large, and therefore, it is highly necessary to prevent the occurrence of cracks. Therefore, the effect of the present invention, that is, the effect of preventing the occurrence of cracks inside is remarkably obtained. In the present invention, the smaller the inclination angle of the central axis of the plating hole with respect to the first insulating layer, that is, the larger the inclination angle, the larger the inclination. The thickness change can be made more gentle. In particular, if the plating hole is inclined so that the upper and lower openings of the plating hole do not overlap when viewed in the thickness direction, the printed wiring board is virtually divided in the vertical direction in this longitudinal section (FIG. 6 ( c)), since there is no portion where only the filled resin layer L2 exists in the thickness direction, the influence of the difference in the coefficient of thermal expansion from the first insulating layer L1 can be further reduced.

【００１７】しかし、あまり傾けると開口部分が長径の
大きな楕円となるため、隣接するメッキホールとの間隔
やメッキホールに接続する導体回路の間隔が広くなって
ファイン化に反することになる。従って、メッキホール
の中心軸が第１絶縁層に対してなす角度は４５°以上が
好ましく、また大きく傾けたホールを形成することの困
難性を考慮すると６０°以上が好ましい。However, if the opening is too inclined, the opening becomes an ellipse having a large diameter, so that the interval between the adjacent plating holes and the interval between the conductor circuits connected to the plating holes are widened, which is contrary to fineness. Therefore, the angle formed by the central axis of the plating hole with respect to the first insulating layer is preferably 45 ° or more, and more preferably 60 ° or more in consideration of the difficulty of forming a greatly inclined hole.

【００１８】[0018]

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。 ［実施例１］図１は本実施例の多層プリント配線板の縦
断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. 1 is a longitudinal sectional view of a multilayer printed wiring board according to the present embodiment.

【００１９】本実施例の多層プリント配線板１のうち、
本発明の第１絶縁層としての積層板２の上下両面には、
ベース導体回路３ｂ、３ｂが形成されている。このベー
ス導体回路３ｂは、積層板２と本発明の第２絶縁層とし
てのビルドアップ絶縁層６との間に設けられている。In the multilayer printed wiring board 1 of this embodiment,
On the upper and lower surfaces of the laminate 2 as the first insulating layer of the present invention,
Base conductor circuits 3b and 3b are formed. The base conductor circuit 3b is provided between the laminate 2 and the build-up insulating layer 6 as the second insulating layer of the present invention.

【００２０】メッキスルーホール３ａは、積層板２を貫
通して設けられたスルーホール４の内周面に形成されて
おり、積層板２とベース導体回路３ｂ、３ｂとを厚さ方
向に貫通してビルドアップ絶縁層６に面して開口してい
る。このメッキスルーホール３ａは、両ベース導体回路
３ｂ、３ｂを電気的に接続している。また、スルーホー
ル４及びメッキスルーホール３ａの中心軸は、積層板２
の板面に対して垂直ではなく、所定の傾斜角度（本実施
例では７５°）をもって傾斜している。更に、メッキス
ルーホール３ａの内部には、積層板２とは熱膨張率の異
なる充填樹脂層５が設けられている。The plated through hole 3a is formed on the inner peripheral surface of the through hole 4 provided through the laminated plate 2, and penetrates the laminated plate 2 and the base conductor circuits 3b, 3b in the thickness direction. The opening faces the build-up insulating layer 6. The plated through hole 3a electrically connects the two base conductor circuits 3b, 3b. The central axes of the through hole 4 and the plated through hole 3a are
Is not perpendicular to the plate surface, but is inclined at a predetermined inclination angle (75 ° in this embodiment). Further, a filling resin layer 5 having a different coefficient of thermal expansion from that of the laminate 2 is provided inside the plating through hole 3a.

【００２１】ビルドアップ絶縁層６は、ベース導体回路
３ｂを含む積層板２上に積層されている。このビルドア
ップ絶縁層６の図中上面にはビルドアップ導体回路７が
設けられている。このビルドアップ導体回路７の一部
は、メッキスルーホール３ａを図１において下方（つま
りビルドアップ絶縁層６に接する側とは反対側）から上
方（つまりビルドアップ絶縁層６側）に向けて投影した
ときに形成されるメッキホール投影領域内に位置してい
る。The build-up insulating layer 6 is laminated on the laminate 2 including the base conductor circuit 3b. A build-up conductor circuit 7 is provided on the upper surface of the build-up insulating layer 6 in the drawing. A portion of the build-up conductor circuit 7 projects the plated through hole 3a from below (that is, the side opposite to the side in contact with the build-up insulating layer 6) from above in FIG. It is located in the projection area of the plating hole formed when it is formed.

【００２２】メッキバイアホール１５は、ビルドアップ
絶縁層６とビルドアップ導体回路７とを厚さ方向に貫通
してビルドアップ絶縁層８に面して開口している。この
メッキバイアホール１５は、ベース導体回路３ｂとビル
ドアップ導体回路７とを電気的に接続している。また、
メッキバイアホール１５の中心軸は、ビルドアップ絶縁
層６の表面に対して垂直である。The plated via hole 15 penetrates through the build-up insulating layer 6 and the build-up conductor circuit 7 in the thickness direction and opens to the build-up insulating layer 8. The plated via hole 15 electrically connects the base conductor circuit 3b and the build-up conductor circuit 7. Also,
The central axis of the plated via hole 15 is perpendicular to the surface of the build-up insulating layer 6.

【００２３】ビルドアップ絶縁層８は、ビルドアップ導
体回路７を含むビルドアップ絶縁層６上に積層されてい
る。このビルドアップ絶縁層８の一部は、メッキバイア
ホール１５の内部に充填されている。また、ビルドアッ
プ絶縁層８の上面にはビルドアップ導体回路９が設けら
れている。The build-up insulating layer 8 is laminated on the build-up insulating layer 6 including the build-up conductor circuit 7. A part of the build-up insulating layer 8 is filled in the plating via hole 15. On the upper surface of the build-up insulating layer 8, a build-up conductor circuit 9 is provided.

【００２４】メッキバイアホール１７は、ビルドアップ
絶縁層８とビルドアップ導体回路９とを厚さ方向に貫通
してビルドアップ絶縁層１０に面して開口している。こ
のメッキバイアホール１７は、上述のメッキホール投影
領域内に位置し、両ビルドアップ導体回路７、９を電気
的に接続している。また、メッキバイアホール１７の中
心軸は、ビルドアップ絶縁層８の表面に対して垂直であ
る。The plating via hole 17 penetrates through the build-up insulating layer 8 and the build-up conductor circuit 9 in the thickness direction and opens to the build-up insulating layer 10. The plating via hole 17 is located in the above-mentioned plating hole projection area, and electrically connects the build-up conductor circuits 7 and 9. The central axis of the plated via hole 17 is perpendicular to the surface of the build-up insulating layer 8.

【００２５】ビルドアップ絶縁層１０は、ビルドアップ
導体回路９を含むビルドアップ絶縁層８上に積層されて
いる。このビルドアップ絶縁層１０の一部は、メッキバ
イアホール１７の内部に充填されている。尚、図１では
プリント配線板のうち概ね上側半分のみを示したが、下
側半分も上側半分と同様、各層を備えている。The build-up insulating layer 10 is laminated on the build-up insulating layer 8 including the build-up conductor circuit 9. A part of the build-up insulating layer 10 is filled in the plating via hole 17. Although FIG. 1 shows only the upper half of the printed wiring board, the lower half has the same layers as the upper half.

【００２６】次に、本実施例の多層プリント配線板の作
製手順について、図２の製造工程図に基づいて説明す
る。尚、図２ではプリント配線板のうち概ね上側半分の
みを示したが、下側半分も同様にして各層を形成した。
まず、板厚０．８ｍｍのＢＴ（ビスマレイミド トリア
ジン）系のガラスクロス入り積層板２（Ｚ方向の熱膨張
率α＝６０×１０-6／℃、Ｘ，Ｙ方向の熱膨張率α＝１
５×１０-6／℃）を用意した。そして、ドリルマシーン
を用いて、積層板２の板面に対して傾斜角度７５°とな
るように、積層板２にφ３５０μｍのスルーホール４の
穴あけを行った。次いで、この積層板２の上下両面及び
スルーホール４の内壁にいわゆるパネルメッキ（無電解
銅メッキ＋電解銅メッキ）を施すことにより、メッキ層
３を形成した（図２（ａ）参照）。このメッキ層３のう
ちのスルーホール４の内壁部分をメッキスルーホール３
ａと称する。Next, the procedure for manufacturing the multilayer printed wiring board of this embodiment will be described with reference to the manufacturing process diagram of FIG. In FIG. 2, only the upper half of the printed wiring board is shown, but each layer is formed in the same manner on the lower half.
First, a BT (bismaleimide triazine) based glass cloth-containing laminate 2 having a thickness of 0.8 mm (thermal expansion coefficient α in the Z direction = 60 × 10 −6 / ° C., thermal expansion coefficient α in the X and Y directions = 1)
5 × 10 −6 / ° C.). Then, a through-hole 4 having a diameter of 350 μm was formed in the laminated plate 2 using a drill machine so that the inclination angle of the laminated plate 2 was 75 ° with respect to the plate surface of the laminated plate 2. Next, so-called panel plating (electroless copper plating + electrolytic copper plating) was applied to both the upper and lower surfaces of the laminate 2 and the inner wall of the through hole 4 to form a plating layer 3 (see FIG. 2A). The inner wall portion of the through hole 4 of the plating layer 3 is
a.

【００２７】次に、メッキスルーホール３ａに周知の黒
化処理を施した後、スルーホール４内に穴埋め用の充填
樹脂（熱膨張率α＝２８×１０-6／℃）を周知の印刷方
法にて穴埋めし、１８０℃×１２０分乾燥することによ
り充填樹脂層５を形成した（図２（ｂ）参照）。上記の
黒化処理は、メッキスルーホール３ａと穴埋め用の充填
樹脂との密着強度を上げるための周知の処理である。Next, after a well-known blackening treatment is applied to the plated through hole 3a, a filling resin (thermal expansion coefficient α = 28 × 10 −6 / ° C.) for filling the hole is filled in the through hole 4 by a known printing method. Then, the filling resin layer 5 was formed by drying at 180 ° C. × 120 minutes (see FIG. 2B). The blackening process is a well-known process for increasing the adhesion strength between the plated through hole 3a and the filling resin for filling the hole.

【００２８】次に、積層板２の上下両面のメッキ層３、
３にフォトレジストを塗布し、その後そのフォトレジス
トを所定パターンに形成し、エッチングしてメッキ部分
が所定パターンとなるように処理することにより、ベー
ス導体回路３ｂ、３ｂを形成した。上下両面に形成され
たベース導体回路３ｂ、３ｂは、メッキスルーホール３
ａによって電気的に接続されている。Next, the plating layers 3 on the upper and lower surfaces of the laminate 2
3 was coated with a photoresist, and then the photoresist was formed into a predetermined pattern, and then processed by etching so that the plated portion became a predetermined pattern, thereby forming base conductor circuits 3b and 3b. Base conductor circuits 3b, 3b formed on both upper and lower surfaces are plated through holes 3
are electrically connected by a.

【００２９】次に、積層板２のベース導体回路３ｂに絶
縁材料（熱膨張率α＝５０×１０-6／℃）を所定の厚み
に印刷し、ビルドアップ絶縁層６を形成した。そして、
周知のＣＯ2 ガスレーザーによるダイレクトイメージ法
にてビルドアップ絶縁層６にバイアホール６ａ（開口径
０．１ｍｍ）を形成した（図２（ｃ）参照）。Next, an insulating material (coefficient of thermal expansion α = 50 × 10 −6 / ° C.) was printed on the base conductor circuit 3 b of the laminate 2 to a predetermined thickness to form the build-up insulating layer 6. And
Via holes 6a (opening diameter: 0.1 mm) were formed in the build-up insulating layer 6 by a known direct image method using a CO 2 gas laser (see FIG. 2C).

【００３０】続いて、バイアホール６ａの下部つまりベ
ース導体回路３ｂの表面に残った樹脂を過マンガン酸カ
リウムにて除去した後、公知のセミアディティブ法を用
いてビルドアップ導体回路７を形成した（図２（ｄ）参
照）。このセミアディティブ法によりバイアホール６ａ
の内壁もメッキされるが、このようにメッキされたバイ
アホール６ａをメッキバイアホール１５と称する。Subsequently, after the resin remaining on the lower portion of the via hole 6a, that is, on the surface of the base conductor circuit 3b, is removed with potassium permanganate, a build-up conductor circuit 7 is formed by using a known semi-additive method (FIG. 1). (See FIG. 2D). Via holes 6a are formed by this semi-additive method.
Are plated, and the via holes 6a plated in this manner are referred to as plated via holes 15.

【００３１】続いて、ビルドアップ絶縁層８をビルドア
ップ絶縁層６と同様にして形成し、このビルドアップ絶
縁層８にバイアホール８ａをバイアホール６ａと同様に
して形成した。更に、ビルドアップ導体回路９をビルド
アップ導体回路７と同様のセミアディティブ法により形
成した（図２（ｅ）参照）。このセミアディティブ法に
よりバイアホール８ａの内壁もメッキされるが、このよ
うにメッキされたバイアホール８ａをメッキバイアホー
ル１７と称する。Subsequently, a build-up insulating layer 8 was formed in the same manner as the build-up insulating layer 6, and a via hole 8a was formed in the build-up insulating layer 8 in the same manner as the via hole 6a. Further, the build-up conductor circuit 9 was formed by the same semi-additive method as the build-up conductor circuit 7 (see FIG. 2E). The inner wall of the via hole 8a is also plated by the semi-additive method, and the plated via hole 8a is referred to as a plated via hole 17.

【００３２】その後、ソルダーレジストを所定の厚みに
印刷してビルドアップ絶縁層１０とし、実施例１の多層
プリント配線板１を得た（図１参照）。尚、上記の手順
のうち、セミアディティブ法に替えてサブトラクティブ
法やフルアディティブ法を用いてもよい。Thereafter, a solder resist was printed to a predetermined thickness to form a build-up insulating layer 10, and the multilayer printed wiring board 1 of Example 1 was obtained (see FIG. 1). In the above procedure, a subtractive method or a full additive method may be used instead of the semi-additive method.

【００３３】［実施例２］本実施例の多層プリント配線
板は、熱膨張率が８０×１０6／℃の樹脂をメッキスル
ーホール３ａ内に充填した以外は、実施例１と同様の構
成であり、また同様の製造手順により製造した。Embodiment 2 The multilayer printed wiring board of this embodiment has the same configuration as that of Embodiment 1 except that a resin having a coefficient of thermal expansion of 80 × 10 6 / ° C. is filled in the plated through hole 3a. Yes, and manufactured by the same manufacturing procedure.

【００３４】［比較例１、２］比較例１、２として、従
来の技術の欄で説明した図３に示す構造の多層プリント
配線板を製造した。但し、メッキスルーホール１０３ａ
内に充填した樹脂は、比較例１では実施例１と同じもの
を用い、比較例２では実施例２と同じものを用いた。[Comparative Examples 1 and 2] As Comparative Examples 1 and 2, a multilayer printed wiring board having the structure shown in FIG. However, plating through hole 103a
In Comparative Example 1, the same resin as in Example 1 was used, and in Comparative Example 2, the same resin as in Example 2 was used.

【００３５】これらの比較例１、２の多層プリント配線
板は、上記実施例１の製造工程においてスルーホール１
０４を形成する際、その中心軸が積層板１０２に対して
垂直となるように形成した以外は、上記実施例１と同様
の製造工程で製造した。 ［冷熱試験］上記実施例１、２及び上記比較例１、２で
得られた各多層プリント配線板につき、冷熱試験を行っ
た。The multilayer printed wiring boards of Comparative Examples 1 and 2 were manufactured by using the through holes 1 in the manufacturing process of Example 1 described above.
04 was manufactured in the same manufacturing process as in Example 1 except that the center axis was perpendicular to the laminate 102. [Cooling test] The multilayer printed wiring boards obtained in Examples 1 and 2 and Comparative examples 1 and 2 were subjected to a cooling test.

【００３６】冷熱試験の条件は、ＭＩＬ−ＳＴＤ（ミル
スタンダード）のコンディションＢの熱衝撃試験に準じ
て設定した。具体的には−５５℃の浴槽と１２５℃の浴
槽を準備し、各浴槽に５分ずつ浸漬し、各浴槽間の移動
は５秒で行うことを１サイクルとし、これを１０００サ
イクル行った。The conditions of the thermal test were set in accordance with the thermal shock test of condition B of MIL-STD (mill standard). Specifically, a bath at −55 ° C. and a bath at 125 ° C. were prepared, immersed in each bath for 5 minutes, and the movement between baths was performed in 5 seconds as one cycle, and this was performed 1,000 times.

【００３７】１０００サイクル後、各多層プリント配線
板のスルーホール部分を基板表面に垂直に切断し、倍率
２５倍、１００倍の顕微鏡観察を行い、図５に示したよ
うな箇所にクラックが発生しているか否かを判断した。
その結果を表１に示す。After 1000 cycles, the through-hole portion of each multilayer printed wiring board was cut perpendicularly to the substrate surface, and observed under a microscope of 25 × and 100 ×. Cracks were generated at the locations shown in FIG. It was determined whether or not.
Table 1 shows the results.

【００３８】[0038]

【表１】 [Table 1]

【００３９】上記の結果から、実施例１、２のようにメ
ッキスルーホール３ａを積層板２の板面に対して傾斜さ
せた場合には、過酷な冷熱サイクル試験後もクラックが
発生しないことがわかった。この理由は以下のように考
えられる。即ち、低温に所定時間晒した後高温に所定時
間晒すという冷熱試験を繰り返し行うことにより、積層
板２と充填樹脂層５との間で応力が発生するが、この応
力はメッキスルーホール３ａの中心軸が積層板２の板面
に対して傾斜していることから水平方向（Ｘ，Ｙ方向）
に分散される。このため、応力の上下方向（Ｚ方向）の
成分は、比較例１、２のようにメッキスルーホール１０
３ａの中心軸が積層板１０２の板面に対して垂直である
場合に比べて小さくなり、内部にクラックが発生しなか
ったものと考えられる。From the above results, when the plated through holes 3a are inclined with respect to the plate surface of the laminate 2 as in Examples 1 and 2, cracks do not occur even after a severe cooling / heating cycle test. all right. The reason is considered as follows. That is, stress is generated between the laminated board 2 and the filling resin layer 5 by repeatedly performing a cooling / heating test of exposing to a low temperature for a predetermined time and then exposing to a high temperature for a predetermined time. Since the axis is inclined with respect to the plate surface of the laminate 2, the horizontal direction (X, Y directions)
Are distributed. Therefore, the components of the stress in the vertical direction (Z direction) are different from those of the plating through holes 10 as in Comparative Examples 1 and 2.
It is considered that the central axis of 3a was smaller than the case where the central axis was perpendicular to the plate surface of the laminated plate 102, and no cracks occurred inside.

【００４０】上記第１実施例では、メッキスルーホール
３ａの中心軸が積層板２の板面に対して傾斜角度７５°
となるように形成したが、他の実施例として傾斜角度８
５°、８７°のメッキスルーホールを形成したところ、
第１実施例と略同様の効果が得られた。In the first embodiment, the central axis of the plated through hole 3a is inclined at an angle of 75 ° with respect to the plate surface of the laminate 2.
However, as another embodiment, the inclination angle is 8
When 5 ° and 87 ° plated through holes were formed,
Almost the same effects as in the first embodiment were obtained.

【００４１】尚、本発明の実施の形態は、上記実施例に
何ら限定されるものではなく、本発明の技術的範囲に属
する限り種々の形態を採り得ることはいうまでもない。
例えば、上記実施例及び比較例では、積層板２と充填樹
脂層５のＺ方向の熱膨張率が異なる場合（実施例１、比
較例１では前者が後者より大きく、実施例２、比較例２
では前者が後者より小さい）について説明したが、両者
のＺ方向の熱膨張率が一致する場合であっても、比較例
の構造では上記冷熱試験１０００サイクル後にクラック
が発生し、実施例の構造ではクラックが発生しなかっ
た。このため、両者のＺ方向の熱膨張率に差があること
はクラックの発生原因の一つであるものの、他にもクラ
ックの発生原因があると考えられる。It should be noted that the embodiments of the present invention are not limited to the above-described embodiments at all, and it goes without saying that various forms can be adopted as long as they fall within the technical scope of the present invention.
For example, in the above Examples and Comparative Examples, the laminates 2 and the filled resin layer 5 have different coefficients of thermal expansion in the Z direction (Example 1 and Comparative Example 1 are larger than the latter, and Examples 2 and Comparative Examples 2 and 3).
In the structure of the comparative example, cracks occur after 1000 cycles of the above-described thermal test. No cracks occurred. For this reason, the difference in the coefficient of thermal expansion between the two in the Z direction is one of the causes of the crack, but it is considered that there is another cause of the crack.

【００４２】また、上記実施例において、例えばメッキ
バイアホール１５の中心軸をメッキスルーホール３ａと
同様に傾斜させてもよい。つまり、メッキバイアホール
１５についても、ビルドアップ絶縁層８のうちメッキバ
イアホール１５に充填された部分とその外側のビルドア
ップ絶縁層６との間で応力が発生するため、このメッキ
バイアホール１５の上下位置においてクラックが発生す
るおそれがある。このため、メッキバイアホール１５の
中心軸をビルドアップ絶縁層６の表面に対して傾斜させ
ることにより、そのおそれを解消してもよい。この点は
メッキバイアホール１７についても同様である。但し、
発生する応力の大きさは、メッキスルーホール３ａ周辺
の方がメッキバイアホール１５周辺に比べて大きいた
め、メッキスルーホール３ａの中心軸を傾斜させた場合
の方が本発明の効果が顕著に現れる。In the above embodiment, for example, the central axis of the plated via hole 15 may be inclined similarly to the plated through hole 3a. That is, also in the plated via hole 15, stress is generated between the portion of the build-up insulating layer 8 filled in the plated via hole 15 and the build-up insulating layer 6 outside the plated via hole 15. Cracks may occur at the vertical position. Therefore, the center axis of the plated via hole 15 may be inclined with respect to the surface of the build-up insulating layer 6 to eliminate the fear. This applies to the plated via hole 17 as well. However,
Since the magnitude of the generated stress is greater around the plated through hole 3a than around the plated via hole 15, the effect of the present invention is more remarkable when the center axis of the plated through hole 3a is inclined. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】 実施例１の多層プリント配線板の縦断面図で
ある。FIG. 1 is a longitudinal sectional view of a multilayer printed wiring board according to a first embodiment.

【図２】 実施例１の多層プリント配線板の製造工程図
である。FIG. 2 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.

【図３】 従来の多層プリント配線板の縦断面図であ
る。FIG. 3 is a longitudinal sectional view of a conventional multilayer printed wiring board.

【図４】 従来の多層プリント配線板の温度変化による
変形を表す説明図である。FIG. 4 is an explanatory diagram showing deformation of a conventional multilayer printed wiring board due to a temperature change.

【図５】 従来の多層プリント配線板にクラックが発生
したときの説明図である。FIG. 5 is an explanatory diagram when a crack occurs in a conventional multilayer printed wiring board.

【図６】 プリント配線板の概略縦断面図であり、
（ａ）は従来例、（ｂ）、（ｃ）は本発明の一例であ
る。FIG. 6 is a schematic longitudinal sectional view of a printed wiring board;
(A) is a conventional example, (b), (c) is an example of the present invention.

【符号の説明】[Explanation of symbols]

１・・・多層プリント配線板、２・・・積層板、３・・
・メッキ層、３ａ・・・メッキスルーホール、３ｂ・・
・ベース導体回路、４・・・スルーホール、５・・・充
填樹脂層、６・・・ビルドアップ絶縁層、６ａ・・・バ
イアホール、７・・・ビルドアップ導体回路、８・・・
ビルドアップ絶縁層、８ａ・・・バイアホール、９・・
・ビルドアップ導体回路、１０・・・ビルドアップ絶縁
層、１５、１７・・・メッキバイアホール。1 ... Multilayer printed wiring board, 2 ... Laminated board, 3 ...
・ Plating layer, 3a ・ ・ ・ Plating through hole, 3b ・ ・
・ Base conductor circuit, 4 ・ ・ ・ Through hole, 5 ・ ・ ・ Filled resin layer, 6 ・ ・ ・ Build-up insulating layer, 6a ・ ・ ・ Via hole, 7 ・ ・ ・ Build-up conductor circuit, 8 ・ ・ ・
Build-up insulating layer, 8a ... via hole, 9 ...
・ Build-up conductor circuit, 10 ... Build-up insulating layer, 15, 17 ... Plating via hole.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 第１絶縁層と第２絶縁層の間に設けられ
た導体回路と、 前記第１絶縁層と前記導体回路とを厚さ方向に貫通して
前記第２絶縁層に面して開口すると共に内壁面がメッキ
されて前記導体回路と電気的に接続されたメッキホール
と、 前記メッキホール内に充填された充填樹脂層とを備えた
プリント配線板であって、 前記メッキホールの中心軸が、前記第１絶縁層に対して
垂直ではなく傾斜していることを特徴とするプリント配
線板。1. A conductor circuit provided between a first insulating layer and a second insulating layer, and penetrating the first insulating layer and the conductor circuit in a thickness direction to face the second insulating layer. A printed wiring board comprising: a plated hole that is opened and an inner wall surface is plated and electrically connected to the conductive circuit; and a filling resin layer filled in the plated hole. A printed wiring board, wherein a central axis is not perpendicular to the first insulating layer but is inclined. 【請求項２】 請求項１記載のプリント配線板であっ
て、 前記第２絶縁層の上方には他の導体回路及び他の絶縁層
が形成され、 前記他の導体回路の一部は、前記第１絶縁層のうち前記
第２絶縁層に接する側とは反対側から前記第２絶縁層側
に向かって前記メッキホールを投影したときに形成され
るメッキホール投影領域に存在していることを特徴とす
るプリント配線板。2. The printed wiring board according to claim 1, wherein another conductive circuit and another insulating layer are formed above the second insulating layer, and a part of the other conductive circuit is It is present in a plating hole projection area formed when the plating hole is projected from the side of the first insulating layer opposite to the side in contact with the second insulating layer toward the second insulating layer. Printed wiring board featuring. 【請求項３】 前記第１絶縁層をなす絶縁材と前記充填
樹脂層をなす樹脂材とは熱膨張率が異なることを特徴と
する請求項１又は２記載のプリント配線板。3. The printed wiring board according to claim 1, wherein the insulating material forming the first insulating layer and the resin material forming the filling resin layer have different coefficients of thermal expansion.
JP16140997A 1997-06-18 1997-06-18 Printed wiring board Pending JPH118473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16140997A JPH118473A (en) 1997-06-18 1997-06-18 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16140997A JPH118473A (en) 1997-06-18 1997-06-18 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH118473A true JPH118473A (en) 1999-01-12

Family

ID=15734552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16140997A Pending JPH118473A (en) 1997-06-18 1997-06-18 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH118473A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067824A1 (en) * 2000-03-07 2001-09-13 Idemitsu Kosan Co., Ltd. Active-drive organic el display and method for manufacturing the same
US6423905B1 (en) 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
JP2009054761A (en) * 2007-08-27 2009-03-12 Kyocera Corp Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP2010078541A (en) * 2008-09-29 2010-04-08 Kyocera Corp Wiring board, manufacturing method therefor, multilayer wiring board, and probe card
CN102378485A (en) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 Printed circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067824A1 (en) * 2000-03-07 2001-09-13 Idemitsu Kosan Co., Ltd. Active-drive organic el display and method for manufacturing the same
US6995736B2 (en) 2000-03-07 2006-02-07 Idemitsu Kosan Co., Ltd. Active-driving type organic EL display device, and a method of producing the same
US7227518B2 (en) 2000-03-07 2007-06-05 Idemitsu Kosan Co., Ltd. Active-driving type organic el display device, and a method of producing the same
JP4608170B2 (en) * 2000-03-07 2011-01-05 出光興産株式会社 Active drive type organic EL display device and manufacturing method thereof
US6423905B1 (en) 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
JP2009054761A (en) * 2007-08-27 2009-03-12 Kyocera Corp Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP2010078541A (en) * 2008-09-29 2010-04-08 Kyocera Corp Wiring board, manufacturing method therefor, multilayer wiring board, and probe card
CN102378485A (en) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 Printed circuit board

Similar Documents

Publication Publication Date Title
US5229550A (en) Encapsulated circuitized power core alignment and lamination
US5129142A (en) Encapsulated circuitized power core alignment and lamination
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
KR101089959B1 (en) Printed circuit board and fabricating method of the same
KR20160099381A (en) Printed circuit board and method of mamufacturing the same
JP2000216289A (en) Package for semiconductor device
KR20030091793A (en) Multilayer circuit board, process of manufacturing same, board for multilayer circuitry, and electronic apparatus
JPH118473A (en) Printed wiring board
JP2020057767A (en) Printed wiring board
JP2002252436A (en) Double-sided laminate and its manufacturing method
JP2001156453A (en) Forming method for embedded via at printed wiring board
JP3829736B2 (en) Manufacturing method of chip size package
JPH10326971A (en) Printed wiring board
JP2001308484A (en) Circuit board and manufacturing method therefor
JPH1187886A (en) Production of printed wiring board
JP3724920B2 (en) Multilayer printed wiring board
JP4802402B2 (en) High-density multilayer build-up wiring board and manufacturing method thereof
JP4104700B2 (en) Multilayer printed wiring board
KR100627072B1 (en) Method of forming through hole structure and through hole structure
KR100632545B1 (en) Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability
JPH04243197A (en) Multilayer printed wiring board
JP2000156432A (en) Substrate for mounting flip chip
US20220225503A1 (en) Wiring substrate and method of manufacturing wiring substrate
US20220386461A1 (en) Wiring substrate and method for manufacturing wiring substrate
JPH11191482A (en) Manufacture of printed wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110