JPH1174300A - Formation of bump and manufacture of semiconductor device using it - Google Patents

Formation of bump and manufacture of semiconductor device using it

Info

Publication number
JPH1174300A
JPH1174300A JP9250002A JP25000297A JPH1174300A JP H1174300 A JPH1174300 A JP H1174300A JP 9250002 A JP9250002 A JP 9250002A JP 25000297 A JP25000297 A JP 25000297A JP H1174300 A JPH1174300 A JP H1174300A
Authority
JP
Japan
Prior art keywords
capillary
ball
wire
bump
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9250002A
Other languages
Japanese (ja)
Inventor
Masahito Futami
雅人 二見
Yasushi Ishii
康 石井
Shunichiro Fujioka
俊一郎 藤岡
Yoshiyuki Abe
由之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP9250002A priority Critical patent/JPH1174300A/en
Publication of JPH1174300A publication Critical patent/JPH1174300A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the height fluctuations among bumps. SOLUTION: A wire 21 is passed through the capillary 31 of a wire-bonding device until the front end of the wire 21 is protruded from the capillary 31 by a preset length H, and a ball 23 is formed by melting the protruded end section 22 of the wire 21 through heating with a discharge torch 32. The ball 23 which ascends, while increasing in size stops at the front end face 31a of the capillary 31 and forms a constricted section 24 at the junction between the wire 21 and ball 23. The ball 23 is press-contacted with the front end face 31a of the capillary 31 by means of an electrode pad 13. The capillary 31 is raised, and the wire 21 is drawn out from the capillary 31. The capillary 21 is raised, while a clamper clamping the wire 21 and the wire 21, is torn off at the constricted section 24. Therefore, a circuit, etc., formed below each electrode pad can be prevented from being damaged, because a group of bumps is formed with uniformed heights at the time of performing gang bonding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、バンプ形成技術お
よびそれを用いた半導体装置の製造技術に関し、例え
ば、リードレス・オン・チップパッケージ（以下、ＬＯ
Ｃという。）を備えている半導体集積回路装置（以下、
ＩＣという。）の製造方法に利用して有効な技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump forming technique and a semiconductor device manufacturing technique using the same, for example, a leadless-on-chip package (hereinafter referred to as an LO).
Called C. ) (Hereinafter, referred to as a semiconductor integrated circuit device).
It is called IC. The present invention relates to a technology that is effective in the production method of (1).

【０００２】[0002]

【従来の技術】ＬＯＣはダイナミック・ランダム・アク
ティブ・メモリー（ＤＲＡＭ）のためのパッケージとし
て広く使用されている。従来のこの種のＬＯＣとして、
半導体チップ（以下、チップという。）の上に絶縁層を
介してインナリードが複数本貼着されており、各インナ
リードがチップの電極パッドにバンプによって電気的に
接続されているパッケージがある。このバンプを電極パ
ッドに形成する方法として、キャピラリーから突出した
金属ワイヤの先端に熱エネルギーによって形成されたボ
ールが電極パッドに圧着され、次いで、この金属ワイヤ
がボールの近くにおいて切断されることにより、バンプ
が電極パッドに形成されるバンプ形成方法を採用するこ
とが考えられる。2. Description of the Related Art LOC is widely used as a package for dynamic random active memory (DRAM). As this kind of conventional LOC,
There is a package in which a plurality of inner leads are attached to a semiconductor chip (hereinafter, referred to as a chip) via an insulating layer, and each inner lead is electrically connected to an electrode pad of the chip by a bump. As a method of forming this bump on the electrode pad, a ball formed by thermal energy at the tip of a metal wire protruding from the capillary is pressed against the electrode pad, and then the metal wire is cut near the ball, It is conceivable to adopt a bump forming method in which bumps are formed on electrode pads.

【０００３】なお、従来のこの種のバンプ形成技術を述
べてある例としては、特公平４−４１５１９号公報や、
特公平５−３３８２０号公報がある。[0003] Japanese Patent Publication No. 4-41519 and Japanese Patent Publication No. 4-41519, for example, describe this type of conventional bump forming technique.
There is Japanese Patent Publication No. 5-33820.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、前記し
たバンプ形成方法においては、バンプの高さにばらつき
が発生するため、ＬＯＣのインナリードボンディングに
際して、電極パッドの下のアクティブエリアにダメージ
が及ぶという問題点があることが本発明者によって明ら
かにされた。However, in the above-described bump forming method, since the height of the bump varies, the active area under the electrode pad is damaged during the inner lead bonding of the LOC. The point was revealed by the present inventors.

【０００５】本発明の目的は、バンプの高さのばらつき
の発生を防止することができるバンプの形成技術を提供
することにある。An object of the present invention is to provide a bump forming technique capable of preventing the occurrence of variations in bump height.

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【０００７】[0007]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The outline of a typical invention among the inventions disclosed in the present application is as follows.

【０００８】すなわち、キャピラリーから突出した金属
ワイヤの先端に熱エネルギーによって形成されたボール
が金属面に圧着され、次いで、この金属ワイヤがボール
の近くにおいて切断されることにより、バンプが金属面
に形成されるバンプ形成方法において、前記熱エネルギ
ーによって形成されたボールが前記キャピラリーの先端
面に突き当てられることにより、前記金属ワイヤの前記
ボールとの接続部位に括れ部が形成され、この括れ部に
て前記金属ワイヤが切断されることを特徴とする。That is, a ball formed by thermal energy at the tip of a metal wire protruding from a capillary is pressed against a metal surface, and then the metal wire is cut near the ball to form a bump on the metal surface. In the bump forming method, the ball formed by the thermal energy is abutted against the tip end surface of the capillary, so that a constricted portion is formed at a connection portion of the metal wire with the ball. The metal wire is cut.

【０００９】前記した手段によれば、金属ワイヤが括れ
部において常に切断されるため、金属面に形成されるバ
ンプの高さは常に一定になる。したがって、例えば、複
数個のバンプに金属面が圧接されるに際して、金属面は
各バンプ相互間において同一の押圧力をもって押接され
る状態になるため、下地に与えるダメージは一定に制御
することができる。According to the above-described means, the height of the bump formed on the metal surface is always constant because the metal wire is always cut at the constricted portion. Therefore, for example, when a metal surface is pressed against a plurality of bumps, the metal surface is pressed with the same pressing force between the bumps. it can.

【００１０】[0010]

【発明の実施の形態】図１は本発明の一実施形態である
バンプ形成方法を示す各拡大部分断面図である。図２は
ＬＯＣ・ＩＣの製造方法を示しており、（ａ）はインナ
リードボンディング工程の一部省略分解斜視図、（ｂ）
はその正面断面図である。図３はＬＯＣ・ＩＣを示して
おり、（ａ）は斜視図、（ｂ）は正面断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an enlarged partial sectional view showing a bump forming method according to an embodiment of the present invention. 2A and 2B show a method of manufacturing a LOC IC, and FIG. 2A is an exploded perspective view partially showing an inner lead bonding step, and FIG.
Is a front sectional view thereof. 3A and 3B show a LOC IC, wherein FIG. 3A is a perspective view and FIG. 3B is a front sectional view.

【００１１】本実施形態において、本発明に係る半導体
装置の製造方法は、ＬＯＣを備えているＩＣ（以下、Ｌ
ＯＣ・ＩＣという。）の製造方法として構成されてい
る。ＬＯＣ・ＩＣ１０は機能的にはＤＲＡＭとして構成
されており、ＤＲＡＭ回路（図示せず）が作り込まれた
チップ１１を備えている。チップ１１は長方形の平板形
状に形成されており、チップ１１におけるアクティブエ
リア側の主面（以下、上面とする。）１２には電極パッ
ド１３が複数個、長辺に平行な中心線に沿って２列に整
列されて露出されている。これら電極パッド１３の上に
は、後述するバンプ形成方法によってバンプ１４がそれ
ぞれ形成されている。In the present embodiment, a method of manufacturing a semiconductor device according to the present invention is directed to an IC having a LOC (hereinafter referred to as an L-type IC).
It is called OC-IC. ). The LOC IC 10 is functionally configured as a DRAM, and includes a chip 11 in which a DRAM circuit (not shown) is built. The chip 11 is formed in a rectangular flat plate shape. A plurality of electrode pads 13 are provided on a main surface (hereinafter, referred to as an upper surface) 12 of the chip 11 on the active area side along a center line parallel to the long side. It is aligned and exposed in two rows. The bumps 14 are formed on the electrode pads 13 by a later-described bump forming method.

【００１２】チップ１１の上面１２にはインナリード１
６が複数本、接着剤層１５によって貼着されている。イ
ンナリード１６群はチップ１１の両方の長辺において長
手方向にそれぞれ整列されており、各インナリード１６
には各アウタリード１７が一体的に連結されている。ア
ウタリード１７群は樹脂封止体１８の両方の長辺におい
て長手方向にそれぞれ整列されており、各アウタリード
１７は樹脂封止体１８の長辺から直角に突出されてガル
・ウイング形状に屈曲されている。The inner lead 1 is provided on the upper surface 12 of the chip 11.
6 are adhered by the adhesive layer 15. The inner leads 16 are aligned in the longitudinal direction on both long sides of the chip 11, and each inner lead 16
Are connected to the outer leads 17 integrally. The outer leads 17 are aligned in the longitudinal direction on both long sides of the resin sealing body 18, and each outer lead 17 projects at a right angle from the long side of the resin sealing body 18 and is bent into a gull-wing shape. I have.

【００１３】ここで、図１についてバンプ１４の形成方
法を説明する。（ａ）に示されているように、バンプ１
４の素材となる金系材料（金またはその合金）からなる
ワイヤ２１が熱圧着または超音波熱圧着式のワイヤボン
ディング装置（図示せず）におけるキャピラリー３１に
挿通され、その先端部がキャピラリー３１の先端から突
出される。このワイヤ２１のキャピラリー３１の先端か
らの突出端部２２の長さＨは、後記するように予め設定
されており、ワイヤ２１はキャピラリー３１の先端から
当該設定された長さＨだけ突出される。Here, a method of forming the bump 14 will be described with reference to FIG. As shown in FIG.
A wire 21 made of a gold-based material (gold or an alloy thereof) is inserted into a capillary 31 of a thermocompression bonding or ultrasonic thermocompression-type wire bonding apparatus (not shown). It protrudes from the tip. The length H of the protruding end 22 of the wire 21 from the tip of the capillary 31 is set in advance as described later, and the wire 21 projects from the tip of the capillary 31 by the set length H.

【００１４】（ｂ）に示されているように、前記したワ
イヤボンディング装置における放電トーチ３２による熱
エネルギーがワイヤ２１の突出端部２２に付勢される
と、ワイヤ２１の突出端部２２は加熱溶融し、表面張力
によってボール２３を形成する。ボール２３は加熱溶融
量の増大に伴って肥大化するとともに、次第にキャピラ
リー３１の先端面３１ａの方向に上昇して行く。As shown in FIG. 2B, when the thermal energy from the discharge torch 32 in the wire bonding apparatus is urged to the projecting end 22 of the wire 21, the projecting end 22 of the wire 21 is heated. It melts and forms a ball 23 by surface tension. The ball 23 enlarges as the amount of heat melting increases, and gradually rises in the direction of the tip end surface 31 a of the capillary 31.

【００１５】（ｃ）に示されているように、肥大化しつ
つ次第に上昇したボール２３は実質的に最大になった時
点で、キャピラリー３１の先端面３１ａに達する。同時
に、放電トーチ３２による熱エネルギーの付勢は停止さ
れる。キャピラリー３１の先端面３１ａに達すると、ボ
ール２３の上昇はキャピラリー３１の先端面３１ａによ
って強制的に停止される。この際、ワイヤ２１のボール
２３との接続部位は加熱によって軟化した状態になって
いるため、ボール２３の上昇が停止すると、ワイヤ２１
のボール２３との接続部位には括れ部２４が形成される
ことになる。As shown in FIG. 1C, the ball 23 which has gradually increased while being enlarged has reached the distal end surface 31a of the capillary 31 when it has substantially reached its maximum. At the same time, the energization of the thermal energy by the discharge torch 32 is stopped. When the ball 23 reaches the distal end surface 31a of the capillary 31, the upward movement of the ball 23 is forcibly stopped by the distal end surface 31a of the capillary 31. At this time, since the connection portion of the wire 21 with the ball 23 is in a softened state due to heating, when the lifting of the ball 23 stops, the wire 21
A constricted portion 24 is formed at the connection portion with the ball 23.

【００１６】次いで、キャピラリー３１が金属面として
の電極パッド１３の方向に下降されて、図１（ｄ）に示
されているように、ボール２３が電極パッド１３の上に
キャピラリー３１の先端面３１ａによって押接される。
この押接よって、ボール２３は電極パッド１３の上でキ
ャピラリー３１の先端面３１ａの形状に倣った円盤形状
ないしは略半球形状に形成される。また、電極パッド１
３が加熱されたり、キャピラリー３１に超音波エネルギ
ーが付勢されることにより、ボール２３は電極パッド１
３に圧着されて固定された状態になる。Next, the capillary 31 is lowered in the direction of the electrode pad 13 as a metal surface, and the ball 23 is placed on the electrode pad 13 as shown in FIG. Pressed by
By this pressing, the ball 23 is formed on the electrode pad 13 into a disk shape or a substantially hemispherical shape following the shape of the tip end surface 31a of the capillary 31. In addition, electrode pad 1
When the ball 3 is heated or ultrasonic energy is applied to the capillary 31, the ball 23 is moved to the electrode pad 1.
3 and is fixed.

【００１７】ボール２３が電極パッド１３に固定される
と、図１（ｅ）に示されているように、キャピラリー３
１はワイヤ２１をフリーにした状態で電極パッド１３か
ら離れる方向に上昇され、ボール２３が電極パッド１３
に固定されたワイヤ２１はキャピラリー３１から相対的
に繰り出される。このときのワイヤ２１のキャピラリー
３１からの突出端部２２の長さも予め設定された長さＨ
に制御される。When the ball 23 is fixed to the electrode pad 13, as shown in FIG.
1 is lifted in a direction away from the electrode pad 13 with the wire 21 free, and the ball 23 is
Is fixedly paid out from the capillary 31. At this time, the length of the protruding end 22 of the wire 21 from the capillary 31 is also set to a predetermined length H.
Is controlled.

【００１８】ワイヤ２１が所定の長さＨだけ突出される
と、キャピラリー３１に付帯したクランパ（図示せず）
がワイヤ２１を把持した状態でキャピラリー３１が上昇
される。このキャピラリー３１の上昇に伴って、ワイヤ
２１が電極パッド１３に固定されたボール２３に対して
引き上げられるため、ワイヤ２１は図１（ｆ）に示され
ているように引き千切られる。この際、ワイヤ２１のボ
ール２３との接続部位には括れ部２４が形成されて強度
的に弱くなっているため、ワイヤ２１は括れ部２４にお
いて引き千切られることになる。When the wire 21 is protruded by a predetermined length H, a clamper (not shown) attached to the capillary 31
While holding the wire 21, the capillary 31 is raised. As the capillary 31 rises, the wire 21 is lifted up with respect to the ball 23 fixed to the electrode pad 13, so that the wire 21 is cut off as shown in FIG. At this time, since the constricted portion 24 is formed at the connection portion of the wire 21 with the ball 23 and is weakened in strength, the wire 21 is cut off at the constricted portion 24.

【００１９】そして、電極パッド１３に固定されて残っ
たボール２３によってバンプ１４が形成された状態にな
る。このバンプ１４はボール２３との接続部位に形成さ
れた括れ部２４においてワイヤ２１が切断されて形成さ
れた構造物であるため、バンプ１４の上面には括れ部２
４の切断痕部１４ａが突起形状に形成された状態になっ
ている。したがって、バンプ１４の全高Ｂは電極パッド
１３の上面から切断痕部１４ａの頂点までの高さとな
る。しかし、切断痕部１４ａがワイヤ２１のボール２３
との接続部位に形成された括れ部２４によって形成され
ることより所定の高さになるため、このバンプ１４の全
高Ｂは予め設定された高さになる。Then, the bumps 14 are formed by the balls 23 fixed to the electrode pads 13. Since the bump 14 is a structure formed by cutting the wire 21 at the constricted portion 24 formed at the connection portion with the ball 23, the constricted portion 2 is formed on the upper surface of the bump 14.
4 is in a state where the cut mark portion 14a is formed in a projection shape. Therefore, the overall height B of the bump 14 is the height from the upper surface of the electrode pad 13 to the vertex of the cut mark 14a. However, the cut mark portion 14a is formed by the ball 23 of the wire 21.
The bumps 14 have a predetermined height because they are formed by the constricted portion 24 formed at the connection portion with the bumps 14, and the total height B of the bumps 14 is a preset height.

【００２０】以上のバンプ形成方法が繰り返されること
により、複数個の電極パッド１３の上にバンプ１４が順
次形成されて行く。これら電極パッド１３に対する各バ
ンプ１４の形成に際して、各バンプ１４はボール２３と
の接続部位に形成された括れ部２４においてワイヤ２１
が切断されて形成されるため、各バンプ１４の全高Ｂは
全て同一の高さになる。By repeating the above bump forming method, bumps 14 are sequentially formed on the plurality of electrode pads 13. When forming each bump 14 on these electrode pads 13, each bump 14 is connected to a wire 21 at a constricted portion 24 formed at a connection portion with a ball 23.
Are cut off, so that all the heights B of the bumps 14 are all the same.

【００２１】ここで、前記したワイヤ２１のキャピラリ
ー３１の先端からの突出端部２２の長さＨについて説明
する。本実施形態において、ワイヤ２１のキャピラリー
３１の先端からの突出端部２２の長さＨは、突出端部２
２の体積が前記キャピラリー３１の先端面３１ａに達し
た時のボール２３の体積とが±５％以内、望ましくは±
２％以内で等しくなるか、または、若干小さくなるよう
に設定されている。すなわち、ワイヤ２１の突出端部２
２の長さＨは、次式に基づいて設定されている。次式に
おいて、ｄはワイヤ２１の外径であり、Ｄはキャピラリ
ー３１の先端面３１ａに達した時のボール２３の外径で
ある。Here, the length H of the protruding end 22 of the wire 21 from the tip of the capillary 31 will be described. In this embodiment, the length H of the projecting end 22 of the wire 21 from the tip of the capillary 31 is equal to the length of the projecting end 2.
2 is within ± 5%, preferably ± 5%, when the volume of the ball 23 reaches the tip surface 31a of the capillary 31.
It is set to be equal or slightly smaller within 2%. That is, the projecting end 2 of the wire 21
The length H of 2 is set based on the following equation. In the following equation, d is the outer diameter of the wire 21, and D is the outer diameter of the ball 23 when it reaches the tip end surface 31 a of the capillary 31.

【００２２】 （π／３）×ｄ2 ×Ｈ＝（３π／４）×（Ｄ／２）3 ・・・ Ｈ＝（３π／４）×（Ｄ／２）3 ／（π／３）×ｄ2 ・・・ ＝（３／８）×（Ｄ3 ／ｄ2 ） ・・・(Π / 3) × d 2 × H = (3π / 4) × (D / 2) 3 ... H = (3π / 4) × (D / 2) 3 / (π / 3) × d 2 ... = (3/8) × (D 3 / d 2 )

【００２３】例えば、外径ｄが３０μｍのワイヤ２１を
使用して、外径Ｄが８０μｍのボール２３を形成しよう
とする場合には、ワイヤ２１の突出端部２２の長さＨ
は、約２１３μｍまたはそれよりも若干短く設定される
ことになる。For example, when a ball 23 having an outer diameter D of 80 μm is to be formed using a wire 21 having an outer diameter d of 30 μm, the length H of the projecting end 22 of the wire 21 is required.
Is set to about 213 μm or slightly shorter.

【００２４】さらに、ワイヤ２１の突出端部２２の長さ
Ｈは、ワイヤ２１のボール２３との接続部位に形成され
る括れ部２４の外径Ａがワイヤ２１の外径ｄの７５％以
下であってボール２３の不測の脱落を回避し得る範囲内
になるように設定することが望ましい。ワイヤ２１の突
出端部２２の長さＨと括れ部２４の外径Ａとの関係は、
ワイヤ２１の外径ｄや材質、キャピラリー３１の形状や
大きさ、熱エネルギーの大きさ等の諸条件に対応して、
実験やコンピュータによるシュミレーション等によって
経験的に求めることが望ましい。ワイヤ２１の括れ部２
４の外径Ａがワイヤ２１の外径ｄの７５％よりも大きい
と、後記するワイヤ２１の切断が括れ部２４において起
こらず別の部位において切断される場合が起こる。逆
に、ワイヤ２１の括れ部２４の外径Ａを小さく設定し過
ぎると、ボール２３の不測の脱落事故の発生頻度が大き
くなってしまう。ちなみに、ボール２３の不測の脱落事
故の発生頻度が急激に大きくなるのは、ワイヤ２１の括
れ部２４の外径Ａがワイヤの外径ｄの５０％よりも細く
設定された場合である。Further, the length H of the protruding end portion 22 of the wire 21 is such that the outer diameter A of the constricted portion 24 formed at the connection portion of the wire 21 with the ball 23 is 75% or less of the outer diameter d of the wire 21. Therefore, it is desirable to set the distance so that the ball 23 can be prevented from being accidentally dropped. The relationship between the length H of the protruding end portion 22 of the wire 21 and the outer diameter A of the constricted portion 24 is as follows.
According to various conditions such as the outer diameter d and material of the wire 21, the shape and size of the capillary 31, and the magnitude of heat energy,
It is desirable to obtain the value empirically through experiments, computer simulations, and the like. Neck 2 of wire 21
If the outer diameter A of the wire 4 is larger than 75% of the outer diameter d of the wire 21, the wire 21 described later may not be cut at the constricted portion 24 but cut at another portion. Conversely, if the outer diameter A of the constricted portion 24 of the wire 21 is set too small, the frequency of accidental dropout of the ball 23 increases. Incidentally, the frequency of occurrence of the accidental dropout accident of the ball 23 sharply increases when the outer diameter A of the constricted portion 24 of the wire 21 is set to be smaller than 50% of the outer diameter d of the wire.

【００２５】以上のバンプ形成方法においてバンプ１４
を形成されたチップ１１には、図２に示されているよう
に、各電極パッド１３に各インナリード１６がインナリ
ードボンディングされる。すなわち、各電極パッド１３
のバンプ１４に整合された各インナリード１６がボンデ
ィングツール３３によって同時に一括して押圧されるこ
とにより、各インナリード１６が各バンプ１４にギャン
グボンディングされて各電極パッド１３に電気的に接続
される。このギャングボンディングに際して、バンプ１
４群が均一の高さに形成されているため、ボンディング
ツール３３の押圧力を所定値に制御することにより、各
バンプ１４に加わる押し力を均等に制御することがで
き、その結果、各電極パッド１３の下に形成されたＤＲ
ＡＭ回路等にダメージが及ぶのを防止することができ
る。In the above bump forming method, the bump 14
As shown in FIG. 2, each of the inner leads 16 is bonded to each of the electrode pads 13 on the chip 11 on which is formed. That is, each electrode pad 13
The inner leads 16 aligned with the bumps 14 are simultaneously pressed simultaneously by the bonding tool 33, so that the inner leads 16 are gang-bonded to the bumps 14 and electrically connected to the electrode pads 13. . In this gang bonding, bump 1
Since the four groups are formed at a uniform height, by controlling the pressing force of the bonding tool 33 to a predetermined value, the pressing force applied to each bump 14 can be controlled uniformly, and as a result, each electrode DR formed under pad 13
Damage to the AM circuit and the like can be prevented.

【００２６】以上のように組み立てられたチップ１１お
よびインナリード１６群は、樹脂封止体１８によって図
３に示されているように樹脂封止され、アウタリード１
７群は樹脂封止体１８の両方の長辺において長手方向に
それぞれ整列される。その後、各アウタリード１７は樹
脂封止体１８の長辺から直角に突出されてガル・ウイン
グ形状に屈曲される。The chip 11 and the group of inner leads 16 assembled as described above are resin-sealed by a resin sealing body 18 as shown in FIG.
The seventh group is aligned in the longitudinal direction on both long sides of the resin sealing body 18. Thereafter, each outer lead 17 is projected at a right angle from the long side of the resin sealing body 18 and bent into a gull-wing shape.

【００２７】以上のように説明した本実施形態によれ
ば、複数個のバンプを一定の高さに形成することができ
るため、各バンプがそれぞれ形成された電極パッド群に
インナリードをギャングボンディングする際に、各電極
パッドの下に形成されたＤＲＡＭ回路等にダメージが及
ぶのを防止することができる。According to the embodiment described above, since a plurality of bumps can be formed at a fixed height, the inner leads are gang-bonded to the electrode pad group on which each bump is formed. At this time, it is possible to prevent the DRAM circuit and the like formed below each electrode pad from being damaged.

【００２８】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various changes can be made without departing from the gist of the invention. Needless to say.

【００２９】例えば、バンプはチップの電極パッドに形
成するに限らず、インナリードに形成してもよい。For example, the bumps are not limited to being formed on the electrode pads of the chip, but may be formed on the inner leads.

【００３０】さらに、バンプはチップまたはインナリー
ドに形成するに限らず、セラミックパッケージ等の基板
に形成された金属面に形成してもよい。Further, the bump is not limited to being formed on the chip or the inner lead, but may be formed on a metal surface formed on a substrate such as a ceramic package.

【００３１】金属ワイヤとしては金系材料が使用された
ワイヤを使用するに限らず、銅系材料が使用されたワイ
ヤ等を使用することができる。The metal wire is not limited to a wire using a gold-based material, but may be a wire using a copper-based material.

【００３２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＯＣ
・ＩＣの製造方法に適用した場合について説明したが、
それに限定されるものではなく、ＣＣＢやテープ・キャ
リア・パッケージ（ＴＣＰ）、ボール・グリッド・アレ
イパッケージ（ＢＧＡ）のバンプ等のバンプ形成技術、
および、その半導体装置の製造技術全般に適用すること
ができる。In the above description, the invention made mainly by the present inventor has been described based on the LOC which is the application field in which the invention is based.
-The case where the method is applied to an IC manufacturing method has been described.
The present invention is not limited thereto, and bump forming technologies such as bumps of CCB, tape carrier package (TCP), and ball grid array package (BGA),
In addition, the present invention can be applied to general manufacturing techniques of the semiconductor device.

【００３３】[0033]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【００３４】熱エネルギーによって形成されたボールを
キャピラリーの先端面に突き当てることにより、金属ワ
イヤのボールとの接続部位に括れ部を形成させ、この括
れ部において金属ワイヤを切断させることにより、金属
面に形成されるバンプの高さを常に一定に制御すること
ができるため、金属面の下の層に与えるダメージを防止
することができる。The ball formed by the thermal energy abuts against the tip end surface of the capillary to form a constricted portion at the connection portion of the metal wire with the ball, and the metal wire is cut at the constricted portion, thereby forming the metal surface. Since the height of the bumps formed on the metal surface can be constantly controlled, damage to a layer below the metal surface can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）は本発明の一実施形態であるバンプ形成方法を示
す各拡大部分断面図である。FIG. 1 (a), (b), (c), (d), (e),
(F) is an enlarged partial sectional view showing a bump forming method according to an embodiment of the present invention.

【図２】ＬＯＣ・ＩＣの製造方法を示しており、（ａ）
はインナリードボンディング工程の一部省略分解斜視
図、（ｂ）はその正面断面図である。FIGS. 2A and 2B show a method for manufacturing a LOC IC, and FIG.
FIG. 3 is an exploded perspective view partially showing an inner lead bonding step, and FIG.

【図３】ＬＯＣ・ＩＣを示しており、（ａ）は斜視図、
（ｂ）は正面断面図である。3A and 3B show a LOC IC, and FIG. 3A is a perspective view,
(B) is a front sectional view.

【符号の説明】[Explanation of symbols]

１０…ＬＯＣ・ＩＣ（半導体装置）、１１…チップ、１
２…アクティブエリア側の主面（上面）、１３…電極パ
ッド、１４…バンプ、１４ａ…切断痕部、１５…接着剤
層、１６…インナリード、１７…アウタリード、１８…
樹脂封止体、２１…ワイヤ、２２…突出端部、２３…ボ
ール、２４…括れ部、３１…キャピラリー、３１ａ…先
端面、３２…放電トーチ、３３…ボンディングツール。10 LOC IC (semiconductor device), 11 chip, 1
2 ... Main surface (upper surface) on the active area side, 13 ... Electrode pad, 14 ... Bump, 14a ... Cutting mark, 15 ... Adhesive layer, 16 ... Inner lead, 17 ... Outer lead, 18 ...
Resin sealing body, 21 wire, 22 projecting end, 23 ball, 24 constricted portion, 31 capillary, 31a tip end, 32 discharge torch, 33 bonding tool.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤岡 俊一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 阿部 由之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Shun-ichiro Fujioka 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. (72) Inventor Yoshiyuki Abe Yoshimi-honcho, Kodaira-shi, Tokyo Gochome No. 20, No. 1 Semiconductor Division, Hitachi, Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 キャピラリーから突出した金属ワイヤの
先端に熱エネルギーによって形成されたボールが金属面
に圧着され、次いで、この金属ワイヤがボールの近くに
おいて切断されることにより、バンプが金属面に形成さ
れるバンプ形成方法において、 前記熱エネルギーによって形成されたボールが前記キャ
ピラリーの先端面に突き当てられることにより、前記金
属ワイヤの前記ボールとの接続部位に括れ部が形成さ
れ、この括れ部にて前記金属ワイヤが切断されることを
特徴とするバンプ形成方法。1. A ball formed by thermal energy at the tip of a metal wire protruding from a capillary is pressed against a metal surface, and then the metal wire is cut near the ball to form a bump on the metal surface. In the bump forming method, a ball formed by the thermal energy is abutted against a tip end surface of the capillary, so that a constricted portion is formed at a connection portion of the metal wire with the ball. A method of forming a bump, wherein the metal wire is cut. 【請求項２】 前記キャピラリーから突出した金属ワイ
ヤの長さが、前記熱エネルギーによって形成されたボー
ルが前記キャピラリーの先端面に突き当たるように設定
されていることを特徴とする請求項１に記載のバンプ形
成方法。2. The capillary according to claim 1, wherein a length of the metal wire protruding from the capillary is set such that a ball formed by the thermal energy abuts a tip end surface of the capillary. Bump formation method. 【請求項３】 前記キャピラリーから突出した金属ワイ
ヤの長さが、その突出端部の体積と前記ボールの体積と
が±５％以内で等しくなるように設定されていることを
特徴とする請求項２に記載のバンプ形成方法。3. The length of the metal wire protruding from the capillary is set so that the volume of the protruding end and the volume of the ball are equal to each other within ± 5%. 3. The bump forming method according to item 2. 【請求項４】 前記キャピラリーから突出した金属ワイ
ヤの長さが、その突出端部の体積が前記ボールの体積よ
りも小さくなるように設定されていることを特徴とする
請求項２に記載のバンプ形成方法。4. The bump according to claim 2, wherein a length of the metal wire protruding from the capillary is set so that a volume of the protruding end is smaller than a volume of the ball. Forming method. 【請求項５】 前記括れ部の外径は、前記金属ワイヤの
外径の７５％以下になるように設定されていることを特
徴とする請求項１、２、３または４に記載のバンプ形成
方法。5. The bump formation according to claim 1, wherein an outer diameter of the constricted portion is set to be 75% or less of an outer diameter of the metal wire. Method. 【請求項６】 前記金属面は半導体チップの電極パッド
によって構成されていることを特徴とする請求項１、
２、３、４または５に記載のバンプ形成方法。6. The semiconductor device according to claim 1, wherein said metal surface is constituted by an electrode pad of a semiconductor chip.
6. The bump forming method according to 2, 3, 4, or 5. 【請求項７】 前記金属面はインナリードによって構成
されていることを特徴とする請求項１、２、３、４また
は５に記載のバンプ形成方法。7. The bump forming method according to claim 1, wherein the metal surface is formed by inner leads. 【請求項８】 キャピラリーから突出した金属ワイヤの
先端に熱エネルギーによって形成されたボールが金属面
に圧着され、次いで、この金属ワイヤがボールの近くに
おいて切断されることにより、バンプが金属面に形成さ
れるバンプ形成方法を用いた半導体装置の製造方法であ
って、 前記熱エネルギーによって形成されたボールが前記キャ
ピラリーの先端面に突き当てられることにより、前記金
属ワイヤの前記ボールとの接続部位に括れ部が形成さ
れ、この括れ部にて前記金属ワイヤが切断され、 その後、前記バンプに別の金属面が圧接されることを特
徴とする半導体装置の製造方法。8. A ball formed by thermal energy at a tip of a metal wire protruding from a capillary is pressed against a metal surface, and then the metal wire is cut near the ball to form a bump on the metal surface. A method of manufacturing a semiconductor device using a bump forming method, wherein a ball formed by the thermal energy is abutted against a tip end surface of the capillary, so that the metal wire is confined to a connection portion with the ball. Forming a portion, cutting the metal wire at the constricted portion, and then pressing another metal surface against the bump. 【請求項９】 前記金属面が半導体チップの電極パッド
によって構成され、かつ、前記別の金属面がインナリー
ドによって構成されており、複数個の電極パッドに前記
バンプがそれぞれ形成された後に、これらバンプに複数
の前記インナリードのそれぞれが圧接されることを特徴
とする請求項８に記載の半導体装置の製造方法。9. The method according to claim 1, wherein the metal surface is formed by an electrode pad of a semiconductor chip, and the another metal surface is formed by an inner lead. The method according to claim 8, wherein each of the plurality of inner leads is pressed against the bump. 【請求項１０】 前記金属面がインナリードによって構
成され、かつ、前記別の金属面が半導体チップの電極パ
ッドによって構成されており、複数のインナリードに前
記バンプがそれぞれ形成された後に、これらバンプに複
数の前記電極パッドのそれぞれが圧接されることを特徴
とする請求項８に記載の半導体装置の製造方法。10. The method according to claim 1, wherein the metal surface is formed by inner leads, and the another metal surface is formed by electrode pads of a semiconductor chip. 9. The method according to claim 8, wherein each of the plurality of electrode pads is pressed against the substrate.
JP9250002A 1997-08-28 1997-08-28 Formation of bump and manufacture of semiconductor device using it Pending JPH1174300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9250002A JPH1174300A (en) 1997-08-28 1997-08-28 Formation of bump and manufacture of semiconductor device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9250002A JPH1174300A (en) 1997-08-28 1997-08-28 Formation of bump and manufacture of semiconductor device using it

Publications (1)

Publication Number Publication Date
JPH1174300A true JPH1174300A (en) 1999-03-16

Family

ID=17201394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9250002A Pending JPH1174300A (en) 1997-08-28 1997-08-28 Formation of bump and manufacture of semiconductor device using it

Country Status (1)

Country Link
JP (1) JPH1174300A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (en) 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method for the same
JP2008140865A (en) * 2006-11-30 2008-06-19 Kaijo Corp Method for forming free air ball, and wire bonding device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (en) 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method for the same
JP2008140865A (en) * 2006-11-30 2008-06-19 Kaijo Corp Method for forming free air ball, and wire bonding device

Similar Documents

Publication Publication Date Title
US6158647A (en) Concave face wire bond capillary
KR20090003251A (en) Semicinductor device with solderable loop contacts
JP2004221257A (en) Wire bonding method and device thereof
US5662261A (en) Wire bonding capillary
JP2004511081A (en) Package and method for flip-chip-in-leadframe
JP2008277751A (en) Method of manufacturing semiconductor device, and semiconductor device
JPH04266040A (en) Method for forming bump
TW515067B (en) Metal bump having higher pillar and the fabricated device thereof
JPH1174300A (en) Formation of bump and manufacture of semiconductor device using it
JP2018137342A (en) Semiconductor device and manufacturing method of the same
JP3322642B2 (en) Method for manufacturing semiconductor device
JP4219781B2 (en) Manufacturing method of semiconductor device
JPH0530058B2 (en)
JP3210456B2 (en) Method of forming ball on metal wire
JP3202193B2 (en) Wire bonding method
JP2000195894A (en) Manufacture of semiconductor device
JP2821777B2 (en) Flip chip IC and manufacturing method thereof
JP2954109B2 (en) Semiconductor device and manufacturing method thereof
JP3296505B2 (en) Bump electrode forming equipment
JP3383727B2 (en) Bump forming method of semiconductor element
JPH0428241A (en) Manufacture of semiconductor device
JP3987164B2 (en) Method for forming protruding electrodes on IC PAD
JP2004031451A (en) Semiconductor device and its manufacturing method
JPH04256330A (en) Method and apparatus for wire bonding
JP3172471B2 (en) Method for manufacturing semiconductor device