JPH1174167A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH1174167A JPH1174167A JP23362797A JP23362797A JPH1174167A JP H1174167 A JPH1174167 A JP H1174167A JP 23362797 A JP23362797 A JP 23362797A JP 23362797 A JP23362797 A JP 23362797A JP H1174167 A JPH1174167 A JP H1174167A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- semiconductor wafer
- dicing
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子が形成さ
れた半導体ウエハを分割して半導体チップを作成する半
導体素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor wafer on which a semiconductor device is formed is divided into semiconductor chips.
【０００２】[0002]
【従来の技術】近年表示素子や通信素子として用いられ
ているＬＥＤの需要はますます拡大し、各種産業分野で
利用されている。従来より、ウエハに傷をつけ、その傷
に沿ってウエハをチップに分割するスクライブ・ブレイ
ク法が知られている。2. Description of the Related Art In recent years, demands for LEDs used as display elements and communication elements have been increasing, and they have been used in various industrial fields. 2. Description of the Related Art A scribe-break method that damages a wafer and divides the wafer into chips along the scratch is conventionally known.
【０００３】図４は従来例のＬＥＤの製造方法を示す工
程図である。図４（ａ）において、半導体ウエハに複数
のＬＥＤ素子が形成されたウエハ（以下、ＬＥＤウエハ
と呼ぶ）５１はＰ／Ｎ接合面５２を有しており、ＬＥＤ
ウエハ５１の上面には上部電極５３のパターンが被着さ
れており、また、ＬＥＤウエハ５１の下面には下部電極
５４が全面的に被着されている。このＬＥＤウエハ５１
にダイシングマシーンを用いて、ダイシング溝５５を縦
横に形成する。ダイシング溝５５はＰ／Ｎ接合面５２よ
りも深く形成されており、ダイシング切り残し部５６の
厚さは１００μｍ前後である。ＬＥＤウエハ５１上に形
成された多数のＬＥＤ素子は、このダイシング溝５５に
よって、それぞれ電気的に分離される。FIG. 4 is a process chart showing a method of manufacturing a conventional LED. In FIG. 4A, a wafer (hereinafter, referred to as an LED wafer) 51 in which a plurality of LED elements are formed on a semiconductor wafer has a P / N bonding surface 52,
The pattern of the upper electrode 53 is attached on the upper surface of the wafer 51, and the lower electrode 54 is entirely attached on the lower surface of the LED wafer 51. This LED wafer 51
The dicing grooves 55 are formed vertically and horizontally using a dicing machine. The dicing groove 55 is formed deeper than the P / N joint surface 52, and the thickness of the uncut dicing portion 56 is about 100 μm. Many LED elements formed on the LED wafer 51 are electrically separated by the dicing grooves 55.
【０００４】続いて、図４（ｂ）に示されるように、Ｌ
ＥＤウエハ５１に対してウエハテストを行う。導電性の
あるウエハテストステージ５８に、ＬＥＤウエハ５１を
のせ、ダイシングにより電気的に分離されたＬＥＤ素子
それぞれにプローブ針５７を接触させ、各素子の光度お
よび電気的特性の検査を行い、不良素子に対してはイン
クや傷をつけることによるマーキングを行い、良否素子
の区別を行う。Subsequently, as shown in FIG.
A wafer test is performed on the ED wafer 51. The LED wafer 51 is placed on a conductive wafer test stage 58, the probe needle 57 is brought into contact with each of the LED elements electrically separated by dicing, and the luminous intensity and electrical characteristics of each element are inspected. Is marked by ink or scratching to discriminate pass / fail elements.
【０００５】次に、図４（ｃ）に示されるように、ＬＥ
Ｄウエハ５１の裏面が上になるようにして、ウエハをシ
ート６０に貼り付けてダイシング切り残し部５６に沿っ
てダイヤモンド刃（スクライバー）で傷入れを行い、ス
クライブライン５９を形成する。[0005] Next, as shown in FIG.
The wafer is attached to the sheet 60 with the back surface of the D wafer 51 facing up, and a scribing line 59 is formed along the dicing uncut portion 56 with a diamond blade (scriber).
【０００６】続いて、図４（ｄ）に示されるように、ロ
ーラー６２等でＬＥＤウエハ５１を軟質性のゴム６１等
に押しつけ、薄く残っているダイシング切り残し部５６
を分割して、各チップに分離する。その後、分離した半
導体チップはリードフレーム等に搭載され、モールド工
程等を経て、ＬＥＤランプが形成される。Subsequently, as shown in FIG. 4D, the LED wafer 51 is pressed against a soft rubber 61 or the like by a roller 62 or the like, and a thin remaining dicing uncut portion 56 is formed.
Is divided into chips. Thereafter, the separated semiconductor chip is mounted on a lead frame or the like, and an LED lamp is formed through a molding process and the like.
【０００７】[0007]
【発明が解決しようとする課題】上述のスクライブ・ブ
レイク方式の半導体素子の製造方法では、ダイシング切
り残し部５６は薄いほうが好ましいが、この場合、ウエ
ハテスト工程やウエハ取り扱い中にウエハ割れが起こり
やすくなるので、ダイシング切り残し部の厚さは、通常
１００μｍ前後が用いられてきた。ところが、切り残し
部の厚さが大きいと、チップの分割性が悪くなり、分割
されない所が発生する。また、分割工程で押圧力を大き
くすると分割後のウエハ形状が悪化し、歩留まりが悪く
なる怖れがあった。In the above-described method of manufacturing a semiconductor device of the scribe-break type, it is preferable that the uncut dicing portion 56 is thin. In this case, the wafer is liable to crack during the wafer test process or the handling of the wafer. Therefore, the thickness of the uncut part of the dicing is usually about 100 μm. However, if the thickness of the uncut portion is large, the chip is difficult to be divided, and some parts are not divided. In addition, when the pressing force is increased in the dividing step, the wafer shape after the division is deteriorated, and there is a fear that the yield is deteriorated.
【０００８】また、ダイシング切り残し部５６は厚いほ
ど安定したチップ分割が難しくなり、特にチップサイズ
が小さくなるに伴い、よりチップ化が困難になる問題が
あった。[0008] Further, the thicker the dicing uncut portion 56, the more difficult it is to divide the chip stably, and in particular, the smaller the chip size, the more difficult it is to make a chip.
【０００９】本発明は、上述の問題点を鑑みてなされた
ものであり、ダイシング切り残し部の厚さを薄くして
も、ウエハ割れが起こりにくい半導体素子の製造方法を
提供することを目的とする。The present invention has been made in view of the above-mentioned problems, and has as its object to provide a method of manufacturing a semiconductor device in which a wafer is less likely to be cracked even when the thickness of a dicing uncut portion is reduced. I do.
【００１０】[0010]
【課題を解決するための手段】本発明の請求項１記載の
半導体素子の製造方法は、複数の半導体素子が形成され
た半導体ウエハを導電性の有する接合材を介して支持部
材に貼り合わせる工程と、該半導体ウエハ表面にダイシ
ング溝を形成する工程と、該半導体ウエハの複数の半導
体素子をウエハテストする工程と、該半導体ウエハの裏
面にスクライブラインを形成し押圧して半導体ウエハを
チップに分離する工程と、を含むことを特徴とするもの
である。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: bonding a semiconductor wafer having a plurality of semiconductor elements formed thereon to a supporting member via a conductive bonding material. Forming a dicing groove on the surface of the semiconductor wafer, performing a wafer test on a plurality of semiconductor elements of the semiconductor wafer, forming a scribe line on the back surface of the semiconductor wafer and pressing the semiconductor wafer to separate the semiconductor wafer into chips And a step of performing
【００１１】また、本発明の請求項２記載の半導体素子
の製造方法は、前記接合材は非導電性の接着材に導電体
を積層または混在させて導電性を付与してなることを特
徴とするものである。According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the bonding material is provided with conductivity by laminating or mixing a conductor with a non-conductive adhesive. Is what you do.
【００１２】また、本発明の請求項３記載の半導体素子
の製造方法は、前記接合材は導電性シートであることを
特徴とするものである。According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, the bonding material is a conductive sheet.
【００１３】さらに、本発明の請求項４記載の半導体素
子の製造方法は、前記非導電性の接着材は、発泡剥離シ
ートまたはＵＶシートからなることを特徴とするもので
ある。Further, in the method of manufacturing a semiconductor device according to a fourth aspect of the present invention, the non-conductive adhesive is formed of a foamed release sheet or a UV sheet.
【００１４】[0014]
【発明の実施の形態】図１は本発明の一実施の形態であ
る半導体装置の製造方法を示す図である。図１（ａ）に
示すように、半導体ウエハに複数のＬＥＤ素子（または
半導体素子）が形成されたウエハ（以下、ＬＥＤウエハ
と呼ぶ）１１は上面に上部電極１３がパターンニングさ
れて被着されており、下面には下部電極１４がウエハ全
面を覆っている。１２はＰＮ接合面である。FIG. 1 is a view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1A, a wafer (hereinafter, referred to as an LED wafer) 11 in which a plurality of LED elements (or semiconductor elements) are formed on a semiconductor wafer is covered with an upper electrode 13 patterned on the upper surface. On the lower surface, a lower electrode 14 covers the entire surface of the wafer. Reference numeral 12 denotes a PN junction surface.
【００１５】このＬＥＤウエハ１１を接合材３０に貼り
合わせる。接合材３０は、（イ）非導電性の接着材２１
に導電体を積層または混在させて導電性を付与してなる
構造のものと、（ロ）接合材３０そのものが導電性シー
ト等により導電性を有する構造のものとがある。図１
（ａ）の場合は（イ）に該当する。非導電性の接着材２
１は、両面粘着タイプの発泡剥離シート等が使用され
る。発泡剥離シートは加熱により粘着力が低下して容易
に剥離できるシートである。接合材３０に導電性を付与
するため、導電体である金線２２を接着材２１とＬＥＤ
ウエハ１１との間に挟み込んで貼り合わせる。このよう
に構成することにより、ウエハテストの際、下部電極１
４と電気的導通を図ることができる。金線２２が太いと
接着材２１に金線２２がめり込まないので、ＬＥＤウエ
ハ１１が浮き上がってしまい、ダイシング工程で支障を
きたすため、金線２２の太さは２０μｍ程度が適切であ
る。また、接合材３０を上記の（ロ）接合材３０そのも
のが導電性シート等により導電性を有する構造のもの場
合は、金線２２等は不要である。The LED wafer 11 is bonded to the bonding material 30. The bonding material 30 includes (a) the non-conductive adhesive 21
And (2) a structure in which the bonding material 30 itself has conductivity by a conductive sheet or the like. FIG.
The case (a) corresponds to (a). Non-conductive adhesive 2
1 is a double-sided adhesive type foam release sheet or the like. The foamed release sheet is a sheet that can be easily peeled off due to a decrease in adhesive strength by heating. In order to impart conductivity to the bonding material 30, a gold wire 22 which is a conductor is bonded to the bonding material 21 and the LED.
It is sandwiched between the wafer 11 and bonded. With this configuration, during the wafer test, the lower electrode 1
4 can be electrically connected. If the gold wire 22 is too thick, the gold wire 22 will not sink into the adhesive 21, so that the LED wafer 11 will rise and hinder the dicing process. Therefore, the thickness of the gold wire 22 is appropriately about 20 μm. In the case where the bonding material 30 has a structure in which the bonding material 30 itself has conductivity using a conductive sheet or the like, the gold wire 22 or the like is unnecessary.
【００１６】次に、図１（ｂ）に示されるように、ＬＥ
Ｄウエハ１１を貼り合わせた接合材３０の裏面に、支持
部材である補助板２３を貼り付ける。補助板２３を貼り
付けることにより、ＬＥＤウエハ１１を補強してウエハ
割れを防ぐことができる。この補助板２３を貼り付ける
際、接合材３０の下面と補助板２３の下面に気泡が入り
込むことがある。この気泡はＬＥＤウエハ１１を浮き上
がらせる要因となり、ダイシングの切り残しダイシング
切り残し部の厚さに影響を及ぼすため、図３で後述する
ように、真空容器を用いた方法も用いられる。Next, as shown in FIG.
An auxiliary plate 23 as a support member is attached to the back surface of the bonding material 30 to which the D wafer 11 has been attached. By attaching the auxiliary plate 23, the LED wafer 11 can be reinforced to prevent the wafer from cracking. When attaching the auxiliary plate 23, air bubbles may enter the lower surface of the bonding material 30 and the lower surface of the auxiliary plate 23 in some cases. Since the air bubbles cause the LED wafer 11 to float and affect the thickness of the uncut portion of the dicing, a method using a vacuum container is also used as described later with reference to FIG.
【００１７】次に、図１（ｃ）に示されるように、ダイ
シングによりＬＥＤウエハ１１に縦横にダイシング溝１
５を形成する。この時、ダイシング切り残し部１６の厚
さは約４０μｍ程度である。ＬＥＤウエハ１１は、補助
板２３で補強されているため、ウエハ割れは発生せず、
ウエハの取り扱いは、従来に比べて非常に容易になる。Next, as shown in FIG. 1C, the dicing grooves 1 are vertically and horizontally formed on the LED wafer 11 by dicing.
5 is formed. At this time, the thickness of the dicing uncut portion 16 is about 40 μm. Since the LED wafer 11 is reinforced by the auxiliary plate 23, the wafer does not crack,
Handling of the wafer becomes much easier than in the past.
【００１８】続いて、図１（ｄ）に示されるように、ウ
エハテストを行う。チップの上部電極に１３にプローブ
針１７を接触させる。この時、下部電極１４に接触して
いる金線２２から他方の電極を取り出す。なお、接合材
３０として導電性シートを用いる場合には導電性シート
から他方の電極を取り出すことができる。この工程にお
いても、ＬＥＤウエハ１１は、補助板２３で補強されて
いるため、ウエハ割れは発生せず、ウエハの取り扱い
は、従来に比べて非常に容易になる。Subsequently, a wafer test is performed as shown in FIG. The probe needle 17 is brought into contact with the upper electrode 13 of the chip. At this time, the other electrode is taken out from the gold wire 22 in contact with the lower electrode 14. When a conductive sheet is used as the bonding material 30, the other electrode can be taken out of the conductive sheet. Also in this step, since the LED wafer 11 is reinforced by the auxiliary plate 23, the wafer does not crack, and the handling of the wafer becomes much easier than in the past.
【００１９】続いて、ＬＥＤウエハ１１上面に別の粘着
シート２０を貼り合わせた後、ＬＥＤウエハ１１の下面
の接合材３０を剥離する。接合材３０として、上記
（イ）の構成、即ち、非導電性の接着材２１に導電体を
積層または混在させて導電性を付与してなる構造であ
り、接着材２１として発泡剥離シートが用いられている
場合には、接着材２１を加熱することにより、容易に剥
離することができる。接着材２１として、紫外線を照射
すると粘着力が無くなるＵＶシートも使用することがで
きる。この場合、接着材２１の粘着力を落すために紫外
線を照射する必要があるため、補助板２３は紫外線透過
のものを使用する。Subsequently, after another adhesive sheet 20 is bonded to the upper surface of the LED wafer 11, the bonding material 30 on the lower surface of the LED wafer 11 is peeled off. The bonding material 30 has the above-described configuration (a), that is, a structure in which a conductive material is provided by laminating or mixing a non-conductive bonding material 21 with a conductive material, and a foamed release sheet is used as the bonding material 21. In this case, the adhesive 21 can be easily peeled off by heating. As the adhesive 21, a UV sheet that loses its adhesive strength when irradiated with ultraviolet light can also be used. In this case, since it is necessary to irradiate ultraviolet rays in order to reduce the adhesive strength of the adhesive 21, the auxiliary plate 23 is one that transmits ultraviolet rays.
【００２０】次に、図１（ｅ）に示されるように、下部
電極１４にダイヤモンド刃（スクライブバー）によって
スクライブライン１９をダイシング溝１５に沿って縦横
に設ける。Next, as shown in FIG. 1E, scribe lines 19 are formed on the lower electrode 14 along the dicing grooves 15 by using diamond blades (scribe bars).
【００２１】次に図１（ｆ）に示されるように下部電極
１４面をローラ２４によって軟質ゴム２５に押しつける
ことにより、薄く残っているダイシング切り残し部１６
を分割して各々の半導体チップ（ＬＥＤチップ）に分割
する。ダイシング切り残し部１６が薄いため、チップ化
は従来のものに比べ非常に容易に行え、また、そのチッ
プの形状は非常に安定したものとすることができる。Next, as shown in FIG. 1 (f), the surface of the lower electrode 14 is pressed against the soft rubber 25 by the roller 24, so that the dicing uncut portion 16 remaining thin is formed.
Is divided into each semiconductor chip (LED chip). Since the dicing uncut portion 16 is thin, the chip can be formed very easily as compared with the conventional one, and the shape of the chip can be made very stable.
【００２２】上述のスクライブ・ブレイク方式の製造方
法によればダイシング切り残しの厚さを２０〜６０μｍ
程度に薄くしてもウエハ割れを防ぐことが可能となる。
また、スクライブ・ブレイク方式の場合、ダイシング切
り残しの厚さの２倍程度がチップ厚さの下限となる。従
来例の１００μｍの切り残しの厚さの場合、一般的にチ
ップの厚さが２００μｍが限界であったが、本発明によ
り、チップの厚さが４０μｍ程度のチップの厚さであっ
てもスクライブ・ブレイク方式により形状の整った半導
体チップを得ることができる。結局、本発明により、一
辺の長さが４０μｍ程度の小さなチップサイズであって
もスクライブ・ブレイク方式で作ることが可能となり、
小型で安価なチップを提供することができる。According to the above-described scribe-break manufacturing method, the thickness of the uncut dicing is set to 20 to 60 μm.
Even if the thickness is made as thin as possible, it is possible to prevent the wafer from being cracked.
In the case of the scribe-break method, the lower limit of the chip thickness is about twice the thickness of the uncut dicing residue. In the case of the uncut thickness of 100 μm in the conventional example, the limit of the chip thickness is generally 200 μm. However, according to the present invention, even if the chip thickness is about 40 μm, the scribe A semiconductor chip having a well-shaped shape can be obtained by the break method. After all, according to the present invention, even a small chip size having a side length of about 40 μm can be manufactured by the scribe-break method,
A small and inexpensive chip can be provided.
【００２３】図２は、ＬＥＤウエハを接着材２１に貼り
合わせた状態を示す斜視図である。接合材３０は上記の
（イ）非導電性の接着材２１に導電体を積層または混在
させて導電性を付与してなる構造のものであり、ＬＥＤ
ウエハ１１の下面に接合材３０が貼り合わされ、ＬＥＤ
ウエハ１１と接合材３０の間に金線２２が挟み込まれて
いる。１３はチップの上部電極である。FIG. 2 is a perspective view showing a state where the LED wafer is bonded to the adhesive 21. The bonding material 30 has a structure obtained by imparting conductivity by laminating or mixing a conductor with the non-conductive adhesive 21 described above.
The bonding material 30 is bonded to the lower surface of the wafer 11,
Gold wire 22 is sandwiched between wafer 11 and bonding material 30. 13 is an upper electrode of the chip.
【００２４】図３は、図１（ｂ）で説明したＬＥＤウエ
ハ１１を貼り合わせた接合材３０の裏面に、支持部材で
ある補助板２３を貼り付ける工程に真空容器を用いた方
法を説明する図である。FIG. 3 illustrates a method in which a vacuum vessel is used in the step of attaching the auxiliary plate 23 as a support member to the back surface of the bonding material 30 to which the LED wafer 11 described in FIG. 1B is attached. FIG.
【００２５】図３（ａ）に示されるように、ＬＥＤウエ
ハ１１、接合材３０、支持部材である補助板２３を仮貼
り付けにより積層したものを、真空容器２６中に入れ、
重り等により加圧状態とし、真空引きを行うことによっ
て、接合材３０と補助板２３との間の気泡を吸引するこ
とによって、補助板２３と接合材３０とを密着させるこ
とができる。As shown in FIG. 3A, the LED wafer 11, the bonding material 30, and the auxiliary plate 23, which is a support member, are laminated by temporary bonding and placed in a vacuum vessel 26.
The auxiliary plate 23 and the bonding material 30 can be brought into close contact with each other by suctioning air bubbles between the bonding material 30 and the auxiliary plate 23 by applying a pressure or the like and evacuating by a weight or the like.
【００２６】また、図３（ｂ）に示されるように、補助
板２３に通気性のある多孔質部材を使用することによっ
て、補助板２３下方から接合材３０と補助板２３との間
の気泡２７を真空引きすることによって、補助板２３と
接合材３０とを密着させることができる。As shown in FIG. 3B, by using a gas permeable porous member for the auxiliary plate 23, air bubbles between the bonding material 30 and the auxiliary plate 23 from below the auxiliary plate 23 can be obtained. By evacuating 27, auxiliary plate 23 and bonding material 30 can be brought into close contact.
【００２７】また、上述のＬＥＤチップの製造工程は他
の半導体素子の製造工程に使用できることは明らかであ
る。It is clear that the above-described LED chip manufacturing process can be used for manufacturing other semiconductor devices.
【００２８】[0028]
【発明の効果】本発明の請求項１記載の半導体素子の製
造方法よれば、複数の半導体素子が形成された半導体ウ
エハを導電性の有する接合材を介して支持部材に貼り合
わせる工程と、該半導体ウエハ表面にダイシング溝を形
成する工程と、該半導体ウエハの複数の半導体素子をウ
エハテストする工程と、該半導体ウエハの裏面にスクラ
イブラインを形成し押圧して半導体ウエハをチップに分
離する工程と、を含むことを特徴とするものであり、支
持部材で半導体ウエハを支持することにより、ウエハ割
れを減少させることができ、また、ウエハ切り残しの厚
さを小さく設定することができ、半導体チップへの分離
を安定して行うことができる。According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, a step of bonding a semiconductor wafer on which a plurality of semiconductor elements are formed to a support member via a conductive bonding material; Forming a dicing groove on the surface of the semiconductor wafer, performing a wafer test on a plurality of semiconductor elements of the semiconductor wafer, forming a scribe line on the back surface of the semiconductor wafer and pressing the semiconductor wafer to separate the semiconductor wafer into chips; By supporting the semiconductor wafer with the support member, it is possible to reduce wafer cracking, and to set the thickness of the uncut portion of the wafer to be small. Can be stably separated.
【００２９】また、本発明の請求項２記載の半導体素子
の製造方法によれば、前記接合材は非導電性の接着材に
導電体を積層または混在させて導電性を付与してなるこ
とを特徴とするものであり、非導電性の接着材の選択の
自由度を増すことができ、また導電性を与える導電体の
選択の自由度を増すことができる。According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the bonding material is formed by laminating or mixing a conductor with a non-conductive adhesive to impart conductivity. It is a feature of the present invention that the degree of freedom in selecting a non-conductive adhesive can be increased, and the degree of freedom in selecting a conductor that imparts conductivity can be increased.
【００３０】また、本発明の請求項３記載の半導体素子
の製造方法によれば、前記接合材は導電性シートである
ことを特徴とするものであり、接合材の厚さを薄くする
ことができ、薄いウエハに形成された半導体チップであ
ってもウエハテストを容易に行うことができる。According to a third aspect of the present invention, the bonding material is a conductive sheet, and the thickness of the bonding material can be reduced. Thus, a wafer test can be easily performed even for a semiconductor chip formed on a thin wafer.
【００３１】さらに、本発明の請求項４記載の半導体素
子の製造方法によれば、前記非導電性の接着材は、発泡
剥離シートまたはＵＶシートからなることを特徴とする
ものであり、接着材を容易にウエハから剥離できるの
で、ウエハに余分な力がかからず、ウエハ割れを防ぐこ
とができる。Further, according to the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, the non-conductive adhesive is formed of a foamed release sheet or a UV sheet. Can be easily separated from the wafer, so that no extra force is applied to the wafer, and the wafer can be prevented from cracking.
【図１】本発明の一実施の形態である半導体素子の製造
方法を示す工程図である。FIG. 1 is a process chart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】本発明の一実施の形態であるＬＥＤウエハを接
合材に貼り合わせた状態を示す斜視図である。FIG. 2 is a perspective view showing a state in which an LED wafer according to an embodiment of the present invention is bonded to a bonding material.
【図３】本発明の一実施の形態であるＬＥＤウエハを補
助板と貼り合わせる工程を示す説明図であり、（ａ）は
全体に真空引きを用いる場合の図であり、（ｂ）は通気
性のある補助板を用いる場合の図である。3A and 3B are explanatory views showing a step of bonding an LED wafer and an auxiliary plate according to an embodiment of the present invention, wherein FIG. 3A is a view in the case of using vacuum evacuation, and FIG. It is a figure in the case of using an auxiliary plate with a characteristic.
【図４】従来例の半導体素子の製造方法を示す工程図で
ある。FIG. 4 is a process chart showing a method for manufacturing a semiconductor device of a conventional example.
１１ ＬＥＤウエハ １３ 上部電極 １４ 下部電極 １５ ダイシング溝 １６ ダイシング切り残し部 １７ プローブ針 １９ スクライブライン ２１ 接着材 ２２ 金線 ２３ 補助板 ２４ ローラ ３０ 接合材 DESCRIPTION OF SYMBOLS 11 LED wafer 13 Upper electrode 14 Lower electrode 15 Dicing groove 16 Uncut part of dicing 17 Probe needle 19 Scribe line 21 Adhesive material 22 Gold wire 23 Auxiliary plate 24 Roller 30 Joining material
Claims (4)
エハを導電性の有する接合材を介して支持部材に貼り合
わせる工程と、該半導体ウエハ表面にダイシング溝を形
成する工程と、該半導体ウエハの複数の半導体素子をウ
エハテストする工程と、該半導体ウエハの裏面にスクラ
イブラインを形成し押圧して半導体ウエハをチップに分
離する工程と、を含むことを特徴とする半導体素子の製
造方法。A step of bonding a semiconductor wafer on which a plurality of semiconductor elements are formed to a support member via a conductive bonding material; a step of forming a dicing groove on a surface of the semiconductor wafer; A method of manufacturing a semiconductor device, comprising: a step of performing a wafer test on a plurality of semiconductor elements; and a step of forming and pressing a scribe line on the back surface of the semiconductor wafer to separate the semiconductor wafer into chips.
おいて、前記接合材は非導電性の接着材に導電体を積層
または混在させて導電性を付与してなることを特徴とす
る半導体素子の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the bonding material is formed by laminating or mixing a conductor with a non-conductive adhesive to impart conductivity. Manufacturing method.
おいて、前記接合材は導電性シートであることを特徴と
する半導体素子の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein said bonding material is a conductive sheet.
おいて、前記非導電性の接着材は、発泡剥離シートまた
はＵＶシートからなることを特徴とする半導体素子の製
造方法。4. The method for manufacturing a semiconductor device according to claim 2, wherein the non-conductive adhesive is formed of a foamed release sheet or a UV sheet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362797A JPH1174167A (en) | 1997-08-29 | 1997-08-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362797A JPH1174167A (en) | 1997-08-29 | 1997-08-29 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174167A true JPH1174167A (en) | 1999-03-16 |
Family
ID=16958017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23362797A Pending JPH1174167A (en) | 1997-08-29 | 1997-08-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174167A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002025947A (en) * | 2000-07-10 | 2002-01-25 | Dowa Mining Co Ltd | Manufacturing method for semiconductor device |
| KR100383206B1 (en) * | 1999-07-22 | 2003-05-12 | 가부시끼가이샤 도시바 | Wafer dividing method and manufacturing method of semiconductor device |
| US6593170B2 (en) * | 2000-05-11 | 2003-07-15 | Disco Corporation | Semiconductor wafer dividing method |
| JP2006027795A (en) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | Sucking device, method of carrying plate-like member, and method of manufacturing liquid crystal display |
| JP2011049337A (en) * | 2009-08-27 | 2011-03-10 | Fuji Electric Systems Co Ltd | Method of manufacturing semiconductor device |
| JP2017534872A (en) * | 2014-11-10 | 2017-11-24 | テラダイン、 インコーポレイテッド | Assembly of equipment for probe card inspection |
| CN112820659A (en) * | 2019-11-15 | 2021-05-18 | 山东浪潮华光光电子股份有限公司 | Half-cut testing method of gallium arsenide-based LED chip |
| JP2022093260A (en) * | 2020-12-11 | 2022-06-23 | アッパー エレクトロニクス カンパニー，リミテッド | Method for testing semiconductor units |
-
1997
- 1997-08-29 JP JP23362797A patent/JPH1174167A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100383206B1 (en) * | 1999-07-22 | 2003-05-12 | 가부시끼가이샤 도시바 | Wafer dividing method and manufacturing method of semiconductor device |
| US6593170B2 (en) * | 2000-05-11 | 2003-07-15 | Disco Corporation | Semiconductor wafer dividing method |
| SG100686A1 (en) * | 2000-05-11 | 2003-12-26 | Disco Corp | Semiconductor wafer dividing method |
| JP2002025947A (en) * | 2000-07-10 | 2002-01-25 | Dowa Mining Co Ltd | Manufacturing method for semiconductor device |
| JP2006027795A (en) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | Sucking device, method of carrying plate-like member, and method of manufacturing liquid crystal display |
| JP2011049337A (en) * | 2009-08-27 | 2011-03-10 | Fuji Electric Systems Co Ltd | Method of manufacturing semiconductor device |
| JP2017534872A (en) * | 2014-11-10 | 2017-11-24 | テラダイン、 インコーポレイテッド | Assembly of equipment for probe card inspection |
| CN112820659A (en) * | 2019-11-15 | 2021-05-18 | 山东浪潮华光光电子股份有限公司 | Half-cut testing method of gallium arsenide-based LED chip |
| JP2022093260A (en) * | 2020-12-11 | 2022-06-23 | アッパー エレクトロニクス カンパニー，リミテッド | Method for testing semiconductor units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101785817B1 (en) | Expansion method, method for manufacturing semiconductor devices, and semiconductor device | |
| US6979593B2 (en) | Method of manufacturing a semiconductor device | |
| US8080123B2 (en) | Supporting plate, apparatus and method for stripping supporting plate | |
| KR100606254B1 (en) | Semiconductor device and its manufacturing method | |
| JP5165207B2 (en) | Manufacturing method of semiconductor device | |
| US20120043660A1 (en) | Thin foil semiconductor package | |
| JP2011096961A (en) | Method of manufacturing led element | |
| KR101525638B1 (en) | Method for producing a plurality of radiation emitting components and radiation emitting component | |
| JPH1174167A (en) | Manufacture of semiconductor device | |
| WO2013186982A1 (en) | Film wiring board and light emitting apparatus | |
| JP2007048876A (en) | Manufacturing method for semiconductor device | |
| JP2004507094A (en) | Semiconductor chip and method of manufacturing the same | |
| US20220076999A1 (en) | Method of processing wafer | |
| CN1747154B (en) | Wafer supporting board, thin wafer holding method and manufacture of semiconductor device | |
| US6040204A (en) | Method of stacking chips with a removable connecting layer | |
| CN102782829A (en) | Non-uniform vacuum profile die attach tip | |
| KR20100039690A (en) | Method of wafer sawing | |
| JP4703127B2 (en) | Semiconductor wafer, semiconductor chip and manufacturing method thereof | |
| JP2000124159A (en) | Manufacture of semiconductor device | |
| JP4078830B2 (en) | Display device and manufacturing method of display device | |
| JP2007158124A (en) | Support plate and adhesion method therefor | |
| JP2019156651A (en) | Glass substrate cutting device and production method of liquid crystal panel using the same | |
| WO2011049234A1 (en) | Substrate and method for manufacturing circuit device using same | |
| KR20110114494A (en) | Light emitting module and method of producing of the same | |
| JP2000294521A (en) | Manufacture of electronic element |