JPH1168674A - Optical receiver - Google Patents
Optical receiverInfo
- Publication number
- JPH1168674A JPH1168674A JP9217745A JP21774597A JPH1168674A JP H1168674 A JPH1168674 A JP H1168674A JP 9217745 A JP9217745 A JP 9217745A JP 21774597 A JP21774597 A JP 21774597A JP H1168674 A JPH1168674 A JP H1168674A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- discrimination
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、レーザダイオード
をオンオフすることで直接的に強度変調された光信号か
らディジタルデータを識別再生する光受信器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical receiver for discriminating and reproducing digital data from an optical signal whose intensity is directly modulated by turning on and off a laser diode.
【０００２】[0002]
【従来の技術】従来、レーザダイオードをオンオフする
ことで直接的に強度変調された光信号を伝送する光ファ
イバ通信システムにおいては、伝送距離に応じて、光送
信器の光出力レベルや光受信器の受光電力範囲が異なっ
てくる。ところが、実際には各システム毎に光出力レベ
ルや受光電力範囲を最適に設計するのではなく、例えば
長距離用と短距離用の２種類程度の光送信器と光受信器
を標準品として準備しておき、適用するシステムに応じ
て選択することが一般的である。2. Description of the Related Art Conventionally, in an optical fiber communication system for directly transmitting an intensity-modulated optical signal by turning on and off a laser diode, an optical output level of an optical transmitter and an optical receiver are selected according to a transmission distance. In the received light power range. However, in practice, the optical output level and received light power range are not optimally designed for each system. For example, about two types of optical transmitters and optical receivers for long-distance and short-distance are prepared as standard products. In general, selection is generally made according to the system to be applied.
【０００３】長距離用の光送信器では、光ファイバの損
失を補償するために光出力は大きく設定され、分散の影
響を受け難くするためにチャーピングを抑えるよう消光
比は小さく設定される。一方、短距離用の光送信器では
伝送距離が短くて光ファイバの損失が小さくても、光受
信器が飽和することなく受信できるように、光出力レベ
ルは小さく設定され、分散の影響を受けないために消光
比は大きく設定される。In a long-distance optical transmitter, the optical output is set large to compensate for the loss of the optical fiber, and the extinction ratio is set small to suppress chirping to make it less susceptible to dispersion. On the other hand, in a short-distance optical transmitter, even if the transmission distance is short and the loss of the optical fiber is small, the optical output level is set small so that the optical receiver can receive the signal without saturation. Since there is no extinction ratio, the extinction ratio is set large.
【０００４】このように、両光送信器は、必要とされる
条件が異なるために特性が異なるレーザダイオードを使
用したり、レーザダイオードの駆動条件も異なる場合が
多い。As described above, the two optical transmitters often use laser diodes having different characteristics due to different required conditions, and often have different driving conditions for the laser diodes.
【０００５】一方、光受信器の場合、長距離用は光ファ
イバの損失を補償するために受光感度が高い設計がなさ
れ、短距離用は光ファイバの損失が小さいので過大な受
光電力でも受信できるように受光感度は低く設計されて
いる。On the other hand, in the case of an optical receiver, a high sensitivity is designed to compensate for the loss of the optical fiber for a long distance, and an optical receiver for a short distance can receive even an excessively large received power because the loss of the optical fiber is small. Thus, the light receiving sensitivity is designed to be low.
【０００６】このように、光受信器は長距離用と短距離
用とで異なる設計がなされているが、異なる部分は受光
電力範囲であり、例えば長距離用光受信器であっても光
アッテネータを挿入して受光電力を調節することにより
短距離用システムにも適用することが可能である。As described above, the optical receiver is designed differently for long-distance use and short-distance use, but the different part is the light reception power range. Can be applied to a short-range system by adjusting the received light power by inserting a.
【０００７】すなわち、受信感度が高い長距離用光受信
器を標準品として準備しておき、適用するシステムの伝
送距離に応じて光アッテネータを選ぶことで、一つの光
受信器で広範囲に渡る伝送距離に対応することができる
ようになる。That is, a long-distance optical receiver having high reception sensitivity is prepared as a standard product, and an optical attenuator is selected according to the transmission distance of the system to be applied. It becomes possible to cope with distance.
【０００８】ところが、従来の光受信器では、光アッテ
ネータを挿入して長距離用と短距離用を共通化しようと
すると、長距離用の識別回路設定点と短距離用の識別回
路設定点とが一致しないために、長距離用に最適調整す
ると短距離用は最適調整時よりも特性が悪くなるという
問題点があった。以下に、従来の光受信器の構成と共に
この問題点について説明する。However, in the conventional optical receiver, when an optical attenuator is inserted to make the long-distance and short-distance use common, the long-distance identification circuit set point and the short-distance identification circuit set point are different. However, there is a problem in that when the distance is optimally adjusted for short distances, the characteristics are worse than when the distance is optimally adjusted. Hereinafter, this problem will be described together with the configuration of the conventional optical receiver.
【０００９】図８は従来の光受信器の構成を示す機能ブ
ロック図である。図８において、光伝送路（図示せず）
を介して到来した光信号は、フォトダイオード（ＰＤ）
１により光電変換されたのち、前置増幅器２によって電
圧信号に変換されて可変利得増幅器３に入力される。可
変利得増幅器３の出力の一部はピーク検出回路８に導か
れる。このピーク検出回路８は、可変利得増幅器３の出
力のピークレベルを検出するもので、その検出出力は誤
差増幅器９により増幅され、利得制御信号として可変利
得増幅器３にフィードバックされる。これにより可変利
得増幅器３の出力は自動利得制御（ＡＧＣ：automatic
gain control）され、可変利得増幅器３からは常に一定
の振幅の信号が出力される。FIG. 8 is a functional block diagram showing the configuration of a conventional optical receiver. In FIG. 8, an optical transmission line (not shown)
The optical signal arriving through the photodiode is a photodiode (PD)
After being subjected to photoelectric conversion by 1, it is converted into a voltage signal by the preamplifier 2 and input to the variable gain amplifier 3. Part of the output of the variable gain amplifier 3 is guided to a peak detection circuit 8. The peak detection circuit 8 detects the peak level of the output of the variable gain amplifier 3, and the detected output is amplified by the error amplifier 9 and fed back to the variable gain amplifier 3 as a gain control signal. Thus, the output of the variable gain amplifier 3 is controlled by automatic gain control (AGC: automatic gain control).
gain control), and a signal having a constant amplitude is always output from the variable gain amplifier 3.
【００１０】この可変利得増幅器３の出力は、クランプ
回路４により直流再生されて識別再生回路６に入力され
る。また可変利得増幅器３の出力はタイミング抽出回路
５にも入力されてタイミング抽出がなされ、この出力は
位相調整回路１０により位相調整され、クロック信号と
して外部に出力されると共に識別再生回路６に入力され
る。The output of the variable gain amplifier 3 is DC-reproduced by the clamp circuit 4 and input to the discrimination reproduction circuit 6. The output of the variable gain amplifier 3 is also input to a timing extraction circuit 5 to perform timing extraction. The output is adjusted in phase by a phase adjustment circuit 10, output to the outside as a clock signal, and input to an identification reproduction circuit 6. You.
【００１１】識別再生回路６ではクランプ回路４から与
えられる信号に対して識別基準電圧源７が発生する識別
基準電圧Ｖｔｈによる電圧識別、および位相調整回路１
０から与えられるクロック信号によるタイミング再生が
なされ、これにより受信光信号から二値のデータ信号を
識別再生することが可能となる。In an identification reproducing circuit 6, a signal supplied from the clamp circuit 4 is identified by an identification reference voltage Vth generated by an identification reference voltage source 7, and a phase adjustment circuit 1 is provided.
Timing recovery is performed by a clock signal given from 0, thereby making it possible to identify and recover a binary data signal from the received optical signal.
【００１２】ところで、クランプ回路４の出力信号は図
９に示すような波形となる。これは等化波形と呼ばれて
いる。この等化波形の形状が良好な場合には、識別基準
電圧Ｖｔｈは通常は符号誤りを小さくし、電圧識別の余
裕を大きくするために、発光側（Ｈｉｇｈレベル）と非
発光側（Ｌｏｗレベル）の中央付近に設定される。タイ
ミング再生のために入力されるクロック信号の位相に関
しても、等化波形の１タイムスロットの中央付近になる
ように位相調整回路１０が設定されている。この識別基
準電圧Ｖｔｈとクロック信号の入力位相とが直交する点
が識別再生回路６の識別点となる。The output signal of the clamp circuit 4 has a waveform as shown in FIG. This is called an equalization waveform. When the shape of the equalized waveform is good, the discrimination reference voltage Vth is usually set to a light emitting side (High level) and a non-light emitting side (Low level) in order to reduce a code error and increase a margin for voltage discrimination. It is set near the center of. The phase adjustment circuit 10 is set so that the phase of the clock signal input for timing reproduction is also near the center of one time slot of the equalized waveform. The point at which the identification reference voltage Vth is orthogonal to the input phase of the clock signal is the identification point of the identification and reproduction circuit 6.
【００１３】ところが、レーザダイオードを直接オンオ
フする光送信器の光出力波形においては、光出力波形の
立上がり部分と立下り部分は非対称であり、特に立上が
り部分には緩和振動と呼ばれるオーバーシュートが見ら
れる。図１０（ａ）は短距離用送信器の光出力波形の例
であり、消光比が大きく設定されている。一方、図１０
（ｂ）は長距離用光送信器の光出力波形の例であり、消
光比が小さく設定されていて、緩和振動も小さく抑えら
れている。どちらの波形を受信しても等化波形は図９の
ように見えるが、誤り率が等しい箇所を示す等誤り率円
を用いて表現すると図１１に示すようになり、両者に違
いが現れる。However, in the optical output waveform of the optical transmitter that directly turns on and off the laser diode, the rising portion and the falling portion of the optical output waveform are asymmetric, and an overshoot called relaxation oscillation is particularly observed at the rising portion. . FIG. 10A shows an example of the optical output waveform of the short-range transmitter, in which the extinction ratio is set large. On the other hand, FIG.
(B) is an example of the optical output waveform of the long-distance optical transmitter, in which the extinction ratio is set to be small and the relaxation oscillation is suppressed to be small. Regardless of which waveform is received, the equalized waveform looks like FIG. 9, but if it is expressed using an equal error rate circle indicating a place where the error rates are equal, the result is as shown in FIG. 11, and a difference appears between the two.
【００１４】図１１（ａ）は短距離用光送信器の出力光
を受信したときの等化波形の等誤り率円を示したもの
で、例えば内側の破線は誤り率が１０-10 、外側の破線
は誤り率が１０-6を示している。このように等誤り率円
は等化波形に対して均等に開いておらず、特に左上側の
立上がり部分が大きく浸蝕されている。これは図１０
（ａ）の光出力波形の緩和振動が影響しているためであ
り、等化波形においてはジッタ成分が大きくなる形で影
響が現れている。このため、タイミング再生する際の最
適な識別点は１タイムスロットの中央よりもやや後寄り
に位置することになる。FIG. 11A shows an equal error rate circle of an equalized waveform when the output light of the short-distance optical transmitter is received. For example, an inner broken line has an error rate of 10 -10 , and an outer broken line has an error rate of 10 -10 . The dashed line indicates that the error rate is 10 -6 . As described above, the equal error rate circle is not evenly opened with respect to the equalized waveform, and particularly, the rising portion on the upper left is largely eroded. This is shown in FIG.
This is because the relaxation oscillation of the optical output waveform in (a) influences, and the effect appears in the equalized waveform in a form in which the jitter component increases. For this reason, the optimum identification point at the time of timing reproduction is located slightly later than the center of one time slot.
【００１５】一方、図１１（ｂ）は長距離用光送信器の
出力光を受信したときの等化波形の等誤り率円を示した
ものである。等誤り率円は消光比が小さい分だけ破線下
側（非発光側）が持ち上がっているが、位相方向に関し
てはほぼ均等に開いている。これは、図１０（ｂ）の光
出力波形の緩和振動が小さく抑えられており、等化波形
においてもジッタ成分が小さくなっていることによる。
このため、タイミング再生する際の最適な識別点は１タ
イムスロットの中央付近に位置することになる。On the other hand, FIG. 11B shows the equal error rate circle of the equalized waveform when the output light of the long-distance optical transmitter is received. The equal error rate circle is raised on the lower side of the broken line (non-light-emitting side) by an amount corresponding to the smaller extinction ratio, but is almost uniformly opened in the phase direction. This is because the relaxation oscillation of the optical output waveform in FIG. 10B is suppressed to a small value, and the jitter component is also reduced in the equalized waveform.
For this reason, the optimum identification point at the time of timing reproduction is located near the center of one time slot.
【００１６】このことは、長距離用に最適設計された光
受信器を短距離用に転用するためには、光アッテネータ
を用いて受光電力を調節するのみでは足りず、１タイム
スロットの中での識別再生点の位置をも変化させなけれ
ばならない事を意味する。すなわち送信距離に応じて光
送信器の出力波形が変化するため、これに応じて受信側
での識別再生点の位置も変化させなければならない。This means that in order to convert an optical receiver optimally designed for a long distance to a short distance, it is not enough to simply adjust the received light power using an optical attenuator. Means that the position of the identification reproduction point must also be changed. That is, since the output waveform of the optical transmitter changes according to the transmission distance, the position of the identification reproduction point on the receiving side must also be changed accordingly.
【００１７】ところが、図８に示す従来の光受信器は、
識別再生点の位置を変化させる機能を備えていない。こ
のため、例えば長距離用の光送信器に対して最適に設定
された光受信器を短距離用の光送信器に転用する場合、
最適でない位置で識別再生を行うことになり、符号誤り
率が増えるという問題を有していた。However, the conventional optical receiver shown in FIG.
It does not have the function of changing the position of the identification reproduction point. Therefore, for example, when diverting an optical receiver optimally set for an optical transmitter for a long distance to an optical transmitter for a short distance,
Discrimination reproduction is performed at a non-optimal position, which causes a problem that a code error rate increases.
【００１８】[0018]
【発明が解決しようとする課題】以上述べたように従来
の光送信器では、伝送路における分散の影響などを考慮
して、長距離用と短距離用とで出力光信号の波形が互い
に異なるものとなっている。これに伴い、光受信器でも
長距離用と短距離用とで最適な識別再生点が異なってい
る。ところが、従来の光受信器では識別再生点が固定的
に設定されていた。このため、システム設計の際に、長
距離用の光受信器を短距離用の光受信器として転用した
いという要求があるにも拘らず、受信レベルの調整を行
うだけでは符号誤り率の増加が避けられず、不便であっ
た。As described above, in the conventional optical transmitter, the waveforms of the output optical signals are different between the long-distance signal and the short-distance signal in consideration of the influence of dispersion in the transmission line. It has become something. Accordingly, the optimum discrimination / reproduction point differs between the long-distance and short-distance optical receivers. However, in the conventional optical receiver, the identification reproduction point is fixedly set. For this reason, in the design of the system, although there is a demand to convert the long-distance optical receiver to the short-distance optical receiver, the code error rate increases only by adjusting the reception level. It was inevitable and inconvenient.
【００１９】本発明は上記事情によりなされたもので、
その目的は、受信する光信号の伝送距離によらず常に最
適な識別再生点で識別再生を行うことができ、これによ
り長距離用から短距離用への転用が手軽に行える光受信
器を提供することにある。The present invention has been made in view of the above circumstances,
The objective is to provide an optical receiver that can always perform identification and reproduction at the optimum identification and reproduction point regardless of the transmission distance of the received optical signal, and can easily convert from long-distance use to short-distance use. Is to do.
【００２０】[0020]
【課題を解決するための手段】前記目的を達成するため
に本発明は、光伝送路を介して到来した光信号を電気信
号に変換する光電変換器と、前記電気信号からクロック
信号を抽出するクロック信号抽出手段と、前記クロック
信号に基づいて、前記電気信号から二値のデータ信号を
それぞれ識別再生する第１及び第２の識別再生回路と、
前記第１及び第２の識別再生回路の出力をビット毎に比
較する比較手段と、前記比較手段の比較結果に基づい
て、第１の制御信号を生成する第１制御信号生成手段
と、前記第１の制御信号により駆動され、前記第１の識
別再生回路に与えられるクロック信号の位相を調整する
第１の位相調整回路と、前記第１の制御信号に、外部か
ら与えられる付加信号を重畳することで第２の制御信号
を生成する第２制御信号生成手段と、前記第２の制御信
号により駆動され、前記第２の識別再生回路に与えられ
るクロック信号の位相を調整する第２の位相調整回路と
を具備して構成される。According to the present invention, there is provided a photoelectric converter for converting an optical signal arriving via an optical transmission line into an electric signal, and extracting a clock signal from the electric signal. Clock signal extracting means, first and second identification reproduction circuits for respectively identifying and reproducing a binary data signal from the electric signal based on the clock signal,
Comparing means for comparing the outputs of the first and second identification and reproduction circuits bit by bit; first control signal generating means for generating a first control signal based on a comparison result of the comparing means; A first phase adjustment circuit driven by the first control signal to adjust a phase of a clock signal supplied to the first identification reproduction circuit; and an additional signal externally supplied is superimposed on the first control signal. A second control signal generating means for generating a second control signal, and a second phase adjusting means for adjusting a phase of a clock signal driven by the second control signal and supplied to the second identification reproducing circuit. And a circuit.
【００２１】上記構成によれば、第２の識別再生回路に
与えられるクロックの位相が付加信号に応じて変化する
ため、第１の識別再生回路とは異なる識別再生点でデー
タの識別再生が行われることになる。このため両者が出
力するデータに差が生じ、比較手段がこれを検知する。
これに応じてこの差を最小にするための第１の制御信号
が第１の位相調整回路に与えられる。このため受信光信
号の波形が変化することにより最適な識別再生点が移動
しても、第１の識別再生回路に与えられるクロック位相
の位置は常に最適に保たれることになり、最も誤り率の
少ない識別再生を行うことが可能となる。According to the above configuration, since the phase of the clock supplied to the second identification / reproduction circuit changes in accordance with the additional signal, the identification / reproduction of data is performed at an identification / reproduction point different from that of the first identification / reproduction circuit. Will be For this reason, there is a difference between the data output from the two, and the comparing means detects this.
In response, a first control signal for minimizing this difference is provided to the first phase adjustment circuit. For this reason, even if the optimum discrimination / reproduction point moves due to a change in the waveform of the received optical signal, the position of the clock phase given to the first discrimination / reproduction circuit is always kept at the optimum, and the error rate becomes the highest. It is possible to perform discrimination reproduction with less number.
【００２２】[0022]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、図１において図８と
同一部分には同一の符号を付して示し、重複する説明は
省略する。 （第１実施形態）図１は本発明の第１実施形態に係る光
受信器の構成を示す機能ブロック図である。本図に示す
光受信器は、図８に示す従来の光受信器の構成に加え、
第２識別再生回路１１と、第２位相調整回路１２と、誤
り検出回路１３と、第１加算器１４と、第２加算器１５
と、低周波発振器１６と、位相設定電圧源１７とを具備
している。なお図１における第１識別再生回路６および
第１位相調整回路１０は、図８における識別再生回路６
および位相調整回路１０に相当する。Embodiments of the present invention will be described below in detail with reference to the drawings. In FIG. 1, the same portions as those in FIG. 8 are denoted by the same reference numerals, and duplicate description will be omitted. (First Embodiment) FIG. 1 is a functional block diagram showing a configuration of an optical receiver according to a first embodiment of the present invention. The optical receiver shown in this drawing has the configuration of the conventional optical receiver shown in FIG.
A second discrimination / reproduction circuit 11, a second phase adjustment circuit 12, an error detection circuit 13, a first adder 14, a second adder 15
, A low frequency oscillator 16 and a phase setting voltage source 17. It should be noted that the first identification reproduction circuit 6 and the first phase adjustment circuit 10 in FIG.
And the phase adjustment circuit 10.
【００２３】クランプ回路４の出力は二分岐され、それ
ぞれ第１識別再生回路６と第２識別再生回路１１とに入
力される。また第１識別再生回路６と第２識別再生回路
１１は、識別基準電圧源７から与えられる共通の識別基
準電圧Ｖｔｈをもとにクランプ回路４の出力信号を電圧
識別するものである。これらの識別再生回路６，１１
は、例えば図２に示すように、クランプ回路４の出力を
コンパレータ１８に入力してＶｔｈと比較し、その出力
をＤ−フリップフロップ回路（Ｄ型Ｆ／Ｆ）１９でラッ
チするようにした回路で実現することができる。The output of the clamp circuit 4 is bifurcated and input to the first discrimination reproduction circuit 6 and the second discrimination reproduction circuit 11, respectively. The first discrimination reproduction circuit 6 and the second discrimination reproduction circuit 11 perform voltage discrimination of the output signal of the clamp circuit 4 based on a common discrimination reference voltage Vth supplied from the discrimination reference voltage source 7. These identification reproduction circuits 6, 11
For example, as shown in FIG. 2, a circuit in which the output of the clamp circuit 4 is input to a comparator 18 and compared with Vth, and the output is latched by a D-flip-flop circuit (D-type F / F) 19 Can be realized.
【００２４】一方、タイミング抽出回路５にて再生され
たクロック信号も二分岐され、それぞれ第１位相調整回
路１０および第２位相調整回路１２に入力される。これ
らの位相調整回路１０，１２は、外部から与えられる制
御電圧によりクロック信号の位相を変化させるもので、
例えばタンク回路などで実現することができる。On the other hand, the clock signal reproduced by the timing extraction circuit 5 is also branched into two and inputted to the first phase adjustment circuit 10 and the second phase adjustment circuit 12, respectively. These phase adjustment circuits 10 and 12 change the phase of the clock signal by a control voltage supplied from the outside.
For example, it can be realized by a tank circuit or the like.
【００２５】第１位相調整回路１０から出力されたクロ
ック信号は第１識別再生回路６に入力され、このときの
位相条件でクランプ回路４の出力信号はタイミング再生
される。なお、第１位相調整回路１０から出力されたク
ロック信号の一部はクロック信号出力としてそのまま外
部に出力される。一方、第２位相調整回路１２から出力
されたクロック信号は第２識別再生回路１１に入力さ
れ、このときの位相条件でクランプ回路４の出力信号は
タイミング再生される。The clock signal output from the first phase adjusting circuit 10 is input to the first discriminating / reproducing circuit 6, and the output signal of the clamp circuit 4 is timing-reproduced under the phase condition at this time. Note that part of the clock signal output from the first phase adjustment circuit 10 is output to the outside as a clock signal output. On the other hand, the clock signal output from the second phase adjustment circuit 12 is input to the second identification reproduction circuit 11, and the output signal of the clamp circuit 4 is timing-reproduced under the phase condition at this time.
【００２６】第１識別再生回路６と第２識別再生回路１
１とから出力されるデータ信号は共に誤り検出回路１３
に入力されて両者は各ビット毎に比較される。この結果
が不一致の場合は符号誤りとして検出され、誤り検出回
路１３からは誤り率に比例したレベルの信号が出力され
る。なお、誤り検出回路１３は例えば排他的論理和回路
（ＥＸ−ＯＲ回路）で実現することができる。First discriminating and reproducing circuit 6 and second discriminating and reproducing circuit 1
1 are output from the error detection circuit 13
, And are compared for each bit. If the results do not match, it is detected as a code error, and the error detection circuit 13 outputs a signal having a level proportional to the error rate. The error detection circuit 13 can be realized by, for example, an exclusive OR circuit (EX-OR circuit).
【００２７】誤り検出回路１３の出力信号は第１加算器
１４に入力されて位相設定電圧源１７の位相設定電圧Ｖ
ｐと加算され、この加算結果は第１位相調整回路１０に
入力される。また第１加算器１４の出力電圧は第２加算
器１５にも入力され、ここで低周波発振器１６が発生す
る低周波信号と加算され、ジッタが付加される。この出
力は第２位相調整回路１２に入力される。このように、
識別再生回路６，１１の出力データ信号の符号誤りを検
出して位相調整回路１０，１２の位相を制御する制御系
をなしている。The output signal of the error detection circuit 13 is input to the first adder 14 and the phase setting voltage V
p and the result of the addition is input to the first phase adjustment circuit 10. The output voltage of the first adder 14 is also input to the second adder 15, where it is added to the low-frequency signal generated by the low-frequency oscillator 16 to add jitter. This output is input to the second phase adjustment circuit 12. in this way,
A control system for controlling the phase of the phase adjustment circuits 10 and 12 by detecting a code error in the output data signals of the identification reproduction circuits 6 and 11 is provided.
【００２８】次に、以上のように構成された光受信器の
位相制御動作を説明する。まず、第１識別再生回路６に
入力されるクロック信号は、図３に示すように等化波形
１タイムスロットの中央付近に初期設定される。この初
期値は位相設定電圧源１７により与えられ、その電圧値
に応じた移相量を第１位相調整回路１０が実現し、第１
識別再生回路６の入力位相条件が図３のように決まる。
第２識別再生回路１１に入力されるクロック信号も同様
に位相設定電圧源１７により与えられるが、第２位相調
整回路１２に入力される制御電圧は第１加算器１４の出
力電圧に低周波発振器１６の出力電圧が加算されたもの
になっている。Next, the phase control operation of the optical receiver configured as described above will be described. First, the clock signal input to the first discriminating / reproducing circuit 6 is initially set near the center of the equalized waveform 1 time slot as shown in FIG. This initial value is provided by the phase setting voltage source 17, and the first phase adjustment circuit 10 realizes a phase shift amount corresponding to the voltage value,
The input phase condition of the identification reproducing circuit 6 is determined as shown in FIG.
The clock signal input to the second discriminating and reproducing circuit 11 is also supplied from the phase setting voltage source 17, but the control voltage input to the second phase adjusting circuit 12 is the output voltage of the first adder 14 16 output voltages are added.
【００２９】このため、第２位相調整回路１２に入力さ
れる電圧は、図５に示すように時間と共に正弦的に変化
し、その結果第２位相調整回路１２の移相量も変化す
る。よって、第２識別再生回路１１に入力されるクロッ
ク信号はジッタを付加されたものになる。これにより第
２識別再生回路１１は第１識別再生回路６における初期
設定値±ジッタ量だけ広い位相範囲をカバーすることに
なる。Therefore, the voltage input to the second phase adjustment circuit 12 changes sinusoidally with time as shown in FIG. 5, and as a result, the phase shift amount of the second phase adjustment circuit 12 also changes. Therefore, the clock signal input to the second identification reproduction circuit 11 is a signal to which jitter has been added. As a result, the second discrimination / reproduction circuit 11 covers a wide phase range by the initial setting value ± jitter amount in the first discrimination / reproduction circuit 6.
【００３０】このとき、図４に示す光波形のように位相
方向の余裕が十分に大きいときは符号誤りは発生せず、
第１識別再生回路６の出力データと第２識別再生回路１
１の出力データが常に一致するため、誤り検出回路１３
は出力をせず、制御系は初期状態で安定になっている。At this time, when the margin in the phase direction is sufficiently large as in the optical waveform shown in FIG. 4, no code error occurs.
Output data of first discrimination / reproduction circuit 6 and second discrimination / reproduction circuit 1
1 output data always match, the error detection circuit 13
Does not output, and the control system is stable in the initial state.
【００３１】次に、図６に示すように位相方向の最適値
が中央付近よりも後寄りの光波形が入力された場合の動
作を説明する。第１識別再生回路６に入力されるクロッ
ク信号の位相初期設定値は入力光波形には無関係に等化
波形１タイムスロットの中央付近に設定されているが、
この位相設定点は等誤り率円（図中破線）の中央からず
れているため、最適点ではない。このような状態で、第
２識別再生回路１１に入力されるクロック信号の位相が
最も前寄りになると、第２識別再生回路１１の識別点は
等誤り率円の円周付近となる。このとき第２識別再生回
路１１の出力データには符号誤りが含まれるようにな
る。この符号誤りは誤り検出回路１３で検出され、この
誤り検出回路１３は誤り率に比例したレベルの信号を第
１加算器１４へ出力する。Next, the operation in the case where an optical waveform whose optimum value in the phase direction is closer to the rear than near the center as shown in FIG. 6 will be described. The initial phase setting value of the clock signal input to the first discriminating / reproducing circuit 6 is set near the center of the equalized waveform 1 time slot regardless of the input optical waveform.
Since this phase set point is shifted from the center of the equal error rate circle (broken line in the figure), it is not the optimum point. In such a state, when the phase of the clock signal input to the second discrimination / reproduction circuit 11 is the closest to the front, the discrimination point of the second discrimination / reproduction circuit 11 is near the circumference of the equal error rate circle. At this time, the output data of the second identification reproduction circuit 11 contains a code error. This code error is detected by the error detection circuit 13, and the error detection circuit 13 outputs a signal having a level proportional to the error rate to the first adder 14.
【００３２】第１加算器１４は、位相設定電圧源１７の
位相設定電圧Ｖｐに誤り検出回路１３の出力を加算して
出力する。この第１加算器１４の出力は、第１位相調整
回路１０に与えられる。これに応じて、第１位相調整回
路１０はクロック信号の位相を初期設定値よりも後寄り
に変化させる。これにより、第１識別再生回路６の識別
再生点も１タイムスロットの後部よりに移動する。The first adder 14 adds the output of the error detection circuit 13 to the phase setting voltage Vp of the phase setting voltage source 17 and outputs the result. The output of the first adder 14 is provided to the first phase adjustment circuit 10. In response, the first phase adjustment circuit 10 changes the phase of the clock signal later than the initial setting value. As a result, the discrimination reproduction point of the first discrimination reproduction circuit 6 also moves from the rear of one time slot.
【００３３】一方、第１加算器１４の出力は第２加算器
１５にも入力されている。この第２加算器１５は、第１
加算器１４の出力に低周波発振器１６の出力を加算する
もので、その出力は第２位相調整回路１２に与えられ
る。これに応じて第２位相調整回路１２は、クロック信
号の位置を正弦的に変化させる。これにより第２識別再
生回路１１の識別再生点は、第１識別再生回路６での識
別再生点の位置を中心として前後に移動する。このとき
の位相関係を図７に示す。On the other hand, the output of the first adder 14 is also input to the second adder 15. The second adder 15 has a first
The output of the low-frequency oscillator 16 is added to the output of the adder 14, and the output is supplied to the second phase adjustment circuit 12. In response, the second phase adjustment circuit 12 changes the position of the clock signal sinusoidally. As a result, the identification reproduction point of the second identification reproduction circuit 11 moves back and forth around the position of the identification reproduction point in the first identification reproduction circuit 6. FIG. 7 shows the phase relationship at this time.
【００３４】このようにして一連の制御動作は符号誤り
が最も小さくなるまで続き、第１識別再生回路６に入力
されるクロック信号の位相条件が常に最適になるように
動作する。In this way, a series of control operations is continued until the code error is minimized, and the operation is performed so that the phase condition of the clock signal input to the first discriminating / reproducing circuit 6 is always optimal.
【００３５】このように、データ信号を識別再生する第
１識別再生回路６とは別に第２識別再生回路１１を設
け、この第２識別再生回路１１に入力されるクロック信
号にジッタを付加する。そして、両識別再生回路６，１
１の出力を誤り検出回路１３で比較し、誤りが最も少な
くなるように第１識別再生回路６の識別再生点を調整す
るようにした。これにより、光送信器の伝送距離の長短
による出力波形の違いに依存すること無く、常に最適な
位相条件で識別再生を行うことが可能となる。As described above, the second discrimination / reproduction circuit 11 is provided separately from the first discrimination / reproduction circuit 6 for discriminating / reproducing a data signal, and jitter is added to the clock signal input to the second discrimination / reproduction circuit 11. Then, both discrimination reproduction circuits 6 and 1
The output of No. 1 is compared by the error detection circuit 13 and the discrimination reproduction point of the first discrimination reproduction circuit 6 is adjusted so as to minimize errors. As a result, it is possible to always perform the discrimination and reproduction under the optimum phase condition without depending on the difference in the output waveform due to the length of the transmission distance of the optical transmitter.
【００３６】なお、本発明は上記実施形態に限定される
ものではない。例えば低周波発振器１６に代えてパルス
発生器を用い、第２位相調整回路１２に与えられる制御
信号をパルス的に変動させるようにしても良い。この様
にしても同様の効果を達成できる。The present invention is not limited to the above embodiment. For example, a pulse generator may be used instead of the low-frequency oscillator 16, and the control signal supplied to the second phase adjustment circuit 12 may be varied in a pulsed manner. Even in this case, the same effect can be achieved.
【００３７】また、第１加算器１４の出力に対してリミ
ッタを設け、第１加算器１４の出力信号が過度に大きく
なることを防ぐようにしても良い。こうすることで第１
識別再生回路６および第２識別再生回路１１における識
別再生点が過度に移動して識別不能になることを防ぐこ
とができ、より効果的である。Also, a limiter may be provided for the output of the first adder 14 to prevent the output signal of the first adder 14 from becoming excessively large. By doing so, the first
It is possible to prevent the discrimination reproduction point in the discrimination reproduction circuit 6 and the second discrimination reproduction circuit 11 from excessively moving and becoming unrecognizable, which is more effective.
【００３８】[0038]
【発明の効果】以上詳述したように本発明によれば、第
２識別再生回路に入力されるクロック信号にジッタを付
加し、この第２識別再生回路と第１識別再生回路とから
出力される識別再生信号を比較し、その結果に基づいて
第１識別再生回路に入力されるクロック信号の位相を制
御するようにしているので、受信光信号の伝送距離が変
化することにより最適な識別再生点が移動しても、第１
の識別再生回路に与えられるクロック位相の位置は常に
最適に保たれることになる。このため受信する光信号の
伝送距離によらず常に最適な識別再生点で識別再生を行
うことができ、長距離用から短距離用への転用が手軽に
行える光受信器を提供することが可能となる。As described above in detail, according to the present invention, jitter is added to the clock signal input to the second discrimination / reproduction circuit, and the clock signal output from the second discrimination / reproduction circuit and the first discrimination / reproduction circuit are output. Are compared with each other and the phase of the clock signal input to the first identification reproducing circuit is controlled based on the comparison result. Even if the point moves, the first
The position of the clock phase given to the discriminating / reproducing circuit is always kept optimal. Therefore, it is possible to provide an optical receiver that can always perform identification and reproduction at the optimum identification and reproduction point regardless of the transmission distance of the received optical signal, and can easily convert from long distance use to short distance use. Becomes
【図１】 本発明の第１実施形態に係る光受信器の構成
を示す機能ブロック図。FIG. 1 is a functional block diagram showing a configuration of an optical receiver according to a first embodiment of the present invention.
【図２】 本発明の第１実施形態に係る第１識別再生回
路６または第２識別再生回路１１の構成例を示す回路
図。FIG. 2 is a circuit diagram showing a configuration example of a first identification reproduction circuit 6 or a second identification reproduction circuit 11 according to the first embodiment of the present invention.
【図３】 本発明の第１実施形態に係る第１識別再生回
路６に入力されるクロック信号の位相の初期設定状態を
示す図。FIG. 3 is a diagram showing an initial setting state of a phase of a clock signal input to a first identification reproducing circuit 6 according to the first embodiment of the present invention.
【図４】 本発明の第１実施形態に係る第２識別再生回
路１１に入力されるクロック信号の位相が変化する様子
を示す図。FIG. 4 is a diagram showing a state in which the phase of a clock signal input to a second identification reproducing circuit 11 according to the first embodiment of the present invention changes.
【図５】 本発明の第１実施形態に係る第２位相調整回
路１２に与えられる制御電圧の変化を示す図。FIG. 5 is a diagram showing a change in a control voltage applied to a second phase adjustment circuit 12 according to the first embodiment of the present invention.
【図６】 本発明の第１実施形態に係るクロック信号の
位相が最適に制御される前の識別再生点の移動範囲を示
す図。FIG. 6 is a diagram showing a moving range of an identification reproduction point before a phase of a clock signal is optimally controlled according to the first embodiment of the present invention.
【図７】 本発明の第１実施形態に係るクロック信号の
位相が最適に制御された後の識別再生点の移動範囲を示
す図。FIG. 7 is a diagram showing a movement range of an identification reproduction point after the phase of a clock signal is optimally controlled according to the first embodiment of the present invention.
【図８】 従来の光受信器の構成例を示す機能ブロック
図。FIG. 8 is a functional block diagram showing a configuration example of a conventional optical receiver.
【図９】 従来の光受信器における識別再生回路６のク
ロック入力位相を示す図。FIG. 9 is a diagram showing a clock input phase of an identification reproducing circuit 6 in a conventional optical receiver.
【図１０】 短距離用及び長距離用光送信器の出力光波
形を示す図。FIG. 10 is a diagram showing output light waveforms of the short-distance and long-distance optical transmitters.
【図１１】 短距離用及び長距離用光送信器の等誤り率
円の一例を示す図。FIG. 11 is a diagram illustrating an example of an equal error rate circle of the short-range optical transmitter and the long-range optical transmitter.
【符号の説明】 １…フォトダイオード（ＰＤ） ２…前置増幅器 ３…可変利得増幅器 ４…クランプ回路 ５…タイミング抽出回路 ６…第１識別再生回路 ７…識別基準電圧源 ８…ピーク検出回路 ９…誤差増幅器 １０…第１位相調整回路 １１…第２識別再生回路 １２…第２位相調整回路 １３…誤り検出回路 １４…第１加算器 １５…第２加算器 １６…低周波発振器 １７…位相設定電圧源 １８…コンパレータ １９…Ｄ型フリップフロップ（Ｄ型Ｆ／Ｆ）[Description of Signs] 1 ... Photodiode (PD) 2 ... Preamplifier 3 ... Variable gain amplifier 4 ... Clamp circuit 5 ... Timing extraction circuit 6 ... First discrimination reproduction circuit 7 ... Discrimination reference voltage source 8 ... Peak detection circuit 9 ... Error amplifier 10 ... First phase adjustment circuit 11 ... Second discrimination reproduction circuit 12 ... Second phase adjustment circuit 13 ... Error detection circuit 14 ... First adder 15 ... Second adder 16 ... Low frequency oscillator 17 ... Phase setting Voltage source 18 Comparator 19 D-type flip-flop (D-type F / F)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/00 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H04B 10/00
Claims (7)
号に変換する光電変換器と、 前記電気信号からクロック信号を抽出するクロック信号
抽出手段と、 前記クロック信号に基づいて、前記電気信号から二値の
データ信号をそれぞれ識別再生する第１及び第２の識別
再生回路と、 前記第１及び第２の識別再生回路の出力をビット毎に比
較する比較手段と、 前記比較手段の比較結果に基づいて、第１の制御信号を
生成する第１制御信号生成手段と、 前記第１の制御信号により駆動され、前記第１の識別再
生回路に与えられるクロック信号の位相を調整する第１
の位相調整回路と、 前記第１の制御信号に、外部から与えられる付加信号を
重畳することで第２の制御信号を生成する第２制御信号
生成手段と、 前記第２の制御信号により駆動され、前記第２の識別再
生回路に与えられるクロック信号の位相を調整する第２
の位相調整回路とを具備することを特徴とする光受信
器。A photoelectric converter for converting an optical signal arriving via an optical transmission line into an electric signal; clock signal extracting means for extracting a clock signal from the electric signal; First and second discriminating and reproducing circuits for discriminating and reproducing binary data signals from signals, comparing means for comparing the outputs of the first and second discriminating and reproducing circuits for each bit, and comparison of the comparing means First control signal generating means for generating a first control signal based on the result; and a first control signal generating means for adjusting a phase of a clock signal driven by the first control signal and supplied to the first identification reproduction circuit.
A second control signal generating means for generating a second control signal by superimposing an externally applied additional signal on the first control signal; and a second control signal driven by the second control signal. A second phase adjusting circuit for adjusting a phase of a clock signal applied to the second identification reproducing circuit.
An optical receiver, comprising:
レートよりも充分に周波数の低い低周波信号であること
を特徴とする請求項１記載の光受信器。2. The optical receiver according to claim 1, wherein said additional signal is a low-frequency signal whose frequency is sufficiently lower than a bit rate of said data signal.
レートよりも充分にパルスレートの低いパルス信号であ
ることを特徴とする請求項１記載の光受信器。3. The optical receiver according to claim 1, wherein said additional signal is a pulse signal having a pulse rate sufficiently lower than a bit rate of said data signal.
電気信号を、予め基準となる電圧が与えられたコンパレ
ータ回路に入力し、その出力を前記クロック信号が与え
られたＤ型フリップフロップ回路でラッチして出力する
ものであることを特徴とする請求項１記載の光受信器。4. A D-type flip-flop to which said first and second discrimination / reproduction circuits input said electric signal to a comparator circuit to which a reference voltage has been supplied in advance, and output said output to said comparator circuit to which said clock signal has been supplied. 2. The optical receiver according to claim 1, wherein the output is latched by a pump circuit.
第１及び第２の識別再生回路の出力を与えることで両識
別再生回路の出力の不一致を検出するものであることを
特徴とする請求項１記載の光受信器。5. The comparison means according to claim 1, wherein outputs of said first and second discriminating circuits are supplied to an exclusive-OR circuit to detect a mismatch between outputs of said discriminating circuits. The optical receiver according to claim 1.
なる電圧が与えられた第１の演算増幅器に、前記比較手
段の比較結果を入力することで前記第１の制御信号を生
成するものであることを特徴とする請求項１記載の光受
信器。6. The first control signal generating means generates the first control signal by inputting the comparison result of the comparing means to a first operational amplifier to which a reference voltage has been given in advance. The optical receiver according to claim 1, wherein:
号が与えられた第２の演算増幅器に、前記第１の制御信
号を入力することで前記第２の制御信号を生成するもの
であることを特徴とする請求項１記載の光受信器。7. The second control signal generating means generates the second control signal by inputting the first control signal to a second operational amplifier to which the additional signal has been given. The optical receiver according to claim 1, wherein the optical receiver is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21774597A JP3589836B2 (en) | 1997-08-12 | 1997-08-12 | Optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21774597A JP3589836B2 (en) | 1997-08-12 | 1997-08-12 | Optical receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168674A true JPH1168674A (en) | 1999-03-09 |
| JP3589836B2 JP3589836B2 (en) | 2004-11-17 |
Family
ID=16709095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21774597A Expired - Fee Related JP3589836B2 (en) | 1997-08-12 | 1997-08-12 | Optical receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589836B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166387A (en) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | Ultra high-speed optical reception apparatus using optical limiting amplification |
| US7340186B2 (en) | 2004-03-31 | 2008-03-04 | Fujitsu Limited | Discrimination phase margin monitor circuit, transmitting/receiving device and communication system |
| WO2008126429A1 (en) * | 2007-03-30 | 2008-10-23 | Nec Corporation | Clock data regenerating circuit and its control method |
| JP2010288219A (en) * | 2009-06-15 | 2010-12-24 | Fujitsu Optical Components Ltd | Optical receiving apparatus and jitter tolerance control method |
-
1997
- 1997-08-12 JP JP21774597A patent/JP3589836B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7340186B2 (en) | 2004-03-31 | 2008-03-04 | Fujitsu Limited | Discrimination phase margin monitor circuit, transmitting/receiving device and communication system |
| JP2006166387A (en) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | Ultra high-speed optical reception apparatus using optical limiting amplification |
| WO2008126429A1 (en) * | 2007-03-30 | 2008-10-23 | Nec Corporation | Clock data regenerating circuit and its control method |
| JP4706885B2 (en) * | 2007-03-30 | 2011-06-22 | 日本電気株式会社 | Clock / data recovery circuit and control method thereof |
| US8238503B2 (en) | 2007-03-30 | 2012-08-07 | Nec Corporation | Clock data recovering circuit and control method of the clock data recovering circuit |
| JP2010288219A (en) * | 2009-06-15 | 2010-12-24 | Fujitsu Optical Components Ltd | Optical receiving apparatus and jitter tolerance control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3589836B2 (en) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822104A (en) | Digital optical receiving apparatus | |
| US6496552B2 (en) | Timing circuit | |
| US6151150A (en) | Method and apparatus for level decision and optical receiver using same | |
| EP2096754B1 (en) | Optical receiver | |
| US5736875A (en) | Discrimination circuit capable of automatically optimizing discrimination level and discrimination phase | |
| KR100445910B1 (en) | Optical signal receiving apparatus and method having suitable receiving performance in spite of change of intensity of the optical signal | |
| US4319203A (en) | Performance-stabilization system for an electrical component emitting pulsed energy | |
| US7382987B2 (en) | Identification level control method and optical receiver | |
| US6882944B2 (en) | Threshold setting apparatus for adjustably setting a threshold for use in identifying serial data from a baseband signal | |
| US5838731A (en) | Burst-mode digital receiver | |
| US20100150561A1 (en) | Optical receiver, optical line terminal and method of recovering received signals | |
| JPH1168674A (en) | Optical receiver | |
| JP2723874B2 (en) | Burst digital optical receiver | |
| US7826750B2 (en) | Method and arrangement for demodulating an optical DPSK binary signal | |
| JPH08293838A (en) | Digital optical receiving circuit | |
| JP3569022B2 (en) | Automatic identification threshold control device | |
| US10097277B2 (en) | Optical modulator bias locking | |
| US6469823B2 (en) | Optical wavelength converter and optical wavelength division multiplexing communication system using the same | |
| JPH11145913A (en) | Preamplifier | |
| JP2001211040A (en) | Digital signal amplifying circuit and optical receiving circuit | |
| EP0730799A1 (en) | Optical unit for restoring a pulse pattern, and receiver suitable for use in a transmission system comprising such a unit | |
| JP2616480B2 (en) | Burst light receiving circuit | |
| JPH0846568A (en) | Optical reception device | |
| JP2536178B2 (en) | Optical transceiver | |
| JPH10209961A (en) | Mutlivalued optical transmission method and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |