JPH1168478A - 電流供給回路とこれを用いたフィルター回路 - Google Patents

電流供給回路とこれを用いたフィルター回路

Info

Publication number
JPH1168478A
JPH1168478A JP9219437A JP21943797A JPH1168478A JP H1168478 A JPH1168478 A JP H1168478A JP 9219437 A JP9219437 A JP 9219437A JP 21943797 A JP21943797 A JP 21943797A JP H1168478 A JPH1168478 A JP H1168478A
Authority
JP
Japan
Prior art keywords
circuit
current
output
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9219437A
Other languages
English (en)
Other versions
JP3114927B2 (ja
Inventor
Hideki Kiuchi
秀樹 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09219437A priority Critical patent/JP3114927B2/ja
Publication of JPH1168478A publication Critical patent/JPH1168478A/ja
Application granted granted Critical
Publication of JP3114927B2 publication Critical patent/JP3114927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 素子パラメーターのバラツキによる電流誤差
を軽減し、低電源でも安定に大電流を供給できる回路を
実現する。 【解決手段】 電流供給に関与するカレントミラー回路
を除去し、代わりに負帰還アンプを使用し、帰還制御を
かけることにより、素子パラメーターのバラツキによる
電流誤差を軽減できる。カレントミラー回路をウィルソ
ンタイプにして電流誤差を軽減する方法でないため、低
電源回路としても使用可能である。また、電流をあまり
流せないPNPトランジスタが電流供給に直接関与しな
いため、大電流を供給できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電流供給回路に関
し、特に定電流回路に負帰還を設けて定電流の一定供給
を可能とした電流供給回路及びこれを用いたフィルター
回路に関する。
【0002】
【従来の技術】電流供給回路としては、基本的には、温
湿度等の環境に左右されず、電源電圧の変動にも一定の
電流を供給することが望まれている。特に、アナログ回
路の高集積化やデジタル回路の高密度集積回路において
も、一定の電流を供給する電流供給回路が複数個適用さ
れており、この電流供給回路の安定化が望まれている。
【0003】[従来の技術1]電流供給回路の従来例を
図7のような回路を用いて説明する。図7の回路は、第
1の電流制御端子a及びbがトランジスタ1,2のベー
スに接続され、かつ供給電流源5及びトランジスタ1,
2とトランジスタ1,2のエミッタに接続された抵抗
3,4とを有する差動増幅回路cと、トランジスタ2の
コレクタが負荷として接続され、ベースが共通に接続さ
れて該ベースと一方のコレクタとを接続されたトランジ
スタ6,7と及び一端を電源に、他方をトランジスタ
6,7のエミッタに接続された抵抗8,9とを有する第
1カレントミラー回路dと、前記トランジスタ7のコレ
クタが接続され、各ベースと一方のコレクタとを接続し
たトランジスタ10,11を有する第2カレントミラー
回路eと、前記トランジスタ10のエミッタにコレクタ
とベースを直結しエミッタに他端を基準電位点に接続し
た抵抗13を接続するトランジスタ12と、前記トラン
ジスタ11のエミッタに共通に接続するベースを有する
トランジスタ15,16及びトランジスタ15,16の
各エミッタに接続された抵抗17,18を有する定電流
源f及び定電流源gと、前記トランジスタ15,16の
ベースに接続する他端を基準電位点を接続した抵抗14
と、前記トランジスタ15,16のコレクタに接続する
出力端子l,mとを備えている。
【0004】今、前記供給電流源5に流れる電流をIx
とし、前記電流制御端子a及びbに任意の入力が加わっ
ている時、前記トランジスタ2のコレクタにIoの電流
が流れたとすると、前記カレントミラー回路d及びeま
た定電流源f及びgにはIoの供給電流が流れる。しか
し、実際は、カレントミラー回路でベース電流による電
流誤差が生じるため、定電流源f及びgに流れる出力電
流は、供給電流よりも減少してしまう。
【0005】例えば、前記の状態において、カレントミ
ラー回路dのベース電流Ibを考慮すると、トランジス
タ6のコレクタには[Io−2Ib]の電流が流れ、カ
レントミラーe及び定電流源f,gには[Io−2I
b]の電流が供給される。
【0006】ここで、定電流源f及びgが、図8のよう
なフィルター回路の電流源として使用された場合を考え
る。図8において、この2次のローパスフィルターは、
信号源31が非反転入力端子に、出力端子38の出力信
号が反転入力端子に接続された相互コンダクタンスgm
1のオペアンプ32と、該オペアンプ32の出力に他端
を基準電位点に接続されたキャパシタC1(33)と、
該オペアンプ32の出力に接続されたゲイン1のバッフ
ァ34と、バッファ34の出力が非反転入力端子に、出
力端子38の出力信号が反転入力端子に接続された相互
コンダクタンスgm2のオペアンプ35と、オペアンプ
35の出力に他端を基準電位点に接続されたキャパシタ
C1(36)と、該オペアンプ35の出力に接続された
ゲイン1のバッファ37とで構成されている。この2次
ローパスフィルター回路のカットオフ周波数fcは、 fc={(gm1・gm2)/(c1・c2)}1/2
2π となり、相互コンダクタンスgm1及びgm2が電流に
よって変化するため、カットオフ周波数fcは可変でき
る。すなわち、上記オペアンプ32,35に図7の電流
供給回路を適用すれば、第1の電流制御端子a及びbの
差電圧によって、フィルター回路の電流を可変し、カッ
トオフ周波数を制御することが可能である。
【0007】しかし、上記Ioの絶対値によって、カッ
トオフ周波数の制御可能範囲が決定されるため、図7の
電流供給回路では、PNPトランジスタのhFEの値によ
ってフィルター回路に供給する電流が減少し(または、
hFEのバラツキにより電流値が変動し)、カットオフ周
波数の制御範囲が狭くなるという問題を有している。特
に、PNPトランジスタのhFEは、NPNトランジスタ
のhFEよりも低く、また、コレクタ電流を多く流すと、
更にhFEが低くなるという問題もあり、カットオフ周波
数の制御範囲に影響を及ぼしている。
【0008】[従来の技術2]図9は、図7の電流供給
回路におけるカレントミラー回路による電流誤差を軽減
するために対処された電流供給回路である。カレントミ
ラー回路dをベース電流補正を施した回路(以下、ウィ
ルソンタイプと記述する)に変更しており、この部分以
外の動作は従来の技術1と同様である。ウィルソンタイ
プのカレントミラー回路は、上下縦続してカレントミラ
ー回路を接続し、上段の共通ベースに直接接続するコレ
クタを有するトランジスタとクロスしたトランジスタの
コレクタを共通接続のベースを接続したものである。従
って、一方のコレクタ電流と他方のコレクタ電流が同一
となり、同一電流を伝達できる。この電流供給回路で
は、第1の電流制御端子a及びbの差電圧に対応して、
定電流源f及びgに流れる出力電流を変化させることが
できる。
【0009】ここで、トランジスタ19及び20に流れ
るベース電流をそれぞれIb1及びIb2、トランジス
タ6及び7に流れるベース電流をIb3とすると、前記
トランジスタ19及び6のコレクタには、それぞれ[I
o−Ib1−Ib2]及び[Io−Ib2]の電流が流
れ、前記トランジスタ7及び20のコレクタには、それ
ぞれ[Io−Ib2+2Ib3]及び[Io−2Ib2
+2Ib3]の電流が流れる。ここで、Ib3=(Io
−Ib2)/hFE及びIb2=(Io−2Ib2+2I
b3)/hFEより、Ib3=Ib2=Iin/hFEとな
り(Iinは定数)、前記トランジスタ20のコレクタ
にはIoの電流が折り返され、カレントミラー回路e及
び定電流源f,gにはIoの電流が供給される。
【0010】従って、従来の技術1に比べて、電流のロ
ス無く出力電流を取り出すことができる。
【0011】[従来の技術3]図10は、図9の電流供
給回路に、トランジスタ21及び22と第2の電流制御
端子j及びkを追加した回路で、前記第1の電流制御回
路a及びbによって制御された電流を、更に第2の電流
制御端子j及びkで制御し、その制御された電流を従来
の技術2と同様の動作によって出力電流として取り出す
ことができる。即ち、第1の電流制御回路a及びbの差
電圧でトランジスタ2の電流を制御し、さらに、この電
流を第2の電流制御端子j及びkの差電圧で、トランジ
スタ22のコレクタ電流を制御して、このトランジスタ
22のコレクタ電流が出力部の定電流源f及びgに伝達
される。
【0012】
【発明が解決しようとする課題】上述した図7におい
て、カレントミラー回路dを構成するPNPトランジス
タのhFEが小さい場合、ベース電流がコレクタ電流の
(1/hFE)倍であるため、トランジスタ7のコレクタ
を流れる電流Io−2Ibは、ベース電流Ibの影響を
受けやすくなり、カレントミラー回路e及び定電流源
f,gに供給する電流に生じる誤差が大きくなり、フィ
ルター回路に電流を供給する場合は、カットオフ周波数
を減少させるという問題が生じる。
【0013】例えば、図7の電流供給回路において、P
NPトランジスタのhFEを10とし、PNPトランジス
タのベース電流をIbとすると、Ib≒Io/hFEより
Ib=Io/10となり、上述したコレクタ電流Io−
2Ibは、Io−2Ib=Io−2Io/10=4Io
/5で表され、このhFEの影響によりコレクタ電流が入
力された電流より20%減少してしまう。このコレクタ
電流が図8に示すフィルター回路に供給されると、上述
したgm1及びgm2がコレクタ電流に比例するため、
それぞれ20%減少し、前記カットオフ周波数fcは、 fc={(gm1・gm2)/(c1・c2)}1/2
2π より例えば、図7の電流供給回路において、PNPトラ
ンジスタのhFEを10とし、PNPトランジスタのベー
ス電流をIbとすると、Ib=Io/hFEよりIb=I
o/10となり、上述したコレクタ電流Io−2Ib
は、Io−2Ib=Io−2Io/10=4Io/5で
表され、このhFEの影響によりコレクタ電流が入力され
た電流より20%減少してしまう。このコレクタ電流
が、図8に示すフィルター回路に供給されると、上述し
たgm1及びgm2が前記コレクタ電流に比例するた
め、それぞれ20%減少し、前記カットオフ周波数fc
は、 fc={(gm1・gm2)/(c1・c2)}1/2
2π より20%減少し、カットオフ周波数の範囲が狭くな
る。
【0014】上記の現象は、図9及び図10の回路にお
いては、カレントミラー回路dのベース電流による電流
誤差が補正されるため軽減される。しかし、当回路はト
ランジスタの積み重ね数が多くなるため、低電源で使用
すると、トランジスタのコレクタ−エミッタ間の電圧が
小さくなり、飽和領域で動作させる可能性があるため、
低電源回路では使用できない。特に図10においては積
み重ね数が多くなるため、より条件が厳しくなる。
【0015】例えば、図10の回路において、ベース−
エミッタ間の電圧を全て0.8v、前記抵抗8及び9に
よる電圧降下を0.3v、コレクタ−エミッタ間電圧を
0.3v以上必要と仮定し、前記供給電流源を構成する
トランジスタが飽和しない最低電位を考慮して、前記第
1の電流制御端子a及びbのバイアスを2vとすると、
トランジスタ21及び22のエミッタ電位は最低でも
1.5vは必要となる。ここで第2の電流制御端子j及
びkのバイアスを2.7vとすると、トランジスタ21
及び22のエミッタ電位は1.9vとなり、トランジス
タ22のコレクタ電位は2.2v以上が要求される。こ
の状態において電源電圧が5vの時、前記トランジスタ
21及び22のコレクタ電位は5−0.3−0.8−
0.8=3.1vとなり、トランジスタ22のコレクタ
−エミッタ間電圧は0.9vでトランジスタは飽和する
ことなく動作するが、電流電圧が4.3vになると、前
記コレクタ−エミッタ間電圧が0.2vとなり、温度や
素子のバラツキ等を考慮すると、トランジスタが飽和す
る場合があり、回路が正常に動作しなくなる可能性があ
る。従って、カレントミラー回路をウィルソンタイプに
すると、上記のような電圧が4.3v程度の低電源では
使用できなくなる回路が発生するという問題点が生じ
る。
【0016】また、図7及び図9の回路にPNPトラン
ジスタで構成されるカレントミラー回路を使用する場
合、PNPトランジスタが素子の構造上、単一素子では
流せる電流が制限されるため、フィルター回路に大電流
供給の必要性がある場合、PNPトランジスタのエミッ
タ面積を大きくしたり、単一素子を並列に接続する必要
があり、いずれも素子数の増加につながり経済的に不利
である。
【0017】本発明は、上述の低電源の電流供給回路で
あっても、大電流の定電流を供給できることを目的とす
る。
【0018】
【課題を解決する手段】本発明は、上記目的を解決する
もので、第1の電流制御端子a及びbに接続された差動
回路と、該差動回路と電源間に接続した第1の抵抗の出
力電圧をベースとし、第3のnpnトランジスタのコレ
クタをエミッタに接続した第1のnpn型トランジスタ
と、該第1のnpn型トランジスタのエミッタに接続し
たゲイン1のバッファと、該バッファの出力を第2の抵
抗を介して反転端子に、電源と基準電位点間に直列に前
記第2の抵抗と同値の2個の第3の抵抗の接続点を非反
転端子に接続して出力と前記反転端子間に前記第2の抵
抗と同値の第4の抵抗とを具備する演算増幅器と、該演
算増幅器の出力をベースとするエミッタに前記第1の抵
抗と同値の第5の抵抗を具備する第2のnpnトランジ
スタと、前記演算増幅器の出力をベースとするエミッタ
に前記第1の抵抗と同値の第6の抵抗を具備する前記第
3のnpnトランジスタとを備えた電流供給回路であっ
て、前記第2のnpnトランジスタのコレクタに負荷を
備えたことを特徴とする電流供給回路を提供することで
達成される。
【0019】また、本発明は、第1及び第2のトランジ
スタのそれぞれのベースを入力とし、前記第2のトラン
ジスタのコレクタが第1の負荷抵抗を介して電源に接続
し、エミッタが直接または各々抵抗を介して、第1の電
流源に共通接続した第1の差動回路と、前記第2のトラ
ンジスタのコレクタにベースを接続し、コレクタを直接
または第1の抵抗を介して電源に接続した第3のトラン
ジスタ及び、前記第3のトランジスタのエミッタにコレ
クタを接続し、エミッタを前記第1の負荷抵抗と同値で
ある第2の抵抗を介してグランドに接続した第4のトラ
ンジスタによって構成し、前記第3のトランジスタのエ
ミッタを出力とした第1のエミッタホロワ回路と、前記
エミッタホロワ回路の出力を入力とする第1のバッファ
回路と、前記第1のバッファ回路の出力が第3抵抗を介
して反転入力端子に接続する第1の演算増幅回路と、前
記第1の演算増幅回路の出力をベースに接続し、各々の
エミッタが前記第1の負荷抵抗と同値である抵抗を介し
てグランドに接続する1つまたは複数個のトランジスタ
とを備え、前記第1の演算増幅回路の反転入力端子は、
前記第3の抵抗と同値の第4の抵抗により前記第1の演
算増幅回路の出力から帰還し、前記第1の演算増幅回路
の非反転入力端子は電源電圧の中点電位でバイアスし、
前記第1の演算増幅回路の出力は前記第1のエミッタホ
ロワ回路の定電流源を構成する第4のトランジスタのベ
ースに接続し、前記第1の差動増幅回路を構成する第
1、第2のトランジスタのそれぞれのベースを電流制御
端子とし、前記第1の演算増幅回路の出力にベースを接
続する前記1つまたは複数個のトランジスタのコレクタ
を出力端子としたことを特徴とする。
【0020】さらに、本発明は、上記の電流供給回路を
用いた演算増幅器をローパスフィルター構成としたフィ
ルター回路において、信号源を非反転端子に、反転端子
に出力端子を接続した第1の演算増幅器と、該第1の演
算増幅器の出力に接続し一方を基準電位点に接続した第
1の容量と、前記第1の演算増幅器の出力を入力とする
ゲイン1の第1のバッファと、該第1のバッファの出力
を非反転端子に、反転端子に出力端子を接続した第2の
演算増幅器と、該第2の演算増幅器の出力に接続し一方
を基準電位点に接続した第2の容量と、前記第2の演算
増幅器の出力を入力とするゲイン1の第2のバッファ
と、該バッファの出力を前記出力端子に接続し、前記第
1及び第2の演算増幅器に前記演算増幅器を用いたこと
を特徴とする。
【0021】
【発明の実施の形態】
[第1の実施形態]図1は、本発明の第1の実施形態を
示す回路図である。図1において、図7及び図9と同一
の回路素子については同一の符号を付し、重複する説明
を省略する。差動回路cを構成する供給電流源5とトラ
ンジスタ1,2の内、トランジスタ2のコレクタは、抵
抗6とトランジスタ7のベースに接続され、前記トラン
ジスタ7は、トランジスタ9と抵抗10が構成する定電
流源hを有するエミッタホロワ回路を形成している。ト
ランジスタ7のエミッタは、バッファ11にも接続さ
れ、その出力は抵抗12を介して演算増幅回路15の反
転入力端子に接続される。演算増幅回路15は帰還抵抗
16を有し、非反転入力端子は電源Vccと基準電位間
を抵抗13及び14で分割され、電源電圧の中点電位に
なるように接続されている。演算増幅回路15の出力端
子は、フィルター回路の定電流源f,gを構成するトラ
ンジスタ17,18及び、定電流源hを構成するトラン
ジスタ9のベースにそれぞれ接続され、トランジスタ1
7,18のコレクタは出力端子l,mに接続される。
【0022】ここで、抵抗6,10,19,20は同値
R2とし、前記抵抗12,13,14,16は同値R1
とする。また、前記トランジスタ7,9,17,18は
同種、同サイズエミッタとし、図上npnトランジスタ
としている。また、それぞれのベース−エミッタ間電圧
をVBE1,VBE2,VBE3,VBE4と表し、同
条件で常に等しいとする。
【0023】今、供給電流源5に流れる電流をIxと
し、第1の電流制御端子a及びbに任意の入力が加わっ
ているとし、抵抗6にはIoの電流が流れたとすると、
電圧降下R2・Ioが生じる。従って、電源電圧をVc
cとすると、前記トランジスタ7のベース電位Vmは、 Vm=Vcc−R2・Io ・・・ となる。前記バッファ11の出力電圧V2は、 V2=Vm−VBE1 ・・・ と表され、前記より、 V2=Vcc−R2・Io−VBE1 ・・・ となる。今、Vcc=V1とし、演算増幅回路15の出
力端子電圧をVoとすると、 Vo=(V1−V2)R1/R1 ・・・ という式が得られ、前記式より、 Vo=V1−Vcc+R2・Io+VBE1 となり、これにV1=Vccという条件を当てはめれ
ば、 Vo=R2・Io+VBE1 ・・・ という式が得られる。この時、定電流源f,g,hを構
成する抵抗の値がすべて等しいため、VBE1=VBE
2=VBE3=VBE4という条件が成立し、定電流源
f,g,hには、それぞれIoの電流が流れる。
【0024】従って、第1の電流制御端子a及びbによ
って制御された電流をロス無くフィルター回路に供給で
きる。よって、第1の電流制御端子a及びbによって、
差動回路cの出力電流Ioは出力電流端子l,mに同一
の電流を供給することができ、図8に示したローパスフ
ィルター回路において、各演算増幅器32,35に定電
流源として作用し、電源電圧に影響されず、低電源であ
っても、ローパスフィルター回路のカットオフ周波数の
変動のない正確な特性が得られる。
【0025】上記図1の回路図中、バッファ11の一例
として、図2を参照しつつ説明する。図2(a)におい
て、差動トランジスタ43,44に全帰還をかけたもの
で、カレントミラー回路41,42の各負荷として入力
INを入力として差動トランジスタ43,44が増幅回
路を構成して、その出力をトランジスタ45で受けて、
エミッタフオロワ出力としている。この等価回路は図2
(b)に示すように、入力インピーダンスが極大のゲイ
ン1のバッファ11を構成している。尚、48,49は
定電流源である。
【0026】次に、図3は、図1の演算増幅回路15の
一例で、図1と同一機能のものは同一符号で示してい
る。基本構成は図2で示したバッファと同様で、差動増
幅トランジスタ53,54で電源電圧を抵抗13,14
で分圧した電圧をトランジスタ53で受け、バッファ1
1の出力V2を抵抗12(R1)を介して他方のトラン
ジスタ54で受け、その差動増幅器の出力をカレントミ
ラー回路51,52を介して出力トランジスタ55のエ
ミッタから出力V0を取り出している。
【0027】また、図1の電流供給回路である定電流源
回路を用いたローパスフィルター回路について、図4を
参照して説明する。図8の場合には、2次LPFの例で
あるが、図4(a)に示すように1次LPFであり、差
動増幅器57とコンデンサ58とバッファ59から構成
される。図4(b)は図4(a)の具体的LPFの回路
図であり、電流供給出力V0がトランジスタ65のベー
スに印加され、定電流を供給する。この電流供給出力V
0は図1に示すように帰還系トランジスタ9のベースに
接続されている。入力電圧INは差動増幅回路62,6
3で増幅され、カレントミラー回路67,69を介して
差動増幅回路62,63に帰還されると共に、コンデン
サ58とバッファトランジスタ68のエミッタから出力
OUTされる。このLPFは高周波用であり、2段に縦
続することで2次LPFを構成でき、複数段重ねること
で計算通りのローパスフィルターを設計できる。また、
本電流供給回路を用いるので、環境変化に対しても耐環
境性を有するものである。
【0028】なお、上記実施形態では、ローパスフィル
ター回路の例を示したが、ローパスフィルターに限ら
ず、ハイパスフィルター回路、バンドパスフィルター回
路やバンドイジェクトフィルターなどにも、本電流供給
回路を適用してよいことは勿論である。
【0029】[第2の実施形態]本発明による第2の実
施形態について、図5を参照して説明する。図1に示し
た電流供給回路のうち、差動回路cを構成する第1及び
第2トランジスタ1,2のエミッタに、それぞれ抵抗3
及び4を挿入したものである。他の回路は図1と同様で
あるので、その構成上の重複する説明は省略する。ま
た、図5に示した電流供給回路の動作原理は基本的には
図1の回路と同様である。
【0030】図5の回路は、各差動増幅トランジスタ
1,2のエミッタに抵抗3,4を挿入しているので、第
1の電流制御端子a及びbの入力インピーダンスに影響
されず、電源電圧のCMRR(Common Mode Rejection
Ratio)を高めることができ、電流制御回路cの線形動
作範囲が拡張され、電流制御端子a及びb間の差電圧に
対して出力電流の変化が少なくなる。
【0031】従って、第1の実施形態に比べて、第1の
電流制御端子a及びbの微小な差異によって、出力電流
である電流源端子l,mへの微調がやりやすくなる。
【0032】[第3の実施形態]図6の電流供給回路
は、図1の回路にトランジスタ21及び22と第2の電
流制御端子j及びkを追加した回路であり、第1の電流
制御端子a及びbによって制御された電流を、更に第2
の電流制御端子j及びkで制御し、その制御された電流
を実施形態1と同様の動作によって出力電流として取り
出すことができる。
【0033】図6によれば、今、供給電流源5に流れる
電流をIxとし、第1の電流制御端子a及びbに任意の
入力が加わっているとし、さらに、第2の電流制御端子
j及びkの入力電圧差によって、抵抗6にはIoの電流
が流れたとすると、電圧降下R2・Ioが生じる。これ
以降の動作は、図1と同様であるが、電源電圧をVcc
とすると、前記トランジスタ7のベース電位Vmは、 Vm=Vcc−R2・Io ・・・ となる。ゲイン1のバッファ11の出力電圧V2は、 V2=Vm−VBE1 ・・・ と表される。
【0034】従って、第1の電流制御端子a及びbによ
って制御された電流を、更に第2の電流制御端子j,k
によって微調される電流を、ロス無く電流源端子l,m
に接続された演算増幅器を用いたフィルター回路に供給
できる。よって、第1の電流制御端子a及びbによって
差動回路cの出力電流を、更に、第2の電流制御端子
j,kによって制御された電流Ioは、出力電流端子
l,mに同一の電流を供給することができ、図8に示し
たローパスフィルター回路において、各演算増幅器3
2,35に定電流源として作用し、電源電圧に影響され
ず、低電源であっても、ローパスフィルター回路のカッ
トオフ周波数の変動のない正確な特性が得られる。
【0035】上記実施形態では、いずれもバイポーラト
ランジスタのディスクリート構成としたが、これらは、
例えばフィルター回路の演算増幅器内に集積回路の一部
として内蔵することが好ましく、この場合には、差動回
路cの両トランジスタ1,2の特性はほぼ一致し、抵抗
値R2である抵抗6,10,19,20の製造工程、抵
抗値R1である抵抗12,13,14,16の製造工程
とを一致させて、特性上の変動を一致させることで、温
度、湿度の環境変化に対しても、更に定電流源としての
機能を高めることができる。
【0036】
【発明の効果】以上述べたように、本発明の電流供給回
路は、カレントミラー回路で生じる電流誤差を軽減する
ために、電流供給に関して直接カレントミラー回路を使
用しないような構成になっている。これにより、hFE等
の素子パラメーターのバラツキによって生じる電流誤差
が軽減され、かつ電流供給に直接PNPトランジスタを
使用していないため、大電流の供給も可能になる。ま
た、ウィルソンタイプにする必要も無いため、低電源で
も使用できる。
【0037】例えば、従来の技術3と同等の機能を有す
る第3の実施形態の電流供給回路において、従来の技術
3で生じた低電源化に対応できないという問題点が解決
される。図6の回路において、Vcc−Vmの電圧を
0.3vとすると、電源電圧が3vくらいになるまで動
作可能となり、低電源回路にも対応できる。
【0038】上述より、本発明では、素子パラメータの
バラツキに依存せず、低電源回路でも大電流を安定して
供給できる回路の実現が可能であるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す回路図である。
【図2】本発明の一実施形態を示す回路図である。
【図3】本発明の一実施形態を示す回路図である。
【図4】本発明の一実施形態を用いたLPFを示す回路
図である。
【図5】本発明の一実施形態を示す回路図である。
【図6】本発明の一実施形態を示す回路図である。
【図7】従来例の回路図である。
【図8】本発明に用いることのできるフィルター回路の
例である。
【図9】従来例の回路図である。
【図10】従来例の回路図である。
【符号の説明】
1,2 npnトランジスタ 3,4 エミッタ抵抗 5 供給電流源 6,10,19,20 抵抗 7,9,17,18 npnトランジスタ 12,13,14,16 抵抗 11 バッファ 15 演算増幅回路 21,22 npnトランジスタ 43,44 差動増幅トランジスタ 53,54 差動増幅トランジスタ 62,63 差動増幅トランジスタ a,b 第1電流制御端子 c 差動回路 d,e 第1,第2カレントミラー回路 f,g,h 定電流源 j,k 第2電流制御端子 l,m 出力端子

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1の電流制御端子a及びbに接続され
    た差動回路と、該差動回路と電源間に接続した第1の抵
    抗の出力電圧をベースとし、第3のnpnトランジスタ
    のコレクタをエミッタに接続した第1のnpn型トラン
    ジスタと、該第1のnpn型トランジスタのエミッタに
    接続したゲイン1のバッファと、該バッファの出力を第
    2の抵抗を介して反転端子に、電源と基準電位点間に直
    列に前記第2の抵抗と同値の2個の第3の抵抗の接続点
    を非反転端子に接続して出力と前記反転端子間に前記第
    2の抵抗と同値の第4の抵抗とを具備する演算増幅器
    と、該演算増幅器の出力をベースとするエミッタに前記
    第1の抵抗と同値の第5の抵抗を具備する第2のnpn
    トランジスタと、前記演算増幅器の出力をベースとする
    エミッタに前記第1の抵抗と同値の第6の抵抗を具備す
    る前記第3のnpnトランジスタとを備えた電流供給回
    路であって、前記第2のnpnトランジスタのコレクタ
    に負荷を備えたことを特徴とする電流供給回路。
  2. 【請求項2】 請求項1に記載の電流供給回路におい
    て、更に前記演算増幅器の出力をベースとするエミッタ
    に前記第1の抵抗と同値の第7の抵抗を具備する第4の
    npnトランジスタとを備えたことを特徴とする電流供
    給回路。
  3. 【請求項3】 請求項1又は2に記載の電流供給回路に
    おいて、前記差動回路は、前記第1の電流制御端子a及
    びbをそれぞれベースに接続され、エミッタを共通接続
    として前記基準電位を基にする定電流源に接続され、一
    方のコレクタは前記電源に、他方のコレクタは前記第1
    の抵抗に接続された2個のトランジスタからなることを
    特徴とする電流供給回路。
  4. 【請求項4】 請求項3に記載の電流供給回路におい
    て、前記2個のトランジスタのエミッタは抵抗を介して
    共通接続されていることを特徴とする電流供給回路。
  5. 【請求項5】 請求項3に記載の電流供給回路におい
    て、前記2個のトランジスタの内前記第1の抵抗に接続
    されたトランジスタのコレクタと前記第1の抵抗間に第
    2の電流制御端子a及びbを有する第2の差動回路を設
    け、該第2の差動回路の一方の出力を前記第1の抵抗に
    接続したことを特徴とする電流供給回路。
  6. 【請求項6】 第1及び第2のトランジスタのそれぞれ
    のベースを入力とし、前記第2のトランジスタのコレク
    タが第1の負荷抵抗を介して電源に接続し、エミッタが
    直接または各々抵抗を介して、第1の電流源に共通接続
    した第1の差動回路と、前記第2のトランジスタのコレ
    クタにベースを接続し、コレクタを直接または第1の抵
    抗を介して電源に接続した第3のトランジスタ及び、前
    記第3のトランジスタのエミッタにコレクタを接続し、
    エミッタを前記第1の負荷抵抗と同値である第2の抵抗
    を介してグランドに接続した第4のトランジスタによっ
    て構成し、前記第3のトランジスタのエミッタを出力と
    した第1のエミッタホロワ回路と、前記エミッタホロワ
    回路の出力を入力とする第1のバッファ回路と、前記第
    1のバッファ回路の出力が第3抵抗を介して反転入力端
    子に接続する第1の演算増幅回路と、前記第1の演算増
    幅回路の出力をベースに接続し、各々のエミッタが前記
    第1の負荷抵抗と同値である抵抗を介してグランドに接
    続する1つまたは複数個のトランジスタとを備え、前記
    第1の演算増幅回路の反転入力端子は、前記第3の抵抗
    と同値の第4の抵抗により前記第1の演算増幅回路の出
    力から帰還し、前記第1の演算増幅回路の非反転入力端
    子は電源電圧の中点電位でバイアスし、前記第1の演算
    増幅回路の出力は前記第1のエミッタホロワ回路の定電
    流源を構成する第4のトランジスタのベースに接続し、
    前記第1の差動増幅回路を構成する第1、第2のトラン
    ジスタのそれぞれのベースを電流制御端子とし、前記第
    1の演算増幅回路の出力にベースを接続する前記1つま
    たは複数個のトランジスタのコレクタを出力端子とした
    ことを特徴とする電流供給回路。
  7. 【請求項7】 請求項1乃至6に記載の電流供給回路を
    用いた演算増幅器をローパスフィルター構成としたこと
    を特徴とするフィルター回路。
  8. 【請求項8】 請求項7に記載のフィルター回路におい
    て、信号源を非反転端子に、反転端子に出力端子を接続
    した第1の演算増幅器と、該第1の演算増幅器の出力に
    接続し一方を基準電位点に接続した第1の容量と、前記
    第1の演算増幅器の出力を入力とするゲイン1の第1の
    バッファと、該第1のバッファの出力を非反転端子に、
    反転端子に出力端子を接続した第2の演算増幅器と、該
    第2の演算増幅器の出力に接続し一方を基準電位点に接
    続した第2の容量と、前記第2の演算増幅器の出力を入
    力とするゲイン1の第2のバッファと、該バッファの出
    力を前記出力端子に接続し、前記第1及び第2の演算増
    幅器に前記演算増幅器を用いたことを特徴とするフィル
    ター回路。
JP09219437A 1997-08-14 1997-08-14 電流供給回路とこれを用いたフィルター回路 Expired - Fee Related JP3114927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09219437A JP3114927B2 (ja) 1997-08-14 1997-08-14 電流供給回路とこれを用いたフィルター回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09219437A JP3114927B2 (ja) 1997-08-14 1997-08-14 電流供給回路とこれを用いたフィルター回路

Publications (2)

Publication Number Publication Date
JPH1168478A true JPH1168478A (ja) 1999-03-09
JP3114927B2 JP3114927B2 (ja) 2000-12-04

Family

ID=16735398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09219437A Expired - Fee Related JP3114927B2 (ja) 1997-08-14 1997-08-14 電流供給回路とこれを用いたフィルター回路

Country Status (1)

Country Link
JP (1) JP3114927B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1589660A2 (en) * 2004-04-21 2005-10-26 Hitachi Ltd. Frequency output circuit
CN108646839A (zh) * 2018-07-06 2018-10-12 广东奥普特科技股份有限公司 一种恒流电路快速响应控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1589660A2 (en) * 2004-04-21 2005-10-26 Hitachi Ltd. Frequency output circuit
CN108646839A (zh) * 2018-07-06 2018-10-12 广东奥普特科技股份有限公司 一种恒流电路快速响应控制器

Also Published As

Publication number Publication date
JP3114927B2 (ja) 2000-12-04

Similar Documents

Publication Publication Date Title
US7532072B1 (en) Method to control the output common mode in a differential OPAMP with rail-to-rail input stage
US4267519A (en) Operational transconductance amplifiers with non-linear component current amplifiers
JP2002510888A (ja) 広ダイナミックレンジの可変利得増幅器
US3983502A (en) Bridge-output amplifier with direct-coupled differential-mode feedback
JPH0621756A (ja) 相互コンダクタ段の相互コンダクタンスの温度および製造工程変数抑制回路
US4468628A (en) Differential amplifier with high common-mode rejection
EP0595589A2 (en) Differential output amplifier input stage with rail-to-rail common mode input range
US4007427A (en) Cascaded transistor amplifier stages
JPS6014523B2 (ja) カスコ−ド増幅器回路
JPS6155288B2 (ja)
EP0475507B1 (en) Amplifier arrangement
JP2733962B2 (ja) 利得制御増幅器
US4271394A (en) Amplifier circuit
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
US5140181A (en) Reference voltage source circuit for a Darlington circuit
JP3114927B2 (ja) 電流供給回路とこれを用いたフィルター回路
US11720137B2 (en) Bandgap type reference voltage generation circuit
US4075575A (en) Input stage for fast-slewing amplifier
US6441645B2 (en) Low voltage bipolar drive circuits
Van de Plassche A wide-band operational amplifier with a new output stage and a simple frequency compensation
JP5001822B2 (ja) バイアス回路、差動増幅器
US4254381A (en) Balanced-to-single-ended signal converters
KR20010074941A (ko) 전자 회로
JP2943513B2 (ja) 可変利得増幅器
JP2723563B2 (ja) 可変電流源

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees