JPH1168471A - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JPH1168471A JPH1168471A JP10170973A JP17097398A JPH1168471A JP H1168471 A JPH1168471 A JP H1168471A JP 10170973 A JP10170973 A JP 10170973A JP 17097398 A JP17097398 A JP 17097398A JP H1168471 A JPH1168471 A JP H1168471A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- base
- stage
- predistortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 エミッタ接地型入力段トランジスタと、ベー
ス接地型出力段トランジスタとを含むトランジスタ増幅
器の直線性を改善すること。 【構成】 エミッタ接地型入力段トランジスタ２と、ベ
ース接地型出力トランジスタ８とを含み、入力段トラン
ジスタ２のベースに予歪回路４を接続し、入力段トラン
ジスタ２の非直線性、即ち歪を相殺する。この予歪回路
はベース接地型トランジスタ４のエミックベース接合叉
はバイアスされた半導体接合（ダイオード）である。
ス接地型出力段トランジスタとを含むトランジスタ増幅
器の直線性を改善すること。 【構成】 エミッタ接地型入力段トランジスタ２と、ベ
ース接地型出力トランジスタ８とを含み、入力段トラン
ジスタ２のベースに予歪回路４を接続し、入力段トラン
ジスタ２の非直線性、即ち歪を相殺する。この予歪回路
はベース接地型トランジスタ４のエミックベース接合叉
はバイアスされた半導体接合（ダイオード）である。
Description
【０００１】
【産業上の利用分野】本発明は増幅器、特に入力段トラ
ンジスタの非線形歪を改善するトランジスタ増幅器に関
する。
ンジスタの非線形歪を改善するトランジスタ増幅器に関
する。
【０００２】
【従来の技術】従来のカスコード且つシングルサイド
（差動叉は平衡型でない）トランジスタ増幅器の例は、
米国特許第5,451,906号に開示されている。この増幅器
は、その入力側にエミッタ接地型トランジスタを有し、
出力側にベース接地型トランジスタが結合されている。
増幅器の非直線性（叉は非線形性）は、増幅器が増幅す
るＲＦ（無線周波数）の周波数レンジでの入力電力に対
する出力電力の比率の低下により測定する。この従来の
増幅器は、その出力側と帰還回路間にインダクタを配置
したことにより、その動作周波数レンジの上端における
直線性が改善されている。このインダクタは、ベース接
地形トランジスタのコレクタに接続されている。この従
来の増幅器のリターンロス安定性は、この増幅器の出力
側のトランジスタのベースにベースバイアス用コンデン
サを設けることにより達成している。
（差動叉は平衡型でない）トランジスタ増幅器の例は、
米国特許第5,451,906号に開示されている。この増幅器
は、その入力側にエミッタ接地型トランジスタを有し、
出力側にベース接地型トランジスタが結合されている。
増幅器の非直線性（叉は非線形性）は、増幅器が増幅す
るＲＦ（無線周波数）の周波数レンジでの入力電力に対
する出力電力の比率の低下により測定する。この従来の
増幅器は、その出力側と帰還回路間にインダクタを配置
したことにより、その動作周波数レンジの上端における
直線性が改善されている。このインダクタは、ベース接
地形トランジスタのコレクタに接続されている。この従
来の増幅器のリターンロス安定性は、この増幅器の出力
側のトランジスタのベースにベースバイアス用コンデン
サを設けることにより達成している。
【０００３】しかし、従来のトランジスタ増幅器にあっ
ては意図するＲＦ周波数レンジ全体及び電力（パワー）
レンジ全体に渡り、十分良好な直線性が得られない。従
って、本発明の目的は、意図する全ＲＦレンジ及び電力
レンジで直線性が優れているトランジスタ増幅器を提供
することである。
ては意図するＲＦ周波数レンジ全体及び電力（パワー）
レンジ全体に渡り、十分良好な直線性が得られない。従
って、本発明の目的は、意図する全ＲＦレンジ及び電力
レンジで直線性が優れているトランジスタ増幅器を提供
することである。
【０００４】本発明のトランジスタ増幅器は、入力
（初）段のエミッタ接地型トランジスタのベースにベー
ス接地型トランジスタのエミッタベース接合又はバイア
スされたダイオードよりなる予歪回路を接続し、入力段
トランジスタにより生じる歪みをその入力側において予
め逆極性又は逆特性の歪みを与えることにより相殺する
ことを特徴とする。
（初）段のエミッタ接地型トランジスタのベースにベー
ス接地型トランジスタのエミッタベース接合又はバイア
スされたダイオードよりなる予歪回路を接続し、入力段
トランジスタにより生じる歪みをその入力側において予
め逆極性又は逆特性の歪みを与えることにより相殺する
ことを特徴とする。
【０００５】この予歪回路のトランジスタ叉はダイオー
ドは増幅器本体のトランジスタと共に例えばＧａＡｓ半
導体サブストレート上に集積回路として構成するのが好
ましい。
ドは増幅器本体のトランジスタと共に例えばＧａＡｓ半
導体サブストレート上に集積回路として構成するのが好
ましい。
【０００６】本発明によると、広いＲＦ信号周波数及び
電力レンジにわたり、トランジスタ増幅器の直線性は、
増幅器の入力側において予め歪みを生じさせる（以下予
歪という）結果改善される。トランジスタ増幅器の非直
線性は、その入力側のトランジスタによる歪みに起因す
ると考えられている。本発明のトランジスタ増幅器の実
施例によると、この歪みと逆の予歪により、入力側のト
ランジスタの歪みを相殺し、広い周波数及び電力レンジ
にわたるトランジスタ増幅器の直線性を改善する。
電力レンジにわたり、トランジスタ増幅器の直線性は、
増幅器の入力側において予め歪みを生じさせる（以下予
歪という）結果改善される。トランジスタ増幅器の非直
線性は、その入力側のトランジスタによる歪みに起因す
ると考えられている。本発明のトランジスタ増幅器の実
施例によると、この歪みと逆の予歪により、入力側のト
ランジスタの歪みを相殺し、広い周波数及び電力レンジ
にわたるトランジスタ増幅器の直線性を改善する。
【０００７】この予歪は、トランジスタ増幅器の入力側
トランジスタにより生じる歪みと逆極性である。この予
歪は、小型且つ低消費電力源により供給され、これはト
ランジスタに結合されたベースバイアス回路が好まし
い。
トランジスタにより生じる歪みと逆極性である。この予
歪は、小型且つ低消費電力源により供給され、これはト
ランジスタに結合されたベースバイアス回路が好まし
い。
【０００８】例えば、予歪源は、トランジスタ増幅器の
入力側トランジスタの1/16の大きさのトランジスタから
なり、この予歪源をトランジスタ増幅器の入力側のトラ
ンジスタのベースバイアス回路に好適にする。
入力側トランジスタの1/16の大きさのトランジスタから
なり、この予歪源をトランジスタ増幅器の入力側のトラ
ンジスタのベースバイアス回路に好適にする。
【０００９】本発明の好適実施例によると、予歪源はト
ランジスタ増幅器の入力段トランジスタ及びその他の素
子と同じ共通半導体サブストレート、例えば、半絶縁性
ＧａＡｓで、製造され、インピーダンス及び位相制御用
にＭＭＩＣ製法により製造可能になる。本発明の他の実
施例によると、予歪源はトランジスタ増幅器の入力段及
び他のデバイスと同じ半絶縁性のＧａＡｓサブストレー
ト上に製造でき、これによりＭＭＩＣ製法により一体製
造してインピーダンス及び位相制御が可能になる。
ランジスタ増幅器の入力段トランジスタ及びその他の素
子と同じ共通半導体サブストレート、例えば、半絶縁性
ＧａＡｓで、製造され、インピーダンス及び位相制御用
にＭＭＩＣ製法により製造可能になる。本発明の他の実
施例によると、予歪源はトランジスタ増幅器の入力段及
び他のデバイスと同じ半絶縁性のＧａＡｓサブストレー
ト上に製造でき、これによりＭＭＩＣ製法により一体製
造してインピーダンス及び位相制御が可能になる。
【００１０】本発明の実施例によると、トランジスタ増
幅器の入力段のトランジスタは、トランジスタ増幅器の
入力側の初段トランジスタよりなり、トランジスタ増幅
器の残りに結合される。トランジスタ増幅器の残りはト
ランジスタ増幅器の出力側の第2段（叉は出力段）トラ
ンジスタである。
幅器の入力段のトランジスタは、トランジスタ増幅器の
入力側の初段トランジスタよりなり、トランジスタ増幅
器の残りに結合される。トランジスタ増幅器の残りはト
ランジスタ増幅器の出力側の第2段（叉は出力段）トラ
ンジスタである。
【００１１】
【発明の実施の形態】以下、本発明のトランジスタ増幅
器の好適実施例を添付図を参照して説明する。
器の好適実施例を添付図を参照して説明する。
【００１２】図1は、予歪回路を有する本発明のトラン
ジスタ増幅器（以下単に増幅器という）の回路図であ
る。
ジスタ増幅器（以下単に増幅器という）の回路図であ
る。
【００１３】図2は、図1に示した予歪回路の予歪トラン
ジスタのバイアス電流対ゲイン（利得）及び3次相互変
調（インターモジュレーション）歪を示すグラフであ
る。
ジスタのバイアス電流対ゲイン（利得）及び3次相互変
調（インターモジュレーション）歪を示すグラフであ
る。
【００１４】図3は、予歪トランジスタのない増幅器の
初段トランジスタと予歪トランジスタ付き初段トランジ
スタとの双方の入力電力に対する3次相互変調歪出力電
力を示すグラフである。
初段トランジスタと予歪トランジスタ付き初段トランジ
スタとの双方の入力電力に対する3次相互変調歪出力電
力を示すグラフである。
【００１５】図4は、予歪回路の他の実施例の回路図で
ある。
ある。
【００１６】図5は、半導体構成の増幅器の予歪回路及
び初段トランジスタの断面図である。
び初段トランジスタの断面図である。
【００１７】先ず、図1を参照すると、増幅器1は、入力
されるＲＦ信号を増幅する初段トランジスタ2を有す
る。この初段トランジスタ2の入力は、例えば、初段ト
ランジスタ2のベース3である。予歪トランジスタ4が、
初段トランジスタ2のベース3に結合されている。この歪
みトランジスタ4は、ベース接地型トランジスタにより
構成され、そのベースは接地6に接続される。
されるＲＦ信号を増幅する初段トランジスタ2を有す
る。この初段トランジスタ2の入力は、例えば、初段ト
ランジスタ2のベース3である。予歪トランジスタ4が、
初段トランジスタ2のベース3に結合されている。この歪
みトランジスタ4は、ベース接地型トランジスタにより
構成され、そのベースは接地6に接続される。
【００１８】図1を参照すると、初段トランジスタ2は、
増幅器1の入力側7において第1トランジスタ2を有し、こ
れは増幅器1の出力側9において第2トランジスタ8に接続
される。図1の増幅器1は、シングルエンドのプッシュプ
ルカスコード増幅器であり、第1トランジスタ2はエミッ
タ接地型トランジスタであり、第2トランジスタ8はベー
ス接地型トランジスタである。これら第1及び第2トラン
ジスタ2，8は接地6に接続されたシングルエンドカスコ
ード増幅器1を形成する。
増幅器1の入力側7において第1トランジスタ2を有し、こ
れは増幅器1の出力側9において第2トランジスタ8に接続
される。図1の増幅器1は、シングルエンドのプッシュプ
ルカスコード増幅器であり、第1トランジスタ2はエミッ
タ接地型トランジスタであり、第2トランジスタ8はベー
ス接地型トランジスタである。これら第1及び第2トラン
ジスタ2，8は接地6に接続されたシングルエンドカスコ
ード増幅器1を形成する。
【００１９】第2トランジスタ8のベース10は、動作安定
性を改善する為に小さいコンデンサ11を介して接地6に
接続される。同様に小さいコンデンサ１２が予歪トラン
ジスタのベース5と接地6間に接続される。例えば、シン
グルエンドカスコード増幅器1は、逆極性のトランジス
タ（図示せず）により構成して平衡型カスコード増幅器
構成を得ることも可能である。この場合、平衡カスコー
ド増幅器の各側は接地6に接続される。
性を改善する為に小さいコンデンサ11を介して接地6に
接続される。同様に小さいコンデンサ１２が予歪トラン
ジスタのベース5と接地6間に接続される。例えば、シン
グルエンドカスコード増幅器1は、逆極性のトランジス
タ（図示せず）により構成して平衡型カスコード増幅器
構成を得ることも可能である。この場合、平衡カスコー
ド増幅器の各側は接地6に接続される。
【００２０】図1において、入力側7は、入力端12であ
り、出力側9は出力端子１３である。この特定実施例に
よると、増幅器１の入力側7のトランジスタ2は、入力側
7に初段トランジスタ2を有するとみなされる。この初段
トランジスタ2は、増幅器1の残りの部分に接続され、こ
の残りの部分は増幅器1の出力側9の出力段トランジスタ
8より成る出力段トランジスタ8である。
り、出力側9は出力端子１３である。この特定実施例に
よると、増幅器１の入力側7のトランジスタ2は、入力側
7に初段トランジスタ2を有するとみなされる。この初段
トランジスタ2は、増幅器1の残りの部分に接続され、こ
の残りの部分は増幅器1の出力側9の出力段トランジスタ
8より成る出力段トランジスタ8である。
【００２１】図1において、増幅器1の直線性を改善する
増幅器1の予歪回路14について以下に説明する。この予
歪回路14は、増幅器1の入力側7に接続される。ベース接
地型予歪トランジスタ4のコレクタ15は、直列接続され
た抵抗16とコンデンサ17を介して接地6に接続されてい
る。
増幅器1の予歪回路14について以下に説明する。この予
歪回路14は、増幅器1の入力側7に接続される。ベース接
地型予歪トランジスタ4のコレクタ15は、直列接続され
た抵抗16とコンデンサ17を介して接地6に接続されてい
る。
【００２２】予歪トランジスタ4は、初段トランジスタ2
のトランジスタに比して小形である。予歪トランジスタ
4のベースエミッタ接合は、増幅器1の入力段の初段トラ
ンジスタ2のベースエミッタ接合と逆極性である。入力
側7に供給される入力電流は、トランジスタ2と予歪トラ
ンジスタ4に分割される。各トランジスタ2，4はＲＦ信
号に対して非線形歪みを生じる。トランジスタ4による
歪みは、増幅器1の入力側7に予歪を生じさせる。トラン
ジスタ4とトランジスタ2とは入力側から見て相互に逆極
性のベースエミッタ接合を有する。従って、トランジス
タ2により増幅された際の予歪は、トランジスタ4により
相殺される。この予歪トランジスタ4により与えられる
予歪は初段トランジスタ2により増幅されて、初段トラ
ンジスタ2の増幅された出力には大きさ等しく逆極性と
なって相殺されることとなる。その結果、増幅器1は直
線性が改善される。
のトランジスタに比して小形である。予歪トランジスタ
4のベースエミッタ接合は、増幅器1の入力段の初段トラ
ンジスタ2のベースエミッタ接合と逆極性である。入力
側7に供給される入力電流は、トランジスタ2と予歪トラ
ンジスタ4に分割される。各トランジスタ2，4はＲＦ信
号に対して非線形歪みを生じる。トランジスタ4による
歪みは、増幅器1の入力側7に予歪を生じさせる。トラン
ジスタ4とトランジスタ2とは入力側から見て相互に逆極
性のベースエミッタ接合を有する。従って、トランジス
タ2により増幅された際の予歪は、トランジスタ4により
相殺される。この予歪トランジスタ4により与えられる
予歪は初段トランジスタ2により増幅されて、初段トラ
ンジスタ2の増幅された出力には大きさ等しく逆極性と
なって相殺されることとなる。その結果、増幅器1は直
線性が改善される。
【００２３】この予歪みは、小型且つ低消費電力の回路
により与えられるので、トランジスタ2のベース回路に
好適である。図1に示す如く、予歪回路14は、トランジ
スタ2のベースに接続されている。
により与えられるので、トランジスタ2のベース回路に
好適である。図1に示す如く、予歪回路14は、トランジ
スタ2のベースに接続されている。
【００２４】次に、本発明の好適実施例を図5を参照し
て説明する予歪みトランジスタ4をなすバイポーラ接合
型デバイスは、初段トランジスタ2と一体に同じ半導体
サブストレート上に製造される。これにより、インピー
ダンスと位相を制御するＨＢＴＭＭＩＣ製造技法により
良好な回路構成とすることができる。
て説明する予歪みトランジスタ4をなすバイポーラ接合
型デバイスは、初段トランジスタ2と一体に同じ半導体
サブストレート上に製造される。これにより、インピー
ダンスと位相を制御するＨＢＴＭＭＩＣ製造技法により
良好な回路構成とすることができる。
【００２５】例えば、図5はドーピングしたメサ構造の
半導体として示し、例えば、半絶縁性ＧａＡｓサブスト
レート18上に順次の層を形成する。比較的高導電度の分
離したｎ+ドーピング領域がサブコレクタ20を形成す
る。その上に、ｎドーピングしたＧａＡｓの共面が形成
され、これらが図1の予歪トランジスタ4と初段トランジ
スタ2のコレクタ15，21に対応する。これらｎ+ドーピン
グ領域は、ギャップ22により分離され、これにより両ト
ランジスタ2，4の電気的絶縁を行う。
半導体として示し、例えば、半絶縁性ＧａＡｓサブスト
レート18上に順次の層を形成する。比較的高導電度の分
離したｎ+ドーピング領域がサブコレクタ20を形成す
る。その上に、ｎドーピングしたＧａＡｓの共面が形成
され、これらが図1の予歪トランジスタ4と初段トランジ
スタ2のコレクタ15，21に対応する。これらｎ+ドーピン
グ領域は、ギャップ22により分離され、これにより両ト
ランジスタ2，4の電気的絶縁を行う。
【００２６】更に、ｐ+ドーピングした共面がトランジ
スタ2，4のベース3，5を夫々構成する。更にその上のｎ
+ド−ピングしたＧａＡｓ領域は夫々トランジスタ2，4
のエミッタ23，24を構成し、下側のトランジスタ2，4の
ベース3，5とバイポーラ接合を構成する。コレクタ15，
21より成る領域は、ベース3，5とバイポーラ接合を構成
する。これらコレクタ15，21用のコレクタコンタクト2
5，26は対応するサブコレクタ20により構成される。ま
た、エミッタコンタクト27，28は、夫々エミッタ23，24
上にある。ベースコンタクト29は、対応するベース3，5
上にある。金属30による導電性接続により、予歪トラン
ジスタ4のエミッタコンタクト28を初段トランジスタ2の
ベースコンタクト29の1つに接続する。金属30の接続は
サブストレート18上の共通コンタクト領域30ａに接続さ
れる。図示の都合上、両トランジスタ2，4の寸法形状は
実際の寸法形状を示すものではなく、またインピーダン
スや位相調整の為の寸法形状を示すものでもない。ま
た、抵抗16やコンデンサ11，12，17の電気値を示しても
いない。
スタ2，4のベース3，5を夫々構成する。更にその上のｎ
+ド−ピングしたＧａＡｓ領域は夫々トランジスタ2，4
のエミッタ23，24を構成し、下側のトランジスタ2，4の
ベース3，5とバイポーラ接合を構成する。コレクタ15，
21より成る領域は、ベース3，5とバイポーラ接合を構成
する。これらコレクタ15，21用のコレクタコンタクト2
5，26は対応するサブコレクタ20により構成される。ま
た、エミッタコンタクト27，28は、夫々エミッタ23，24
上にある。ベースコンタクト29は、対応するベース3，5
上にある。金属30による導電性接続により、予歪トラン
ジスタ4のエミッタコンタクト28を初段トランジスタ2の
ベースコンタクト29の1つに接続する。金属30の接続は
サブストレート18上の共通コンタクト領域30ａに接続さ
れる。図示の都合上、両トランジスタ2，4の寸法形状は
実際の寸法形状を示すものではなく、またインピーダン
スや位相調整の為の寸法形状を示すものでもない。ま
た、抵抗16やコンデンサ11，12，17の電気値を示しても
いない。
【００２７】次に、図4を参照すると、変形予歪回路14
を示す。この予歪回路14は、予歪ダイオード４状のバイ
ポーラ接合デバイス4より成る。ダイオード4の一方の電
極31が接地され他方が増幅器1の入力側7の初段トランジ
スタ2のベース3に接続される。このダイオード4にはＤ
Ｃ電源32から抵抗33を介してバイアスが供給される必要
がある。このダイオード4は十分に小形で低消費電力で
あり、増幅器1の入力側7において、トランジスタ2のベ
ースバイアス回路に設けられる。このダイオード4は図5
の半導体サブストレート18と同様に、共通半導体サブス
トレートに初段トランジスタ2と一緒に製造可能であ
る。例えば、ダイオード4は予歪トランジスタ4と同様に
バイポーラ接合デバイスである。このバイポーラ接合デ
バイス4は、図5の半導体サブストレート18上にダイオー
ド4の単一接合構造として叉は予歪トランジスタ4のベー
スコレクタ接合叉はベースエミッタ接合の一方として容
易に製造可能である。
を示す。この予歪回路14は、予歪ダイオード４状のバイ
ポーラ接合デバイス4より成る。ダイオード4の一方の電
極31が接地され他方が増幅器1の入力側7の初段トランジ
スタ2のベース3に接続される。このダイオード4にはＤ
Ｃ電源32から抵抗33を介してバイアスが供給される必要
がある。このダイオード4は十分に小形で低消費電力で
あり、増幅器1の入力側7において、トランジスタ2のベ
ースバイアス回路に設けられる。このダイオード4は図5
の半導体サブストレート18と同様に、共通半導体サブス
トレートに初段トランジスタ2と一緒に製造可能であ
る。例えば、ダイオード4は予歪トランジスタ4と同様に
バイポーラ接合デバイスである。このバイポーラ接合デ
バイス4は、図5の半導体サブストレート18上にダイオー
ド4の単一接合構造として叉は予歪トランジスタ4のベー
スコレクタ接合叉はベースエミッタ接合の一方として容
易に製造可能である。
【００２８】図1の実施例によると、特性インピーダン
ス50Ωの増幅器1は12ボルト100ｍＡの増幅出力を得る。
予歪トランジスタ4を構成するトランジスタＴ3の大きさ
は、増幅器1の入力側7の初段トランジスタ2を構成する
トランジスタＴ1の1/16の大きさである。予歪回路14
は、予歪トランジスタ4により4ボルト5.5ｍＡを得る。
ス50Ωの増幅器1は12ボルト100ｍＡの増幅出力を得る。
予歪トランジスタ4を構成するトランジスタＴ3の大きさ
は、増幅器1の入力側7の初段トランジスタ2を構成する
トランジスタＴ1の1/16の大きさである。予歪回路14
は、予歪トランジスタ4により4ボルト5.5ｍＡを得る。
【００２９】図2を参照すると、800ＭＨｚで予歪トラン
ジスタＴ３のバイアス電流に対するゲインＩＰ3をプロ
ットしている。斜線部は、ＩＰ3が最も高いレンジであ
って、最も好ましい動作レンジである。増幅器1全体の
ゲインもプロットしている。また、破線及び１点鎖線で
3次相互変調ＩＭ3もプロットしている。
ジスタＴ３のバイアス電流に対するゲインＩＰ3をプロ
ットしている。斜線部は、ＩＰ3が最も高いレンジであ
って、最も好ましい動作レンジである。増幅器1全体の
ゲインもプロットしている。また、破線及び１点鎖線で
3次相互変調ＩＭ3もプロットしている。
【００３０】次に、図３を参照して説明する。増幅器１
の初段トランジスタ２の３次相互変調ＩＭ３を増幅器１
の入力電力と対応する出力電力でプロットしている。予
歪トランジスタ４がないと、対応する歪みのグラフＩＭ
３ Ｗ／Ｏ Ｐｒｅは、増幅器１内に予歪トランジスタ４
がある場合の歪ＩＭ３ Ｗ／Ｈ Ｐｒｅよりも高いことが
判る。よって、増幅器１の直線性（リニアリティ）は、
増幅器１内に予歪トランジスタ４を設けることにより改
善されることとなる。更に図３を参照すると、増幅器１
内に予歪トランジスタ４がないと初段トランジスタ２の
出力電力Ｐｏｕｔ Ｗ／Ｏ Ｐｒｅがプロットされ、増幅
器１内に予歪トランジスタがある場合の出力電力Ｐｏｕ
ｔ Ｗ／Ｈ Ｐｒｅと比較している。この増幅器１のゲイ
ンは予歪トランジスタ４の存在により減少するが、その
程度は軽微である。
の初段トランジスタ２の３次相互変調ＩＭ３を増幅器１
の入力電力と対応する出力電力でプロットしている。予
歪トランジスタ４がないと、対応する歪みのグラフＩＭ
３ Ｗ／Ｏ Ｐｒｅは、増幅器１内に予歪トランジスタ４
がある場合の歪ＩＭ３ Ｗ／Ｈ Ｐｒｅよりも高いことが
判る。よって、増幅器１の直線性（リニアリティ）は、
増幅器１内に予歪トランジスタ４を設けることにより改
善されることとなる。更に図３を参照すると、増幅器１
内に予歪トランジスタ４がないと初段トランジスタ２の
出力電力Ｐｏｕｔ Ｗ／Ｏ Ｐｒｅがプロットされ、増幅
器１内に予歪トランジスタがある場合の出力電力Ｐｏｕ
ｔ Ｗ／Ｈ Ｐｒｅと比較している。この増幅器１のゲイ
ンは予歪トランジスタ４の存在により減少するが、その
程度は軽微である。
【００３１】予歪トランジスタ４の消費電力は、増幅器
１の初段トランジスタ２の大きさに比して十分小さいの
で微小である。例えば、予歪トランジスタ４叉は他のバ
イポーラ接合デバイス（ダイオード）は、初段トランジ
スタ２のサイズの５％乃至１０％の範囲であり、これは
増幅器１の入力側のトランジスタ２のベースバイアス回
路に好適である。
１の初段トランジスタ２の大きさに比して十分小さいの
で微小である。例えば、予歪トランジスタ４叉は他のバ
イポーラ接合デバイス（ダイオード）は、初段トランジ
スタ２のサイズの５％乃至１０％の範囲であり、これは
増幅器１の入力側のトランジスタ２のベースバイアス回
路に好適である。
【００３２】以上、本発明のトランジスタ増幅器の好適
実施例を詳述した。しかし、本発明の要旨を逸脱するこ
となく種々の変形変更が可能であることが理解できよ
う。例えば、ＮＰＮ形トランジスタの代りにＰＮＰ形ト
ランジスタであっても良く、カスコードトランジスタ増
幅器以外の多段増幅器でも良く、又シングルエンドでな
く差動（平衡）型増幅器でもよく、特定用途に応じて種
々の変形が可能である。
実施例を詳述した。しかし、本発明の要旨を逸脱するこ
となく種々の変形変更が可能であることが理解できよ
う。例えば、ＮＰＮ形トランジスタの代りにＰＮＰ形ト
ランジスタであっても良く、カスコードトランジスタ増
幅器以外の多段増幅器でも良く、又シングルエンドでな
く差動（平衡）型増幅器でもよく、特定用途に応じて種
々の変形が可能である。
【００３３】上述の説明から理解される如く、本発明の
トランジスタ増幅器によると、初段トランジスタの入力
側に予歪回路を接続しているので、直線性の優れたトラ
ンジスタ増幅器が得られる。この予歪回路はトランジス
タ叉はバイアスされたダイオードで良く、初段トランジ
スタよりも十分小型且つ低消費電力となし得るので、全
体をＧａＡｓＩＣなどに集積構成する場合に好適であ
る。特に本発明はマイクロ波帯の高周波電力増幅器にて
適用する場合実用上の顕著な効果が得られる。
トランジスタ増幅器によると、初段トランジスタの入力
側に予歪回路を接続しているので、直線性の優れたトラ
ンジスタ増幅器が得られる。この予歪回路はトランジス
タ叉はバイアスされたダイオードで良く、初段トランジ
スタよりも十分小型且つ低消費電力となし得るので、全
体をＧａＡｓＩＣなどに集積構成する場合に好適であ
る。特に本発明はマイクロ波帯の高周波電力増幅器にて
適用する場合実用上の顕著な効果が得られる。
【図１】本発明のトランジスタ増幅器の好適実施例の回
路図である。
路図である。
【図２】図１のトランジスタ増幅器の予歪回路の予歪ト
ランジスタのバイアス電流対ゲイン及び３次相互変調歪
特性のグラフである。
ランジスタのバイアス電流対ゲイン及び３次相互変調歪
特性のグラフである。
【図３】図１のトランジスタ増幅器の予歪トランジスタ
がある場合及びない場合の初段トランジスタの入力電力
に対する３次相互変調歪み及び出力電力のグラフであ
る。
がある場合及びない場合の初段トランジスタの入力電力
に対する３次相互変調歪み及び出力電力のグラフであ
る。
【図４】図１のトランジスタ増幅器の予歪回路の変形例
を示す回路図である。
を示す回路図である。
【図５】図１のトランジスタ増幅器の一部分を集積回路
で構成した場合のデバイス断面図である。
で構成した場合のデバイス断面図である。
２ エミッタ接地型入力段トランジスタ ４ 予歪回路 ８ ベース接地型出力段トランジスタ １２ 入力端 １３ 出力端 １８ ＧａＡｓ半導体サブストレート
Claims (3)
- 【請求項１】 エミッタ接地型トランジスタより成る入
力段を含むトランジスタ増幅器において、 前記入力段トランジスタのベースに接続され、該入力段
トランジスタのベースエミッタ接合と逆極性の半導体接
合を含む予歪回路を設けたことを特徴とするトランジス
タ増幅器。 - 【請求項２】 前記予歪回路は、ベース接地型予歪トラ
ンジスタであることを特徴とする請求項１のトランジス
タ増幅器。 - 【請求項３】 前記入力段トランジスタ及び前記予歪回
路はＧａＡｓ半導体サブストレートに形成された集積回
路であることを特徴とする請求項１又は２のトランジス
タ増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/884424 | 1997-06-27 | ||
| US08/884,424 US6091295A (en) | 1997-06-27 | 1997-06-27 | Predistortion to improve linearity of an amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168471A true JPH1168471A (ja) | 1999-03-09 |
Family
ID=25384602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170973A Pending JPH1168471A (ja) | 1997-06-27 | 1998-06-18 | トランジスタ増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6091295A (ja) |
| EP (1) | EP0887922B1 (ja) |
| JP (1) | JPH1168471A (ja) |
| DE (1) | DE69826766T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825723B2 (en) | 2002-05-24 | 2004-11-30 | Nec Compound Semiconductor Devices, Ltd. | Low noise gain-controlled amplifier |
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
| JP2012512569A (ja) * | 2008-12-12 | 2012-05-31 | クゥアルコム・インコーポレイテッド | 増幅器の線形性を改善するための技術 |
| JP2013502847A (ja) * | 2009-08-19 | 2013-01-24 | クゥアルコム・インコーポレイテッド | ダイオードベースバイアス有りスタックアンプ（ｓｔａｃｋｅｄａｍｐｌｉｆｉｅｒ） |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091295A (en) * | 1997-06-27 | 2000-07-18 | The Whitaker Corporation | Predistortion to improve linearity of an amplifier |
| US7729668B2 (en) | 2003-04-03 | 2010-06-01 | Andrew Llc | Independence between paths that predistort for memory and memory-less distortion in power amplifiers |
| US7259630B2 (en) * | 2003-07-23 | 2007-08-21 | Andrew Corporation | Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter |
| US6963242B2 (en) * | 2003-07-31 | 2005-11-08 | Andrew Corporation | Predistorter for phase modulated signals with low peak to average ratios |
| US7023273B2 (en) * | 2003-10-06 | 2006-04-04 | Andrew Corporation | Architecture and implementation methods of digital predistortion circuitry |
| US20050140439A1 (en) * | 2003-12-26 | 2005-06-30 | Hyoung Chang H. | Predistortion linearizer for power amplifier |
| CA2471975C (en) * | 2004-03-18 | 2006-01-24 | Gallen Ka Leung Tsui | Systems and methods for proximity control of a barrier |
| US7170426B2 (en) * | 2004-03-18 | 2007-01-30 | Gallen Ka Leung Tsui | Systems and methods for proximity control of a barrier |
| US7205908B2 (en) * | 2004-03-18 | 2007-04-17 | Gallen Ka Leung Tsui | Systems and methods for proximity control of a barrier |
| EP1935026A1 (en) | 2005-10-12 | 2008-06-25 | Acco | Insulated gate field-effet transistor having a dummy gate |
| US9240402B2 (en) | 2008-02-13 | 2016-01-19 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
| US7969243B2 (en) | 2009-04-22 | 2011-06-28 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
| US8928410B2 (en) | 2008-02-13 | 2015-01-06 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
| US7863645B2 (en) * | 2008-02-13 | 2011-01-04 | ACCO Semiconductor Inc. | High breakdown voltage double-gate semiconductor device |
| US8212291B2 (en) * | 2008-03-12 | 2012-07-03 | Georgia Tech Research Corporation | Inverse mode SiGe HBT cascode device and fabrication method |
| JP2009253918A (ja) * | 2008-04-10 | 2009-10-29 | Panasonic Corp | 高周波電力増幅器および通信装置 |
| US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
| US7952431B2 (en) * | 2009-08-28 | 2011-05-31 | Acco Semiconductor, Inc. | Linearization circuits and methods for power amplification |
| US8532584B2 (en) | 2010-04-30 | 2013-09-10 | Acco Semiconductor, Inc. | RF switches |
| US8305142B2 (en) | 2010-12-03 | 2012-11-06 | Linear Technology Corporation | Third order intermodulation cancellation by in-line generated signal |
| US10574190B2 (en) | 2015-05-06 | 2020-02-25 | Skyworks Solutions, Inc. | RF power amplifiers with diode linearizer |
| TWI647905B (zh) | 2017-02-15 | 2019-01-11 | 立積電子股份有限公司 | 用於對放大器的線性度進行補償的前置補償器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7104636A (ja) * | 1971-04-07 | 1972-10-10 | ||
| DE2203632A1 (de) * | 1972-01-26 | 1973-08-02 | Siemens Ag | Schaltungsanordnung zur verbesserung der kreuz- und intermodulationseigenschaften eines hochfrequenzverstaerkers |
| US4156283A (en) * | 1972-05-30 | 1979-05-22 | Tektronix, Inc. | Multiplier circuit |
| US4075574A (en) * | 1975-10-16 | 1978-02-21 | Tektronix, Inc. | Wideband differential amplifier |
| US5132639A (en) * | 1989-09-07 | 1992-07-21 | Ortel Corporation | Predistorter for linearization of electronic and optical signals |
| US4992754B1 (en) * | 1989-09-07 | 1997-10-28 | Ortel Corp | Predistorter for linearization of electronic and optical signals |
| US5252930A (en) * | 1989-09-07 | 1993-10-12 | Ortel Corporation | Predistorter for linearization of electronic and optical signals |
| US5119392A (en) * | 1990-11-21 | 1992-06-02 | Gte Laboratories Incorporated | Second-order predistortion circuit for use with laser diode |
| US5221908A (en) * | 1991-11-29 | 1993-06-22 | General Electric Co. | Wideband integrated distortion equalizer |
| US5436749A (en) * | 1991-12-09 | 1995-07-25 | Scientific-Atlanta, Inc. | Method and apparatus for predistortion |
| GB2263034B (en) * | 1991-12-30 | 1996-05-01 | Harris Corp | Radio frequency amplifiers |
| US5451906A (en) * | 1994-05-03 | 1995-09-19 | Motorola, Inc. | Circuit for compensating an amplifier |
| EP0720112B1 (en) * | 1994-12-27 | 2001-02-28 | STMicroelectronics S.r.l. | Low consumption analog multiplier |
| JP2983160B2 (ja) * | 1995-10-06 | 1999-11-29 | 八木アンテナ株式会社 | 高周波増幅装置 |
| US5808511A (en) * | 1996-08-09 | 1998-09-15 | Trw Inc. | Active feedback pre-distortion linearization |
| US6091295A (en) * | 1997-06-27 | 2000-07-18 | The Whitaker Corporation | Predistortion to improve linearity of an amplifier |
-
1997
- 1997-06-27 US US08/884,424 patent/US6091295A/en not_active Expired - Lifetime
-
1998
- 1998-06-18 JP JP10170973A patent/JPH1168471A/ja active Pending
- 1998-06-25 DE DE69826766T patent/DE69826766T2/de not_active Expired - Fee Related
- 1998-06-25 EP EP98305003A patent/EP0887922B1/en not_active Expired - Lifetime
-
2000
- 2000-01-14 US US09/481,844 patent/US6414545B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825723B2 (en) | 2002-05-24 | 2004-11-30 | Nec Compound Semiconductor Devices, Ltd. | Low noise gain-controlled amplifier |
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
| JP2012512569A (ja) * | 2008-12-12 | 2012-05-31 | クゥアルコム・インコーポレイテッド | 増幅器の線形性を改善するための技術 |
| JP2013502847A (ja) * | 2009-08-19 | 2013-01-24 | クゥアルコム・インコーポレイテッド | ダイオードベースバイアス有りスタックアンプ（ｓｔａｃｋｅｄａｍｐｌｉｆｉｅｒ） |
| US8847689B2 (en) | 2009-08-19 | 2014-09-30 | Qualcomm Incorporated | Stacked amplifier with diode-based biasing |
Also Published As
| Publication number | Publication date |
|---|---|
| US6091295A (en) | 2000-07-18 |
| EP0887922B1 (en) | 2004-10-06 |
| US6414545B1 (en) | 2002-07-02 |
| DE69826766T2 (de) | 2005-11-17 |
| EP0887922A1 (en) | 1998-12-30 |
| DE69826766D1 (de) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168471A (ja) | トランジスタ増幅器 | |
| US6147559A (en) | Noise figure and linearity improvement technique using shunt feedback | |
| US7345547B2 (en) | Bias circuit for BJT amplifier | |
| US6191656B1 (en) | High efficiency, unilateral dual stage RF amplifier | |
| US4663599A (en) | Integrated circuit amplifier module | |
| US8497736B1 (en) | Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion | |
| US5838031A (en) | Low noise-high linearity HEMT-HBT composite | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| US6972630B2 (en) | Self-biased darlington amplifier | |
| JP2006325096A (ja) | 高周波電力増幅器 | |
| KR970060674A (ko) | 저잡음 증폭기 및 모놀리식 마이크로웨이브 집적회로 | |
| US8803612B1 (en) | Low-noise amplifier with high linearity | |
| US5889434A (en) | Microwave power amplifier | |
| CN212518921U (zh) | 一种具有谐波抑制的高增益功率放大器芯片 | |
| US20230084449A1 (en) | Highly efficient dual-drive power amplifier for high reliability applications | |
| JP3556469B2 (ja) | 能動低域通過フィルタ | |
| US5355096A (en) | Compace HBT wide band microwave variable gain active feedback amplifier | |
| CN111756335B (zh) | 一种射频增益模块放大器芯片 | |
| EP0853379A1 (en) | Low noise amplifier | |
| US6642787B1 (en) | Differential amplifier with two long-tailed pairs of transistors | |
| JPH05315862A (ja) | 増幅回路 | |
| CN216904823U (zh) | GaAs基HBT工艺MMIC手机射频功率放大器及线性化偏置电路 | |
| WO2022155163A1 (en) | Highly efficient dual-drive power amplifier for high reliability applications | |
| CN113346848A (zh) | 一种基于hbt工艺的高三阶交调点中功率射频放大电路 | |
| KR100591062B1 (ko) | 역방향 다이오드를 이용한 전치 왜곡형 선형 전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080229 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080529 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080808 |