JPH1168160A - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法Info
- Publication number
- JPH1168160A JPH1168160A JP22638397A JP22638397A JPH1168160A JP H1168160 A JPH1168160 A JP H1168160A JP 22638397 A JP22638397 A JP 22638397A JP 22638397 A JP22638397 A JP 22638397A JP H1168160 A JPH1168160 A JP H1168160A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- laminated
- layer
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 積層型の発光素子の電極作製を容易にして，
工程数を低減する。 【解決手段】 １）複数の発光素子が積層された積層構
造と，該積層構造の一部に積層面から傾斜した傾斜面と
を有し，該傾斜面に該発光素子の電極が形成されている
半導体発光装置，２）前記傾斜面を形成するに際し，積
層面上にパターニングしたマスクを形成し，異方性エッ
チングにより積層面に対して斜めの方向からエッチング
する，３）前記マスクのエッチング速度ＲM と積層した
半導体のエッチング速度ＲS との間に， 0.5＜ＲS ／Ｒ
M ＜1.5 の関係を満たすマスク材料を用いる，５）窒化
物半導体を用いた発光素子の積層構造に対し，前記マス
クとしてSiO2膜を用いる。
工程数を低減する。 【解決手段】 １）複数の発光素子が積層された積層構
造と，該積層構造の一部に積層面から傾斜した傾斜面と
を有し，該傾斜面に該発光素子の電極が形成されている
半導体発光装置，２）前記傾斜面を形成するに際し，積
層面上にパターニングしたマスクを形成し，異方性エッ
チングにより積層面に対して斜めの方向からエッチング
する，３）前記マスクのエッチング速度ＲM と積層した
半導体のエッチング速度ＲS との間に， 0.5＜ＲS ／Ｒ
M ＜1.5 の関係を満たすマスク材料を用いる，５）窒化
物半導体を用いた発光素子の積層構造に対し，前記マス
クとしてSiO2膜を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光装置及び
その製造方法に係り, 特に複数の発光ダイオードを積層
した素子の電極構造及びその製造方法に関する。
その製造方法に係り, 特に複数の発光ダイオードを積層
した素子の電極構造及びその製造方法に関する。
【０００２】この積層型発光ダイオードは発光ダイオー
ドディスプレイ用の画素の作製に用いられている。
ドディスプレイ用の画素の作製に用いられている。
【０００３】
【従来の技術】近年, GaN 系半導体発光素子により，従
来実現が困難とされた高輝度の青色発光ダイオードや緑
色発光ダイオードが開発されたことから，発光ダイオー
ドによるフルカラー表示が実現した。
来実現が困難とされた高輝度の青色発光ダイオードや緑
色発光ダイオードが開発されたことから，発光ダイオー
ドによるフルカラー表示が実現した。
【０００４】図６は青色発光ダイオードの電極形成を説
明する従来例の説明図である。図において，サファイア
基板 1上に青色発光ダイオードのn-GaN 層 2, 発光層の
i-InGaN 層 10, p-GaN層 3が積層され，Ni層11を介して
ｐ側電極8pが形成されている。
明する従来例の説明図である。図において，サファイア
基板 1上に青色発光ダイオードのn-GaN 層 2, 発光層の
i-InGaN 層 10, p-GaN層 3が積層され，Ni層11を介して
ｐ側電極8pが形成されている。
【０００５】この青色発光ダイオードのｎ側電極作製方
法は, 図に示されるように，積層面の一部をドライエッ
チングしてｎ層(n-GaN層) 2 を露出させ，この露出面に
ｎ側電極 8n を作製するという方法をとっている。
法は, 図に示されるように，積層面の一部をドライエッ
チングしてｎ層(n-GaN層) 2 を露出させ，この露出面に
ｎ側電極 8n を作製するという方法をとっている。
【０００６】ここで，この従来の方法を用いて，３原色
の発光ダイオードを積層した素子の電極を作製すると図
７のようになる。図７において，サファイア基板 1上に
青色発光ダイオードのｎ層 2, ｐ層3, 緑色発光ダ
イオードのｎ層 4, ｐ層 5, 赤色発光ダイオードの
ｎ層 6, ｐ層 7の順に積層されており，図８，９で
説明する工程で形成された階段状の電極形成面に各層の
電極が引き出されている。
の発光ダイオードを積層した素子の電極を作製すると図
７のようになる。図７において，サファイア基板 1上に
青色発光ダイオードのｎ層 2, ｐ層3, 緑色発光ダ
イオードのｎ層 4, ｐ層 5, 赤色発光ダイオードの
ｎ層 6, ｐ層 7の順に積層されており，図８，９で
説明する工程で形成された階段状の電極形成面に各層の
電極が引き出されている。
【０００７】図８(A) 〜(C) ，９(D),(E) は積層型発光
素子の電極形成工程に関する従来例の説明図である。図
８(A) において，基板 1上に多層膜 2〜7 を成長し, そ
の上にエッチングマスク21を形成する。
素子の電極形成工程に関する従来例の説明図である。図
８(A) において，基板 1上に多層膜 2〜7 を成長し, そ
の上にエッチングマスク21を形成する。
【０００８】図８(B) において，最上層の半導体層 7を
エッチングする。図８(C) において，エッチングマスク
21のエッチング端より後退してエッチングマスク22を形
成する。
エッチングする。図８(C) において，エッチングマスク
21のエッチング端より後退してエッチングマスク22を形
成する。
【０００９】次いで, 最上層 7と上から２番目の半導体
層 6をエッチングする。図９(D) はエッチングされた断
面を示す。以下, マスク形成とエッチングを５回繰り返
してする。
層 6をエッチングする。図９(D) はエッチングされた断
面を示す。以下, マスク形成とエッチングを５回繰り返
してする。
【００１０】図９(E) は最終的に得られた階段状の電極
形成面の断面を示す。
形成面の断面を示す。
【００１１】
【発明が解決しようとする課題】従来の技術において
は，図８，９に示されるように，マスクを形成する工
程，エッチングをする工程を数回繰り返す必要があり，
工程数が多い上，マスクの位置合わせのために複雑な技
術を要るために低コストで素子作製ができない。
は，図８，９に示されるように，マスクを形成する工
程，エッチングをする工程を数回繰り返す必要があり，
工程数が多い上，マスクの位置合わせのために複雑な技
術を要るために低コストで素子作製ができない。
【００１２】本発明は積層型の発光素子の電極作製を容
易にできるようにして，工程数を低減することを目的と
する。
易にできるようにして，工程数を低減することを目的と
する。
【００１３】
【課題を解決するための手段】上記課題の解決は， １）複数の発光素子が積層された積層構造と，該積層構
造の一部に積層面から傾斜した傾斜面とを有し，該傾斜
面に該発光素子の電極が形成されている半導体発光装
置，あるいは ２）基板上に複数の発光素子を積層して積層構造を形成
する工程と，該積層構造の一部に積層面から傾斜した面
を形成する工程と，該傾斜面に該発光素子の電極を形成
する工程とを有する半導体発光装置の製造方法，あるい
は ３）前記傾斜面を形成するに際し，積層面上にパターニ
ングしたマスクを形成し，異方性エッチングにより積層
面に対して斜めの方向からエッチングする前記２記載の
半導体発光装置の製造方法，あるいは４）前記マスクの
エッチング速度Ｒ M と積層した半導体のエッチング速度
ＲS との間で， 0.5＜ＲS ／ＲM ＜1.5 の関係を満たすマスク材料を用いる前記３記載の半導体
発光装置の製造方法。 ５）発光素子の積層構造に窒化物半導体を用い，前記マ
スクとして二酸化シリコン(SiO2)膜を用いる前記３また
は４記載の半導体発光装置の製造方法，あるいは ６）前記マスクのパターンとして，エッチング方向に対
してはチップの長さと切りしろを合わせたピッチで，且
つ開口長さがチップの長さと切りしろを合わせた長さの
半分であり，エッチング方向に垂直な方向に対してはチ
ップの長さと電極作製面と切りしろを合わせた幅のピッ
チで，且つ開口幅が電極作製面以上で且つ電極作製面と
切りしろを合わせた幅以下である開口部を持つ前記３記
載の半導体発光装置の製造方法，あるいは ７）前記エッチングを，塩素元素と弗素元素を含む反応
ガスを用いた反応性イオンエッチングにより行う前記３
記載の半導体発光装置の製造方法，あるいは ８）前記反応ガスに，CCl2F2を用いる前記７記載の半導
体発光装置により達成される。
造の一部に積層面から傾斜した傾斜面とを有し，該傾斜
面に該発光素子の電極が形成されている半導体発光装
置，あるいは ２）基板上に複数の発光素子を積層して積層構造を形成
する工程と，該積層構造の一部に積層面から傾斜した面
を形成する工程と，該傾斜面に該発光素子の電極を形成
する工程とを有する半導体発光装置の製造方法，あるい
は ３）前記傾斜面を形成するに際し，積層面上にパターニ
ングしたマスクを形成し，異方性エッチングにより積層
面に対して斜めの方向からエッチングする前記２記載の
半導体発光装置の製造方法，あるいは４）前記マスクの
エッチング速度Ｒ M と積層した半導体のエッチング速度
ＲS との間で， 0.5＜ＲS ／ＲM ＜1.5 の関係を満たすマスク材料を用いる前記３記載の半導体
発光装置の製造方法。 ５）発光素子の積層構造に窒化物半導体を用い，前記マ
スクとして二酸化シリコン(SiO2)膜を用いる前記３また
は４記載の半導体発光装置の製造方法，あるいは ６）前記マスクのパターンとして，エッチング方向に対
してはチップの長さと切りしろを合わせたピッチで，且
つ開口長さがチップの長さと切りしろを合わせた長さの
半分であり，エッチング方向に垂直な方向に対してはチ
ップの長さと電極作製面と切りしろを合わせた幅のピッ
チで，且つ開口幅が電極作製面以上で且つ電極作製面と
切りしろを合わせた幅以下である開口部を持つ前記３記
載の半導体発光装置の製造方法，あるいは ７）前記エッチングを，塩素元素と弗素元素を含む反応
ガスを用いた反応性イオンエッチングにより行う前記３
記載の半導体発光装置の製造方法，あるいは ８）前記反応ガスに，CCl2F2を用いる前記７記載の半導
体発光装置により達成される。
【００１４】本発明ではパターニングしたマスクを用
い，方向性を持つエッチング方法により，積層面に対し
て対して傾斜した角度からエッチングすることにより，
積層面から傾斜した面を形成して各層を露出させ，露出
部に電極を形成する。
い，方向性を持つエッチング方法により，積層面に対し
て対して傾斜した角度からエッチングすることにより，
積層面から傾斜した面を形成して各層を露出させ，露出
部に電極を形成する。
【００１５】図３(A),(B) は本発明による傾斜面の作製
原理の説明図である。図３(A) において，幅がｄのマス
クを間隔ｄを隔てて並べ，マスク断面の対角線方向から
方向性のある異方性エッチングによりエッチングする
と，多層膜の面が幅の違うマスクに遮られることにな
り，図６(B) のように鋸歯状に多層膜がエッチングされ
る。
原理の説明図である。図３(A) において，幅がｄのマス
クを間隔ｄを隔てて並べ，マスク断面の対角線方向から
方向性のある異方性エッチングによりエッチングする
と，多層膜の面が幅の違うマスクに遮られることにな
り，図６(B) のように鋸歯状に多層膜がエッチングされ
る。
【００１６】ここで，マスクの厚さをｔM , 鋸歯状の短
い方の斜面の水平方向の幅をＤ1,鋸歯状の長い方の斜面
の水平方向の幅をＤ2 ，マスクのエッチング速度を
ＲM , 多層膜のエッチング速度をＲM とすれば， Ｄ1 ＝(1−ＲS ／ＲM ) ｄ, Ｄ2 ＝(1＋ＲS ／ＲM ) ｄ と表せる。従って, 0.5＜ＲS ／ＲM ＜1.5 とすれば，鋸歯状の長い方の斜面の幅Ｄ2 が基板の幅の
75％以上となり，電極の取り付けが容易となる。
い方の斜面の水平方向の幅をＤ1,鋸歯状の長い方の斜面
の水平方向の幅をＤ2 ，マスクのエッチング速度を
ＲM , 多層膜のエッチング速度をＲM とすれば， Ｄ1 ＝(1−ＲS ／ＲM ) ｄ, Ｄ2 ＝(1＋ＲS ／ＲM ) ｄ と表せる。従って, 0.5＜ＲS ／ＲM ＜1.5 とすれば，鋸歯状の長い方の斜面の幅Ｄ2 が基板の幅の
75％以上となり，電極の取り付けが容易となる。
【００１７】このように，積層面に対し傾斜した面を作
製することにより，図１に示されるように各層に対して
電極を取り付けることが可能となる。これにより，大幅
に工程数を削減し，且つマスク合わせ等の複雑な工程を
省略することができる。
製することにより，図１に示されるように各層に対して
電極を取り付けることが可能となる。これにより，大幅
に工程数を削減し，且つマスク合わせ等の複雑な工程を
省略することができる。
【００１８】
【発明の実施の形態】図１は本発明の実施の形態１の説
明図である。図において，サファイア基板 1上に青色発
光ダイオードのｎ層 2, ｐ層 3, 緑色発光ダイオー
ドのｎ層 4, ｐ層 5, 赤色発光ダイオードのｎ層
6,ｐ層 7の順に積層する。
明図である。図において，サファイア基板 1上に青色発
光ダイオードのｎ層 2, ｐ層 3, 緑色発光ダイオー
ドのｎ層 4, ｐ層 5, 赤色発光ダイオードのｎ層
6,ｐ層 7の順に積層する。
【００１９】次に，層構造の一例を表１に示す。
【００２０】
【表１】 なお，図示していないが，上記の表中には各色の発光ダ
イオードのｎ層とｐ層の間には発光層, , があ
り, また, 絶縁層, はなくてもよいが，これらの層
を入れることにより, ｐ層とｎ層の間, 及びｐ層
とｎ層との間で意図しない発光を抑えることができ
る。
イオードのｎ層とｐ層の間には発光層, , があ
り, また, 絶縁層, はなくてもよいが，これらの層
を入れることにより, ｐ層とｎ層の間, 及びｐ層
とｎ層との間で意図しない発光を抑えることができ
る。
【００２１】次いで，この積層構造の表面に二酸化シリ
コン(SiO2)膜を半導体層と同じ厚さだけ堆積する。その
上に, フォトレジストを塗布し，図４に示されるマスク
パターンを露光する。
コン(SiO2)膜を半導体層と同じ厚さだけ堆積する。その
上に, フォトレジストを塗布し，図４に示されるマスク
パターンを露光する。
【００２２】次いで，現像して図４のマスクパターンの
白抜きの部分のレジスト膜を除去する。パターニングさ
れたレジスト膜 9をマスクにして弗酸でSiO2膜をエッチ
ングし，レジスト膜を完全に除去する。
白抜きの部分のレジスト膜を除去する。パターニングさ
れたレジスト膜 9をマスクにして弗酸でSiO2膜をエッチ
ングし，レジスト膜を完全に除去する。
【００２３】この結果, 図４の斜線で示された領域にエ
ッチングマスクとしてSiO2膜が残る。これをCCl2F2を用
いた反応性イオンエッチング(RIE) により図４に示され
るエッチング方向で且つ図３に示されるエッチング角度
でSiO2膜が若干残る程度までエッチングし，弗酸で残っ
たSiO2膜を除去すると図５に示されるような形状が得ら
れる。
ッチングマスクとしてSiO2膜が残る。これをCCl2F2を用
いた反応性イオンエッチング(RIE) により図４に示され
るエッチング方向で且つ図３に示されるエッチング角度
でSiO2膜が若干残る程度までエッチングし，弗酸で残っ
たSiO2膜を除去すると図５に示されるような形状が得ら
れる。
【００２４】次に, 斜めエッチングのRIE 条件の一例を
示す。 反応ガス： Ar 5 SCCM ＋CCl2F2 5 SCCM ガス圧力： 1×10-2 Torr ＲＦ周波数： 13.56 MHz DCバイアス： 300 V 基板温度： 室温 図５は図４のマスクパターンの位置に対応した平面図と
その右側に鋸歯状にエッチングされた断面図が示され
る。図中，Ｌはチップの発光部，Ｅは電極作製部を示
す。
示す。 反応ガス： Ar 5 SCCM ＋CCl2F2 5 SCCM ガス圧力： 1×10-2 Torr ＲＦ周波数： 13.56 MHz DCバイアス： 300 V 基板温度： 室温 図５は図４のマスクパターンの位置に対応した平面図と
その右側に鋸歯状にエッチングされた断面図が示され
る。図中，Ｌはチップの発光部，Ｅは電極作製部を示
す。
【００２５】次いで，図５に示されるダイシング切りし
ろＡの部分をダイシングして素子分離し，電極を形成す
ると，図１のような素子が得られる。ｐ側電極は下から
順に Ni(1000Å)/Au (1000Å) ，ｎ側電極は下から順に
Ti(1000Å)/Au (1000Å) を積層して形成する。
ろＡの部分をダイシングして素子分離し，電極を形成す
ると，図１のような素子が得られる。ｐ側電極は下から
順に Ni(1000Å)/Au (1000Å) ，ｎ側電極は下から順に
Ti(1000Å)/Au (1000Å) を積層して形成する。
【００２６】図２は本発明の実施の形態２の説明図であ
る。実施の形態１のｐ層に In0.5Ga0.5N : Mg を, ｎ
層に In0.5Ga0.5N : Siを用いた例を示す。
る。実施の形態１のｐ層に In0.5Ga0.5N : Mg を, ｎ
層に In0.5Ga0.5N : Siを用いた例を示す。
【００２７】層構造は上から順に，ｐ層，発光層，
ｎ層，絶縁層，ｎ層，発光層，ｐ層，発光層
，ｎ層，基板となる。図に示されるように，ｎ層
6とｎ層 4の間に絶縁層12を挟み，図示のように電極
をとると, ヘテロ接合で発生するバリアの影響を取り除
くことができる。
ｎ層，絶縁層，ｎ層，発光層，ｐ層，発光層
，ｎ層，基板となる。図に示されるように，ｎ層
6とｎ層 4の間に絶縁層12を挟み，図示のように電極
をとると, ヘテロ接合で発生するバリアの影響を取り除
くことができる。
【００２８】ｐ層とｐ層が同一物質であれば, 図２
のようにｐ層（共通ｐ層）として合わせることができ
る。次に，斜めエッチングのためのエッチング条件につ
いて考察する。
のようにｐ層（共通ｐ層）として合わせることができ
る。次に，斜めエッチングのためのエッチング条件につ
いて考察する。
【００２９】通常のドライエッチングでは，薄いSiO2マ
スクに対して下地の被エッチング物が多く削れるように
エッチング速度比 (選択比) が , ＲS ／ＲM ≒ 10 となるように, 反応ガスとして例えばCl2 が使われてい
る。
スクに対して下地の被エッチング物が多く削れるように
エッチング速度比 (選択比) が , ＲS ／ＲM ≒ 10 となるように, 反応ガスとして例えばCl2 が使われてい
る。
【００３０】これに対して, 本発明ではCl元素とF 元素
を含む反応ガスを用いることで,SiO2マスクのエッチン
グ速度を上げて選択比を小さく, 0.5＜ＲS ／ＲM ＜1.5 としている。これは，前記の斜めエッチングのための条
件である。
を含む反応ガスを用いることで,SiO2マスクのエッチン
グ速度を上げて選択比を小さく, 0.5＜ＲS ／ＲM ＜1.5 としている。これは，前記の斜めエッチングのための条
件である。
【００３１】反応ガスは, 例えば２種類の混合ガス (Cl
2 とCF4)でもよいが，CCl2F2を用いると, 再現性, 均一
性が上がる。
2 とCF4)でもよいが，CCl2F2を用いると, 再現性, 均一
性が上がる。
【００３２】
【発明の効果】本発明により，積層型の発光ダイオード
の電極が容易に作製でき，製造コストを大きく低減でき
る。
の電極が容易に作製でき，製造コストを大きく低減でき
る。
【図１】 本発明の実施の形態１の説明図
【図２】 本発明の実施の形態２の説明図
【図３】 本発明による傾斜面の作製原理の説明図
【図４】 本発明のマスクパターンの説明図
【図５】 本発明のチップ作製例
【図６】 従来例１の説明図
【図７】 従来例２の説明図
【図８】 従来工程の説明図(1)
【図９】 従来工程の説明図(2)
1 サファイア基板 2 青色発光ダイオードのｎ層 3 青色発光ダイオードのｐ層 4 緑色発光ダイオードのｎ層 5 緑色発光ダイオードのｐ層 6 赤色発光ダイオードのｎ層 7 赤色発光ダイオードのｐ層 8 電極 8p ｐ側電極 8n ｎ側電極 9 マスク 10 発光層でi-InGaN 層 11 Ni層 12 絶縁層
Claims (8)
- 【請求項１】 複数の発光素子が積層された積層構造
と，該積層構造の一部に積層面から傾斜した傾斜面とを
有し，該傾斜面に該発光素子の電極が形成されているこ
とを特徴とする半導体発光装置。 - 【請求項２】 基板上に複数の発光素子を積層して積層
構造を形成する工程と，該積層構造の一部を削って積層
面から傾斜した面を形成する工程と，該傾斜面に露出し
た該発光素子に電極を形成する工程とを有することを特
徴とする半導体発光装置の製造方法。 - 【請求項３】 前記傾斜面を形成するに際し，積層面上
にパターニングしたマスクを形成し，異方性エッチング
により積層面に対して斜めの方向からエッチングするこ
とを特徴とする請求項２記載の半導体発光装置の製造方
法。 - 【請求項４】 前記マスクのエッチング速度ＲM と積層
した半導体のエッチング速度ＲS との間で， 0.5＜ＲS ／ＲM ＜1.5 の関係を満たすマスク材料を用いることを特徴とする請
求項３記載の半導体発光装置の製造方法。 - 【請求項５】 発光素子の積層構造に窒化物半導体を用
い，前記マスクとして二酸化シリコン(SiO2)膜を用いる
ことを特徴とする請求項３または４記載の半導体発光装
置の製造方法。 - 【請求項６】 前記マスクのパターンとして，エッチン
グ方向に対してはチップの長さと切りしろを合わせたピ
ッチで，且つ開口長さがチップの長さと切りしろを合わ
せた長さの半分であり，エッチング方向に垂直な方向に
対してはチップの長さと電極作製面と切りしろを合わせ
た幅のピッチで，且つ開口幅が電極作製面以上で且つ電
極作製面と切りしろを合わせた幅以下である開口部を持
つことを特徴とする請求項３記載の半導体発光装置の製
造方法。 - 【請求項７】 前記エッチングを，塩素元素と弗素元素
を含む反応ガスを用いた反応性イオンエッチングにより
行うことを特徴とする請求項３記載の半導体発光装置の
製造方法。 - 【請求項８】 前記反応ガスに，CCl2F2を用いることを
特徴とする請求項７記載の半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22638397A JPH1168160A (ja) | 1997-08-22 | 1997-08-22 | 半導体発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22638397A JPH1168160A (ja) | 1997-08-22 | 1997-08-22 | 半導体発光装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168160A true JPH1168160A (ja) | 1999-03-09 |
Family
ID=16844268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22638397A Withdrawn JPH1168160A (ja) | 1997-08-22 | 1997-08-22 | 半導体発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168160A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260111A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | 半導体発光素子およびその半導体発光素子を用いた半導体発光装置 |
| JP2010080618A (ja) * | 2008-09-25 | 2010-04-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| CN104617122A (zh) * | 2015-01-07 | 2015-05-13 | 中国科学院半导体研究所 | 单芯片多电极调控多波长发光二极管结构及制备方法 |
-
1997
- 1997-08-22 JP JP22638397A patent/JPH1168160A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260111A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | 半導体発光素子およびその半導体発光素子を用いた半導体発光装置 |
| JP2010080618A (ja) * | 2008-09-25 | 2010-04-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| CN104617122A (zh) * | 2015-01-07 | 2015-05-13 | 中国科学院半导体研究所 | 单芯片多电极调控多波长发光二极管结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055405B2 (ja) | 電子部品及びその製造方法 | |
| US7564064B2 (en) | Semiconductor light emitting device, an integrated semiconductor light emitting apparatus, an image display apparatus, and an illuminating apparatus having a semiconductor layer with conical crystal portion | |
| JP5270088B2 (ja) | 垂直型発光素子及びその製造方法 | |
| US20080070413A1 (en) | Fabrication methods of a patterned sapphire substrate and a light-emitting diode | |
| JP2005019945A (ja) | 窒化ガリウム系半導体発光素子の製造方法 | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| KR101482526B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| US9287366B2 (en) | III nitride semiconductor device and method of producing the same | |
| US11437427B2 (en) | Light-emitting device and manufacturing method thereof | |
| JP2008060286A (ja) | 半導体発光素子及びその製造方法 | |
| US8659040B2 (en) | Semiconductor light-emitting device and process for production thereof | |
| TW202221937A (zh) | Led裝置及製造方法 | |
| CN114447166A (zh) | 纳米棒发光器件、制造其的方法和包括其的显示装置 | |
| JPH1168160A (ja) | 半導体発光装置及びその製造方法 | |
| JP3653384B2 (ja) | 発光ダイオードの製造方法 | |
| JPH11214749A (ja) | 半導体発光装置 | |
| US20050012107A1 (en) | [led device ] | |
| EP2023382A1 (en) | Etching method, etching mask and method for manufacturing semiconductor device using the same | |
| JP2003017741A (ja) | ＧａＮ系発光素子 | |
| WO2007046656A1 (en) | Method of producing light emitting diode having vertical structure | |
| CN112599554A (zh) | 一种微型发光二极管垂直芯片结构、其制备方法及应用 | |
| TWI814690B (zh) | 微型發光二極體結構及顯示面板裝置 | |
| CN213583790U (zh) | Micro-LED垂直芯片结构及光学组件 | |
| JP2001185802A (ja) | 半導体素子およびその製造方法 | |
| TWI425656B (zh) | 發光二極體晶片及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |