JPH1165471A

JPH1165471A - 電気光学装置

Info

Publication number: JPH1165471A
Application number: JP24050797A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Yoshiharu Hirakata; 吉晴平形; Kenji Fukunaga; 健司福永
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-08-20
Filing date: 1997-08-20
Publication date: 1999-03-05

Abstract

(57)【要約】【課題】携帯性、機能性に優れた電気光学装置を提供
する。【解決手段】第１の基板１０１と第２の基板１０５と
の間に電気光学変調層を設けた電気光学装置において、
第１の基板１０１と第２の基板１０５とが構成する端面
のうち、ＩＣチップ１１０、１１１を取り付ける部分の
端面以外の端面１０７〜１０９では、第１の基板１０１
の端面と第２の基板１０５の端面を全て揃える。これに
より第１の基板１０１の面積を最小限に小さくできる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は絶縁基板上に形成
された薄膜トランジスタと、同一基板上に設けられたＩ
Ｃチップとで構成される電気光学装置、特にアクティブ
マトリクス型液晶表示装置の構成に関する。

【０００２】

【従来の技術】近年、ガラス基板上に形成した半導体薄
膜で薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を形成す
る技術が発達している。そして、一対の基板間に挟持さ
れた光学変調層にかかる電圧をＴＦＴで制御し、光のON
/OFF動作を行う電気光学装置の開発が進んでいる。

【０００３】特に、光学変調層として液晶を用いた液晶
パネルは、ビデオカメラのビューファインダーやノート
パソコンのモニター画面などの如き表示ディスプレイと
して、急速に需要が高まっている。

【０００４】現在では、半導体薄膜として結晶性珪素膜
（代表的にはポリシリコン膜）を用いたポリシリコンＴ
ＦＴで構成される液晶パネルの開発が主流である。ポリ
シリコンＴＦＴはアモルファスシリコンＴＦＴよりも動
作速度が速いため、同一基板上に画素マトリクス回路と
駆動回路（シフトレジスタなど）とを作り込むモノリシ
ック型液晶パネルの形成が可能である。

【０００５】さらには、シフトレジスタ等の駆動回路だ
けでなく、クロック制御回路、メモリ回路、信号変換回
路などの如きロジック回路をも同一基板上に形成するシ
ステム・オン・パネルの実現化が求められている。

【０００６】その様なロジック回路はＧＨｚオーダーに
も及ぶ動作速度を必要とするため、ポリシリコンＴＦＴ
にも極めて高い動作速度が要求される。それを実現する
ためにはスケーリング則に従って素子の微細化を図らな
ければならない。

【０００７】しかしながら、一般的に使用される大型ガ
ラス基板上に配線幅１μｍ以下のファインパターンを形
成することは非常に困難である。例えば、ガラス基板で
は基板表面のうねり、シュリンケージといった問題が生
じる。また、広範囲にファインパターンを形成しうる様
な光学系を実現することは極めて難しく、露光技術の進
歩が律則となっている面もある。

【０００８】従って、現状においてはシフトレジスタ等
の駆動回路を同一基板上に作り込むのが限界（それでも
動作速度が足らず、分割駆動が行われる）であり、その
他のロジック回路は外付ＩＣに頼っている。

【０００９】

【発明が解決しようとする課題】軽薄短小が求められる
現代では、電気光学装置もより小型化、より軽量化が求
められる。ところが、駆動回路を内蔵させて液晶パネル
の機能性を高めても液晶パネルに外付ＩＣを付けている
以上、どうしてもそれが装置の小型化及び軽量化の障害
になってしまう。

【００１０】本願発明はその様な問題点を鑑みてなされ
たものであり、液晶モジュールのさらなるシステム化を
図り、より携帯性、機能性に優れた電気光学装置を提供
することを課題とする。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、第１の基板及び第２の基板と、前記第１の基
板と前記第２の基板との間に設けられた電気光学変調層
と、を有する電気光学装置において、前記第１の基板上
には画素マトリクス回路、ソース駆動回路及びゲイト駆
動回路を構成する複数の薄膜トランジスタ並びにロジッ
ク回路を構成する１個乃至複数個のＩＣチップが設けら
れ、前記第１の基板と前記第２の基板は、任意の端面を
除く全ての端面を互いに揃えて貼り合わされており、前
記任意の端面に隣接する前記第１の基板上に前記ＩＣチ
ップが取り付けられていることを特徴とする。

【００１２】上記構成は、第１の基板及び第２の基板
と、前記第１の基板と前記第２の基板との間に設けられ
た電気光学変調層と、を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数の薄膜トランジ
スタ並びにロジック回路を構成する１個乃至複数個のＩ
Ｃチップが設けられ、前記第１の基板と前記第２の基板
は、ＦＰＣを取り付ける部分を除いて互いの端面を全て
揃えて貼り合わされており、前記ＦＰＣを取り付ける部
分に前記ＩＣチップが取り付けられていることを特徴と
する、とも言える。

【００１３】また、上記構成は、第１の基板及び第２の
基板と、前記第１の基板と前記第２の基板との間に設け
られた電気光学変調層と、を有する電気光学装置におい
て、前記第１の基板上には画素マトリクス回路、ソース
駆動回路及びゲイト駆動回路を構成する複数の薄膜トラ
ンジスタ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板はＦＰＣを取
り付ける部分においてのみ露出しており、前記ＦＰＣを
取り付ける部分に前記ＩＣチップが取り付けられている
ことを特徴とする、とも言える。

【００１４】

【発明の実施の形態】本願発明では、第１の基板１０１
と第２の基板１０５との間に液晶層を設けて液晶パネル
を構成する。この時、第１の基板１０１上に第２の基板
１０５が貼り合わされた状態となっているが、各々の基
板の端面（側面）１０７〜１０９を揃えることが本願発
明の特徴である。

【００１５】この構成は、第１の基板１０１と第２の基
板１０５とを一括で切断しても得られるし、表裏両側か
ら同じ位置を切断しても得られる。

【００１６】ただし、ＦＰＣ（フレキシブル・プリント
・サーキット）を取り付ける部分のみは第２の基板１０
５を除去して第１の基板１０１を露出させなければなら
ない。そのため、そこだけは第１の基板１０１が必ず露
出するので、その部分をＩＣチップ１１０、１１１の取
り付け部分として有効に活用する。

【００１７】本願発明は、従来ＦＰＣの取り付け部とし
てのみ利用されていた第１の基板１０１の露出部を、Ｉ
Ｃチップの取り付け部として有効に活用し、第１の基板
１０１のサイズを必要最小限に抑えることを目的として
いる。

【００１８】

【実施例】

〔実施例１〕本願発明の構成について図１を用いて説明
する。図１は本願発明の液晶モジュールである。なお、
液晶モジュールとは、完成した液晶パネルに対して必要
な部品（偏光板、外付ＩＣなど）を装着したものを指
す。本実施例では偏光板など本願発明の構成に直接関係
しない部品の記載を省略している。

【００１９】図１において、１０１は第１の基板であ
り、第１の基板１０１上には画素マトリクス回路１０２
やソース駆動回路１０３、ゲイト駆動回路１０４がＴＦ
Ｔでもって形成されている。また、１０５は第２の基板
であり、第１の基板１０１との間に電気光学変調層（本
実施例では液晶）を挟持するための対向基板である。

【００２０】これら第１の基板、第２の基板には絶縁表
面を有する基板が用いられる。絶縁表面を有する基板と
しては下地膜を設けたガラス基板、石英基板、セラミッ
クス基板、シリコン基板等が挙げられる。また、石英基
板は下地膜を設けないでも使用することができる。

【００２１】本願発明の特徴は、第１の基板１０１の端
面と第２の基板１０５の端面とを極力揃えることにあ
る。即ち、任意の端面を除く全ての端面を互いに揃えて
貼り合わせることを特徴とする。

【００２２】この場合、任意の端面は一辺のみとするこ
とが好ましい。従って、角型ガラス基板を第１の基板と
して用いる場合、三つの端面は第１の基板と第２の基板
とで揃っており、ただ一辺のみが揃っていない状態とな
る。例えば、図１に示す様にＦＰＣ１０６を取り付ける
部分以外は、全ての端面１０７〜１０９を揃えることが
望ましい。

【００２３】ＦＰＣを取り付ける部分（上記任意の端面
に隣接する部分）は第１の基板１０１上の配線を露出さ
せる必要上、第２の基板１０５のみを除去しなければな
らない。本願発明では、その様な理由で露出した第１の
基板１０１上にＩＣチップ１１０、１１１をＣＯＧ（ch
ip on glass ）法により形成する。

【００２４】ＣＯＧによるＩＣチップの取り付けにはフ
ェイスダウン方式とフェイスアップ方式（ワイヤボンデ
ィング方式とも言う）の２通りが知られている。本願発
明にフェイスダウン方式を用いればＩＣチップ１１０、
１１１の素子形成面が第１の基板１０１側に向かう。ま
た、フェイスアップ方式を用いればＩＣチップ１１０、
１１１の素子形成面が第２の基板１０５側に向かうこと
になる。

【００２５】即ち、第１の基板１０１と第２の基板１０
５は、ＦＰＣ取り付け部以外の部分では全ての端面１０
７〜１０９が揃っており、ＦＰＣ取り付け部のみで第１
の基板１０１が露出する様な構成となっている。そし
て、その露出部にＩＣチップ１１０、１１１が取り付け
られている。

【００２６】なお、ＩＣチップは0.35μｍ以下（好まし
くは0.2 μｍ以下）といったディープサブミクロンのフ
ァインパターンを形成できるので、数mm角のチップ上に
複雑なロジック回路を構成することができる。

【００２７】また、本願発明の液晶パネルに取り付けう
るＩＣチップは２個とは限らず、必要に応じて１個乃至
複数個を設ければ良い。

【００２８】以上の様な構成とすることで、第１の基板
１０１の占有面積を必要最小限に抑えることができる。
即ち、第１の基板１０１のＦＰＣ取り付け部をＩＣチッ
プの取り付け部として有効に活用することで、液晶パネ
ルの大きさを極力小さくすることが可能である。

【００２９】また、通常、液晶パネルは１枚の基板から
複数枚を取り出す（多面取りと呼ばれる）ことでスルー
プットを向上させ、液晶パネル１枚あたりの単価を下げ
る。そのため、本願発明の様に液晶パネルのサイズを最
小限に小さくできるという効果は、１枚の大型基板内に
形成可能なパネル数を増やす上で有効である。

【００３０】また、従来はプリント基板に形成された外
付のロジック回路とモノリシック型液晶パネルとをＦＰ
Ｃで繋いで信号のやりとりをしていたが、本願発明では
必要なロジック回路をワンチップ化して同一基板上に形
成する。そのため、非常に携帯性及び機能性に優れた液
晶モジュールを実現できる。

【００３１】また、薄いガラス基板上に形成された液晶
モジュール自体が表示ディスプレイとしての機能を有し
ているので、それを搭載した電子機器（ビデオカメラ、
携帯情報端末など）の小型化、軽量化が実現される。

【００３２】〔実施例２〕実施例１ではＩＣチップの取
り付け方法としてＣＯＧ法を用いる例を示したが、ＴＡ
Ｂ（tape automated bonding）法を用いることも可能で
ある。ＴＡＢ法を用いた場合の構成例を図２に示す。

【００３３】図２において、第１の基板１０１と第２の
基板１０５とは実施例１で説明した様な構成で貼り合わ
されている。当然、実施例１に示した様にＦＰＣ取り付
け部以外の端面は第１の基板１０１と第２の基板１０５
とで全て揃っており、ＦＰＣ取り付け部のみで第１の基
板１０１が露出している。

【００３４】本実施例では、第１の基板１０１の露出す
た部分にＴＣＰ（tape carrier package）２０１〜２０
３を取り付ける。ＴＣＰとは、フレキシブルテープにロ
ジックＩＣをギャングボンディングで搭載したものを指
す。なお、実施的にはＦＰＣもＴＣＰも同じものであ
る。

【００３５】ＴＡＢ法を用いることで接続ピッチや形
状、開き構造や曲げ構造など実装面での自由度が向上す
る。そのため、液晶パネルの大容量化、高精細化、カラ
ー化に伴う接続ピッチのファイン化、液晶モジュールの
薄型化、軽量化、コンパクト化に適している。

【００３６】〔実施例３〕実施例１において用いるＩＣ
チップ１１０、１１１は、バルク単結晶を利用したＭＯ
ＳＦＥＴ（ＩＧＦＥＴとも呼ばれる）を用いれば良い。
図３にバルク単結晶を利用したＩＣチップを搭載した場
合の例を示す。図３に示す液晶モジュールの構成は実施
例１と同様である。

【００３７】この時、ソース駆動回路１０３、ゲイト駆
動回路１０４はＴＦＴ（３０１で示される）で構成され
る。なお、図３にはＮ型及びＰ型ＴＦＴを相補的に組み
合わせたＣＭＯＳ回路（インバータ回路）を記載した
が、通常これを基本としてシフトレジスタ回路、バッフ
ァ回路、アナログスイッチ回路などを構成する。

【００３８】なお、ＣＭＯＳ回路３０１はあらゆる手段
で形成されたＴＦＴで構成することができる。また、本
願発明においてＴＦＴ構造は直接発明に関係しないの
で、詳細な説明は省略する。

【００３９】次に、ＩＣチップ１１０、１１１はバルク
単結晶を利用したＭＯＳＦＥＴ（３０２で示される）で
構成される。この３０２で示されるＭＯＳＦＥＴは通常
のＩＣ形成技術で形成される。本実施例では詳細な説明
は省略する。

【００４０】バルク単結晶を利用する場合、従来のＩＣ
技術を踏襲することができるので、非常に高い歩留りと
信頼性とを確保することができる。また、機能性の高い
ＩＣチップを小さい実装面積で取り付けることができ
る。

【００４１】〔実施例４〕本実施例では、液晶モジュー
ルに実装するＩＣチップをＳＯＩ構造で形成する場合の
例について説明する。図４にＳＯＩ構造のＩＣチップを
搭載した場合の例を示す。図４に示す液晶パネルの構成
は実施例１と同様である。

【００４２】図４において、ソース駆動回路１０３、ゲ
イト駆動回路１０４はそれぞれＴＦＴで構成されるＣＭ
ＯＳ回路（４０１で示される）を基本回路として構成さ
れる。そして、ＩＣチップ４０２、４０３をＳＯＩ構造
のＦＥＴ（４０４で示される）で構成する。

【００４３】図４において４０４で示されるＳＯＩ構造
は、公知のＳＩＭＯＸ基板上にトランジスタを構成した
例であるが、他のあらゆるＳＯＩ構造（貼り合わせＳＯ
Ｉ、スマートカット法を用いたＳＯＩなど）を利用する
ことが可能である。なお、ここでのＳＯＩ構造の詳細な
説明は省略する。

【００４４】ＳＯＩ構造とた場合、バルク単結晶を利用
したＭＯＳＦＥＴよりも動作速度、信頼性の面で優れた
回路を構成しうる。これは活性層を薄膜化することによ
る寄生容量の低減や短チャネル効果の抑制などが起因し
ていると考えられる。

【００４５】また、ＳＯＩ技術を利用して三次元構造と
したＩＣチップを取り付けることも可能である。この場
合、実装面積を大きくすることなく、回路の機能を飛躍
的に向上させることが可能である。

【００４６】〔実施例５〕本実施例では、第１の基板上
で画素マトリクス回路や駆動回路を構成するＴＦＴの活
性層の形成方法について説明する。具体的には、特開平
7-130652号公報記載の技術により非晶質珪素膜を結晶化
した後、その結晶化に利用した触媒元素を除去する手段
を用いる。

【００４７】まず、絶縁表面を有する基板として石英基
板５０１を準備する。次に石英基板５０１上に下地膜５
０２を形成する。この下地膜５０２は極力平坦なものと
することが好ましい。また、石英基板の代わりにシリコ
ン基板を用いることもできる。その場合、シリコン基板
に対してハロゲン化物ガスを含有する雰囲気での熱酸化
処理を行い、熱酸化膜を下地膜とすれば良い。

【００４８】次に、非晶質珪素膜５０３を形成する。非
晶質珪素膜５０３は最終的な膜厚（熱酸化後の膜減りを
考慮した膜厚）が10〜75nm（好ましくは15〜45nm）とな
る様に調節する。成膜方法は減圧熱ＣＶＤ法またはプラ
ズマＣＶＤ法を用いることができる。

【００４９】その際、非晶質珪素膜５０３中に含まれる
Ｃ（炭素）及びＮ（窒素）の濃度をいずれも 5×10¹⁸at
oms/cm³ 未満（代表的には 5×10¹⁷atoms/cm³ 以下、好
ましくは 2×10¹⁷atoms/cm³ 以下）とし、Ｏ（酸素）を
1.5×10¹⁹atoms/cm³ 未満（代表的には 1×10¹⁸atoms/
cm³ 以下、好ましくは 5×10¹⁷atoms/cm³ 以下）とする
ことが望ましい。これらの不純物元素は後の結晶化工程
で結晶化を阻害する恐れがあり好ましくない。

【００５０】次に、非晶質珪素膜５０３の結晶化工程を
行う。結晶化の手段としては本発明者による特開平7-13
0652号公報記載の技術を用いる。同公報の実施例１およ
び実施例２のどちらの手段でも良いが、本願発明では同
公報の実施例２に記載した技術内容（特開平8-78329 号
公報に詳しい）を利用するのが好ましい。

【００５１】特開平8-78329 号公報記載の技術は、まず
触媒元素の添加領域を選択するマスク絶縁膜５０４を形
成する。そして、非晶質珪素膜５０３の結晶化を助長す
る触媒元素としてニッケル（Ｎｉ）を含有した溶液をス
ピンコート法により塗布し、Ｎｉ含有層５０５を形成す
る。（図５（Ａ））

【００５２】なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を
用いることができる。

【００５３】また、上記触媒元素の添加工程はスピンコ
ート法に限らず、レジストマスクを利用したイオン注入
法またはプラズマドーピング法を用いることもできる。
この場合、添加領域の占有面積の低減、横成長領域の成
長距離の制御が容易となるので、微細化した回路を構成
する際に有効な技術となる。

【００５４】次に、触媒元素の添加工程が終了したら、
450 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜５０３の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。

【００５５】この時、非晶質珪素膜５０３の結晶化はニ
ッケルを添加した領域５０６で発生した核から優先的に
進行し、基板５０１の基板面に対してほぼ平行に成長し
た結晶領域５０７が形成される。本発明者らはこの結晶
領域５０７を横成長領域と呼んでいる。横成長領域は比
較的揃った状態で個々の結晶が集合しているため、全体
的な結晶性に優れるという利点がある。（図５（Ｂ））

【００５６】結晶化のための加熱処理が終了したら、触
媒元素（ニッケル）を除去または低減するための加熱処
理（触媒元素のゲッタリングプロセス）を行う。この加
熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲ
ン元素による金属元素のゲッタリング効果を利用するも
のである。（図５（Ｃ））

【００５７】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃（代表的には950
℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。

【００５８】代表的な実施例としては酸素雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記
濃度以上とすると、活性層５０８の表面に膜厚程度の凹
凸が生じてしまうため好ましくない。

【００５９】また、ハロゲン元素を含む化合物してはＨ
Ｃｌガス以外にもＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、Ｃｌ
Ｆ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。

【００６０】この工程においては横成長領域５０７中の
ニッケルが塩素の作用によりゲッタリングされ、揮発性
の塩化ニッケルとなって大気中へ離脱して除去される。
そして、この工程後に得られる横成長領域５０８中のニ
ッケルの濃度は 5×10¹⁷atoms/cm³ 以下（代表的には 2
×10¹⁷atoms/cm³ 以下）にまで低減される。なお、本発
明者らの経験によれば、ニッケル濃度が 1×10¹⁸atoms/
cm³ 以下（好ましくは5×10¹⁷atoms/cm³ 以下）であれ
ばＴＦＴ特性に悪影響はでない。

【００６１】以上の様にして触媒元素のゲッタリングプ
ロセスが終了したら、次に結晶性珪素膜のパターニング
を行い、横成長領域５０８のみで形成される活性層５０
９を形成する。次に、珪素を含む絶縁膜でなるゲイト絶
縁膜５１０を形成する。ゲイト絶縁膜５１０の膜厚は後
の熱酸化工程による増加分も考慮して20〜250nm の範囲
で調節すれば良い。また、成膜方法は公知の気相法（プ
ラズマＣＶＤ法、スパッタ法等）を用いれば良い。

【００６２】こうしてゲイト絶縁膜５１０を形成した
ら、再度触媒元素のゲッタリングプロセスを行う。条件
は前述の条件に従えば良い。この加熱処理により再び触
媒元素がゲッタリングされ、活性層５０９中に残存する
触媒元素の濃度はさらに低減される。（図５（Ｄ））

【００６３】また、この加熱処理により活性層５０９と
ゲイト絶縁膜５１０の界面では熱酸化反応が進行し、熱
酸化膜の分だけゲイト絶縁膜５１０の膜厚は増加する。
この様にして熱酸化膜を形成すると、非常に界面準位の
少ない半導体／絶縁膜界面を得ることができる。また、
活性層端部における熱酸化膜の形成不良（エッジシニン
グ）を防ぐ効果もある。

【００６４】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜５１９の膜質の
向上を図ることも有効である。

【００６５】なお、本実施例では触媒元素のゲッタリン
グプロセスを２回行う例を示しているが、どちらか一方
であっても十分に触媒元素が低減される。例えば、図５
（Ｃ）に示す工程を行っていれば、後の図５（Ｄ）に示
す工程は酸素雰囲気のみで加熱処理を行っても良い。

【００６６】以上の工程によって極めて界面特性及び結
晶性に優れた活性層を得ることができる。後は、公知の
ＴＦＴ作製工程によってＴＦＴを完成させ、画素マトリ
クス回路や駆動回路など、所望の回路を同一基板上に構
成すれば良い。

【００６７】本実施例に示すＴＦＴは以下の様に非常に
優れた電気特性を示す。（１）ＴＦＴのスイッチング性能（オン／オフ動作の切
り換えの俊敏性）の指標となるサブスレッショルド係数
が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴとも
に60〜100mV/decade（代表的には60〜85mV/decade ）と
小さい。（２）ＴＦＴの動作速度の指標となる電界効果移動度
（μ_FE）が、Ｎチャネル型ＴＦＴで200 〜650cm²/Vs
（代表的には250 〜300cm²/Vs ）、Ｐチャネル型ＴＦＴ
で100 〜300cm²/Vs （代表的には150 〜200cm²/Vs ）と
大きい。（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
_th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。

【００６８】従って、本実施例のＴＦＴで構成した電気
回路は極めて速い動作速度を有している。そのため、実
施例１、３、４において第１の基板上に形成されるソー
ス駆動回路１０３、ゲイト駆動回路１０４に適用する
と、分割駆動等の工夫のいらないシフトレジスタ回路を
構成することも可能である。この事は、回路構成を簡単
にし、回路の占有面積を小さくする上で有利である。

【００６９】〔実施例６〕本実施例では、ＩＣチップの
代わりに実施例５で説明したＴＦＴを用いた半導体回路
を利用する場合の例を示す。

【００７０】実施例５に示したＴＦＴは非常に動作速度
が速いため、従来ＩＣチップで構成していた様なロジッ
ク回路を構成することもできる。特に、サブストレート
基板としてシリコン基板を用いれば、ＩＣチップの如き
取り扱いが可能である。

【００７１】この時、第１の基板上に形成するＴＦＴは
どの様なプロセスで形成されても構わない。本実施例で
は、非晶質珪素膜をエキシマレーザーで結晶化させて得
た結晶性珪素膜を活性層として利用する。この様なＴＦ
Ｔは公知の技術で作製することが可能であるので作製工
程を説明は省略する。

【００７２】図６に示すのは第１の基板上の配置状態を
簡略化した図である。図６（Ａ）において、６０１はガ
ラス基板（第１の基板）であり、その上には上述の方法
で形成されたＴＦＴからなる画素マトリクス回路６０
２、ソース又はゲイト駆動回路６０３が配置される。ま
た、６０４は実施例５で説明したＴＦＴで回路構成した
半導体チップであり、フェイスダウン方式のＣＯＧ法で
取り付けられている。

【００７３】また、図６（Ｂ）に示すのは半導体チップ
６０４をフェイスダウン方式のＣＯＧ法で取り付けた場
合である。６０５はボンディングワイヤである。

【００７４】〔実施例７〕本実施例では、実施例６の構
成において、第１の基板上に形成するＴＦＴの作製工程
が異なる場合の例を示す。具体的には、特開平7-130652
号公報記載の技術で利用する触媒元素の除去にＰ（リ
ン）によるゲッタリング効果を利用する場合の例につい
て説明する。

【００７５】まず、絶縁表面を有する基板として下地膜
６０２を設けたガラス基板６０１を用意する。なお、ガ
ラス基板の代わりに石英基板、セラミックス基板、シリ
コン基板等を用いることもできる。

【００７６】次に、その上に非晶質珪素膜６０３を10〜
75nm（好ましくは15〜45nm）の厚さに形成する。非晶質
珪素膜６０３を形成したら、マスク絶縁膜６０４を形成
し、スピンコート法によりニッケル含有層６０５を形成
する。（図６（Ａ））

【００７７】次に、450 ℃1hr 程度の水素出し処理を行
った後、570 ℃14hrの加熱処理を行い、非晶質珪素膜の
結晶化を行う。こうして横成長領域６０６が得られる。
（図６（Ｂ））

【００７８】ここまでの工程は実施例５と同様である。
次に、マスク絶縁膜６０４を除去した後、ニッケルを除
去すべき領域（被ゲッタリング領域）上にレジストマス
ク６０７を形成する。レジストマスクの代わりに酸化珪
素膜等を用いても良い。

【００７９】次にＰ（リン）元素の添加工程をイオン注
入（イオンプランテーション）法で行う。この工程はプ
ラズマドーピング法で行っても良い。イオン注入条件は
ＲＦ電力を20W 、加速電圧を 5〜30keV （代表的には10
keV)に設定し、Ｐ元素のドーズ量は 1×10¹³ions/cm²以
上（好ましくは 5×10¹³〜 5×10¹⁴ions/cm²）で行えば
良い。

【００８０】なお、後述するがＰイオン注入工程の最適
条件は、後に行うゲッタリングのための加熱処理の条件
によって変化する。従って、実施者はプロセス的見地お
よび経済的見地から最適条件を決定しなければならな
い。現状において、本発明者らは加速電圧は 10keVと
し、ドーズ量は 1×10¹⁴〜 5×10¹⁴ions/cm²とすること
が好ましいと考えている。このドーズ量は濃度換算する
と約 8×10¹⁹〜 4×10²⁰atoms/cm³ に対応する。

【００８１】このＰイオンの添加工程によってゲッタリ
ング領域６０８、６０９と被ゲッタリング領域６１０が
形成される。また、ゲッタリング領域６０８、６０９は
注入されたイオンの衝撃によって非晶質化される。（図
６（Ｃ））

【００８２】こうしてＰイオンの添加工程が終了した
ら、レジストマスク６０７を除去した後、ゲッタリング
のための加熱処理を行い、被ゲッタリング領域６１０の
ニッケルをゲッタリング領域６０８、６０９に集結させ
る。こうしてニッケルが除去または低減された被ゲッタ
リング領域６１１を得る。（図６（Ｄ））

【００８３】この時、加熱処理は電熱炉中において不活
性雰囲気、水素雰囲気または酸化性雰囲気のいずれかで
行えば良い。また、温度は 400℃以上（好ましくは 550
〜650 ℃、ただしガラスの歪点温度を超えない範囲））
とすれば良い。また、処理時間は 2時間以上（好ましく
は 4〜12時間）とすれば良い。

【００８４】また、本実施例ではガラス基板上にＴＦＴ
を形成するためにゲッタリングのための加熱処理に制限
がある。しかしながら、基板として石英基板やシリコン
基板等の耐熱性の高い基板を用いれば、さらに高い温度
でゲッタリングを行うことができる。高い温度でゲッタ
リングを行えば、その分処理時間を短縮することができ
るので効果的である。

【００８５】本発明者の実験によれば、温度範囲は400
〜1050 ℃（代表的には600 〜750℃）、処理時間は１m
in 〜20hr（代表的には30min 〜３hr）とすれば十分な
ゲッタリング効果を得ることができる。この時、処理温
度の上限はリン元素が被ゲッタリング領域へ逆拡散しな
い温度と考える。

【００８６】以上の工程によって得られた横成長領域６
１１をパターニングすれば結晶性に優れ、且つ、余計な
不純物を殆ど含まない活性層を得ることができる。その
後は、公知のＴＦＴ作製工程に従ってＴＦＴを完成され
ば良い。

【００８７】本実施例の工程に従って作製されたＴＦＴ
も非常に高い動作性能を有しているため、駆動回路等を
構成するのに適している。

【００８８】〔実施例８〕本実施例では、実施例１で示
した液晶モジュールに対して同一基板上にイメージセン
サを搭載した場合の例について説明する。本実施例の場
合、イメージセンサ８０１をＴＦＴでもって形成する。

【００８９】イメージセンサ８０１は、８０２で示され
る様にＴＦＴ部と光電変換部とで構成される。光電変換
部は、下部電極（ＴＦＴのドレイン電極を兼ねる）８０
３と上部電極８０４との間に光電変換層８０５を挟んだ
構造である。

【００９０】本実施例の様な液晶モジュールは、液晶パ
ネル自体にイメージセンサが内蔵されたシステムパネル
であり、本願発明の効果がさらに顕著に発揮される構成
であると言える。この場合、ＩＣチップ１１０、１１１
に対してイメージセンサ８０１を制御するための制御回
路を組み込むことも有効である。

【００９１】〔実施例９〕本願発明は、電気光学変調層
としてＥＬ材料（有機ＥＬ、無機ＥＬ）を用いたＥＬ表
示装置に適用することも可能である。ＥＬ表示装置は自
発光型素子であるので、高輝度、高視野角といった利点
を有し、直視型ディスプレイとしての用途に適してい
る。

【００９２】本願発明は電気光学装置およびそれを用い
た電子機器の携帯性、機能性の向上を目的としているの
で、直視型ディスプレイに適用することで顕著な発明効
果を得ることができる。

【００９３】〔実施例１０〕本実施例では、実施例１〜
８に示した構成の液晶モジュール及び実施例９に示した
ＥＬ表示装置におけるＩＣチップの構成例を図６に示す
ブロック図を用いて説明する。なお、点線で囲まれた領
域がＩＣチップのシステム構成である。また、本実施例
ではアナログ信号をデジタル処理した後、アナログ変換
して液晶パネルに送信する回路例を示す。

【００９４】外部から送信されるアナログ信号はＲ信号
１１、Ｇ信号１２、Ｂ信号１３及び水平同期信号１４、
垂直同期信号１５である。ＲＧＢ信号１１〜１３はＡ／
Ｄコンバータ１６、ＶＲＡＭ１７（時間軸伸長を行
う）、γ補正＋極性反転回路１８、Ｄ／Ａコンバータ１
９を経てアナログ信号で出力される。

【００９５】その間、クロックジェネレータ２０では水
平同期信号１４、垂直同期信号１５を元にＸＧＡ、ＳＸ
ＧＡ等に対応したクロックパルスやスタートパルスが形
成され、Ａ／Ｄコンバータ１６、ＶＲＡＭ１７、γ補正
＋極性反転回路１８等に送られる。クロックジェネレー
タ２０は制御マイコン２１で制御される。

【００９６】こうして、必要な処理を終えたアナログ信
号としてＲ信号２２、Ｇ信号２３、Ｂ信号２４が出力さ
れる。液晶パネルにはＴＦＴでもってソース駆動回路２
５、ゲイト駆動回路２６、画素マトリクス回路２７が形
成され、前述のＲ信号２２、Ｇ信号２３、Ｂ信号２４が
ソース駆動回路２５へ送られる。

【００９７】〔実施例１１〕本実施例では、実施例１〜
８に示した構成の液晶モジュール及び実施例９に示した
ＥＬ表示装置におけるＩＣチップの構成例を図１０に示
すブロック図を用いて説明する。本実施例はアナログ信
号をそのまま液晶パネルに送信する回路例を示す。

【００９８】なお、基本的な構成は実施例１０で既に説
明したので、実施例１０と異なる点のみを説明すること
にする。

【００９９】外部から送信されたアナログ信号（Ｒ信号
１１、Ｇ信号１２、Ｂ信号１３）は増幅回路３０、γ補
正＋極性反転回路１８、サンプルホールド３１、バッフ
ァアンプ３２を経て出力される。こうして、必要な処理
を終えたアナログ信号としてＲ信号３３、Ｇ信号３４、
Ｂ信号３５が出力される。これらの信号はソース駆動回
路２５へ送られる。

【０１００】〔実施例１２〕本実施例では、実施例１〜
８に示した構成の液晶モジュール及び実施例９に示した
ＥＬ表示装置におけるＩＣチップの構成例を図１１に示
すブロック図を用いて説明する。本実施例はデジタル信
号をそのまま液晶パネルに送信する回路例を示す。

【０１０１】Ｒ信号４０、Ｇ信号４１、Ｂ信号４２は、
例えば６〜８bit に対応するデジタル信号である。ＲＧ
Ｂ信号４０〜４２はＶＲＡＭ４３、γ補正回路４４で必
要な処理が施され、Ｒ信号４５、Ｇ信号４６、Ｂ信号４
７となってソース駆動回路４８へと送信される。本実施
例の場合、ソース駆動回路４８はデジタル信号に対応し
た回路構成とする必要がある。

【０１０２】〔実施例１３〕本実施例では、実施例１〜
８に示した構成の液晶モジュール及び実施例９に示した
ＥＬ表示装置におけるＩＣチップの構成例を図１２に示
すブロック図を用いて説明する。本実施例はデジタル信
号を一旦演算処理してから液晶パネルに送信する回路例
を示す。

【０１０３】なお、基本的な構成は実施例１２で既に説
明したので、本実施例では相違点のみに着目して説明を
行う。

【０１０４】デジタル化されたＲＧＢ信号４０〜４２は
まずＤＳＰ（デジタルシグナルプロセッサ）５０で補正
演算処理が行われる。この時、補正データはフラッシュ
メモリ５１に記憶されており随時読み出しを行う。

【０１０５】そして、補正演算されたビデオ信号はＶＲ
ＡＭ４３、γ補正回路４４で処理されてＲ信号５２、Ｇ
信号５３、Ｂ信号５４となってソース駆動回路４８に送
信される。

【０１０６】〔実施例１４〕本実施例では、実施例１０
〜１３に示したシステム構成に入力するＲＧＢ信号を形
成する過程の構成例を図１３に示すブロック図を用いて
説明する。なお、本実施例の回路構成も、ワンチップ化
することで液晶パネル基板上に搭載することが可能であ
る。

【０１０７】図１３（Ａ）に示す様に、ＮＴＳＣ信号６
０はＹＣ分離回路６１でＹ（輝度）信号６２、Ｃ（色）
信号６３とに分離される。そして、それらの信号はＲＧ
Ｂ分離回路６４で、Ｒ信号６５、Ｇ信号６６、Ｂ信号６
７とに分離される。また、ここで水平同期信号６８、垂
直同期信号６９が形成される。

【０１０８】なお、ＰＡＬ方式の信号など他のＴＶ規格
の信号も同様の構成からなる回路で処理されて液晶パネ
ルへと送られる。

【０１０９】また、図１３（Ｂ）に示す様に、レーザー
ディスクやＢＳ（衛星放送）からの信号はＹ（輝度）信
号７０、Ｃ（色）信号７１として送られてくる。これを
ＲＧＢ分離回路６４で処理してＲ信号７２、Ｇ信号７
３、Ｂ信号７４とに分離する。また、水平同期信号７
５、垂直同期信号７６も形成される。

【０１１０】これらＲＧＢ信号及び水平・垂直同期信号
は実施例１０〜１３に示したそれぞれのシステム回路に
送信されて液晶パネルの駆動回路へと送られ、画素マト
リクス回路で映像として復元される。

【０１１１】〔実施例１５〕本実施例では、実施例１０
〜１３に示したシステム構成に入力するＲＧＢ信号を形
成する過程の構成例を図１４に示すブロック図を用いて
説明する。なお、本実施例では実施例１４と異なり、米
国等のデジタル放送に対応する（ＡＴＶに対応する）た
めの回路構成の例を示す。

【０１１２】ビデオ信号８０は、アンテナから受信され
たビデオ信号に対して様々な周波数変換処理を施した信
号である。この信号をＶＳＢ（またはＱＡＭ）復調回路
で元の周波数に変調する。そして、それをトランスポー
トデコーダ８２で符号化された信号に戻す。

【０１１３】こうして処理された信号をＭＰＥＧ２（デ
コーダ）８３に入れ、周波数帯域の伸長を行う。そし
て、フォーマット変換回路８４で所望のフォーマット信
号にして、さらにＲ信号８５、Ｇ信号８６、Ｂ信号８７
及び水平同期信号８８、垂直同期信号８９を形成する。

【０１１４】なお、ここまではデジタル信号を取り扱う
ので、最終的にアナログ信号として得たい場合には、フ
ォーマット変換回路８４の後にＤ／Ａコンバータ（図示
せず）を設けておけば良い。

【０１１５】以上の様にして得られたビデオ信号を実施
例１０〜１３に示したシステムで処理する。そこまでを
ＩＣチップで行い、ＩＣチップ上で処理されたビデオ信
号をＴＦＴでもって基板上に形成されたソース／ゲイト
駆動回路に送れば良い。

【０１１６】〔実施例１６〕

【０１１７】本実施例では、大型基板から複数枚の液晶
パネルを取り出す場合の製造工程（多面取り工程）につ
いて図１５を用いて説明する。なお、本実施例では大型
角基板から液晶パネル９枚を作製する場合を例にとる。

【０１１８】図１５（Ａ）はセル組み過程において貼り
合わせた同サイズの大型基板を分断する工程である。図
１５（Ａ）において、１５０１で示されるのはシール材
（封止材）であり、この囲みの内部に液晶材料が封入さ
れる。本実施例では、まず、図１５（Ａ）に示す様に液
晶注入口１５０２の形成される面をスクライバーによっ
て分断する。

【０１１９】スクライバーとは、基板に細い溝（スクラ
イブ溝）を形成した後に基板に小さな衝撃を与え、溝に
沿った亀裂（クラック）を発生させて基板を分断する装
置である。

【０１２０】なお、基板を分断するための装置としては
他にもダイサーが知られている。ダイサーとは、硬質カ
ッター（ダイシングソー）を高速回転させて基板を分断
する装置である。しかしながら、ダイサー使用時は熱と
研磨粉とを抑えるため水を大量にまく必要があるため、
液晶注入口が空いている図１５（Ａ）の状態では液晶注
入口に水が入ってしまうので使用できない。

【０１２１】ところで、図１５（Ａ）の工程では、スク
ライブ溝は基板表面近傍に形成されるので第１の基板側
（ＴＦＴを作製する側の基板）と第２の基板側（対向側
の基板）とにスクライブ溝を入れ、２回に分けて分断す
る。この様子を図１５（Ｂ）、（Ｃ）を用いて説明す
る。

【０１２２】まず、図１５（Ｂ）において矢印で示す様
に第１の基板１５０３側と第２の基板１５０４側の両面
からスクライブ溝を形成し、分断する。この時、図１５
（Ｂ）に示す様に、第１の基板１５０３と第２の基板１
５０４の端面を揃える。

【０１２３】次に、図１５（Ｃ）において矢印で示す様
に第１の基板１５０３側のみにスクライブ溝を入れて第
１の基板の一部のみを除去する（点線で示される）。こ
れにより第２の基板の一部が露出する。この部分１５０
５はＦＰＣ及びＩＣチップを取り付ける部分として活用
される。

【０１２４】また、本実施例の様に液晶注入口１５０２
の形成される側の端面が第１の基板と第２の基板とで揃
っていることは製造コストの低減につながる。なぜなら
ば、端面を揃えておけば後の液晶注入工程において液晶
注入口をちょうど液晶表面に接する様な恰好にできるた
め、準備する液晶の液面高さを最小限に抑えられるから
である。即ち、液晶を効率良く使用できるのでコスト低
減に大きく寄与することになる。

【０１２５】こうして３枚の液晶パネルが一組となった
３つの基板に分断される。次に、この３つの基板のぞれ
ぞれに対して液晶材料の注入・封止工程を行う。この工
程は公知の工程に従えば良いので説明は省略する。

【０１２６】この時、３枚分の液晶パネルに対して一度
に液晶材料を注入することが可能である。勿論、３つの
基板を同時にバッチ処理にして９枚分の液晶パネルに対
して一度に液晶材料を注入することも可能である。

【０１２７】以上の様にして、液晶材料の注入工程及び
シール材の封止工程が終了したら、次に図１６に示す様
な破線方向に沿ってダイサーによる分断を行う。なお、
この工程の前に液晶材料１５０６を封入したのはこの分
断工程においてダイサーを使用可能とするためである。
なお、１５０７は液晶材料を封止するための封止材であ
る。

【０１２８】ダイサーを用いる利点としては分断ミスが
スクライバーよりも少なく歩留りが高い点と、第１の基
板と第２の基板とを一括で分断することが可能であるの
でスループットを向上できる点が挙げられる。

【０１２９】こうして図１５（Ｂ）に示す分断工程によ
って９枚の液晶パネルが個々に分断される。この分断工
程ではダイサーで一括に行えば良いので、スクライバー
の様に基板の両側からスクライブしなくてはならないと
いう煩わしさがない。

【０１３０】また、本願発明ではＩＣチップを取り付け
る部分に隣接する端面以外の全ての端面において第１の
基板の端面と第２の基板の端面とを揃えるので、図１６
に示す分断と同時に液晶パネルの分断工程が終了する。

【０１３１】ところで、本実施例では分断工程において
スクライバーによる分断とダイサーによる分断とを使い
分けているが、その使い分けには以下に示す様な注意が
必要である。

【０１３２】まず、スクライバーを使用する場合、スク
ライブ溝に衝撃を与えてクラックを発生させ、それに沿
って基板を分断するため分断時に基板上に形成された素
子（ＴＦＴ等）に対してストレスがかかりやすい。素子
にかかったストレスは素子特性の劣化等を招く可能性が
あるので好ましくない。

【０１３３】従って、分断面の近傍に高い動作速度を必
要とする様な回路が構成されている場合には、ストレス
が非常に悪影響を与えるのでスクライバーによる分断を
避けてダイサーによる分断を行うのが好ましい。換言す
ればストレスの影響を受けやすい回路の配置された近傍
を分断する場合には極力ダイサーを用い、ストレスの影
響がさほど現れない様な回路の配置された近傍を分断す
る場合のみにスクライバーを用いるのが望ましい。

【０１３４】また、例えば基板上にＴＦＴでもって形成
された駆動回路は、液晶材料で覆われているとストレス
を受けにくい。従って、液晶を封入するシール材に囲ま
れた領域内に駆動回路が形成されている場合には、スク
ライバーを使ってもストレスが伝わりにくい。また、ダ
イサー用いるのならば、画素マトリクス回路上のみに液
晶層を配置し、駆動回路上には液晶層が存在しない様な
構成としても分断時のストレスを受けにくい。

【０１３５】以上の様に、分断する基板面の近傍にどの
様な回路が配置されているかによってスクライバーによ
る分断とダイサーによる分断とを使い分けることは非常
に有効である。本実施例の様にスクライバーとダイサー
とを使い分ける場合にはこの様な注意が非常に大きな意
味を持つ。

【０１３６】〔実施例１７〕本願発明の液晶モジュール
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、液晶モジュール
に代表される電気光学装置を搭載した製品と定義する。

【０１３７】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話等）などが挙げられる。それら
の一例を図１７に示す。

【０１３８】図１７（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明を表示装置２００４等に適用
することができる。

【０１３９】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２に適用
することができる。

【０１４０】図１７（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５等に適用できる。

【０１４１】図１７（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。

【０１４２】図１７（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１４３】図１７（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１４４】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。特に、携帯性を重視した電子機器には非常に効果
的であると言える。

【０１４５】例えば、ＩＣチップで様々な信号処理を行
えるので、実施的に液晶モジュールのみで電子機器の殆
どの機能を果たしてしまう。即ち、カード型モバイルコ
ンピュータの如き電子機器をも実現しうる。

【０１４６】

【発明の効果】本願発明はＴＦＴを作製する側の基板と
対向側の基板とを極力端面を揃える様にして貼り合わ
せ、ＦＰＣ取り付け部にＩＣチップを取り付けるため、
極めてコンパクトな液晶モジュールを構成することがで
きる。

【０１４７】そのため、ＩＣチップ搭載型のシステムパ
ネルを最小限のサイズで実現できるので、非常にコンパ
クトで、且つ、多機能性を有する液晶モジュールを実現
できる。これはそのまま電子機器の小型化・軽量化（携
帯性の向上）に寄与する。

【図面の簡単な説明】

【図１】液晶モジュールの構成を示す図。

【図２】液晶モジュールの構成を示す図。

【図３】液晶モジュールを構成する回路の拡大図を
示す図。

【図４】液晶モジュールを構成する回路の拡大図を
示す図。

【図５】活性層の形成工程を説明するための図。

【図６】液晶モジュールの断面構造を説明するため
の図。

【図７】活性層の形成工程を説明するための図。

【図８】液晶モジュールを構成する回路の拡大図を
示す図。

【図９】液晶モジュールのシステム構成を示す図。

【図１０】液晶モジュールのシステム構成を示す図。

【図１１】液晶モジュールのシステム構成を示す図。

【図１２】液晶モジュールのシステム構成を示す図。

【図１３】液晶モジュールのシステム構成を示す図。

【図１４】液晶モジュールのシステム構成を示す図。

【図１５】多面取りの際の分断工程を説明するための
図。

【図１６】多面取りの際の分断工程を説明するための
図。

【図１７】電子機器の一例を説明するための図。

【符号の説明】

１０１第１の基板１０２画素マトリクス回路１０３ソース駆動回路１０４ゲイト駆動回路１０５第２の基板１０６ＦＰＣ１０７〜１０９端面１１０、１１１ＩＣチップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者福永健司神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数の薄膜トランジ
スタ並びにロジック回路を構成する１個乃至複数個のＩ
Ｃチップが設けられ、前記第１の基板と前記第２の基板は、任意の端面を除く
全ての端面を互いに揃えて貼り合わされており、前記任意の端面に隣接する前記第１の基板上に前記ＩＣ
チップが取り付けられていることを特徴とする電気光学
装置。
【請求項２】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数の薄膜トランジ
スタ並びにロジック回路を構成する１個乃至複数個のＩ
Ｃチップが設けられ、前記第１の基板と前記第２の基板は、ＦＰＣを取り付け
る部分を除いて互いの端面を全て揃えて貼り合わされて
おり、前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付
けられていることを特徴とする電気光学装置。
【請求項３】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数の薄膜トランジ
スタ並びにロジック回路を構成する１個乃至複数個のＩ
Ｃチップが設けられ、前記第１の基板はＦＰＣを取り付ける部分においてのみ
露出しており、前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付
けられていることを特徴とする電気光学装置。
【請求項４】請求項１乃至請求項３において、前記第１
の基板はガラス基板であることを特徴とする電気光学装
置。
【請求項５】請求項１乃至請求項３において、前記ＩＣ
チップはＣＯＧ方式で取り付けられていることを特徴と
する電気光学装置。
【請求項６】請求項１乃至請求項３において、前記ＩＣ
チップはＴＡＢ方式で取り付けられていることを特徴と
する電気光学装置。
【請求項７】請求項１乃至請求項３において、前記ＩＣ
チップはＡ／Ｄコンバータ、ＶＲＡＭ、γ補正＋極性反
転回路、Ｄ／Ａコンバータ、クロックジェネレータ、制
御マイコンを含むことを特徴とする電気光学装置。
【請求項８】請求項１乃至請求項３において、前記ＩＣ
チップは増幅回路、γ補正＋極性反転回路、サンプルホ
ールド回路、バッファアンプ、クロックジェネレータ、
制御マイコンを含むことを特徴とする電気光学装置。
【請求項９】請求項１乃至請求項３において、前記ＩＣ
チップはＶＲＡＭ、γ補正回路、クロックジェネレー
タ、制御マイコンを含むことを特徴とする電気光学装
置。
【請求項１０】請求項１乃至請求項３において、前記Ｉ
ＣチップはＤＳＰ、フラッシュメモリ、ＶＲＡＭ、γ補
正回路、クロックジェネレータ、制御マイコンを含むこ
とを特徴とする電気光学装置。
【請求項１１】請求項１乃至請求項７において、前記Ｉ
ＣチップはＹＣ分離回路および／またはＲＧＢ分離回路
を含むことを特徴とする電気光学装置。
【請求項１２】請求項１乃至請求項７において、前記Ｉ
ＣチップはＶＳＢ／ＱＡＭ復調回路、トランスポートデ
コーダ、ＭＰＥＧ２（デコーダ）、フォーマット変換回
路を含むことを特徴とする電気光学装置。