JPH1155844A - Digital protective relay device - Google Patents
Digital protective relay deviceInfo
- Publication number
- JPH1155844A JPH1155844A JP9209068A JP20906897A JPH1155844A JP H1155844 A JPH1155844 A JP H1155844A JP 9209068 A JP9209068 A JP 9209068A JP 20906897 A JP20906897 A JP 20906897A JP H1155844 A JPH1155844 A JP H1155844A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- check
- digital
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル保護継
電装置に係り、特に電力系統の電圧、電流などの状態量
をサンプリングして、アナログ／ディジタル変換するＡ
／Ｄ変換器の良否を監視する技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital protection relay device, and more particularly to a digital protection relay device which samples state quantities such as voltage and current of a power system and performs analog / digital conversion.
The present invention relates to a technique for monitoring the quality of a / D converter.
【０００２】[0002]
【従来の技術】ディジタル保護継電装置は、電力系統の
電圧信号及び電流信号を一定周期ごとに同期してサンプ
リングし、このサンプリングしたアナログ値をディジタ
ル値に変換（Ａ／Ｄ変換）し、ディジタル変換された電
圧、電流信号に基づいて、電力系統の故障発生等を検出
し、電力系統から保護対象を切離して保護する。このよ
うなディジタル保護継電装置においては、一般に高い精
度のＡ／Ｄ変換が要求されることから、Ａ／Ｄ変換器の
精度を監視することが従来から行われている。例えば、
特開平８−１４９６８１号公報に記載されたものによれ
ば、ツェナーダイオードを用いて一定電圧を生成し、こ
れをチェック電圧とし、サンプリング周期毎にチェック
電圧をＡ／Ｄ変換器に入力してディジタル変換し、これ
をツェナーダイオードの動作電圧に基づいて定めた基準
電圧と比較してＡ／Ｄ変換器の良否を監視するようにし
ている。2. Description of the Related Art A digital protection relay device synchronously samples a voltage signal and a current signal of a power system at regular intervals, converts the sampled analog value into a digital value (A / D conversion), and Based on the converted voltage and current signals, the occurrence of a failure in the power system or the like is detected, and the protection target is separated from the power system and protected. In such digital protection relay devices, since high-precision A / D conversion is generally required, monitoring the accuracy of the A / D converter has been conventionally performed. For example,
According to Japanese Patent Application Laid-Open No. 8-149681, a constant voltage is generated using a Zener diode, this is used as a check voltage, and the check voltage is input to an A / D converter at each sampling cycle to generate a digital signal. The A / D converter is converted and compared with a reference voltage determined based on the operating voltage of the Zener diode to monitor the quality of the A / D converter.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、チェック電圧を抵抗分圧回路を用いて発
生する場合の問題について配慮されていない。すなわ
ち、上記の従来技術では、チェック電圧が常に一定であ
ることを前提とするものであるが、チェック電圧を抵抗
分圧回路を用いて発生しようとすると、抵抗の表示値と
実際の値との差（初期偏差）等によって所望のチェック
電圧に対して誤差を有するチェック電圧が発生されるこ
とがある。このようなチェック電圧をＡ／Ｄ変換器に入
力して、所望のチェック電圧に基づいて定めた基準電圧
と比較すると、初めから初期偏差などによる一定の誤差
が含まれることになる。したがって、Ａ／Ｄ変換器の誤
差を精度よく監視しようとしても、抵抗分圧回路に発生
する初期偏差などによるチェック電圧の誤差により監視
する精度が制限されてしまうという問題がある。本発明
が解決しようとする課題は、チェック電圧を発生する抵
抗分圧回路に起因する誤差を低減し、Ａ／Ｄ変換器良否
の判定の精度を向上することにある。However, in the above-mentioned prior art, no consideration is given to the problem in the case where the check voltage is generated by using a resistance voltage dividing circuit. That is, in the above-described conventional technology, it is assumed that the check voltage is always constant. However, if the check voltage is generated by using a resistor voltage dividing circuit, the display value of the resistor and the actual value are not equal. A check voltage having an error with respect to a desired check voltage may be generated due to a difference (initial deviation) or the like. When such a check voltage is input to the A / D converter and compared with a reference voltage determined based on a desired check voltage, a certain error such as an initial deviation is included from the beginning. Therefore, even if the error of the A / D converter is monitored with high accuracy, there is a problem that the monitoring accuracy is limited by the error of the check voltage due to the initial deviation or the like generated in the resistance voltage dividing circuit. The problem to be solved by the present invention is to reduce an error caused by a resistance voltage dividing circuit that generates a check voltage, and to improve the accuracy of A / D converter quality determination.
【０００４】[0004]
【課題を解決するための手段】上記課題は、ＤＣ／ＤＣ
変換器の出力を抵抗分圧した直流電圧をチェック電圧と
し、このチェック電圧をチェック対象のＡ／Ｄ変換器で
ディジタル変換して基準電圧として記憶しておき、チェ
ック時に、Ａ／Ｄ変換器でディジタル変換したチェック
電圧を基準電圧と比較して、Ａ／Ｄ変換器の良否を判定
することにより解決できる。すなわち、メモリに記憶さ
れた基準電圧は、抵抗分圧回路の初期値偏差などの誤差
を含んでいる。この基準電圧と抵抗分圧回路の誤差が同
様に含まれているディジタル変換されたチェック電圧と
が比較されるので、抵抗分圧回路の初期値偏差による誤
差が相殺される。その結果、Ａ／Ｄ変換器の誤差判定に
含まれるチェック電圧の初期値偏差が除かれるので、そ
の分だけＡ／Ｄ変換器の判定精度を向上できる。The above object is achieved by DC / DC
A DC voltage obtained by dividing the output of the converter by resistance is used as a check voltage. The check voltage is digitally converted by an A / D converter to be checked and stored as a reference voltage. The problem can be solved by comparing the digitally converted check voltage with a reference voltage and determining the quality of the A / D converter. That is, the reference voltage stored in the memory includes an error such as an initial value deviation of the resistance voltage dividing circuit. Since this reference voltage is compared with the digitally converted check voltage which also includes the error of the resistor divider, the error due to the initial value deviation of the resistor divider is canceled. As a result, since the initial value deviation of the check voltage included in the error determination of the A / D converter is removed, the determination accuracy of the A / D converter can be improved accordingly.
【０００５】また、チェック電圧を基準電圧として記憶
する条件として、チェック電圧が予め記憶した許容され
る電圧範囲内にある場合とすることが好ましい。これ
は、ＤＣ／ＤＣ変換器、抵抗分圧回路あるいはＡ／Ｄ変
換器の不良による異常なチェック電圧を基準電圧として
記憶させないようにするためである。It is preferable that the condition for storing the check voltage as the reference voltage is a case where the check voltage is within a previously stored allowable voltage range. This is to prevent an abnormal check voltage due to a failure of the DC / DC converter, the resistance voltage dividing circuit or the A / D converter from being stored as the reference voltage.
【０００６】また、アナログ値をサンプリングする所定
の周期ごとにチェックを行うことが好ましい。これによ
り、Ａ／Ｄ変換器の不良発生を速やかに検知し、これに
伴う保護継電器の誤動作を予防することができる。[0006] It is preferable that the check be performed at every predetermined cycle of sampling the analog value. This makes it possible to quickly detect the occurrence of a defect in the A / D converter and prevent a malfunction of the protection relay due to this.
【０００７】[0007]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１に、本発明に係るディ
ジタル保護継電装置の入力信号処理部の一実施形態の構
成図が示されている。図示のように、入力信号処理部
は、チェック電圧生成回路１と、複数のアナログフィル
タ（ＡＦ）２と、マルチプレクサ（ＭＰＸ）３と、サン
プル／ホールド回路（Ｓ／Ｈ）４と、Ａ／Ｄ変換器５
と、演算処理手段６とを有している。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration diagram of an embodiment of an input signal processing unit of a digital protection relay device according to the present invention. As illustrated, the input signal processing unit includes a check voltage generation circuit 1, a plurality of analog filters (AF) 2, a multiplexer (MPX) 3, a sample / hold circuit (S / H) 4, an A / D Converter 5
And an arithmetic processing unit 6.
【０００８】チェック電圧生成回路１は、ＤＣ／ＤＣ変
換器７と、固定抵抗８，９，１０，１１からなる抵抗分
圧回路とを含んで形成されている。ＤＣ／ＤＣ変換器７
は、５Ｖの直流電圧を入力として＋１５Ｖと−１５Ｖの
直流電圧を生成し、必要に応じてマルチプレクサ３、サ
ンプル／ホールド回路４、Ａ／Ｄ変換器５などのアナロ
グ回路に供給するようになっている。ＤＣ／ＤＣ変換器
７の−１５Ｖの出力ラインと接地間に、固定抵抗８と固
定抵抗９の直列回路が接続され、固定抵抗８，９の共通
接続点から−Ｖのチェック電圧が出力されるようになっ
ている。同様に、ＤＣ／ＤＣ変換器７の＋１５Ｖの出力
ラインと接地間に、固定抵抗１０と固定抵抗１１の直列
回路が接続され、それらの共通接続点から＋Ｖのチェッ
ク電圧が出力されるようになっている。The check voltage generation circuit 1 is formed to include a DC / DC converter 7 and a resistance voltage dividing circuit composed of fixed resistors 8, 9, 10, and 11. DC / DC converter 7
Generates a DC voltage of +15 V and −15 V with a DC voltage of 5 V as an input, and supplies the DC voltage to analog circuits such as a multiplexer 3, a sample / hold circuit 4 and an A / D converter 5 as necessary. I have. A series circuit of a fixed resistor 8 and a fixed resistor 9 is connected between the −15 V output line of the DC / DC converter 7 and the ground, and a −V check voltage is output from a common connection point of the fixed resistors 8 and 9. It has become. Similarly, a series circuit of a fixed resistor 10 and a fixed resistor 11 is connected between the +15 V output line of the DC / DC converter 7 and the ground, and a + V check voltage is output from a common connection point between them. ing.
【０００９】各アナログフィルタ２は、それぞれ交流入
力信号ＩＮ1〜ＩＮnを入力し、それらの信号に含まれる
高調波成分を除去してマルチプレクサ３に出力してい
る。マルチプレクサ３は、入力される複数の交流入力信
号ＩＮ1〜ＩＮnと、チェック電圧±Ｖの一つを順次選択
してサンプル／ホールド回路４へ出力する。サンプル／
ホールド回路４は、マルチプレクサ３で選択された信号
の電圧を所定のサンプリング周期に同期してサンプリン
グし、一定時間ホールドする。Ａ／Ｄ変換器５は、サン
プル／ホールド回路４にホールドされている電圧信号を
ディジタル変換して出力するようになっている。Each of the analog filters 2 receives AC input signals IN 1 to IN n , removes harmonic components contained in the signals, and outputs the signals to the multiplexer 3. The multiplexer 3 sequentially selects one of the input AC input signals IN 1 to IN n and one of the check voltages ± V and outputs the selected voltage to the sample / hold circuit 4. sample/
The hold circuit 4 samples the voltage of the signal selected by the multiplexer 3 in synchronization with a predetermined sampling period, and holds the voltage for a predetermined time. The A / D converter 5 converts the voltage signal held by the sample / hold circuit 4 into a digital signal and outputs it.
【００１０】演算処理手段６は、ディジタルフィルタ
（ＤＦ）１２と、比較手段１３と、不揮発性メモリ１４
とを含んで形成されている。ディジタルフィルタ１２
は、Ａ／Ｄ変換器５の出力信号に含まれる高周波成分を
除去する低域通過形ディジタルフィルタであり、例え
ば、ディジタルシグナルプロセッサ（ＤＳＰ）等を用い
た高速演算処理により実現される。不揮発性メモリ１４
は、ディジタルフィルタ１２から出力されるディジタル
変換されたチェック電圧を基準電圧として格納するもの
であり、例えば、ＥＥＰＲＯＭが用いられる。比較手段
１３は、チェック時に、Ａ／Ｄ変換器５でディジタル変
換されたチェック電圧を取り込み、不揮発性メモリ１４
に書き込まれている基準電圧とを比較して、Ａ／Ｄ変換
器５の良否を判定するようになっている。The arithmetic processing means 6 includes a digital filter (DF) 12, a comparing means 13, and a non-volatile memory
Are formed. Digital filter 12
Is a low-pass digital filter for removing high-frequency components contained in the output signal of the A / D converter 5, and is realized by, for example, high-speed arithmetic processing using a digital signal processor (DSP) or the like. Non-volatile memory 14
Stores the digitally converted check voltage output from the digital filter 12 as a reference voltage. For example, an EEPROM is used. The comparing means 13 takes in the check voltage digitally converted by the A / D converter 5 at the time of checking, and outputs the non-volatile memory 14
Is compared with the reference voltage written in the A / D converter 5 to determine whether the A / D converter 5 is good or not.
【００１１】このように構成される実施の形態の動作を
次に説明する。アナログ信号の交流入力信号ＩＮ1〜Ｉ
Ｎnは、アナログフィルタ２によって高調波成分が除去
された後、マルチプレクサ３で順次選択され、サンプル
ホールド回路４を介してＡ／Ｄ変換器５に入力される。
Ａ／Ｄ変換器５に入力された交流入力信号ＩＮ1〜ＩＮn
はディジタル信号に変換され、演算処理手段６を介して
図示していない保護継電演算を行う手段に供給される。
保護継電演算を行う手段は、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに基づいて電力系統の故障発生等
を検出し、必要な制御及び保護を行うものであるから、
ディジタル変換された交流入力信号ＩＮ1〜ＩＮnには一
定の精度が要求される。例えば、Ａ／Ｄ変換器５に動作
不良などの不良が発生して、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに誤差が含まれると、これに基づ
いて行う保護継電演算手段の誤動作につながる。そこ
で、図１の実施の形態では、チェック電圧をＡ／Ｄ変換
器５に入力し、デジタル変換されたチェック電圧を確認
することにより、Ａ／Ｄ変換器５の良否を判定するよう
にしている。The operation of the embodiment configured as described above will be described below. AC input signals IN 1 to I of analog signals
After the harmonic components are removed by the analog filter 2, N n is sequentially selected by the multiplexer 3 and input to the A / D converter 5 via the sample-and-hold circuit 4.
AC input signals IN 1 to IN n input to the A / D converter 5
Is converted into a digital signal and supplied to a means for performing a protection relay calculation (not shown) via the arithmetic processing means 6.
The means for performing the protection relay operation detects the occurrence of a failure in the power system based on the digitally converted AC input signals IN 1 to IN n and performs necessary control and protection.
The digitally converted AC input signals IN 1 to IN n require certain accuracy. For example, when a fault such as an operation fault occurs in the A / D converter 5 and an error is included in the digitally converted AC input signals IN 1 to IN n , a malfunction of the protection relay operation means based on the error is performed. Leads to. Therefore, in the embodiment of FIG. 1, the check voltage is input to the A / D converter 5, and the pass / fail of the A / D converter 5 is determined by checking the digitally converted check voltage. .
【００１２】以下、本発明の特徴であるＡ／Ｄ変換器の
良否の判定に関する動作を説明する。チェック電圧±Ｖ
は、ＤＣ／ＤＣ変換器７の出力直流電圧±１５Ｖを用い
て抵抗分圧回路により生成される。ＤＣ／ＤＣ変換器７
の出力直流電圧は、入力電圧が±１０％変動しても安定
しているが、抵抗分圧回路の固定抵抗８，９，１０，１
１の抵抗値には、表示値と実際値との間に±１％程度の
初期値偏差があることが知られている。この初期値偏差
は、そのままチェック電圧の精度に影響を与え、ひいて
はＡ／Ｄ変換器５の良否判定の精度に影響を及ぼすこと
になる。なお、抵抗分圧回路の温度変化や、ＤＣ／ＤＣ
変換器７の電圧変動もチェック電圧の精度に影響を与え
るが、上述した初期値偏差に比べると、無視し得る程度
である。The operation of the A / D converter, which is a feature of the present invention, for determining the acceptability of the A / D converter will be described below. Check voltage ± V
Is generated by a resistance voltage dividing circuit using the output DC voltage ± 15 V of the DC / DC converter 7. DC / DC converter 7
Is stable even if the input voltage fluctuates by ± 10%, but the fixed resistors 8, 9, 10, 1
It is known that the resistance value of 1 has an initial value deviation of about ± 1% between the display value and the actual value. This initial value deviation directly affects the accuracy of the check voltage, which in turn affects the accuracy of the A / D converter 5 in the quality judgment. In addition, the temperature change of the resistance voltage dividing circuit, DC / DC
The voltage fluctuation of the converter 7 also affects the accuracy of the check voltage, but is negligible compared to the above-described initial value deviation.
【００１３】そこで、図１の実施の形態では、抵抗分圧
回路の初期値偏差に起因するチェック電圧の誤差を取り
除くようにしている。すなわち、予め調整時に、抵抗分
圧回路により生成されたチェック電圧をＡ／Ｄ変換器５
によってディジタル変換し、そのディジタル変換したチ
ェック電圧を基準電圧として不揮発性メモリ１４に記憶
する。そして、Ａ／Ｄ変換器５の良否を判定する運用時
には、抵抗分圧回路により生成されたチェック電圧をＡ
／Ｄ変換器５に入力してディジタル変換し、これと不揮
発性メモリ１４に記憶されている基準電圧とを比較し
て、Ａ／Ｄ変換器５の良否を判定するようにしている。Therefore, in the embodiment of FIG. 1, the error of the check voltage caused by the initial value deviation of the resistance voltage dividing circuit is removed. That is, at the time of adjustment in advance, the check voltage generated by the resistance voltage dividing circuit is used for the A / D converter 5.
And the digitally converted check voltage is stored in the nonvolatile memory 14 as a reference voltage. When the A / D converter 5 is operated to determine the quality, the check voltage generated by the resistance voltage dividing circuit is set to A
The A / D converter 5 is input to the / D converter 5 to perform digital conversion, and this is compared with a reference voltage stored in the nonvolatile memory 14 to determine whether the A / D converter 5 is good or not.
【００１４】図２に、調整時の動作手順のフローチャー
トを示す。調整時とは、必要に応じてディジタル保護継
電装置の運用者が任意に決めることができ、例えば、本
実施形態のディジタル保護継電装置の運用を開始する時
などである。同図に示すように、まず、マルチプレクサ
３とサンプルホールド回路４を介して、チェック電圧＋
Ｖとチェック電圧−ＶをＡ／Ｄ変換器５に順次取り込む
（ブロック２ａ）。そして、Ａ／Ｄ変換器５によりディ
ジタル変換されたチェック電圧＋Ｖ、−Ｖを、それぞれ
ディジタルフィルタ１２でフィルタ演算処理してノイズ
成分などを除去する（ブロック２ｂ）。次いで、フィル
タ演算処理されたチェック電圧を予め不揮発性メモリ１
４などに設定されている許容範囲±ε内か否かを判定す
る（ブロック２ｃ）。この許容範囲±εは、ディジタル
変換されたチェック電圧＋Ｖ、−Ｖを基準電圧として設
定するのにふさわしいか否かを判定するために設定する
ものである。つまり、許容範囲±εを外れる場合は、Ｄ
Ｃ／ＤＣ変換器７、固定抵抗８，９，１０，１１あるい
はＡ／Ｄ変換器５に、何らかの不良があるとして基準電
圧の設定をしないで、調整時の処理を終了する（ブロッ
ク２ｃ）。この場合、外部に異常を知らせるようにして
もよい。一方、チェック電圧＋Ｖ、−Ｖが許容範囲±ε
内のときは、それらのチェック電圧を不揮発性メモリ１
４に基準電圧（＋）、（−）として記憶する（ブロック
２ｄ）。記憶された基準電圧（＋）、（−）は、不揮発
性メモリ１４の電源が断たれた場合でも内容を保持し続
けるので、書き替えないかぎり、この基準電圧は使用環
境や経年変化により変化することがない。FIG. 2 shows a flowchart of an operation procedure at the time of adjustment. The adjustment time can be arbitrarily determined by the operator of the digital protection relay device as needed, and is, for example, a time when the operation of the digital protection relay device of the present embodiment is started. As shown in the figure, first, a check voltage +
V and the check voltage -V are sequentially taken into the A / D converter 5 (block 2a). Then, the check voltages + V and -V digitally converted by the A / D converter 5 are each subjected to a filter operation processing by the digital filter 12 to remove noise components and the like (block 2b). Next, the check voltage subjected to the filter operation processing is stored in the nonvolatile memory 1 in advance.
Then, it is determined whether the value is within the allowable range ± ε set to 4 or the like (block 2c). The allowable range ± ε is set to determine whether the digitally converted check voltages + V and −V are suitable for setting as reference voltages. In other words, if it is out of the allowable range ± ε, D
The C / DC converter 7, the fixed resistors 8, 9, 10, 11 or the A / D converter 5 do not set the reference voltage because there is any defect, and terminates the adjustment process (block 2c). In this case, the abnormality may be notified to the outside. On the other hand, the check voltages + V and -V are within the allowable range ± ε.
In the case of the non-volatile memory 1
4 are stored as reference voltages (+) and (-) (block 2d). The stored reference voltages (+) and (−) keep their contents even when the power of the nonvolatile memory 14 is cut off. Therefore, unless rewritten, these reference voltages change depending on the use environment and aging. Nothing.
【００１５】図３に、通常の運用時における演算処理手
段６の動作のフローチャートを示す。ここで、運用時と
は、ディジタル保護継電装置が運用されている通常状態
をいう。同図に示すように、まず、イニシャル処理を行
う（ブロック３ａ）。次いで、Ａ／Ｄ変換器の良否判定
を行う割り込み信号を待つ（ブロック３ｂ）。この割り
込み信号は、マルチプレクサ３がチェック電圧＋Ｖ、−
Ｖをサンプリングし、かつＡ／Ｄ変換器５によるデジタ
ル変換が終了したタイミングに出力される。この割り込
み信号があったとき、ディジタル変換されたチェック電
圧＋Ｖ、−Ｖを取り込み（ブロック３ｃ）、ディジタル
フィルタ１２でフィルタ処理を実行する（ブロック３
ｄ）。このディジタルフィルタ処理されたチェック電圧
は、比較手段１３に入力され、ここで、不揮発性メモリ
１４に記憶されている基準電圧（＋）、（−）とそれぞ
れ比較され、チェック電圧と基準電圧との差が許容範囲
（図示例では、基準電圧の±１．５％以内）であるか否
かを判断する（ブロック３ｅ）。この判断において、チ
ェック電圧が許容範囲を満たしているときは、Ａ／Ｄ精
度チェックフラグをクリアし（ブロック３ｆ）、そのフ
ラグの内容を出力して（ブロック３ｇ）ブロック３ｂに
戻り、次の割り込み信号を待つ。一方、ブロック３ｅの
判断において、チェック電圧が許容範囲を超えていると
きは、ブロック３ｈに進み、チェック電圧が許容範囲を
超えている継続時間を計時するとともに、その継続時間
が設定時間（図示例では１０秒）以上であるか否かを判
定する。この判定で、設定時間未満であれば、ブロック
３ｆ、３ｇに進んで上述のように処理する。一方、チェ
ック電圧が許容範囲を超えている継続時間が設定時間以
上の場合は、Ａ／Ｄ精度チェックフラグをセットした後
（ブロック３ｉ）、そのフラグの内容を出力して（ブロ
ック３ｇ）ブロック３ｂに戻って割り込み信号待ちの状
態になる。Ａ／Ｄ精度チェックフラグがセットされた状
態が保護継電演算手段へ送信された場合には、Ａ／Ｄ変
換器５が不良又は異常ありと判断し、ディジタル保護継
電装置は、電力系統から保護対象を切離して保護し、機
能を停止する。FIG. 3 shows a flowchart of the operation of the arithmetic processing means 6 during normal operation. Here, the operation time refers to a normal state in which the digital protection relay device is operated. As shown in the figure, first, an initial process is performed (block 3a). Next, an interrupt signal for judging pass / fail of the A / D converter is waited (block 3b). This interrupt signal is output from the multiplexer 3 to the check voltage + V,-
V is sampled and output at the timing when the digital conversion by the A / D converter 5 is completed. When this interrupt signal is received, the digitally converted check voltages + V and -V are fetched (block 3c), and the digital filter 12 executes filter processing (block 3).
d). The digitally filtered check voltage is input to the comparing means 13, where it is compared with the reference voltages (+) and (-) stored in the nonvolatile memory 14, respectively. It is determined whether the difference is within an allowable range (in the illustrated example, within ± 1.5% of the reference voltage) (block 3e). In this determination, if the check voltage satisfies the allowable range, the A / D accuracy check flag is cleared (block 3f), the contents of the flag are output (block 3g), and the process returns to block 3b to execute the next interrupt. Wait for the signal. On the other hand, if it is determined in block 3e that the check voltage is outside the allowable range, the process proceeds to block 3h, in which the duration of the check voltage beyond the allowable range is measured, and the duration is set for the set time (in the illustrated example). (10 seconds). If it is determined that the time is less than the set time, the process proceeds to blocks 3f and 3g, and the processing is performed as described above. On the other hand, if the continuation time during which the check voltage exceeds the allowable range is equal to or longer than the set time, an A / D accuracy check flag is set (block 3i), and the contents of the flag are output (block 3g). To return to the state of waiting for an interrupt signal. When the state in which the A / D accuracy check flag is set is transmitted to the protection relay operation means, it is determined that the A / D converter 5 is faulty or abnormal, and the digital protection relay is connected to the power grid. Cut off the protection target and stop the function.
【００１６】図４に、図３のブロック３ｅの処理を行う
比較手段１３の機能ブロック図を示す。図において、ブ
ロック４ａは、チェック電圧＋Ｖと、調整時に予め不揮
発性メモリ１４に記憶してある基準電圧（＋）とを比較
し、チェック電圧と基準電圧との差が許容範囲（図示例
では、基準電圧の±１．５％以内）であるか否かを判断
する。同様に、ブロック４ｂは、チェック電圧−Ｖと、
調整時に予め不揮発性メモリ１４に記憶してある基準電
圧（−）とを比較し、チェック電圧と基準電圧との差が
許容範囲（図示例では、基準電圧の±１．５％以内）で
あるか否かを判断する。チェック電圧が許容範囲内であ
れば、ブロック４ａ、４ｂから「１」が出力され、許容
範囲を超えていれば「０」が出力される。これらの出力
は、ＯＲゲート４ｃに入力され、それらの論理和がチェ
ック結果として出力される。FIG. 4 is a functional block diagram of the comparing means 13 for performing the processing of the block 3e of FIG. In the figure, a block 4a compares a check voltage + V with a reference voltage (+) previously stored in the non-volatile memory 14 at the time of adjustment, and determines that the difference between the check voltage and the reference voltage is within an allowable range (in the illustrated example, (Within ± 1.5% of the reference voltage). Similarly, the block 4b includes a check voltage −V,
At the time of adjustment, the reference voltage (−) stored in the nonvolatile memory 14 is compared in advance, and the difference between the check voltage and the reference voltage is within an allowable range (in the illustrated example, within ± 1.5% of the reference voltage). It is determined whether or not. If the check voltage is within the allowable range, "1" is output from the blocks 4a and 4b, and if it is outside the allowable range, "0" is output. These outputs are input to the OR gate 4c, and the logical sum of them is output as a check result.
【００１７】以上説明したように、不揮発性メモリ１４
に記憶される基準電圧には、抵抗分圧回路の初期値偏差
に起因する誤差を含んでいるが、運用時にＡ／Ｄ変換器
５に入力されるチェック電圧にもその初期誤差が含まれ
ているので、それらを比較することにより、初期値偏差
に起因する誤差が相殺される。その結果、Ａ／Ｄ変換器
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器５の良否の判定精度を
向上できる。As described above, the nonvolatile memory 14
Includes an error due to the initial value deviation of the resistance voltage dividing circuit, but the check voltage input to the A / D converter 5 during operation includes the initial error. Therefore, by comparing them, the error caused by the initial value deviation is canceled. As a result, the pass / fail judgment of the A / D converter 5 can be performed by removing the initial value deviation of the check voltage, so that the pass / fail judgment accuracy of the A / D converter 5 can be improved accordingly.
【００１８】また、図２のブロック２ｃの処理により、
初期故障などによる異常な基準電圧の設定を排除するこ
とができる。また、複数の交流入力信号のサンプリング
が一巡する周期ごとに、Ａ／Ｄ変換器５の良否の判定を
しているので、Ａ／Ｄ変換器５の不良発生を速やかに検
知し、これに伴う保護継電装置の誤動作を予防すること
ができる。Also, by the processing of block 2c in FIG.
An abnormal reference voltage setting due to an initial failure or the like can be eliminated. In addition, since the quality of the A / D converter 5 is determined for each cycle of sampling of a plurality of AC input signals, the occurrence of a defect in the A / D converter 5 is quickly detected, and accordingly, Malfunction of the protection relay device can be prevented.
【００１９】図５に、図１の入力信号処理部を適用した
ディジタル保護継電装置の全体構成図を示す。図５にお
いて、図１実施の形態と同一の機能を有する部品には、
同一の符号を付して説明を省略する。なお、図５のＡ／
Ｄ変換器４５には、図１のサンプルホールド回路４が内
蔵されている。図示のように、入力処理ユニット１００
は、チェック電圧生成回路１と、マルチプレクサ３と、
サンプルホールド回路内蔵のＡ／Ｄ変換器４５と、ディ
ジタルシグナルプロセッサ（ＤＳＰ）５ａと、リードオ
ンリメモリ（ＲＯＭ）５ｂと、デュアルポートメモリ
（ＤＰＲＡＭ）５ｃと、データバス５ｄと、デュアルポ
ートメモリ（ＤＰＲＡＭ）５ｅとを含んで形成される。
主制御ユニット２００は、ＣＰＵ５ｇと、リードオンリ
メモリ（ＲＯＭ）５ｈと、電気的に読み書き可能な不揮
発性メモリであるＥＥＰＲＯＭ５ｉと、データバス５ｊ
と、インターフェース（Ｉ／Ｆ）５ｋとを含んで形成さ
れる。ＣＰＵ５ｇは、リードオンリメモリ５ｈに予め記
憶されているプログラムに従い動作するようになってい
る。リードオンリメモリ５ｈと、ＥＥＰＲＯＭ５ｉとＣ
ＰＵ５ｇは、データバス５ｊを介して接続されている。
また、データバス５ｊはインターフェース５ｋとシステ
ムバス５ｆを介して入力処理ユニット１００に接続され
ており、主制御ユニット２００から入力処理ユニット１
００を制御するようになっている。そして、図１の演算
処理手段６は、ＤＳＰ５ａの機能によって実現され、Ｄ
ＳＰ５ａで実行されるプログラムはＲＯＭ５ｂに記憶さ
れ、図１の不揮発メモリ１４はＥＥＰＲＯＭ５ｉに割り
当てられている。FIG. 5 shows an overall configuration diagram of a digital protection relay device to which the input signal processing section of FIG. 1 is applied. In FIG. 5, parts having the same functions as those of the embodiment of FIG.
The same reference numerals are given and the description is omitted. In addition, A / of FIG.
The D-converter 45 incorporates the sample and hold circuit 4 of FIG. As shown, the input processing unit 100
Is a check voltage generation circuit 1, a multiplexer 3,
A / D converter 45 with a built-in sample hold circuit, digital signal processor (DSP) 5a, read only memory (ROM) 5b, dual port memory (DPRAM) 5c, data bus 5d, and dual port memory (DPRAM) ) 5e.
The main control unit 200 includes a CPU 5g, a read only memory (ROM) 5h, an electrically readable and writable nonvolatile memory EEPROM 5i, and a data bus 5j.
And an interface (I / F) 5k. The CPU 5g operates according to a program stored in advance in the read-only memory 5h. Read only memory 5h, EEPROM 5i and C
The PU 5g is connected via a data bus 5j.
The data bus 5j is connected to the input processing unit 100 via the interface 5k and the system bus 5f.
00 is controlled. 1 is realized by the function of the DSP 5a.
The program executed by the SP 5a is stored in the ROM 5b, and the nonvolatile memory 14 in FIG. 1 is allocated to the EEPROM 5i.
【００２０】このように構成される第２の実施の形態の
動作を、図１の実施形態の動作と対比して説明する。チ
ェック電圧＋Ｖ、−ＶがＡ／Ｄ変換器４５でディジタル
変換されるまでの動作は、第１の実施形態と同様であ
る。このディジタル変換されたチェック電圧＋Ｖ、−Ｖ
は、ＤＰＲＡＭ５ｃとデータバス５ｄを介してＤＳＰ５
ａに取り込まれ、ここにおいてディジタルフィルタの演
算処理がなされる。このフィルタ処理されたチェック電
圧は、第１の実施形態と同様に、調整時に基準電圧
（＋）、（−）としてＥＥＰＲＯＭ５ｉに記憶され、運
用時にはＥＥＰＲＯＭ５ｉに記憶された基準電圧
（＋）、（−）が読み出されて、チェック電圧＋Ｖ、−
Ｖとそれぞれ比較され、図３に示したフローチャートに
沿って、Ａ／Ｄ変換器４５の良否の判定が実行される。The operation of the second embodiment configured as described above will be described in comparison with the operation of the embodiment shown in FIG. The operation until the check voltages + V and -V are digitally converted by the A / D converter 45 is the same as in the first embodiment. This digitally converted check voltage + V, -V
Is the DSP 5 via the DPRAM 5c and the data bus 5d.
a, where arithmetic processing of a digital filter is performed. The filtered check voltages are stored in the EEPROM 5i as reference voltages (+) and (-) at the time of adjustment, and the reference voltages (+) and (-) stored in the EEPROM 5i at the time of operation, as in the first embodiment. ) Is read and the check voltage + V,-
V is compared with each other, and the quality of the A / D converter 45 is determined according to the flowchart shown in FIG.
【００２１】以上説明したように、図５の実施形態によ
れば、図１の実施形態と同様に、ＥＥＰＲＯＭ５ｉに記
憶される基準電圧には、抵抗分圧回路の初期値偏差に起
因する誤差を含んでいるが、運用時にＡ／Ｄ変換器４５
に入力されるチェック電圧にもその初期誤差が含まれて
いるので、それらを比較することにより、初期値偏差に
起因する誤差が相殺される。その結果、Ａ／Ｄ変換器４
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器４５の良否の判定精度
を向上できる。As described above, according to the embodiment of FIG. 5, similarly to the embodiment of FIG. 1, the reference voltage stored in the EEPROM 5i includes an error caused by the initial value deviation of the resistance voltage dividing circuit. A / D converter 45 during operation
Also, the check voltage input to the includes the initial error, and by comparing them, the error caused by the initial value deviation is canceled. As a result, the A / D converter 4
Since the pass / fail judgment of No. 5 can be made except for the initial value deviation of the check voltage, the pass / fail judgment accuracy of the A / D converter 45 can be improved accordingly.
【００２２】次に、ＤＳＰにより行うディジタルフィル
タ処理について、図６を用いて説明する。同図は、ディ
ジタルフィルタのブロック構成およびフィルタ係数導出
式の一例（ローパスノッチフィルタ）を示すものであ
り、ＤＳＰの演算処理により実現する。Next, digital filter processing performed by the DSP will be described with reference to FIG. FIG. 1 shows an example (low-pass notch filter) of a block configuration of a digital filter and a filter coefficient derivation formula, which is realized by a DSP calculation process.
【００２３】図６の(a)において、６ａ，６ｂ，６ｃ，
６ｄ，６ｅは乗算ブロック、６ｆ，６ｇは遅延回路ブロ
ック、６ｈ，６ｉ，６ｊ，６ｋは加算回路を示す。以下
に図６（ａ）に示したディジタルフィルタの一例である
２次バイクワッド形IIRフィルタの伝達関数を示す（II
R:Infinite Impulse Response 再帰形フィルタ）。In FIG. 6A, 6a, 6b, 6c,
6d and 6e are multiplication blocks, 6f and 6g are delay circuit blocks, and 6h, 6i, 6j and 6k are addition circuits. A transfer function of a second-order biquad IIR filter which is an example of the digital filter shown in FIG.
R: Infinite Impulse Response recursive filter).
【００２４】[0024]
【数１】 (Equation 1)
【００２５】（１）式において、Ａ１，Ａ２，Ｂ１，Ｂ
２，Ｈ０は図６（ｂ）の係数導出式より求めることがで
きる。係数導出式において、ｆｚはフィルタの伝送零点
周波数、ｆｏはしゃ断周波数、Ｑは選択度、Ｔはサンプ
リング周期（１／ｆｓ）を示すこの式から、フィルタの
伝送零点周波数ｆｚなどの特性は任意に決定できる。In the equation (1), A1, A2, B1, B
2, H0 can be obtained from the coefficient derivation formula of FIG. In the coefficient derivation formula, fz is the transmission zero frequency of the filter, fo is the cutoff frequency, Q is the selectivity, and T is the sampling period (1 / fs). From this expression, the characteristics of the filter such as the transmission zero frequency fz can be arbitrarily determined. Can decide.
【００２６】図７は図６にて示したディジタルフィルタ
の特性例を示す。同図（ａ）は制御・保護演算する際に
必要な高調波除去用のディジタルフィルタの周波数特性
例を示す。図７において、ｆ１は基本波（５０Ｈｚまた
は６０Ｈｚ）、ｆ１１、ｆ１２、ｆ１３はそれぞれ基本
波の１１，１２，１３倍の周波数を示す。ｆ１２に伝送
零点があるのは、制御・保護演算がｆ１２（６００Ｈ
ｚ，または７２０Ｈｚ）の周期で実行されるために、ｆ
１２±ｆ１の周波数の信号がｆ１として折り返されて現
れるので、この影響を低減させるために、ｆ１１とｆ１
２がそれぞれゲインＧａ，Ｇｂ以下とするように、中間
のｆ１２を伝送零点に設定する。このフィルタは過渡時
の応答が比較的早いために、主に主保護用フィルタとし
て使用する。FIG. 7 shows an example of the characteristics of the digital filter shown in FIG. FIG. 7A shows an example of the frequency characteristics of a digital filter for removing harmonics necessary for performing control / protection calculations. In FIG. 7, f1 represents a fundamental wave (50 Hz or 60 Hz), and f11, f12, and f13 represent frequencies 11, 12, and 13 times the fundamental wave, respectively. There is a transmission zero at f12 because the control / protection operation is performed at f12 (600H
z, or 720 Hz).
Since a signal having a frequency of 12 ± f1 is folded back and appears as f1, in order to reduce this effect, f11 and f1
The intermediate f12 is set to the transmission zero point so that 2 is equal to or less than the gains Ga and Gb, respectively. This filter is mainly used as a main protection filter because the response during the transition is relatively fast.
【００２７】図７（ｂ）はディジタル制御・保護装置の
後備保護用の用途に適用する周波数特性例を示す。この
フィルタは、バンドパス形であり、直流成分・低周波領
域及び高周波領域が阻止域となる。減衰量としては、基
本波の３倍の周波数（ｆ３）で−１８ｄＢ以上の減衰量
を確保する。チェック電圧は直流電圧であるために、デ
ィジタルフィルタ処理は上記した図７（ａ）に示したフ
ィルタを通過させる。あるいは、フィルタを通過させず
にＡ／Ｄ変換した信号そのものでもよい。FIG. 7 (b) shows an example of frequency characteristics applied to the purpose of protecting the digital control / protection device in the rear. This filter is of a band-pass type, and a DC component / low-frequency region and a high-frequency region serve as stop bands. As the amount of attenuation, an amount of attenuation of −18 dB or more is secured at a frequency (f3) three times the fundamental wave. Since the check voltage is a DC voltage, the digital filter process passes the filter shown in FIG. 7A. Alternatively, the signal itself may be A / D converted without passing through the filter.
【００２８】[0028]
【発明の効果】以上説明したように、本発明によれば、
チェック電圧を発生する抵抗分圧回路の初期値偏差に起
因する誤差を低減し、Ａ／Ｄ変換器の良否の判定精度を
向上できる。As described above, according to the present invention,
It is possible to reduce errors caused by the initial value deviation of the resistance voltage dividing circuit that generates the check voltage, and improve the accuracy of determining whether the A / D converter is good or bad.
【図１】本発明に係るディジタル保護継電装置の入力信
号処理部の第１の実施の形態の構成図である。FIG. 1 is a configuration diagram of a first embodiment of an input signal processing unit of a digital protection relay device according to the present invention.
【図２】図１の実施形態に係る調整時のフローチャート
である。FIG. 2 is a flowchart at the time of adjustment according to the embodiment of FIG. 1;
【図３】図１の実施形態に係る運用時のフローチャート
である。FIG. 3 is a flowchart at the time of operation according to the embodiment of FIG. 1;
【図４】図３の３ｅのブロックの処理内容を示す図であ
る。FIG. 4 is a diagram showing processing contents of a block 3e in FIG. 3;
【図５】本発明に係るディジタル保護継電装置の入力信
号処理部の第２の実施の形態の構成図である。FIG. 5 is a configuration diagram of an input signal processing unit of a digital protection relay device according to a second embodiment of the present invention.
【図６】本発明に係る実施形態のディジタルフィルタの
ブロック構成およびフィルタ係数導出式の一例（ローパ
スノッチフィルタ）を示す図である。FIG. 6 is a diagram illustrating an example (low-pass notch filter) of a block configuration of a digital filter and a filter coefficient derivation formula according to the embodiment of the present invention.
【図７】図６にて示したディジタルフィルタの特性例を
示す図である。FIG. 7 is a diagram illustrating an example of characteristics of the digital filter illustrated in FIG. 6;
１ チェック電圧生成回路 ２ アナログフィルタ ３ マルチプレクサ ４ サンプルホールド回路 ５ Ａ／Ｄ変換器 ６ 演算処理手段 ７ ＤＣ／ＤＣ変換器 ８，９，１０，１１ 固定抵抗 １２ ディジタルフィルタ １３ 比較手段 １４ 不揮発性メモリ DESCRIPTION OF SYMBOLS 1 Check voltage generation circuit 2 Analog filter 3 Multiplexer 4 Sample hold circuit 5 A / D converter 6 Operation processing means 7 DC / DC converter 8, 9, 10, 11 Fixed resistance 12 Digital filter 13 Comparison means 14 Non-volatile memory
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年８月８日[Submission date] August 8, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図４[Correction target item name] Fig. 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図４】 FIG. 4
Claims (3)
変換して、電力系統の故障発生などを検出するディジタ
ル保護継電装置において、ＤＣ／ＤＣ変換器の出力を抵
抗分圧した直流電圧をチェック電圧とし、前記チェック
電圧を前記Ａ／Ｄ変換器でディジタル変換して基準電圧
として記憶しておき、チェック時に、前記チェック電圧
を前記Ａ／Ｄ変換器でディジタル変換し、ディジタル変
換された前記チェック電圧と前記基準電圧とを比較し
て、前記Ａ／Ｄ変換器の良否を判定する手段を設けたこ
とを特徴とするディジタル保護継電装置。1. A digital protection relay device for converting an analog value into a digital value by an A / D converter to detect occurrence of a failure in a power system or the like, wherein a DC voltage obtained by dividing the output of the DC / DC converter by resistance is used. The check voltage is digitally converted by the A / D converter and stored as a reference voltage. At the time of checking, the check voltage is digitally converted by the A / D converter. A digital protection relay device, comprising means for comparing a check voltage with the reference voltage to determine whether the A / D converter is good or bad.
置において、ディジタル変換された前記チェック電圧が
予め設定された許容範囲内のときに、前記基準電圧とし
て記憶することを特徴とするディジタル保護継電装置。2. The digital protection relay device according to claim 1, wherein the digitally converted check voltage is stored as the reference voltage when the check voltage is within a predetermined allowable range. Relay device.
ク時とは、前記アナログ値をサンプリングする周期ごと
であることを特徴とするディジタル保護継電装置。3. The digital protection relay device according to claim 1, wherein the time of the check is every cycle of sampling the analog value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209068A JPH1155844A (en) | 1997-08-04 | 1997-08-04 | Digital protective relay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209068A JPH1155844A (en) | 1997-08-04 | 1997-08-04 | Digital protective relay device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155844A true JPH1155844A (en) | 1999-02-26 |
Family
ID=16566727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9209068A Pending JPH1155844A (en) | 1997-08-04 | 1997-08-04 | Digital protective relay device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155844A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011147084A (en) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | Onboard control device |
| WO2014208769A1 (en) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | Electronic apparatus manufacturing method and limit value setting apparatus |
| EP3125388A1 (en) * | 2015-07-28 | 2017-02-01 | LSIS Co., Ltd. | Power failure monitoring device of digital protection relay |
-
1997
- 1997-08-04 JP JP9209068A patent/JPH1155844A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011147084A (en) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | Onboard control device |
| WO2014208769A1 (en) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | Electronic apparatus manufacturing method and limit value setting apparatus |
| JP2015012478A (en) * | 2013-06-28 | 2015-01-19 | 株式会社デンソー | Method for manufacturing electronic device, and limit value setting device |
| US9882573B2 (en) | 2013-06-28 | 2018-01-30 | Denso Corporation | Method of fabricating electronic device and limit value setting apparatus |
| EP3125388A1 (en) * | 2015-07-28 | 2017-02-01 | LSIS Co., Ltd. | Power failure monitoring device of digital protection relay |
| CN106405440A (en) * | 2015-07-28 | 2017-02-15 | Ls 产电株式会社 | Power failure monitoring device of digital protection relay |
| US9997048B2 (en) | 2015-07-28 | 2018-06-12 | Lsis Co., Ltd. | Power failure monitoring device of digital protection relay |
| CN106405440B (en) * | 2015-07-28 | 2019-05-03 | Ls 产电株式会社 | The power failure supervision equipment of digital protective relay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0041701B1 (en) | Multiple digital controller system | |
| US7233470B2 (en) | Distance relay apparatus | |
| JPH1155844A (en) | Digital protective relay device | |
| JPH1014083A (en) | Analog monitoring and automatic adjustment system for digital relay | |
| KR100275571B1 (en) | Method for correcting error of digital electronic relay | |
| JP2858754B2 (en) | Digital protection relay | |
| JPH0568321A (en) | Automatic monitor for digital protective relay | |
| JPH07245865A (en) | Distribution panel and digital relay device | |
| JPH01198213A (en) | Digital protective relay | |
| JPH05101228A (en) | Analog switch input card system | |
| JPH11175875A (en) | Bump suppressing filter | |
| US10838009B2 (en) | Low pass filter and filter diagnostics | |
| JPS634405B2 (en) | ||
| JPS59200934A (en) | Measuring method of temperature measuring resistor | |
| JPH02276955A (en) | Process analyzer | |
| JP3235402B2 (en) | Digital protection relay | |
| JP4372079B2 (en) | Protection control device and automatic monitoring method thereof | |
| JPH06284552A (en) | Method for inspecting digital relay automatically | |
| JPH0919044A (en) | Test method of digital protective relay device | |
| JP3074347B2 (en) | Digital protection relay device | |
| JPH10320684A (en) | Protection relay system | |
| JPH1169598A (en) | Analog signal monitoring device and digital protective/ control device for power system | |
| JPH05344641A (en) | Protective relay | |
| JPH0568320A (en) | Monitor for analog input circuit | |
| EP3719463A1 (en) | Highly failure tolerant temperature acquisition for thermocouple applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060110 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |