JPH1155233A - Phase matching system - Google Patents
Phase matching systemInfo
- Publication number
- JPH1155233A JPH1155233A JP9206522A JP20652297A JPH1155233A JP H1155233 A JPH1155233 A JP H1155233A JP 9206522 A JP9206522 A JP 9206522A JP 20652297 A JP20652297 A JP 20652297A JP H1155233 A JPH1155233 A JP H1155233A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- synchronization
- delay
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、冗長構成をなす二
つの伝送路それぞれのデータの位相合わせを行う位相合
わせ方式に関し、特に、回路規模の縮小を図ることがで
きる位相合わせ方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase matching system for performing phase matching of data of two transmission lines having a redundant configuration, and more particularly to a phase matching system capable of reducing a circuit scale.
【０００２】[0002]
【従来の技術】従来、この種の位相合わせ方式では、図
２に示されるように、冗長構成である０／１系、二つの
伝送路ＣＨ０，ＣＨ１それぞれに伝送されるデータの位
相を、データ出力の際に合わせるため、データメモリ
（以後、ＭＥＭと略称）１１０，１１１、書込カウンタ
（以後、Ｗ−ＣＴＲと略称）１２０，１２１、読出カウ
ンタ（以後、Ｒ−ＣＴＲと略称）１３０、同期検出部１
４０，１４１、位相比較部１５０、選択部１６０、およ
び遅延部１６１が設けられている。2. Description of the Related Art Conventionally, in this type of phase matching method, as shown in FIG. 2, the phase of data transmitted to each of two transmission lines CH0 and CH1 having a redundant configuration of 0/1 is determined. Data memories (hereinafter abbreviated as MEMs) 110 and 111, write counters (hereinafter abbreviated as W-CTRs) 120 and 121, read counters (hereinafter abbreviated as R-CTRs) 130, and synchronization are used for output. Detector 1
40, 141, a phase comparison unit 150, a selection unit 160, and a delay unit 161 are provided.
【０００３】伝送路ＣＨ０に対してＭＥＭ１１０を、ま
た伝送路ＣＨ１に対してＭＥＭ１１１を備え、かつＭＥ
Ｍ１１０の書き込み制御にＷ−ＣＴＲ１２０、またＭＥ
Ｍ１１１の書き込み制御にＷ−ＣＴＲ１２１、更にＭＥ
Ｍ１１０，１１１共通の読み出し制御に読出カウンタ１
３０それぞれを備えている。A MEM 110 is provided for the transmission channel CH0, a MEM 111 is provided for the transmission channel CH1,
W-CTR 120 and ME for write control of M110
W-CTR 121 and ME
Read counter 1 for read control common to M110 and M111
30 are provided.
【０００４】同期検出部１４０は、伝送路ＣＨ０の外部
入力データのポインタを終端して、ＳＤＨ（Synchronou
s Digital Hierarchy:同期ディジタルハイアラキー）通
信方式のフォーマットに準拠し，所定場所に挿入され固
定パターンで形成されるＪ１バイトの同期検出を行う。
この同期検出の際、同期検出部１４０は、１バイトのフ
レームパルス（ＦＰ）を同期パルスとしてＷ−ＣＴＲ１
２０、位相比較部１５０および選択部１６０に送出す
る。同期検出部１４１も同様、伝送路ＣＨ１の外部入力
データのポインタを終端してＪ１バイトの同期検出を行
い、この同期検出の際に１バイトのフレームパルスを同
期パルスとしてＷ−ＣＴＲ１２１、位相比較部１５０お
よび選択部１６０に送出する。[0004] The synchronization detecting section 140 terminates the pointer of the external input data of the transmission channel CH0 and terminates the SDH (Synchronous).
s Digital Hierarchy (Synchronous Digital Hierarchy) The J1 byte, which is inserted at a predetermined location and formed in a fixed pattern, is detected in synchronization with the format of the communication system.
At the time of this synchronization detection, the synchronization detection unit 140 uses the 1-byte frame pulse (FP) as a synchronization pulse and outputs the W-CTR 1
20, to the phase comparing section 150 and the selecting section 160. Similarly, the synchronization detection unit 141 terminates the pointer of the external input data on the transmission channel CH1 and performs J1 byte synchronization detection. At the time of the synchronization detection, the 1-byte frame pulse is used as a synchronization pulse, the W-CTR 121, the phase comparison unit 150 and to the selector 160.
【０００５】Ｗ−ＣＴＲ１２０は、同期検出部１４０か
ら入力する同期パルスによりカウンタを回転させ、書き
込み制御信号をＭＥＭ１１０に送出する。従って、伝送
路ＣＨ０から入力するデータは、Ｗ−ＣＴＲ１２０によ
りＭＥＭ１１０に書き込まれる。同様に、Ｗ−ＣＴＲ１
２１は、同期検出部１４１から入力の同期パルスにより
カウンタを回転させ、書き込み制御信号をＭＥＭ１１１
に送出する。従って、伝送路ＣＨ１から入力するデータ
はＷ−ＣＴＲ１２１によりＭＥＭ１１１に書き込まれ
る。[0005] The W-CTR 120 rotates the counter in response to a synchronization pulse input from the synchronization detection unit 140 and sends a write control signal to the MEM 110. Therefore, data input from the transmission path CH0 is written to the MEM 110 by the W-CTR 120. Similarly, W-CTR1
Reference numeral 21 denotes a counter for rotating the counter in response to a synchronization pulse input from the synchronization detection unit 141, and transmitting a write control signal to the MEM 111.
To send to. Therefore, data input from the transmission channel CH1 is written into the MEM 111 by the W-CTR 121.
【０００６】一方、位相比較部１５０は、同期検出部１
４０，１４１から入力する同期パルスの位相比較を行
い、比較結果を選択部１６０に送出する。選択部１６０
は、位相比較部１５０から受ける比較結果に基づいて同
期検出部１４０，１４１それぞれから入力する同期パル
スのうち、位相遅延の大きい方を選択して遅延部１６１
に送出する。遅延部１６１は、選択後の同期パルスの位
相が必ず遅れた位相になるように固定遅延を挿入してＲ
−ＣＴＲ１３０に送出する。On the other hand, the phase comparing section 150
The phase comparison of the synchronization pulses input from 40 and 141 is performed, and the comparison result is sent to the selection unit 160. Selector 160
Selects one of the synchronization pulses input from each of the synchronization detection units 140 and 141 having a larger phase delay based on the comparison result received from the phase comparison unit 150, and
To send to. The delay unit 161 inserts a fixed delay so that the phase of the selected synchronization pulse is always delayed, and
-Send to CTR 130.
【０００７】Ｒ−ＣＴＲ１３０は、選択部１６０で選択
され遅延部１６１を介して送られた同期検出部１４０，
１４１の一方で、位相遅延の大きい方の同期パルスによ
りカウンタを回転させ、読み出し制御信号をＭＥＭ１１
０，１１１の両者に同時に送出する。従って、ＭＥＭ１
１０から伝送路ＣＨ０へ出力するデータは、ＭＥＭ１１
１から伝送路ＣＨ１へ出力するデータと同時にＲ−ＣＴ
Ｒ１３０により読み出され、位相合わせが実現される。[0007] The R-CTR 130 includes a synchronization detection unit 140, which is selected by the selection unit 160 and transmitted through the delay unit 161.
On the other hand, the counter is rotated by the synchronization pulse having the larger phase delay, and the read control signal is set to the MEM11.
0 and 111 are transmitted simultaneously. Therefore, MEM1
The data output from the transmission line CH0 to the transmission line CH0 is MEM11
1 and R-CT at the same time as data output to the transmission channel CH1.
The readout is performed by R130, and the phase matching is realized.
【０００８】[0008]
【発明が解決しようとする課題】上述した従来の位相合
わせ方式では、冗長構成である０／１系、二つの伝送路
それぞれに伝送されるデータの位相をデータ出力の際に
合わせるため、データメモリ（ＭＥＭ）および書込カウ
ンタ（Ｗ−ＣＴＲ）を各系毎に設ける必要があるので、
回路規模が大きくなるという問題点がある。In the above-described conventional phase matching method, a data memory is used to match the phases of data transmitted to each of two redundant transmission lines, that is, a 0/1 system, when outputting data. (MEM) and write counter (W-CTR) must be provided for each system.
There is a problem that the circuit scale becomes large.
【０００９】本発明の課題は、上記問題点を解決し、回
路規模を縮小できる位相合わせ方式を提供することであ
る。An object of the present invention is to solve the above problems and to provide a phase matching method capable of reducing the circuit scale.
【００１０】[0010]
【課題を解決するための手段】本発明による位相合わせ
方式は、冗長構成をなす二つの伝送路それぞれのデータ
の位相合わせを行う位相合わせ方式において、前記二つ
の伝送路それぞれのデータの位相比較を行う位相比較手
段と、この位相比較の結果、遅延の小さいデータのみを
メモリに書き込むデータ書込手段と、遅延の大きい位相
を基準に前記メモリからデータを読み出すデータ読出手
段とを備えることにより、遅延の小さい前記データの位
相を、遅延の大きいデータの位相に合わせている。A phase matching system according to the present invention is a phase matching system for performing phase matching of data of each of two transmission lines forming a redundant configuration, wherein a phase comparison of data of each of the two transmission lines is performed. A phase comparing unit that performs the phase comparison, a data writing unit that writes only data with a small delay to the memory as a result of the phase comparison, and a data reading unit that reads data from the memory based on the phase with a large delay. The phase of the data with a small delay is matched with the phase of the data with a large delay.
【００１１】また、この具体的な構成の一つは、前記二
つの伝送路のデータの一方のみを書き込み記憶するデー
タメモリ（ＭＥＭ）と、このデータメモリの書き込みを
制御する書込カウンタ（Ｗ−ＣＴＲ）と、前記データメ
モリの読み取りを制御する読出カウンタ（Ｒ−ＣＴＲ）
と、前記二つの伝送路のデータそれぞれから１バイトの
同期検出を行うと共に前記二つの伝送路それぞれにおけ
る同期パルスを出力する同期検出部と、この同期検出部
から出力された二つの伝送路それぞれにおける前記同期
パルスを受けてこれらの位相を比較し、比較結果を出力
する位相比較部と、前記同期検出部が出力する二つの伝
送路それぞれにおける前記同期パルスを入力し、前記位
相比較部の比較結果を受けた際、一方で位相遅延の小さ
い伝送路の同期パルスを前記書込カウンタ（Ｗ−ＣＴ
Ｒ）に接続し、他方で位相遅延の大きい伝送路の同期パ
ルスを前記読出カウンタ（Ｒ−ＣＴＲ）に接続するパル
ス選択部と、前記位相比較部の比較結果を受けた際、一
方で位相遅延の小さい伝送路のみ前記データメモリを介
して出力に接続し、他方で位相遅延の大きい伝送路を直
接出力に接続する経路選択切替部とを備えていることで
ある。One of the concrete configurations is a data memory (MEM) for writing and storing only one of the data of the two transmission paths, and a write counter (W-W) for controlling the writing of the data memory. CTR) and a read counter (R-CTR) for controlling reading of the data memory.
A synchronization detection unit that performs 1-byte synchronization detection from each of the data of the two transmission paths and outputs a synchronization pulse in each of the two transmission paths; and a synchronization detection unit that outputs the synchronization pulse in each of the two transmission paths. Upon receiving the synchronization pulse and comparing these phases, a phase comparison unit that outputs a comparison result, and the synchronization pulse in each of the two transmission paths output by the synchronization detection unit are input, and the comparison result of the phase comparison unit is input. On the other hand, when the write counter (W-CT)
R), and on the other hand, upon receiving the comparison result of the phase comparison unit and a pulse selection unit for connecting the synchronization pulse of the transmission line having a large phase delay to the readout counter (R-CTR), And a path selection switching unit that connects only a transmission path with a small phase delay to the output via the data memory and connects a transmission path with a large phase delay directly to the output.
【００１２】この構成により、二つの伝送路に対して一
つの伝送路分のデータメモリ（ＭＥＭ）を備えるのみで
も、位相を合わせることができる。With this configuration, the phases can be matched even if only one data line memory (MEM) is provided for two transmission lines.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１４】図１は本発明の実施の一形態を示す機能ブ
ロック図である。FIG. 1 is a functional block diagram showing an embodiment of the present invention.
【００１５】図１に示された位相合わせ方式では、デー
タメモリ（ＭＥＭ）１、書込カウンタ（Ｗ−ＣＴＲ）
２、読出カウンタ（Ｒ−ＣＴＲ）３、同期検出部４０，
４１、位相比較部５、パルス選択部６、経路選択部７、
および経路切替部８が設けられている。In the phase matching method shown in FIG. 1, a data memory (MEM) 1, a write counter (W-CTR)
2, a read counter (R-CTR) 3, a synchronization detector 40,
41, a phase comparator 5, a pulse selector 6, a path selector 7,
And a path switching unit 8.
【００１６】従来との相違点は、経路選択部７および経
路切替部８の増加はあるが、ＭＥＭ１およびＷ−ＣＴＲ
２が二つから一つになったことであり、ＭＥＭ１および
Ｗ−ＣＴＲ２の減少により回路の大きさが大幅に縮小さ
れる。The difference from the conventional one is that the number of the route selection unit 7 and the route switching unit 8 is increased, but the MEM 1 and the W-CTR
2 is reduced from two to one, and the size of the circuit is greatly reduced due to the reduction of MEM1 and W-CTR2.
【００１７】ＭＥＭ１は、Ｗ−ＣＴＲ２から受ける書込
制御信号により経路選択部７の二つの出力の一方から送
出されるデータを書き込み記憶する一方、Ｒ−ＣＴＲ３
から受ける読み出し制御信号により格納されているデー
タを読み出し、経路切替部８の二つの入力の一方へ送出
するものとする。The MEM 1 writes and stores data transmitted from one of the two outputs of the path selecting unit 7 in response to a write control signal received from the W-CTR 2, while storing the data in the R-CTR 3.
It is assumed that the stored data is read out by the read control signal received from the controller and transmitted to one of the two inputs of the path switching unit 8.
【００１８】Ｗ−ＣＴＲ２はパルス選択部６の二つの出
力の一方を入力し、またＲ−ＣＴＲ３はパルス選択部６
の二つの出力の他方を入力し、Ｗ−ＣＴＲ２およびＲ−
ＣＴＲ３それぞれの出力は上述のようにＭＥＭ１に接続
されているものとする。The W-CTR 2 receives one of the two outputs of the pulse selector 6, and the R-CTR 3 receives the pulse selector 6.
, The other of the two outputs, W-CTR2 and R-
It is assumed that each output of CTR3 is connected to MEM1 as described above.
【００１９】Ｗ−ＣＴＲ２は、パルス選択部６を介して
受ける同期パルスによりカウンタを回転させ、書き込み
制御信号をＭＥＭ１に送出する。従って、ＭＥＭ１に入
力するデータは、Ｗ−ＣＴＲ２により書き込まれる。The W-CTR 2 rotates the counter in response to a synchronization pulse received via the pulse selector 6, and sends a write control signal to the MEM 1. Therefore, data input to MEM1 is written by W-CTR2.
【００２０】Ｒ−ＣＴＲ３は、パルス選択部６を介して
送られた同期パルスによりカウンタを回転させ、読み出
し制御信号をＭＥＭ１に送出する。従って、ＭＥＭ１か
ら出力するデータはＲ−ＣＴＲ３により読み出される。The R-CTR 3 rotates the counter by the synchronization pulse sent through the pulse selector 6, and sends a read control signal to the MEM1. Therefore, data output from MEM1 is read by R-CTR3.
【００２１】同期検出部４０は、伝送路ＣＨ０の外部入
力データのポインタを終端してＪ１バイトの同期検出を
行い、この同期検出の際に１バイトのフレームパルスを
同期パルスとして位相比較部５およびパルス選択部６に
送出する。同期検出部４１も同様、伝送路ＣＨ１の外部
入力データのポインタを終端してＪ１バイトの同期検出
を行い、この同期検出の際に１バイトのフレームパルス
を同期パルスとして位相比較部５およびパルス選択部６
に送出する。The synchronization detecting section 40 terminates the pointer of the external input data on the transmission line CH0 and performs J1 byte synchronization detection. At the time of this synchronization detection, the 1-byte frame pulse is used as a synchronization pulse and the phase comparison section 5 The signal is sent to the pulse selector 6. Similarly, the synchronization detecting section 41 terminates the pointer of the external input data of the transmission channel CH1 and performs J1 byte synchronization detection. At the time of the synchronization detection, the 1-byte frame pulse is used as the synchronization pulse and the phase comparison section 5 and the pulse selection section Part 6
To send to.
【００２２】位相比較部５は、同期検出部４０，４１か
ら入力する同期パルスの位相比較を行い、比較結果をパ
ルス選択部６、経路選択部７、および経路切替部８に送
出する。The phase comparison unit 5 compares the phases of the synchronization pulses input from the synchronization detection units 40 and 41, and sends the comparison result to the pulse selection unit 6, the path selection unit 7, and the path switching unit 8.
【００２３】パルス選択部６は、位相比較部５から受け
る比較結果に基づいて、同期検出部４０，４１それぞれ
から入力する同期パルスのうち、位相遅延の小さい方を
選択してＷ−ＣＴＲ２に接続して送出する一方、位相遅
延の大きい方を選択してＲ−ＣＴＲ３に接続し送出す
る。The pulse selector 6 selects one of the synchronization pulses input from each of the synchronization detectors 40 and 41 having a smaller phase delay based on the comparison result received from the phase comparator 5 and connects it to the W-CTR 2. On the other hand, the one with the larger phase delay is selected and connected to the R-CTR 3 for transmission.
【００２４】経路選択部７は、位相比較部５から受ける
比較結果に基づいて、位相遅延の小さい方の伝送路をＭ
ＥＭ１の入力に接続する一方、他方の位相遅延の大きい
方の伝送路を経路切替部８の入力に接続する。Based on the comparison result received from the phase comparing section 5, the path selecting section 7 determines the transmission path having the smaller phase delay as M
While being connected to the input of EM1, the other transmission path having the larger phase delay is connected to the input of the path switching unit 8.
【００２５】経路切替部８は、位相比較部５から受ける
比較結果に基づいて、入力側で位相遅延の小さい方の出
力側伝送路をＭＥＭ１の出力に接続する一方、他方の入
力側で位相遅延の大きい方の出力側伝送路を経路選択部
７の出力に直接接続する。Based on the comparison result received from the phase comparing section 5, the path switching section 8 connects the output-side transmission path having the smaller phase delay on the input side to the output of the MEM1 and the phase delay on the other input side. Is directly connected to the output of the route selecting unit 7.
【００２６】従って、入力側で位相遅延の小さい方の伝
送路におけるデータは、経路選択部７、ＭＥＭ１、およ
び経路切替部８を介して出力側伝送路に接続される一
方、入力側で位相遅延の大きい方の伝送路におけるデー
タは、経路選択部７から直接経路切替部８を介して出力
側伝送路に接続される。Therefore, the data in the transmission path with the smaller phase delay on the input side is connected to the output-side transmission path via the path selector 7, MEM1, and path switcher 8, while the phase delay on the input side is The data in the transmission path with the larger value is connected from the path selection unit 7 to the output side transmission path via the direct path switching unit 8.
【００２７】次に、図１を参照して機能を説明する。Next, the function will be described with reference to FIG.
【００２８】ここで、伝送路ＣＨ０の外部入力データの
位相が伝送路ＣＨ１の外部入力データの位相より遅れが
大きいものとする。Here, it is assumed that the phase of the external input data on the transmission path CH0 has a greater delay than the phase of the external input data on the transmission path CH1.
【００２９】伝送路ＣＨ０，ＣＨ１それぞれの外部入力
データでは、同期検出部４０，４１それぞれにより同期
検出が行われ、生成された同期パルスが位相比較部５お
よびパルス選択部６に送出される。For external input data of each of the transmission lines CH0 and CH1, synchronization detection is performed by each of the synchronization detection units 40 and 41, and the generated synchronization pulses are sent to the phase comparison unit 5 and the pulse selection unit 6.
【００３０】位相比較部５は、同期検出部４０，４１か
ら入力する同期パルスの位相比較を行い、位相遅延が小
さい伝送路ＣＨ１を比較結果としてパルス選択部６、経
路選択部７、および経路切替部８に送出する。The phase comparison unit 5 compares the phases of the synchronization pulses input from the synchronization detection units 40 and 41, and uses the transmission line CH1 with a small phase delay as a comparison result as a pulse selection unit 6, a path selection unit 7, and a path switching unit. To the unit 8.
【００３１】パルス選択部６は、位相比較部５から受け
る比較結果に基づいて、同期検出部４０，４１それぞれ
から入力する同期パルスのうち、位相遅延の小さい同期
検出部４１の出力を選択してＷ−ＣＴＲ２に接続して送
出する一方、位相遅延の大きい同期検出部４０の出力を
選択してＲ−ＣＴＲ３に接続し送出する。The pulse selector 6 selects the output of the synchronization detector 41 having a small phase delay from the synchronization pulses input from the synchronization detectors 40 and 41 based on the comparison result received from the phase comparator 5. While connecting and transmitting to the W-CTR 2, the output of the synchronization detector 40 having a large phase delay is selected and connected to the R-CTR 3 for transmission.
【００３２】一方、経路選択部７は、位相比較部５から
受ける比較結果に基づいて、位相遅延の小さい方の伝送
路ＣＨ１をＭＥＭ１の入力に接続する一方、他方の位相
遅延の大きい方の伝送路ＣＨ０を経路切替部８の入力に
接続する。また、経路切替部８は、位相比較部５から受
ける比較結果に基づいて、入力側で位相遅延の小さい方
の出力側伝送路ＣＨ１をＭＥＭ１の出力に接続する一
方、他方の入力側で位相遅延の大きい方の出力側伝送路
ＣＨ０を経路選択部７の出力に直接接続する。On the other hand, based on the comparison result received from the phase comparing section 5, the path selecting section 7 connects the transmission path CH1 with the smaller phase delay to the input of the MEM1 and transmits the other transmission path CH1 with the larger phase delay. The path CH0 is connected to the input of the path switching unit 8. The path switching unit 8 connects the output-side transmission line CH1 having the smaller phase delay on the input side to the output of the MEM1 based on the comparison result received from the phase comparison unit 5, and the phase delay on the other input side. Is directly connected to the output of the route selection unit 7.
【００３３】他方、Ｗ−ＣＴＲ２は、パルス選択部６を
介して受ける位相遅延の小さい同期検出部４１の出力で
ある同期パルスによりカウンタを回転させ、書き込み制
御信号をＭＥＭ１に送出する。従って、ＭＥＭ１に経路
選択部７を介して入力する伝送路ＣＨ１のデータは、伝
送路ＣＨ１のデータの同期パルスに基づいて書き込まれ
る。On the other hand, the W-CTR 2 rotates the counter by the synchronization pulse output from the synchronization detecting section 41 having a small phase delay received through the pulse selecting section 6, and sends out a write control signal to the MEM1. Therefore, the data of the transmission path CH1 input to the MEM1 via the path selection unit 7 is written based on the synchronization pulse of the data of the transmission path CH1.
【００３４】Ｒ−ＣＴＲ３は、パルス選択部６を介して
送られた位相遅延の大きい同期検出部４０の出力である
同期パルスによりカウンタを回転させ、読み出し制御信
号をＭＥＭ１に送出する。従って、ＭＥＭ１から経路切
替部８を介して出力する出力伝送路ＣＨ１のデータは、
伝送路ＣＨ０のデータの同期パルスに基づいて読み出さ
れる。The R-CTR 3 rotates the counter by the synchronization pulse output from the synchronization detecting section 40 having a large phase delay sent through the pulse selecting section 6, and sends a read control signal to the MEM1. Therefore, the data of the output transmission line CH1 output from the MEM1 via the path switching unit 8 is:
The data is read out based on the synchronization pulse of the data on the transmission path CH0.
【００３５】従って、入力側で位相遅延の小さい方の伝
送路ＣＨ１におけるデータは、経路選択部７、ＭＥＭ
１、および経路切替部８を介して出力側伝送路ＣＨ１に
接続され、かつ、伝送路ＣＨ０のデータの同期パルスに
基づいて読み出される一方、入力側で位相遅延の大きい
方の伝送路ＣＨ０におけるデータは、経路選択部７から
経路切替部８を介して出力側伝送路ＣＨ０に直接接続さ
れるので、出力側伝送路ＣＨ０，ＣＨ１の両者共に同一
の位相に合わせられている。Therefore, the data on the transmission line CH1 having the smaller phase delay on the input side is transmitted to the path selector 7, the MEM
1 and read out based on the synchronization pulse of the data on the transmission line CH0 while being connected to the output side transmission line CH1 via the path switching unit 8, and on the input side, the data on the transmission line CH0 having the larger phase delay. Is directly connected to the output-side transmission line CH0 from the path selection unit 7 via the path switching unit 8, so that both the output-side transmission lines CH0 and CH1 are adjusted to the same phase.
【００３６】上記説明では、経路選択部および経路切替
部を分離して図示し説明したが、一つの構成にまとめて
もよい。このように、機能の分離併合等による機能配分
の変更は上記機能を満たす限り自由であり、上記説明が
本発明を限定するものではない。In the above description, the route selecting unit and the route switching unit are illustrated and described separately, but they may be combined into one configuration. As described above, the change of the function distribution due to the separation and combination of the functions is free as long as the above functions are satisfied, and the above description does not limit the present invention.
【００３７】[0037]
【発明の効果】以上説明したように本発明によれば、冗
長構成をなす二つの伝送路の入力側で位相遅延の小さい
方の伝送路におけるデータは、経路選択部、ＭＥＭ、お
よび経路切替部を介して出力側伝送路に接続される一
方、入力側で位相遅延の大きい方の伝送路におけるデー
タは、経路選択部から経路切替部を介して出力側伝送路
に直接接続され、かつ、入力側で位相遅延の大きい方の
伝送路のデータの同期パルスに基づいて読み出されてい
る。As described above, according to the present invention, the data in the transmission path having the smaller phase delay at the input side of the two transmission paths forming the redundant configuration is transferred to the path selector, the MEM, and the path switcher. On the other hand, the data in the transmission path with the larger phase delay on the input side is directly connected to the output-side transmission path via the path switching unit from the path selection unit, and The data is read out on the side based on the synchronization pulse of the data of the transmission path having the larger phase delay.
【００３８】従って、二つの伝送路に対して一つの伝送
路分のデータメモリを備えるのみでも、両者共に二つの
出力側伝送路に対して出力するデータを同一の位相に合
わせることができる。Therefore, even if only two transmission lines are provided with data memories for one transmission line, the data output to the two output-side transmission lines can be adjusted to the same phase in both cases.
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。FIG. 1 is a functional block diagram showing an embodiment of the present invention.
【図２】従来の一例を示す機能ブロック図である。FIG. 2 is a functional block diagram showing an example of the related art.
【符号の説明】 １ データメモリ（ＭＥＭ） ２ 書込カウンタ（Ｗ−ＣＴＲ） ３ 読出カウンタ（Ｒ−ＣＴＲ） ５ 位相比較部 ６ パルス選択部 ７ 経路選択部 ８ 経路切替部 ４０、４１ 同期検出部[Description of Signs] 1 Data memory (MEM) 2 Write counter (W-CTR) 3 Read counter (R-CTR) 5 Phase comparator 6 Pulse selector 7 Route selector 8 Route switcher 40, 41 Synchronization detector
Claims (3)
データの位相合わせを行う位相合わせ方式において、前
記二つの伝送路それぞれのデータの位相比較を行う位相
比較手段と、この位相比較の結果、遅延の小さいデータ
のみをメモリに書き込むデータ書込手段と、遅延の大き
い位相を基準に前記メモリからデータを読み出すデータ
読出手段とを備え、遅延の小さい前記データの位相を遅
延の大きいデータの位相に合わせることを特徴とする位
相合わせ方式。In a phase matching method for performing phase matching of data of two transmission lines forming a redundant configuration, a phase comparison means for comparing phases of data of the two transmission lines, and as a result of the phase comparison, Data writing means for writing only data with a small delay to the memory, and data reading means for reading data from the memory with reference to the phase with a large delay, wherein the phase of the data with a small delay is changed to the phase of the data with a large delay A phase matching method characterized by matching.
データの位相合わせを行う位相合わせ方式において、前
記二つの伝送路のデータそれぞれで１バイト毎の同期検
出を行って同期パルスを出力する同期検出手段と、この
同期検出手段から出力された二つの前記同期パルスの位
相を比較し、この比較結果を出力する位相比較手段と、
この位相比較手段から受けた比較結果に基づいて、位相
遅延の小さいデータが伝送される伝送路をデータメモリ
に接続すると共に、前記同期検出手段から受けた一方の
位相遅延の小さい伝送路の同期パルスを前記データメモ
リの書き込み制御に接続し、他方の位相遅延の大きい伝
送路の同期パルスを前記データメモリの読み出し制御に
接続する経路切替手段とを備え、前記データメモリに書
き込まれた位相遅延の小さい伝送路のデータを位相遅延
の大きい伝送路の同期パルスの位相により読み出し、位
相遅延の大きい伝送路のデータの位相に合わせることを
特徴とする位相合わせ方式。2. A phase matching method for performing phase matching of data of each of two transmission lines forming a redundant configuration, wherein synchronization is performed on a byte-by-byte basis with each of the data of the two transmission lines to output a synchronization pulse. Detection means, and a phase comparison means for comparing the phases of the two synchronization pulses output from the synchronization detection means, and outputting the comparison result;
Based on the comparison result received from the phase comparing means, a transmission path through which data with a small phase delay is transmitted is connected to a data memory, and a synchronization pulse of one of the transmission paths with a small phase delay received from the synchronization detecting means is received. And a path switching means for connecting the synchronization pulse of the other transmission line having a large phase delay to the read control of the data memory, wherein the phase delay written in the data memory is small. A phase matching method, wherein data on a transmission line is read out based on the phase of a synchronization pulse of the transmission line having a large phase delay, and is adjusted to the phase of data on the transmission line having a large phase delay.
データの位相合わせを行う位相合わせ方式において、前
記二つの伝送路のデータの一方のみを書き込み記憶する
データメモリ（ＭＥＭ）と、このデータメモリの書き込
みを制御する書込カウンタ（Ｗ−ＣＴＲ）と、前記デー
タメモリの読み取りを制御する読出カウンタ（Ｒ−ＣＴ
Ｒ）と、前記二つの伝送路のデータそれぞれから１バイ
トの同期検出を行うと共に前記二つの伝送路それぞれに
おける同期パルスを出力する同期検出部と、この同期検
出部から出力された二つの伝送路それぞれにおける前記
同期パルスを受けてこれらの位相を比較し、比較結果を
出力する位相比較部と、前記同期検出部が出力する二つ
の伝送路それぞれにおける前記同期パルスを入力し、前
記位相比較部の比較結果を受けた際、一方で位相遅延の
小さい伝送路の同期パルスを前記書込カウンタ（Ｗ−Ｃ
ＴＲ）に接続し、他方で位相遅延の大きい伝送路の同期
パルスを前記読出カウンタ（Ｒ−ＣＴＲ）に接続するパ
ルス選択部と、前記位相比較部の比較結果を受けた際、
一方で位相遅延の小さい伝送路のみ前記データメモリを
介して出力に接続し、他方で位相遅延の大きい伝送路を
直接出力に接続する経路選択切替部とを備え、前記メモ
リに書き込まれた位相遅延の小さい伝送路のデータを位
相遅延の大きい伝送路の同期パルスにより読み出し、位
相遅延の大きい伝送路のデータの位相に合わせることを
特徴とする位相合わせ方式。3. A data memory (MEM) for writing and storing only one of the data of the two transmission lines in a phase matching system for performing phase adjustment of data of each of two transmission lines forming a redundant configuration. A write counter (W-CTR) for controlling the writing of data, and a read counter (R-CT) for controlling the reading of the data memory.
R), a synchronization detection unit that detects 1-byte synchronization from each of the data of the two transmission lines and outputs a synchronization pulse in each of the two transmission lines, and the two transmission lines output from the synchronization detection unit. Receiving the synchronization pulse in each of them, comparing their phases, outputting a comparison result, and inputting the synchronization pulse in each of the two transmission lines output by the synchronization detection unit, Upon receiving the comparison result, on the other hand, the synchronization pulse of the transmission line having a small phase delay is supplied to the write counter (W-C
TR) and a pulse selector for connecting a synchronization pulse of a transmission line having a large phase delay to the readout counter (R-CTR) and a comparison result of the phase comparator.
A path selection switching unit for connecting only a transmission path with a small phase delay to the output via the data memory on the one hand and connecting a transmission path with a large phase delay directly to the output on the other hand, A phase matching method characterized in that data on a transmission line with a small phase delay is read out using a synchronization pulse of a transmission line with a large phase delay, and the phase is adjusted to the phase of data on a transmission line with a large phase delay.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9206522A JPH1155233A (en) | 1997-07-31 | 1997-07-31 | Phase matching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9206522A JPH1155233A (en) | 1997-07-31 | 1997-07-31 | Phase matching system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155233A true JPH1155233A (en) | 1999-02-26 |
Family
ID=16524767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9206522A Withdrawn JPH1155233A (en) | 1997-07-31 | 1997-07-31 | Phase matching system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155233A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111656154A (en) * | 2018-02-02 | 2020-09-11 | 三菱重工机械***株式会社 | Rim replacing machine, rim retaining device and tire testing system |
-
1997
- 1997-07-31 JP JP9206522A patent/JPH1155233A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111656154A (en) * | 2018-02-02 | 2020-09-11 | 三菱重工机械***株式会社 | Rim replacing machine, rim retaining device and tire testing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1124179B1 (en) | An apparatus for signal synchronization between two clock domains | |
| JPH07264222A (en) | Path protection switch device | |
| JPH1155233A (en) | Phase matching system | |
| JP3244665B2 (en) | ATM cell conversion device with tone and DTMF generation function and method therefor | |
| US5452305A (en) | Frame phase synchronization apparatus and method, and a phase synchronization apparatus of TDM frames | |
| JP2581449B2 (en) | Instantaneous interruption switching method | |
| JPH0697945A (en) | Transmitting signal non-instantaneous disconnection communicating equipment | |
| JPH0338128A (en) | Hitless switching method | |
| JP3331399B2 (en) | Local area network | |
| JP2590688B2 (en) | Frame phase matching circuit | |
| JPH0783339B2 (en) | Multiple synchronization circuit | |
| JP2713009B2 (en) | Delay time difference absorption device | |
| JP3283418B2 (en) | Redundant output switching circuit and exchange | |
| JPH04207831A (en) | Inter-channel phase synchronizing system | |
| JP3388335B2 (en) | Multi-frame phase matching circuit | |
| JPH03195114A (en) | Clock supply circuit | |
| JPH0458631A (en) | Frame phase matching system | |
| JPH1056444A (en) | Time synchronization data transmission circuit | |
| JPH09153877A (en) | Device and method for detecting phase without instantaneous breaking and device for changing-over phase without instantaneous breaking | |
| JP2715729B2 (en) | Frame phase synchronization circuit | |
| JPH0774756A (en) | Phase matching device for byte of transmission data for both active and standby system in atm communication system | |
| JPS6225508A (en) | Pll control device | |
| JPH10257035A (en) | Transmitter | |
| JPH10126398A (en) | Phase-matching circuit | |
| JPH11298456A (en) | Frame phase synchronization/bit phase synchronization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |