JPH1155159A - Communication method and receiver for the communication method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enhance communication capacity with a relatively simple device by extracting in-phase components by multiplying analog signal of two systems by the sum of spreading codes and integrating them and extracting quadrature components through multiplaying them by the difference of the spreading codes and integrating them. SOLUTION: A Q-component Rg and an I component Ri of a receiving signal are added by a 1st adder ADD1 and after that, they are inputted to sample-and- hold circuit SH1 to SHn. Outputs of the circuits SH1 to SHn are inputted to multiplication circuits M11 to Mn1 of an I system and multiplication circuits M12 and Mn2 of a Q-system respectively. PN codes Ci for the I-component (in-phase component) are inputted to the circuits M11 to Mn1 of the I system, and PN codes Cq for the Q-component (quadrature component) are inputted to the circuits M12 to Mn2 of the Q-system. Consequently, although the communication capacity is improved, the extension of a circuit scale is small because a signal hold circuit at a receiving station needs only one system.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、スペクトル拡散通信の
ための通信方法および同通信方法のための受信装置に係
り、特に送信すべきデジタル信号を１ビットおきの２系
統のデジタル信号列に分割した後に、各信号系列に対し
て受信局に固有の拡散符号を乗じた信号を合成して同相
成分および直交成分のアナログ信号として送信し、受信
局では受信信号を直交検波器によって２系統のアナログ
信号に分離し、これら分離された信号から搬送波成分を
除去し、さらに前記拡散符号に基づいて復調する、いわ
ゆるＱＰＳＫ型拡散変調方式の通信方法および受信装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication method for spread spectrum communication and a receiving apparatus for the communication method, and in particular, divides a digital signal to be transmitted into two series of digital signal strings every other bit. After that, a signal obtained by multiplying each signal sequence by a spreading code specific to the receiving station is combined and transmitted as an analog signal of an in-phase component and a quadrature component, and the receiving station separates the received signal into two analog signals by a quadrature detector. The present invention relates to a communication method and a receiving apparatus of a so-called QPSK-type spread modulation system, which separates a signal, removes a carrier component from the separated signal, and demodulates the signal based on the spreading code.

【０００２】[0002]

【従来の技術】スペクトル拡散通信方法はその周波数効
率の高さ、守秘性等多くの優れた特長を持ち、移動体通
信や無線ＬＡＮ等の分野において有望視されている。2. Description of the Related Art Spread spectrum communication methods have many excellent features such as high frequency efficiency and confidentiality, and are promising in the fields of mobile communication and wireless LAN.

【０００３】ここでスペクトル拡散通信変復調の理論式
を示すと、まず送信側では、情報データ系列のＩ成分
（同相成分）、Ｑ成分（直交成分）をＩｉ、Ｉｑ、拡散
符号のＩ成分、Ｑ成分をＣｉ、Ｃｑで表わすと、拡散変
調信号のＩ成分Ｓｉ、Ｑ成分Ｓｑはそれぞれ、 Ｓｉ＝ＩｉＣｉ−ＩｑＣｑ （１） Ｓｑ＝ＩｉＣｑ＋ＩｑＣｉ （２） で表わされる。[0003] Here, the theoretical equation of spread spectrum communication modulation / demodulation is shown. First, on the transmitting side, I component (in-phase component) and Q component (quadrature component) of an information data sequence are Ii and Iq, I component of spreading code, Q component. When the components are represented by Ci and Cq, the I component Si and the Q component Sq of the spread modulation signal are represented by Si = IiCi−IqCq (1) Sq = IiCq + IqCi (2)

【０００４】一方受信側では、受信変調信号のＩ、Ｑ成
分をＲｉ、Ｒｑで表し、逆拡散後の信号のＩ成分、Ｑ成
分をＤｉ、Ｄｑとすると、 Ｒｉ＝ＩｉＣｉ−ＩｑＣｑ （３） Ｒｑ＝ＩｉＣｑ＋ＩｑＣｉ （４） であり、Ｄｉ＝ＲｉＣｉ＋ＲｑＣｑOn the receiving side, if the I and Q components of the received modulated signal are represented by Ri and Rq, and the I and Q components of the despread signal are represented by Di and Dq, Ri = IiCi-IqCq (3) Rq = IiCq + IqCi (4), and Di = RiCi + RqCq

【数１】 Ｄｑ＝−ＲｉＣｑ＋ＲｑＣｉ(Equation 1) Dq = −RiCq + RqCi

【数２】 となる。(Equation 2) Becomes

【０００５】図４はこの種の従来の通信においてマッチ
ドフィルタを用いた受信装置の構成の一部を示すもので
あるが、受信したアナログ信号Ａｉｎ４（中間周波ＩＦ
信号）は分配器Ｄによって２系統に分配され、それぞれ
乗算器（×記号で示す。）において直交検波が行われ
て、２系統のアナログ信号成分Ｒｑ、Ｒｉが抽出され
る。これらの成分はそれぞれローパスフィルタＬＰＦを
通過して搬送波成分が除去され、Ｒｑはマッチドフィル
タＭＦ１、ＭＦ２に、ＲｉはマッチドフィルタＭＦ３、
ＭＦ４に入力される。マッチドフィルタＭＦ２、ＭＦ３
には、Ｑ成分のための拡散符号Ｃｑが符号生成器ＰＮＱ
から与えられ、マッチドフィルタＭＦ１、ＭＦ４には、
Ｉ成分のための拡散符号Ｃｉが符号生成器ＰＮＩから与
えられる。マッチドフィルタは各信号成分に拡散符号を
乗じ、その総和を算出する。FIG. 4 shows a part of the structure of a receiving apparatus using a matched filter in this kind of conventional communication. The receiving apparatus uses a received analog signal Ain4 (intermediate frequency IF).
The signals (signals) are distributed to two systems by a distributor D, and quadrature detection is performed in each of the multipliers (indicated by x symbols) to extract two analog signal components Rq and Ri. Each of these components passes through a low-pass filter LPF to remove a carrier component, Rq is matched filters MF1, MF2, Ri is matched filter MF3,
Input to MF4. Matched filters MF2, MF3
Has a spreading code Cq for the Q component
And the matched filters MF1 and MF4 have
The spreading code Ci for the I component is provided from the code generator PNI. The matched filter multiplies each signal component by a spreading code, and calculates a total sum thereof.

【０００６】また従来のスライディング相関器を用いた
受信装置（図５）においては、図４の構成と同様に、受
信信号Ａｉｎ５（中間周波ＩＦ信号）を、直交検波器、
ローパスフィルタによってＱ成分、Ｉ成分に変換した
後、４個の乗算器（×記号で示す。）によって、Ｑ成分
に対してＱ成分、Ｉ成分のための拡散符号Ｃｑ、Ｃｉを
それぞれ掛け、Ｉ成分に対してＩ成分、Ｑ成分のための
拡散符号Ｃｉ、Ｃｑをそれぞれ掛ける。ここにＰＮＩ、
ＰＮＱは拡散符号発生器である。その後加算器（＋記号
で示す。）によってＱ成分の拡散符号Ｃｑによる抽出成
分およびＩ成分の拡散符号Ｃｉによる抽出成分のそれぞ
れを合成する。合成結果に対してはＤＬＬ（Ｄｅｌａｙ
Ｌｏｃｋｅｄ Ｌｏｏｐ：図示省略）による同期追跡
を行い、拡散符号発生器を制御して検出ピークを追跡し
ていく。In a conventional receiving apparatus using a sliding correlator (FIG. 5), similarly to the configuration shown in FIG. 4, a received signal Ain5 (intermediate frequency IF signal) is converted by a quadrature detector,
After being converted into a Q component and an I component by a low-pass filter, the Q components are multiplied by spreading codes Cq and Ci for the Q component and I component, respectively, by four multipliers (indicated by x symbols). The components are multiplied by spreading codes Ci and Cq for the I and Q components, respectively. Here PNI,
PNQ is a spreading code generator. Thereafter, an adder (indicated by a + symbol) combines the extracted component of the Q component with the spreading code Cq and the extracted component of the I component with the spreading code Ci. DLL (Delay
Synchronous tracking by Locked Loop (not shown) is performed, and the detected peak is tracked by controlling the spread code generator.

【０００７】このように送信すべき信号を複数系統に分
離するタイプの通信方法では、より系統数が多いほど、
通信速度を高速化でき、あるいは誤り率等の通信信頼性
が高くなり、通信容量は高まる。しかし、このような、
系統数の増大によって通信装置が複雑になり、機器コス
トおよび消費電力の増大につながる。In such a communication method of separating a signal to be transmitted into a plurality of systems, as the number of systems increases,
The communication speed can be increased, or the communication reliability such as an error rate can be increased, and the communication capacity can be increased. But like this,
The increase in the number of systems complicates the communication device, which leads to an increase in equipment cost and power consumption.

【０００８】[0008]

【発明が解決しようとする課題】本発明はこのような従
来の問題点を解消すべく創案されたもので、比較的単純
な装置により通信容量を高め得る通信方法および装置を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a communication method and apparatus which can increase the communication capacity by a relatively simple apparatus. And

【０００９】[0009]

【課題を解決するための手段】本発明に係る通信方法
は、２系統のアナログ信号それぞれに、拡散符号の和を
乗じて積算することによって同相成分を抽出し、拡散符
号の差を乗じて積算することによって直交成分を抽出す
るものである。According to the communication method of the present invention, an in-phase component is extracted by multiplying each of two analog signals by a sum of spreading codes, and then multiplying the analog signals by a difference between the spreading codes. By doing so, orthogonal components are extracted.

【００１０】[0010]

【発明の実施の形態】次に本発明に係る通信方法および
装置の一実施例を図面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a communication method and apparatus according to the present invention will be described with reference to the drawings.

【００１１】[0011]

【実施例】図１は、本発明方法を実施するためのマッチ
ドフィルタＭＦを示す。このマッチドフィルタＭＦは、
拡散率（図ではｎ）に対応した個数のサンプル・ホール
ド回路ＳＨ１〜ＳＨｎを有し、受信信号のＱ成分Ｒｑ、
Ｉ成分Ｒｉ は第１加算器ＡＤＤ１で加算された後にサ
ンプルホールド回路に入力されている。サンプルホール
ド回路はコントロール信号（図示省略）によって制御さ
れ、所定の順序で標本化（サンプリング）および保持
（ホールディング）を実行する。その順序はＳＨ１〜Ｓ
Ｈｎに順次データを入力した後に、ＳＨ１に次のデータ
を入力し、ＳＨ２、ＳＨ３、．．．と新たなデータを入
力して行く。このようにサンプルホールド回路間のデー
タ転送を行わない構成とすれば転送誤差の発生を防止し
得る。なお、図１の構成では拡散符号系列Ｃｉ及びＣｑ
がシンボル周期で巡回されるように、チップレートのク
ロック毎にこれら拡散符号系列をシフトする。FIG. 1 shows a matched filter MF for implementing the method according to the invention. This matched filter MF is
It has a number of sample-and-hold circuits SH1 to SHn corresponding to the spreading factor (n in the figure), and has Q components Rq,
The I component Ri is added to the sample and hold circuit after being added by the first adder ADD1. The sample and hold circuit is controlled by a control signal (not shown), and executes sampling (sampling) and holding (holding) in a predetermined order. The order is SH1-S
After inputting data sequentially to Hn, the next data is input to SH1, and SH2, SH3,. . . And go enter new data. If the data transfer between the sample and hold circuits is not performed as described above, it is possible to prevent a transfer error from occurring. In the configuration of FIG. 1, the spreading code sequences Ci and Cq
Are shifted for each symbol-rate clock so that these spread code sequences are shifted in a symbol cycle.

【００１２】サンプルホールド回路ＳＨ１〜ＳＨｎの出
力は、Ｉ系統の乗算回路Ｍ１１、Ｍ２１、Ｍ３
１、．．．、Ｍｎ１、およびＱ系統の乗算回路Ｍ１２、
Ｍ２２、Ｍ３２、．．．、Ｍｎ２にそれぞれ入力され、
Ｉ系統の乗算回路にはＩ成分（同相成分）に対するＰＮ
符号Ｃｉ、Ｑ系統の乗算回路にはＱ成分（直交成分）に
対するＰＮ符号Ｃｑが入力されている。乗算回路Ｍ１１
〜Ｍｎ１の出力は第２加算回路ＡＤＤ２に入力され、乗
算回路Ｍ１２〜Ｍｎ２の出力は第３加算回路ＡＤＤ３に
入力され、それぞれの総和が算出されている。ＡＤＤ
２、ＡＤＤ３の出力は第４加算回路ＡＤＤ４、減算回路
ＳＵＢに入力され、両者の和および差が算出されてい
る。The outputs of the sample-and-hold circuits SH1 to SHn are supplied to I-system multipliers M11, M21, M3.
1,. . . , Mn1, and a Q-system multiplication circuit M12,
M22, M32,. . . , Mn2, respectively,
The multiplication circuit of the I system has a PN for the I component (in-phase component).
The code Ci and the PN code Cq for the Q component (orthogonal component) are input to the multiplication circuit of the Q system. Multiplication circuit M11
The outputs of .about.Mn1 are input to a second adder ADD2, the outputs of the multipliers M12 to Mn2 are input to a third adder ADD3, and the sum of each is calculated. ADD
2. The output of ADD3 is input to a fourth addition circuit ADD4 and a subtraction circuit SUB, and the sum and difference of both are calculated.

【００１３】受信信号のＱ成分Ｒｑ、Ｉ成分Ｒｉの和を
Ｒとすると、 Ｒ＝Ｒｉ＋Ｒｑ＝ＩｉＣｉ−ＩｑＣｑ＋ＩｉＣｑ＋ＩｑＣｉ （７） であり、以下に示すように、ＡＤＤ４の出力は近似的に
Ｄｉ、ＳＵＢの出力は近似的にＤｑとなる。すなわち、Assuming that the sum of the Q component Rq and the I component Ri of the received signal is R, R = Ri + Rq = IiCi−IqCq + IiCq + IqCi (7), and as shown below, the output of ADD4 is approximately The output is approximately Dq. That is,

【数３】 であり、Ｃｉ≠Ｃｑのとき、Ｉ成分、Ｑ成分の拡散符号
が相互に準直交であるとすると、(Equation 3) When Ci ≠ Cq and the spreading codes of the I component and the Q component are mutually quasi-orthogonal,

【数４】 が成立する。これら式（１０）、（１１）を式（８）、
（９）に代入すると、式（８）、（９）は式（５）、
（６）と等しくなる。(Equation 4) Holds. These equations (10) and (11) are replaced by equation (8),
Substituting into equation (9), equations (8) and (9) become equations (5),
It becomes equal to (6).

【００１４】ここにＣｑとＣｉは相関の低い準直交デー
タよりなる符号なので、信号の劣化が生じた場合にも、
いずれか一方の成分（信号系列）によりその信号が自局
あてのものかどうか判定でき、これに基づいた誤り符号
訂正も可能である。なお準直交とは相関が「０」の直交
を含む概念である。Here, since Cq and Ci are codes composed of quasi-orthogonal data having low correlation, even if signal degradation occurs,
It is possible to determine whether or not the signal is intended for the own station based on one of the components (signal sequence), and it is also possible to perform error code correction based on the signal. The term “quasi-orthogonal” is a concept including an orthogonal having a correlation of “0”.

【００１５】以上の通信方式は、従来の通信の考え方で
は２チャンネルを占有したものと同等の信頼性が得られ
るが、図１から明らかなようにサンプルホールド回路Ｓ
Ｈ１〜ＳＨｎは１系統の受信器と同一個数であり、その
回路規模は従来の１チャンネンルの規模とほぼ同等であ
る。In the above communication method, the same reliability as that in which two channels are occupied in the conventional communication concept can be obtained. However, as apparent from FIG.
H1 to SHn are the same as the number of receivers of one system, and the circuit scale is almost equal to the scale of one conventional channel.

【００１６】なお通信路中でのノイズ等により前記式
（１０）、（１１）の左辺が充分小でなくなったときに
はＩ成分とＱ成分の相互相関の影響を無視できなくなる
が、マッチドフィルタの出力（電力）を所定時間巡回積
分して時間平均をとることにより、この相互相関の影響
を軽減し得る。When the left side of the equations (10) and (11) is not sufficiently small due to noise or the like in the communication path, the influence of the cross-correlation between the I component and the Q component cannot be ignored. By cyclically integrating (power) for a predetermined time and taking a time average, the influence of this cross-correlation can be reduced.

【００１７】図２は同通信方法に使用する受信装置の１
例を示す。FIG. 2 shows one of the receiving apparatuses used in the communication method.
Here is an example.

【００１８】図２において、アンテナおよびＲＦ受信部
によって受信された受信信号Ａｉｎ２（中間周波ＩＦ信
号）は分配器Ｄによって２系統の信号に分離され、それ
ぞれ直交検波器を経てＩ成分とＱ成分に分離される。さ
らに、これら成分はローパスフィルタＬＰＦ１、ＬＰＦ
２によって搬送波成分が除去されて、Ｉ成分、Ｑ成分が
抽出され、マッチドフィルタＭＦに入力される。このマ
ッチドフィルタは図１の構成を有し、ＰＮ符号生成部Ｐ
ＮＧから供給されたＩ成分、Ｑ成分のＰＮ符号により上
記式（５）〜（１１）に示す演算を実行し、近似的にＩ
成分、Ｑ成分を抽出する。In FIG. 2, a received signal Ain2 (intermediate frequency IF signal) received by an antenna and an RF receiving unit is separated into two signals by a distributor D, and is separated into I and Q components through quadrature detectors. Separated. Furthermore, these components are low-pass filters LPF1, LPF
2, the carrier component is removed, the I component and the Q component are extracted, and input to the matched filter MF. This matched filter has the configuration shown in FIG.
The calculations shown in the above equations (5) to (11) are executed using the PN codes of the I component and the Q component supplied from the NG, and approximately I
The component and the Q component are extracted.

【００１９】ＬＰＦ１、ＬＰＦ２の出力は、マッチドフ
ィルタＭＦと並列な複数のスライディング相関器ＳＣ１
〜ＳＣｎに入力され、ＭＦにおいては初期同期捕捉のみ
が実行され、ＳＣ１〜ＳＣｎはデータ復調およびトラッ
キングに使用される。式（１０）、（１１）に示すよう
にマッチドフィルタＭＦの出力は近似的にＩ、Ｑ成分に
等しくなるが、通信路のノイズによってはＩ、Ｑ成分の
分離性能が不十分になることもある。一方スライディン
グ相関器は受信信号ＲＳとＰＮ符号と単純な乗算を行う
ため、Ｉ、Ｑ成分の分離は確実である。しかしスライデ
イング相関器はＩ、Ｑ各成分について１個の乗算回路で
相関演算を行うため、初期同期捕捉を高速に行うことは
困難である。すなわち、初期同期捕捉のみを図１のマッ
チドフィルタで行うことにより、回路規模を大きくせず
に高速の初期同期捕捉を実現でき、さらにスライディン
グ相関器の併用によりデータ復調の性能も高い。The outputs of LPF1 and LPF2 are supplied to a plurality of sliding correlators SC1 parallel to the matched filter MF.
To SCn, only the initial synchronization acquisition is performed in the MF, and SC1 to SCn are used for data demodulation and tracking. As shown in the equations (10) and (11), the output of the matched filter MF is approximately equal to the I and Q components. However, the performance of separating the I and Q components may be insufficient depending on the noise of the communication channel. is there. On the other hand, the sliding correlator performs simple multiplication of the received signal RS and the PN code, so that the separation of the I and Q components is reliable. However, since the sliding correlator performs the correlation operation for each of the I and Q components with one multiplication circuit, it is difficult to perform the initial synchronization acquisition at high speed. That is, by performing only the initial synchronization acquisition with the matched filter of FIG. 1, high-speed initial synchronization acquisition can be realized without increasing the circuit scale, and the performance of data demodulation is also high by using a sliding correlator together.

【００２０】マッチドフィルタＭＦの出力は電力計算部
ＰＣに入力されて、ＭＦ出力の電力が算出され、パス検
出部ＰＤにおいて、一定の時間にわたって巡回積分した
後、電力のレベルの高いものから所定個数の信号パスが
選択される。ＰＤの出力は相関器制御部ＣＣに入力さ
れ、ＳＣ１〜ＳＣｎは選択されたパスに同期するように
コントロールされる。これは反射波等によるマルチパス
を後段のレーク合成復調部ＲＡＫＥにおいて合成するた
めの処理である。相関器ＳＣ１〜ＳＣｎの出力はレーク
合成復調部ＲＡＫＥに入力され、レーク合成される。図
中Ｄｏはレーク合成された後の復調データである。The output of the matched filter MF is input to a power calculation unit PC, where the power of the MF output is calculated. In the path detection unit PD, after performing cyclic integration over a certain period of time, a predetermined number of powers having higher power levels are determined. Is selected. The output of the PD is input to the correlator control unit CC, and SC1 to SCn are controlled so as to synchronize with the selected path. This is a process for synthesizing a multipath due to a reflected wave or the like in a rake synthesis demodulation unit RAKE in the subsequent stage. The outputs of the correlators SC1 to SCn are input to a rake combining / demodulating unit RAKE and rake combined. In the figure, Do is demodulated data after rake combination.

【００２１】図３は同通信方法を２段階高速初期同期法
（樋口健一他著「ＤＳ−ＣＤＭＡ基地局間非同期セルラ
方式におけるロングコードの２段階高速初期同期法」信
学技法、ＣＳ−９６、ＲＣＳ９６−１２、１９９６−
５）に使用する他の受信装置を示す。FIG. 3 shows the communication method using a two-stage high-speed initial synchronization method (Kenichi Higuchi et al., "Two-stage high-speed initial synchronization method for long code in asynchronous cellular system between DS-CDMA base stations"), IEICE, CS-96, RCS96-12, 1996-
5) shows another receiving device used.

【００２２】２段階高速初期同期法は、基地局共通のシ
ョートコードと、各基地局固有のロングコードを設定
し、制御チャンネルの送信に際して、ショートコードと
ロングコードとによる２段階の拡散変調を行う。そして
所定の周期でショートコードのみによる拡散変調した制
御チャンネルを送信する。受信装置においては、ショー
トコードによる逆拡散によってロングコードのタイミン
グを抽出し、ロングコードに対する同期をとる。これに
よってロングコードに対する初期同期捕捉を高速化でき
る。In the two-stage high-speed initial synchronization method, a short code common to base stations and a long code unique to each base station are set, and when transmitting a control channel, two-stage spread modulation using the short code and the long code is performed. . Then, a control channel that has been spread-modulated using only the short code is transmitted at a predetermined cycle. The receiving device extracts the timing of the long code by despreading with the short code, and synchronizes with the long code. This can speed up the initial synchronization acquisition for a long code.

【００２３】図３において、分配器、ローパスフィルタ
を経た受信信号ＲＳがスイッチＳＷに入力され、スイッ
チＳＷにおいて２系統に切替出力される。その第１の系
統はショートコード処理部ＳＰであり、第２の系統はロ
ングコード処理部ＬＰである。ショートコード処理部Ｓ
Ｐは図１のマッチドフィルタＭＦと、このＭＦにショー
トコードを入力するショートコード生成部ＳＧを有し、
受信信号ＲＳとショートコードの相関を算出して、初期
セルサーチや周辺セルサーチのためのロングコードのタ
イミングを検出する。ロングコード処理部ＬＰはスライ
ディング相関器ＳＣ、およびこのＳＣにロングコードを
入力するロングコード生成部ＬＧを有し、受信信号ＲＳ
とロングコードおよびショートコードの合成コードとの
相関を算出して逆拡散を行う。In FIG. 3, a received signal RS that has passed through a distributor and a low-pass filter is input to a switch SW, and the switch SW switches and outputs two systems. The first system is a short code processing unit SP, and the second system is a long code processing unit LP. Short code processing unit S
P has the matched filter MF of FIG. 1 and a short code generator SG for inputting a short code to the MF,
The correlation between the received signal RS and the short code is calculated to detect the timing of the long code for the initial cell search and the peripheral cell search. The long code processing unit LP has a sliding correlator SC and a long code generation unit LG for inputting a long code to the SC, and receives a received signal RS
And a composite code of the long code and the short code is calculated to perform despreading.

【００２４】ＭＦの出力はメモリＭＥＭに入力され、複
数の出力の電力レベルが記録される。ＭＥＭ内の出力レ
ベルは最大値抽出部ＭＳによってその最大値が検出さ
れ、ＭＳの出力は前記ＬＧに入力されている。ＭＳはセ
ルサーチの結果に基づいて、ＳＣによるＲＳとロングコ
ードとの相関演算のタイミング、すなわちロングコード
生成のタイミングを設定する。ショートコードは排他的
論理和ゲートＧにおいてロングコードと合成され、合成
結果がスライディング相関器ＳＣの乗算部Ｍに入力され
る。これによって２段階のセルサーチが実行され、ロン
グコードの同期が確立される。The output of the MF is input to the memory MEM, and the power levels of a plurality of outputs are recorded. The maximum value of the output level in the MEM is detected by the maximum value extraction unit MS, and the output of the MS is input to the LG. The MS sets the timing of the correlation calculation between the RS and the long code by the SC, that is, the timing of generating the long code, based on the result of the cell search. The short code is combined with the long code in the exclusive OR gate G, and the combined result is input to the multiplier M of the sliding correlator SC. As a result, a two-stage cell search is executed, and synchronization of long codes is established.

【００２５】ＳＣにおいて乗算部Ｍの出力は積分器ＩＮ
Ｄに入力され、乗算結果が積算される。ＩＮＤの出力は
２乗検波器（ｓｑｕａｒｅ−ｌａｗ ｄｅｔｅｃｔｏ
ｒ）ＳＬＤに入力され、ＳＬＤの出力は比較器ＣＯＭＰ
に入力されている。In the SC, the output of the multiplying unit M is the integrator IN
D, and the multiplication results are integrated. The output of IND is a square-law detector (square-law detector).
r) Input to SLD, output of SLD is comparator COMP
Has been entered.

【００２６】前記ＭＳの出力はさらに閾値決定回路ＴＤ
に入力され、前記ＣＯＭＰは、ＳＬＤの出力をＴＤの出
力と比較する。これによってショートコードとの相関結
果を電力に対応付け、これをＴＤによって決定された閾
値と比較する。ＴＤはＳＰにおける電力検出結果に基づ
いて閾値を決定するので、逆拡散における適性な閾値が
与えられ、適正なロングコード同期信号Ｄｏが生成され
る。The output of the MS is further supplied to a threshold decision circuit TD
And the COMP compares the output of the SLD with the output of the TD. As a result, the correlation result with the short code is associated with the power, and this is compared with a threshold determined by TD. Since the TD determines the threshold based on the power detection result in the SP, an appropriate threshold in despreading is given, and an appropriate long code synchronization signal Do is generated.

【００２７】以上のように、ロングコードの同期のため
のショートコードによる初期同期捕捉をマッチドフィル
タで実行するので、その処理を著しく高速化でき、また
ロングコードおよびショートコードによる２段階逆拡散
をスライディング相関器で実行するので、回路規模を抑
えながら高速なロングコード同期が可能である。As described above, since the initial synchronization acquisition by the short code for synchronizing the long code is executed by the matched filter, the processing can be remarkably speeded up, and the two-step despreading by the long code and the short code is sliding. Since the processing is performed by the correlator, high-speed long code synchronization can be performed while suppressing the circuit scale.

【００２８】[0028]

【発明の効果】前述のとおり、本発明に係る通信方法は
１個の受信局に対する２系統の信号系列に対して準直交
の異なる拡散符号を与えるので、受信側での誤り訂正等
が容易になり、通信容量が向上するが受信局での信号保
持回路は１系統で足りるので、回路規模の拡大はわずか
である。As described above, in the communication method according to the present invention, quasi-orthogonal spread codes are given to two signal sequences for one receiving station, so that error correction on the receiving side can be easily performed. Although the communication capacity is improved, the signal holding circuit in the receiving station requires only one system, so that the circuit scale is slightly increased.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明に係る通信方法に使用するマッチドフ
ィルタの１実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of a matched filter used in a communication method according to the present invention.

【図２】 同通信方法に使用する受信装置を示すブロッ
ク図である。FIG. 2 is a block diagram showing a receiving device used for the communication method.

【図３】 他の受信装置を示すブロック図である。FIG. 3 is a block diagram showing another receiving apparatus.

【図４】 従来のマッチドフィルタを用いた受信装置を
示すブロック図である。FIG. 4 is a block diagram showing a receiving device using a conventional matched filter.

【図５】 従来のスライディング相関器を用いた受信装
置を示すブロック図である。FIG. 5 is a block diagram showing a receiving apparatus using a conventional sliding correlator.

【符号の説明】[Explanation of symbols]

Ｒｉ、Ｑｉ、ＲＳ、Ａｉｎ２、ＡＩＮ４、Ａｉｎ５
．．．受信信号 ＡＤＤ１〜ＡＤＤ４ ．．．加算回路 Ｍ、Ｍ１１〜Ｍ１ｎ、Ｍ２１〜Ｍ２ｎ ．．． 乗算回路 ＳＨ１〜ＳＨｎ ．．． サンプルホールド回路 ＳＵＢ ．．．減算回路 Ｄ ．．． 分配器 ＬＰＦ、ＬＰＦ１、ＬＰＦ２ ．．． ローパスフィル
タ ＰＣ ．．． 電力計算部 ＰＤ ．．． パス検出部 ＣＣ ．．． 相関器制御部 ＳＣ、ＳＣ１〜ＳＣｎ ．．． スライディング相関器 ＳＷ ．．．スイッチ ＲＡＫＥ ．．． レーク合成復調部 ＭＥＭ ．．． メモリ ＭＳ ．．．最大値抽出部 ＴＤ ．．．閾値決定回路 ＬＧ ．．．ロングコード生成部 ＬＰ ．．． ロングコード処理部 ＳＧ ．．． ショートコード生成部 ＳＰ ．．． ショートコード処理部 Ｇ ．．．ＥＸ−ＯＲゲート ＳＬＤ ．．．２乗検波器 ＣＯＭＰ ．．． 比較器 ＭＦ、ＭＦ１〜ＭＦ４ ．．． マッチドフィルタ ＰＮＧ、ＰＮＩ、ＰＮＱ ．．． 拡散符号発生器 Ｄｉ ．．． Ｉ成分（受信側） Ｄｑ ．．． Ｑ成分（受信側）。 1 1 整理番号＝ＹＺ１９９７０４３ＡRi, Qi, RS, Ain2, AIN4, Ain5
. . . The received signals ADD1 to ADD4. . . Adder circuits M, M11 to M1n, M21 to M2n. . . Multiplier circuits SH1 to SHn. . . Sample hold circuit SUB. . . Subtraction circuit D. . . Distributor LPF, LPF1, LPF2. . . Low-pass filter PC. . . Power calculation unit PD. . . Path detector CC. . . Correlator control units SC, SC1 to SCn. . . Sliding correlator SW. . . Switch RAKE. . . Rake combining demodulator MEM. . . Memory MS. . . Maximum value extraction unit TD. . . Threshold value determination circuit LG. . . Long code generator LP. . . Long code processing unit SG. . . Short code generator SP. . . Short code processing unit G. . . EX-OR gate SLD. . . Square detector COMP. . . The comparators MF, MF1 to MF4. . . Matched filters PNG, PNI, PNQ. . . Spreading code generator Di. . . I component (receiving side) Dq. . . Q component (receiving side). 1 1 Reference number = YZ1977043A

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 スペクトル拡散通信のための通信方法
であって、送信すべきデジタル信号を１ビットおきの２
系統のデジタル信号列に分割した後に、各信号系列に対
して受信局に固有の拡散符号を乗じた信号を合成して同
相成分および直交成分のアナログ信号として送信し、受
信局では受信信号を直交検波器によって２系統のアナロ
グ信号に分離し、これら分離された信号から搬送波成分
を除去し、さらに前記拡散符号に基づいて復調する通信
方法において、受信局では、直交検波後の２系統のアナ
ログ信号を合成し、拡散符号の和を乗じて積算すること
によって同相成分を抽出し、拡散符号の差を乗じて積算
することによって直交成分を抽出することを特徴とする
通信方法。A communication method for spread spectrum communication, wherein a digital signal to be transmitted is transmitted every other bit by two bits.
After dividing into digital signal trains of the system, a signal obtained by multiplying each signal sequence by a spreading code unique to a receiving station is synthesized and transmitted as an analog signal of an in-phase component and a quadrature component. In a communication method of separating into two analog signals by a detector, removing a carrier component from the separated signals, and further demodulating based on the spread code, the receiving station performs two orthogonal analog signals after quadrature detection. A communication method characterized in that in-phase components are extracted by multiplying by a sum of spread codes to extract an in-phase component, and a quadrature component is extracted by multiplying and multiplying by a difference between spread codes. 【請求項２】 搬送波成分を含む受信信号を、搬送波
成分を含む同相成分および直交成分に分離する直交検波
器と；この直交検波器から出力される搬送波成分を含む
同相成分および直交成分から搬送波成分を除去するＬＰ
Ｆと；ＬＰＦから出力された同相成分および直交成分を
加算する加算器と；加算器の出力を時系列で保持する複
数のサンプルホールド回路と、各サンプルホールド回路
の出力に第１の拡散符号を乗ずる複数の第１乗算器と、
各サンプルホールド回路の出力に第２の拡散符号を乗ず
る複数の第２乗算器と、第１乗算器の出力の総和を算出
する第２加算器と、第２乗算器の出力の総和を算出する
第３加算器と、第２加算器の出力と第３加算器の出力の
和を算出する第４加算器と、第２加算器の出力と第３加
算器の出力の差を算出する減算器とを備えたマッチドフ
ィルタと；を備えている受信装置。2. A quadrature detector for separating a received signal including a carrier component into an in-phase component and a quadrature component including a carrier component; and a carrier component derived from the in-phase component and the quadrature component including the carrier component output from the quadrature detector. LP to remove
F; an adder for adding the in-phase component and the quadrature component output from the LPF; a plurality of sample-and-hold circuits for holding the outputs of the adders in time series; and a first spreading code for the output of each sample-and-hold circuit. A plurality of first multipliers for multiplication;
A plurality of second multipliers for multiplying the output of each sample and hold circuit by a second spreading code; a second adder for calculating the sum of outputs of the first multiplier; and a sum of outputs of the second multiplier A third adder, a fourth adder for calculating the sum of the output of the second adder and the output of the third adder, and a subtractor for calculating a difference between the output of the second adder and the output of the third adder A matched filter comprising: and a matched filter comprising: 【請求項３】 サンプルホールド回路は複数段直列に
接続され、加算器出力は初段のサンプルホールド回路に
入力されて、順次後段のサンプルホールド回路へ転送さ
れ、各第１、第２乗算器は対応するサンプルホールド回
路に接続されていることを特徴とする請求項２記載の受
信装置。3. A sample-and-hold circuit is connected in series at a plurality of stages, an adder output is input to a first-stage sample-and-hold circuit, and is sequentially transferred to a subsequent-stage sample-and-hold circuit. 3. The receiving device according to claim 2, wherein the receiving device is connected to a sample and hold circuit. 【請求項４】 サンプルホールド回路は加算器出力に
対して並列に接続され、加算器出力は所定の順序で各サ
ンプルホールド回路によって保持され、各第１、第２乗
算器は対応するサンプルホールド回路に接続され、その
とき保持されている加算器出力の保持順序に応じて、第
１、第２拡散符号の割当てを変更するようになっている
ことを特徴とする請求項２記載の受信装置。4. A sample-and-hold circuit is connected in parallel with an adder output, and the adder output is held by each sample-and-hold circuit in a predetermined order, and each of the first and second multipliers is connected to a corresponding sample-and-hold circuit. 3. The receiving apparatus according to claim 2, wherein the assignment of the first and second spreading codes is changed according to the holding order of the adder output held at that time. 【請求項５】 さらにスライディング相関器を備えて
いることを特徴とする請求項２記載の受信装置。5. The receiving apparatus according to claim 2, further comprising a sliding correlator. 【請求項６】 初期同期捕捉および同期保持にマッチ
ドフィルタを使用し、データ復調にはスライディング相
関器を使用することを特徴とする請求項５記載の受信装
置。6. The receiving apparatus according to claim 5, wherein a matched filter is used for initial synchronization acquisition and synchronization maintenance, and a sliding correlator is used for data demodulation. 【請求項７】 ２段階高速初期同期法におけるロング
コード同期のためのショートコードによる逆拡散にマッ
チドフィルタを使用し、ロングコード及びショートコー
ドによる逆拡散にスライディング相関器を使用すること
を特徴とする請求項５記載の受信装置。7. A matched filter is used for despreading with a short code for long code synchronization in a two-stage fast initial synchronization method, and a sliding correlator is used for despreading with a long code and a short code. The receiving device according to claim 5.