JPH1154479A - Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor device - Google Patents
Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor deviceInfo
- Publication number
- JPH1154479A JPH1154479A JP20783097A JP20783097A JPH1154479A JP H1154479 A JPH1154479 A JP H1154479A JP 20783097 A JP20783097 A JP 20783097A JP 20783097 A JP20783097 A JP 20783097A JP H1154479 A JPH1154479 A JP H1154479A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- peripheral region
- outer peripheral
- plasma discharge
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体基板外周域の成
膜を選択的にエッチングする半導体製造装置、および半
導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus for selectively etching a film on an outer peripheral region of a semiconductor substrate, and a method of manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】近年における半導体装置の設計ルールの
微細化に伴って、コンタクト孔の大きさも小さくなって
きているが、その一方で、絶縁耐圧の確保及び層間容量
の低減の為に、層間絶縁膜の成膜厚は現状維持又はむし
ろ増加する傾向であり、コンタクト孔のアスペクト比は
ますます大きくなってきている。この為、コンタクトホ
ールを形成後、アルミニウムのみで配線すると、アルミ
ニウムは段差被覆性がよくないので、特にコンタクト孔
の内部で断線し、導通不良を生じ易くなる。2. Description of the Related Art In accordance with recent miniaturization of design rules for semiconductor devices, the size of contact holes has been reduced. On the other hand, in order to ensure dielectric strength and reduce interlayer capacitance, interlayer insulating layers have been developed. The film thickness of the film tends to be maintained or rather increased, and the aspect ratio of the contact hole is becoming larger. For this reason, if wiring is performed only with aluminum after the formation of the contact hole, since aluminum does not have good step coverage, disconnection occurs particularly inside the contact hole, which tends to cause poor conduction.
【０００３】そこで、かかるアルミニウム系配線に代わ
るものとして、例えば、特開昭６２−２９９５９号公報
記載のように、コンタクト孔を形成した後にタングステ
ン膜を全面に堆積させ、このタングステン膜をエッチバ
ックすることによって、コンタクト孔内にのみタングス
テン膜を残す、所謂ブランケットタングステンプラグ形
成方法（以下、ＢＬＫ−ＷＣＶＤ法という）が知られて
いる。Therefore, as an alternative to the aluminum-based wiring, for example, as described in Japanese Patent Application Laid-Open No. 62-29959, a tungsten film is deposited on the entire surface after forming a contact hole, and the tungsten film is etched back. Therefore, a so-called blanket tungsten plug forming method (hereinafter, referred to as a BLK-WCVD method) in which a tungsten film is left only in a contact hole is known.
【０００４】この方法では、タングステン膜と絶縁膜で
ある酸化シリコン膜との密着性を向上させる必要がある
為、酸化シリコン膜上にチタニウム系材料からなる成膜
を形成したのち、その上にタングステン膜を形成しなが
らエッチバックを行う工程が必要となる。In this method, since it is necessary to improve the adhesion between the tungsten film and the silicon oxide film as an insulating film, a film made of a titanium-based material is formed on the silicon oxide film, and then a tungsten film is formed thereon. A step of performing etch back while forming a film is required.
【０００５】このエッチバックを行う工程において、半
導体基板外周域において、チタニウム系材料からなる層
が、上層のタングステン膜をはみ出す形で形成されてい
る場合には、該エッチバック工程で使用するエッチング
ガスによりチタニウム系材料がエッチングされてタング
ステンが剥離するおそれがあり、この剥離したタングス
テンが装置や半導体基板を汚染する可能性がある。In the step of performing the etch-back, when the layer made of a titanium-based material is formed so as to protrude from the upper tungsten film in the peripheral region of the semiconductor substrate, the etching gas used in the etch-back step is used. As a result, the titanium-based material may be etched to separate tungsten, and the separated tungsten may contaminate the device or the semiconductor substrate.
【０００６】ここで、前記ＢＬＫ−ＷＣＶＤ法を用いる
従来の製造方法について、図面を参照にしてこれを詳細
に説明する。Here, a conventional manufacturing method using the BLK-WCVD method will be described in detail with reference to the drawings.
【０００７】例えば、図８に示すように、半導体基板１
上に層間絶縁膜であるシリコン酸化膜２を、例えば、化
学的気相成長法（以下、「ＣＶＤ法」という）で形成し
たのち、図示しないコンタクト孔に対応する開口部を有
するレジスト成膜をフォトリソグラフィー法でシリコン
酸化膜２上に形成し、このレジスト成膜をマスクして、
リアクティブイオンエッチング（以下、「ＲＩＥ」とい
う）装置でＣＨＦ3 ガス系にてエッチングを行い、コン
タクト孔を開口する。[0007] For example, as shown in FIG.
After a silicon oxide film 2 as an interlayer insulating film is formed thereon by, for example, a chemical vapor deposition method (hereinafter, referred to as a “CVD method”), a resist film having an opening corresponding to a contact hole (not shown) is formed. It is formed on the silicon oxide film 2 by photolithography, and the resist film is masked,
Etching is performed in a CHF 3 gas system by a reactive ion etching (hereinafter referred to as “RIE”) apparatus to open a contact hole.
【０００８】次に、シリコン酸化膜２と後に形成するタ
ングステン膜との密着性を向上させるためのチタニウム
系材料からなる層５を、例えば、リアクティブスパッタ
法で全面に形成する。チタニウム系材料からなる層とし
ては、例えば、順次チタニウム３、チタニウムナイトラ
イド４を積層したものがある。Next, a layer 5 made of a titanium-based material for improving the adhesion between the silicon oxide film 2 and a tungsten film to be formed later is formed on the entire surface by, for example, a reactive sputtering method. As a layer made of a titanium-based material, for example, there is a layer in which titanium 3 and titanium nitride 4 are sequentially laminated.
【０００９】その後、図示しないタングステン膜を、Ｃ
ＶＤ法によりコンタクト孔を埋めるように堆積させ（以
下、この方法を「ＷＣＶＤ法」という）、図示しない
が、ＲＩＥ装置にて、タングステン膜とチタニウム系材
料からなる層をエッチバックし、シリコン酸化膜２を露
出させる。Thereafter, a tungsten film (not shown) is
A contact hole is deposited by a VD method (hereinafter, this method is referred to as a “WCVD method”), and although not shown, a tungsten film and a layer made of a titanium-based material are etched back by an RIE apparatus to form a silicon oxide film. Expose 2
【００１０】このとき、タングステン膜をＣＶＤ法によ
りチタニウム系材料からなる層の上に堆積させるには、
例えば、ＷＦ6 を含有するガスを使用する。ＷＦ6 はチ
タニウムナイトライドをエッチングすることはないが、
チタニウムをエッチングする特性を有する。この為に、
図８に示すように、半導体基板に於いてチタニウムナイ
トライド層の下のチタニウム層がチタニウムナイトライ
ド層からはみ出す状態となっている場合には、図９に示
すように、チタニウム層が優先的にサイドエッチングさ
れてチタニウムナイトライド層が庇状となり、場合によ
ってこれが折れて飛び出してダストとなる。At this time, in order to deposit the tungsten film on the layer made of the titanium-based material by the CVD method,
For example, a gas containing WF 6 is used. WF 6 does not etch titanium nitride,
It has the property of etching titanium. For this,
As shown in FIG. 8, when the titanium layer below the titanium nitride layer on the semiconductor substrate is in a state of protruding from the titanium nitride layer, as shown in FIG. 9, the titanium layer has a higher priority. The titanium nitride layer is side-etched to form an eaves-like shape, and in some cases, it breaks out and becomes dust.
【００１１】また、現在は、理論収率を大きくするため
に、半導体基板外周域まで可能な限り成膜する全面プロ
セスが主流となっている。ところが、チタニウム系材料
と上層のタングステンをそれぞれ全面プロセスで成膜す
ると、成膜が半導体基板外周域に回り込み、上層のタン
グステン層より下層のチタニウム系材料からなる層がは
み出す場合が生じる場合がある。かかる場合には、タン
グステン膜のエッチバック工程に使用するエッチングガ
スにより、チタニウム系材料からなる層（チタニウム
層）がエッチングされて、上層のタングステン層が剥が
れだすおそれがある。At present, in order to increase the theoretical yield, the entire process of forming a film as far as possible to the outer peripheral region of a semiconductor substrate is mainly used. However, when a titanium-based material and an upper layer of tungsten are each formed by a whole process, the film may be formed around the semiconductor substrate outer peripheral region, and a layer of the titanium-based material below the upper tungsten layer may protrude. In such a case, the layer made of a titanium-based material (titanium layer) may be etched by an etching gas used in the etch-back process of the tungsten film, and the upper tungsten layer may be peeled off.
【００１２】これらを防止する為には、半導体基板ロー
ディング時のリングと半導体基板の合わせずれを考慮し
て、チタニウム層がチタニウムナイトライド層よりはみ
出さないようにリングの合わせ余裕を余分に取る必要が
ある。この為には、従来の機械的な大きな合わせずれを
十分にカバーする余裕分半導体基板の周辺にチタニウム
を成膜しないようなリングを形成することが必要であ
り、これによる理論収率の低下が問題となっていた。In order to prevent these problems, it is necessary to take extra allowance for ring alignment so that the titanium layer does not protrude from the titanium nitride layer in consideration of misalignment between the ring and the semiconductor substrate during loading of the semiconductor substrate. There is. To this end, it is necessary to form a ring around the semiconductor substrate so as not to form a titanium film, so that the conventional mechanical large misalignment can be sufficiently covered. Had been a problem.
【００１３】[0013]
【発明が解決しようとする課題】上述したように、チタ
ニウムはチタニウムナイトライドに比してＷＦ6 による
エッチングレートが高い。従って、半導体基板外周域に
おいて、チタニウム系材料からなる層のうち、下層のチ
タニウム層が上層のチタニウムナイトライド層からはみ
出す形で形成されると、次のＷＣＶＤ工程に使用される
ＷＦ6 によりチタニウム層のエッチングが優先して進行
し、半導体基板外周域にて上層のチタニウムナイトライ
ド層に庇が生ずる。そして、このチタニウムナイトライ
ド層の庇がくずれ剥がれだすおそれがある。As described above, titanium has a higher etching rate by WF 6 than titanium nitride. Therefore, in the peripheral region of the semiconductor substrate, when the lower titanium layer is formed so as to protrude from the upper titanium nitride layer among the layers made of the titanium-based material, the titanium layer is formed by WF 6 used in the next WCVD step. Etching proceeds preferentially, and an overhang occurs in the upper titanium nitride layer in the peripheral region of the semiconductor substrate. And there is a possibility that the eaves of the titanium nitride layer may be broken and peeled off.
【００１４】また、チタニウム系材料と上層のタングス
テンをそれぞれ全面プロセスで成膜すると、成膜が半導
体基板外周域に回り込み、上層のタングステン層より下
層のチタニウム系材料からなる層がはみ出す場合が生じ
る場合があり、タングステン膜のエッチバック工程に使
用するエッチングガスにより、チタニウム系材料からな
る層（チタニウム層）がエッチングされて、タングステ
ン層が剥がれだすおそれがある。そして、これらがプロ
セスダストとなって、装置や半導体基板外周域を汚染
し、歩留を低下させる原因となる。Further, when a titanium-based material and an upper layer of tungsten are each formed by a whole process, the film is formed around an outer peripheral region of the semiconductor substrate, and a layer of the titanium-based material below the upper tungsten layer may protrude. There is a possibility that a layer (titanium layer) made of a titanium-based material is etched by an etching gas used in an etch-back process of a tungsten film, and the tungsten layer is peeled off. Then, these become process dusts, which contaminate the device and the peripheral region of the semiconductor substrate, and cause a reduction in yield.
【００１５】そこで、本発明は、チタニウム系材料から
なる層のうち、下層のチタニウム層と上層のチタニウム
ナイトライド層の合わせずれを可能な限り少なくして、
プロセスダストを発生させない半導体製造装置、および
半導体装置の製造方法を提供することを目的とする。Therefore, the present invention is to minimize the misalignment between the lower titanium layer and the upper titanium nitride layer in the titanium-based layer,
An object of the present invention is to provide a semiconductor manufacturing apparatus that does not generate process dust and a method of manufacturing a semiconductor device.
【００１６】[0016]
【課題を解決するための手段】本発明は、半導体基板上
の層間絶縁膜にコンタクト孔を設け、そこへ、チタニウ
ム系材料からなる層を形成し、その上にタングステン配
線成膜を形成する半導体装置の製造において、エッチン
グガスに対する下層膜のエッチングレートが上層膜に比
して高い場合に、リフトオフ等により上層膜が剥離を起
こし、プロセスダストを増加させることを防止するもの
である。According to the present invention, there is provided a semiconductor device in which a contact hole is formed in an interlayer insulating film on a semiconductor substrate, a layer made of a titanium-based material is formed therein, and a tungsten wiring film is formed thereon. In the manufacture of the apparatus, when the etching rate of the lower film with respect to the etching gas is higher than that of the upper film, the upper film is prevented from peeling off due to lift-off or the like and increasing process dust.
【００１７】すなわち、本発明は、半導体基板上の層間
絶縁膜にコンタクト孔を設け、そこへチタニウム系材料
からなる層を形成し、その上にタングステン膜を形成
し、全面にレジスト膜を成膜したのち、半導体基板外周
域のみを露光し、半導体基板外周域のみをエッチングガ
スにより選択的にエッチングする技術に関する。That is, according to the present invention, a contact hole is provided in an interlayer insulating film on a semiconductor substrate, a layer made of a titanium-based material is formed therein, a tungsten film is formed thereon, and a resist film is formed on the entire surface. Thereafter, the present invention relates to a technique of exposing only the semiconductor substrate outer peripheral region and selectively etching only the semiconductor substrate outer peripheral region with an etching gas.
【００１８】以下、本発明を詳細に説明する。Hereinafter, the present invention will be described in detail.
【００１９】本発明は、プラズマ放電を半導体基板外周
域にのみ発生させることにより半導体基板外周域の成膜
を選択的にエッチングする半導体製造装置であって、半
導体基板外周域にプラズマ放電の為の少なくとも一つの
対向電極と、プラズマ放電の間、半導体基板と該対向電
極の位置関係を一定の状態に保持する手段とを有する半
導体製造装置である。The present invention is directed to a semiconductor manufacturing apparatus for selectively etching a film formed on an outer peripheral region of a semiconductor substrate by generating a plasma discharge only on an outer peripheral region of the semiconductor substrate. A semiconductor manufacturing apparatus comprising: at least one counter electrode; and means for maintaining a positional relationship between a semiconductor substrate and the counter electrode during plasma discharge.
【００２０】また、本発明は、半導体基板外周域に設け
られた対向電極を用いて、半導体基板外周域にのみプラ
ズマ放電を発生させることにより半導体基板外周域の成
膜を選択的にエッチングする半導体装置の製造方法であ
って、プラズマ放電の間、半導体基板と該対向電極の位
置関係を一定の状態に保持して、該プラズマ放電を半導
体基板外周域にのみ発生させ、半導体基板外周域の成膜
を選択的にエッチングする半導体装置の製造方法であ
る。Further, the present invention provides a semiconductor which selectively etches a film formed in an outer peripheral region of a semiconductor substrate by generating plasma discharge only in an outer peripheral region of the semiconductor substrate by using a counter electrode provided in an outer peripheral region of the semiconductor substrate. A method of manufacturing a device, comprising: maintaining a positional relationship between a semiconductor substrate and a counter electrode in a constant state during a plasma discharge to generate the plasma discharge only in a semiconductor substrate outer peripheral region; This is a method for manufacturing a semiconductor device in which a film is selectively etched.
【００２１】本発明において、加工する半導体基板とし
ては、例えば、シリコン半導体基板を挙げることができ
る。半導体基板の直径は、通常４〜８インチ程度であ
る。In the present invention, the semiconductor substrate to be processed includes, for example, a silicon semiconductor substrate. The diameter of the semiconductor substrate is usually about 4 to 8 inches.
【００２２】本発明において、対向電極はプラズマ放電
の為の電極であり、半導体基板外周域のみ選択的にプラ
ズマを発生させるために、対向電極と半導体基板の外周
部との距離は、該対向電極とプラズマ放電によりエッチ
ングしない半導体基板領域との距離より近くに設置され
る。In the present invention, the counter electrode is an electrode for plasma discharge. In order to selectively generate plasma only in the outer peripheral region of the semiconductor substrate, the distance between the counter electrode and the outer peripheral portion of the semiconductor substrate is determined by the distance And a semiconductor substrate region which is not etched by plasma discharge.
【００２３】前記対向電極は複数個設けられてもよく、
複数個の対向電極を、例えば、対角線上に設けること
は、より確実かつ短時間に半導体基板外周域のみをエッ
チングすることができるので好ましい。また、本発明に
おいて、前記対向電極を半導体基板外周域の表面側およ
び裏面側の両側に設けるのも好ましい。半導体基板外周
域では、成膜が半導体基板の裏面に周りこむことがあ
り、前記対向電極を半導体基板外周域の表面側および裏
面側に設けることにより、裏面に回り込んだ成膜も確実
にエッチングを行うことが可能となる。さらに、前記対
向電極は半導体基板の表面側から裏面側に回り込むよう
に設けることによっても、同様の効果を得ることができ
る。A plurality of the counter electrodes may be provided,
It is preferable to provide a plurality of opposing electrodes, for example, on a diagonal line, since it is possible to etch only the outer peripheral region of the semiconductor substrate more reliably and in a short time. Further, in the present invention, it is preferable that the counter electrode is provided on both the front surface side and the back surface side of the semiconductor substrate outer peripheral region. In the peripheral region of the semiconductor substrate, the film may wrap around the back surface of the semiconductor substrate. By providing the counter electrode on the front surface and the back surface of the peripheral region of the semiconductor substrate, the film wrapping around the back surface is also reliably etched. Can be performed. Further, the same effect can be obtained by providing the counter electrode so as to extend from the front side to the back side of the semiconductor substrate.
【００２４】前記対向電極の形状は、半導体基板の半径
方向にストライプ形状、又は２本の半導体基板半径と半
導体基板略周線及び半導体基板外周域のエッチング領域
のウェーハ中心側端で挟まれる形状とすることが好まし
い。このような形状とすることにより、ウェーハ周囲の
エッチングを、ウェーハの任意の領域において均一に行
うことができる。The shape of the counter electrode may be a stripe shape in the radial direction of the semiconductor substrate, or a shape sandwiched between two semiconductor substrate radii, a substantially peripheral line of the semiconductor substrate, and an edge of the etching region in the semiconductor substrate outer peripheral region on the wafer center side. Is preferred. With such a shape, the etching around the wafer can be uniformly performed in an arbitrary region of the wafer.
【００２５】本発明の半導体製造装置は、半導体基板外
周域をプラズマ放電する間、半導体基板と該対向電極の
位置関係を一定の状態に保持する手段を有する。半導体
基板と該対向電極の位置関係を一定の状態に保持するこ
とにより、半導体基板周辺域のエッチングによる除去幅
を一定の大きさに形成することが可能となる。このよう
にすることにより、多層に成膜を重ねる場合であっても
再現性よく成膜同士の関係を保つことが可能となり、装
置への半導体基板の合わせ精度が悪いことに左右される
ことなく、より狭い領域で成膜同士の合わせが可能とな
る。The semiconductor manufacturing apparatus of the present invention has means for maintaining the positional relationship between the semiconductor substrate and the counter electrode in a constant state during the plasma discharge in the peripheral region of the semiconductor substrate. By maintaining the positional relationship between the semiconductor substrate and the counter electrode in a constant state, it is possible to form the removal width of the peripheral region of the semiconductor substrate by etching to a constant size. By doing so, it is possible to maintain the relationship between the film formations with good reproducibility even when the film formation is performed in multiple layers, without being affected by poor alignment accuracy of the semiconductor substrate with the apparatus. Thus, the film formation can be matched in a narrower area.
【００２６】前記プラズマ放電の間、半導体基板と該対
向電極の位置関係を一定の状態に保持する手段として
は、 １）プラズマ放電の間、半導体基板を、半導体基板平面
に垂直な軸を中心として回転させる手段、 ２）プラズマ放電の間、半導体基板を半導体基板平面に
垂直な軸を中心として回転させながら、半導体基板側面
に対して一定の力で当接する手段、等を挙げることがで
きる。Means for maintaining a constant positional relationship between the semiconductor substrate and the counter electrode during the plasma discharge are as follows: 1) During the plasma discharge, the semiconductor substrate is centered on an axis perpendicular to the semiconductor substrate plane. Means for rotating; 2) means for contacting the side surface of the semiconductor substrate with a constant force while rotating the semiconductor substrate about an axis perpendicular to the plane of the semiconductor substrate during plasma discharge.
【００２７】上記手段によれば、半導体基板を半導体基
板平面に垂直な軸を中心として回転させながらプラズマ
放電を行うことにより、半導体基板外周域と該対向電極
の位置関係を一定に保つことができるので、半導体基板
外周域の成膜を均一にエッチングすることが可能とな
る。According to the above means, by performing plasma discharge while rotating the semiconductor substrate about an axis perpendicular to the plane of the semiconductor substrate, the positional relationship between the outer peripheral region of the semiconductor substrate and the counter electrode can be kept constant. Therefore, it is possible to uniformly etch the film on the outer peripheral region of the semiconductor substrate.
【００２８】また、さらに、半導体基板を半導体基板平
面に垂直な軸を中心として回転させながら、半導体基板
側面に対して一定の力で当接する手段を設けることによ
り、半導体基板外周域のエッチングをより均一に一定の
領域で行うことができるので、半導体基板外周域のエッ
チング領域の再現性を著しく高めることができる。Further, by providing means for abutting the semiconductor substrate side surface with a constant force while rotating the semiconductor substrate about an axis perpendicular to the semiconductor substrate plane, etching of the semiconductor substrate outer peripheral region can be further improved. Since the etching can be performed uniformly and in a constant region, the reproducibility of the etching region in the outer peripheral region of the semiconductor substrate can be significantly improved.
【００２９】半導体基板側面に対して一定の力で当接す
る手段として、例えば、プラズマ放電を半導体基板外周
域にのみに発生させ、この状態で半導体基板外周域をガ
イドにして、半導体基板を回転させながらローラーと一
体となった電極を用いてエッチングすることにより、成
膜後に半導体基板外周域の成膜の除去幅を安定して形成
することができる。As means for contacting the side surface of the semiconductor substrate with a constant force, for example, a plasma discharge is generated only in the outer peripheral region of the semiconductor substrate, and in this state, the semiconductor substrate is rotated by using the outer peripheral region of the semiconductor substrate as a guide. By performing etching using an electrode integrated with the roller, the width of removal of the film formed in the outer peripheral region of the semiconductor substrate after the film formation can be stably formed.
【００３０】本発明の半導体製造装置においては、より
確実に半導体基板外周域のみにプラズマ放電を発生させ
るために、プラズマを発生させる半導体基板外周域とプ
ラズマを発生させない半導体基板領域とを遮蔽する遮蔽
板を設けることができる。このような遮蔽板を設けるこ
とにより、プラズマを発生させない半導体基板領域をよ
り確実にエッチングされるのを防止することができるの
で好ましい。In the semiconductor manufacturing apparatus according to the present invention, in order to more reliably generate a plasma discharge only in the outer peripheral region of the semiconductor substrate, a shield for shielding the outer peripheral region of the semiconductor substrate for generating plasma and the semiconductor substrate region not generating plasma. A plate can be provided. Providing such a shielding plate is preferable because it is possible to more reliably prevent a semiconductor substrate region that does not generate plasma from being etched.
【００３１】本発明の第２発明である半導体装置の製造
方法は、半導体基板外周域に設けられたプラズマ放電の
為の対向電極を用いて、プラズマ放電の間、半導体基板
と該対向電極の位置関係を一定の状態に保持して、該プ
ラズマ放電を半導体基板外周域にのみ発生させ、半導体
基板外周域の成膜を選択的にエッチングすることを特徴
とする。A method of manufacturing a semiconductor device according to a second aspect of the present invention uses a counter electrode for plasma discharge provided in a peripheral region of a semiconductor substrate, and uses a position of the semiconductor substrate and the counter electrode during plasma discharge. The plasma discharge is generated only in the outer peripheral region of the semiconductor substrate while maintaining the relationship in a constant state, and the film formation in the outer peripheral region of the semiconductor substrate is selectively etched.
【００３２】本発明において、該対向電極は半導体基板
外周域に複数個設けることができ、複数個設けることに
より、より確実かつ短時間に半導体基板外周域のみをエ
ッチングすることができるので好ましい。また、前記対
向電極は半導体基板外周域の表面側および裏面側に設け
られてもよい。半導体基板外周域では、成膜が半導体基
板の裏面に周りこむこともあり、裏面に回り込んだ成膜
も確実にエッチングを行うことが可能となる。さらに、
前記対向電極は半導体基板の表面側から裏面側に回り込
むように設けることによっても、同様の効果を得ること
ができる。In the present invention, a plurality of the counter electrodes can be provided in the outer peripheral region of the semiconductor substrate, and it is preferable to provide a plurality of the counter electrodes because only the outer peripheral region of the semiconductor substrate can be etched more reliably and in a short time. Further, the counter electrode may be provided on a front surface side and a back surface side of an outer peripheral region of the semiconductor substrate. In the peripheral region of the semiconductor substrate, the film may reach the back surface of the semiconductor substrate, and the film that reaches the back surface can be surely etched. further,
The same effect can be obtained by providing the counter electrode so as to extend from the front side to the back side of the semiconductor substrate.
【００３３】前記対向電極の形状は、半導体基板の半径
方向にストライプ形状、又は２本の半導体基板半径と半
導体基板略周線及びエッジエッチング領域で挟まれる形
状とすることが好ましい。このような形状とすることに
より、ウェーハ周囲のエッチングを、ウェーハの任意の
領域において均一に行うことができる。The shape of the counter electrode is preferably a stripe shape in the radial direction of the semiconductor substrate, or a shape sandwiched between two semiconductor substrate radii, a substantially peripheral line of the semiconductor substrate, and an edge etching region. With such a shape, the etching around the wafer can be uniformly performed in an arbitrary region of the wafer.
【００３４】本発明の半導体装置の製造方法において、
前記プラズマ放電の間、半導体基板と該対向電極の位置
関係を一定の状態に保持することにより、該プラズマ放
電を半導体基板外周域にのみ発生させ、半導体基板外周
域の成膜を選択的にエッチングすることを特徴とする。In the method of manufacturing a semiconductor device according to the present invention,
By maintaining the positional relationship between the semiconductor substrate and the counter electrode constant during the plasma discharge, the plasma discharge is generated only in the outer peripheral region of the semiconductor substrate, and the film formation in the outer peripheral region of the semiconductor substrate is selectively etched. It is characterized by doing.
【００３５】半導体基板と該対向電極の位置関係を一定
の状態に保持する手段としては、 １）プラズマ放電の間、半導体基板を半導体基板平面に
垂直な軸を中心として回転させる手段、 ２）プラズマ放電の間、半導体基板を半導体基板平面に
垂直な軸を中心として回転させながら、半導体基板側面
に対して一定の力で当接する手段、等を挙げることがで
きる。Means for maintaining the positional relationship between the semiconductor substrate and the counter electrode in a constant state include: 1) means for rotating the semiconductor substrate about an axis perpendicular to the plane of the semiconductor substrate during plasma discharge; 2) plasma Means of contacting the side surface of the semiconductor substrate with a constant force while rotating the semiconductor substrate around an axis perpendicular to the plane of the semiconductor substrate during the discharge can be given.
【００３６】上記手段によれば、半導体基板を半導体基
板平面に垂直な軸を中心として回転させながらプラズマ
放電を行うことにより、前記プラズマ放電の間、半導体
基板と該対向電極の位置関係を一定の状態に保持するこ
とが可能となり、半導体基板外周域のエッチングを均一
に行うことができる。According to the above means, by performing plasma discharge while rotating the semiconductor substrate about an axis perpendicular to the plane of the semiconductor substrate, the positional relationship between the semiconductor substrate and the counter electrode is kept constant during the plasma discharge. The state can be maintained, and the etching of the semiconductor substrate outer peripheral region can be performed uniformly.
【００３７】さらに、プラズマ放電の間、半導体基板側
面に対して一定の力を加えながら、半導体基板を半導体
基板平面に垂直な軸を中心として回転させることによ
り、半導体基板外周域のエッチングをより均一に一定の
領域で行うことができ、半導体基板外周域のエッチング
領域の再現性を著しく高めることができる。Further, during the plasma discharge, the semiconductor substrate is rotated around an axis perpendicular to the semiconductor substrate plane while applying a constant force to the side surface of the semiconductor substrate, so that the etching of the outer peripheral region of the semiconductor substrate becomes more uniform. And the reproducibility of the etching region in the outer peripheral region of the semiconductor substrate can be significantly improved.
【００３８】半導体基板側面に対して一定の力を加える
手段としては、例えば、プラズマ放電を半導体基板外周
域にのみに発生させ、この状態で半導体基板外周域をガ
イドにして半導体基板を回転させながらローラーと一体
となった電極を用いてエッチングする方法を挙げること
ができ、半導体基板外周域の成膜の除去幅を安定して形
成することが可能となる。As a means for applying a constant force to the side surface of the semiconductor substrate, for example, a plasma discharge is generated only in the outer peripheral region of the semiconductor substrate, and in this state, the semiconductor substrate is rotated while using the outer peripheral region of the semiconductor substrate as a guide. A method of performing etching using an electrode integrated with a roller can be given, so that the removal width of film formation in the peripheral region of the semiconductor substrate can be formed stably.
【００３９】さらに、より確実に半導体基板外周域のみ
でプラズマ放電を発生させるために、プラズマを発生さ
せる半導体基板外周域とプラズマを発生させない半導体
基板領域とを遮蔽する遮蔽板を設けて、半導体基板を半
導体基板平面に垂直な軸を中心として回転させることに
より、半導体基板外周域のエッチングをより均一に一定
の領域で行うことができ、半導体基板外周域のエッチン
グ領域の再現性を著しく高めることができ、プラズマを
発生させない半導体基板領域がより確実にエッチングさ
れるのを防止することができる。Further, in order to more reliably generate plasma discharge only in the outer peripheral region of the semiconductor substrate, a shielding plate for shielding the outer peripheral region of the semiconductor substrate that generates plasma and the semiconductor substrate region that does not generate plasma is provided. Is rotated about an axis perpendicular to the plane of the semiconductor substrate, so that the etching of the outer peripheral region of the semiconductor substrate can be performed more uniformly in a constant region, and the reproducibility of the etching region of the outer peripheral region of the semiconductor substrate can be significantly improved. It is possible to more reliably prevent the semiconductor substrate region that does not generate plasma from being etched.
【００４０】本発明の半導体装置の製造方法は、好まし
くは本発明の半導体製造装置を用いるが、これに限定さ
れることなく、例えば、半導体基板を固定し、プラズマ
放電装置を半導体基板の周辺部上を移動する装置等の他
のタイプの装置にも広く適用することができる。The method of manufacturing a semiconductor device of the present invention preferably uses the semiconductor manufacturing device of the present invention. However, the present invention is not limited to this. For example, a semiconductor substrate may be fixed and a plasma discharge device may be mounted on a peripheral portion of the semiconductor substrate. It can be widely applied to other types of devices such as devices that move on.
【００４１】本発明によれば、 １）従来の成膜遮断リングを用いる方法では半導体基板
とリングの合わせずれがあり、このズレがあってもタン
グステンから下層膜がはみ出さないようにリングで覆う
半導体基板エッジ部の領域マージンを取る必要があった
が、半導体基板外周域をガイドにして半導体基板を回転
させることにより、半導体基板外周域から一定の距離で
成膜させない領域を設けることが可能となり、リングの
ときに必要であった合わせ余裕が不要となることで、理
論収率を改善することができる。According to the present invention, 1) In the conventional method using a film formation blocking ring, there is a misalignment between the semiconductor substrate and the ring, and even with this misalignment, the lower layer film is covered with the ring so as not to protrude from tungsten. Although it was necessary to provide a margin for the area of the semiconductor substrate edge, by rotating the semiconductor substrate using the semiconductor substrate outer peripheral region as a guide, it is possible to provide a region where a film is not formed at a fixed distance from the semiconductor substrate outer peripheral region. The theoretical yield can be improved by eliminating the necessity of the alignment margin required for the ring.
【００４２】２）また、従来の成膜遮断リングを使用す
る場合には、上記に加え、成膜を繰り返すことでリング
に付着した成膜物質が剥離する問題が生じるが、このリ
ングを除去することによりこのダストの発生を根本的に
防止することができる。2) In addition, when a conventional film formation blocking ring is used, in addition to the above, there is a problem that a film forming substance attached to the ring is peeled off by repeating film formation, but this ring is removed. This can fundamentally prevent the generation of this dust.
【００４３】[0043]
【発明の実施の形態】以下に、本願発明の第１および第
２実施形態を図１〜７を参照しながら説明する。なお、
図８、９に示した従来例と対応する構成部分には同一の
符号を付している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, first and second embodiments of the present invention will be described with reference to FIGS. In addition,
Components corresponding to those of the conventional example shown in FIGS. 8 and 9 are denoted by the same reference numerals.
【００４４】第１実施形態 図１に示すように、基板１上に、層間絶縁膜であるシリ
コン酸化膜２を形成し、図示しないコンタクト孔を形成
する。このためには、図示しないコンタクト孔に対応す
る開口部を有するレジスト成膜をフォトリソグラフィー
法でシリコン酸化膜２上に形成し、このレジスト成膜を
マスクして、リアクティブ・イオン・エッチング装置
（以下ＲＩＥ）でＣＨＦ3 ガス系にてエッチングを行
う。 First Embodiment As shown in FIG. 1, a silicon oxide film 2 as an interlayer insulating film is formed on a substrate 1, and a contact hole (not shown) is formed. To this end, a resist film having an opening corresponding to a contact hole (not shown) is formed on the silicon oxide film 2 by photolithography, and the resist film is masked to form a reactive ion etching apparatus ( Etching is performed in a CHF 3 gas system by RIE).
【００４５】次に、シリコン酸化膜２と後に形成するタ
ングステン膜との密着性を向上させるためのチタニウム
系材料からなる層５をリアクティブスパッタ法で全面に
形成する。チタニウム系材料としては、順次チタニウム
層３、チタニウムナイトライド層４を積層したものを用
いる。チタニウム層３、およびチタニウムナイトライド
層４の成膜厚は、例えば、それぞれ１０〜１００ｎｍ、
２０〜１００ｎｍである。Next, a layer 5 made of a titanium-based material for improving the adhesion between the silicon oxide film 2 and a tungsten film to be formed later is formed on the entire surface by a reactive sputtering method. As the titanium-based material, a material obtained by sequentially laminating a titanium layer 3 and a titanium nitride layer 4 is used. The thickness of the titanium layer 3 and the thickness of the titanium nitride layer 4 are, for example, 10 to 100 nm, respectively.
20 to 100 nm.
【００４６】その後、図示しないタングステン膜を、Ｃ
ＶＤ法により、コンタクト孔を埋めるように堆積し、形
成する。このようにして形成するタングステン膜の成膜
厚は、例えば、４００〜１０００ｎｍである。Thereafter, a tungsten film (not shown) is
The contact holes are deposited and formed by VD to fill the contact holes. The film thickness of the tungsten film thus formed is, for example, 400 to 1000 nm.
【００４７】その後、ＲＩＥ装置にて、例えば、以下の
条件により、タングステン膜とチタニウム系材料をエッ
チバックし、シリコン酸化膜２を露出させる。Thereafter, the tungsten film and the titanium-based material are etched back by the RIE apparatus under the following conditions, for example, so that the silicon oxide film 2 is exposed.
【００４８】 反応ガス流量比：ＳＦ6 ／Ｃｌ2 ＝４０／２０ｓｃｃｍ 圧力＝１Ｐａ， 高周波パワー＝６００Ｗ，１３．５６
ＭＨｚ 上述したように、従来法では、図８に示すように、図示
しないタングステン膜をＣＶＤ法によりチタニウムナイ
トライド層上に堆積させるときに、チタニウムナイトラ
イド層より下層のチタニウム層がはみ出す状態になって
いると、図９に示すように、チタニウム層がＷＦ6 によ
り、優先的にサイドエッチングされて、チタニウムナイ
トライド層が庇状となり、これが折れて飛びダストとな
る。従って、図１に示すに、チタニウムがチタニウムナ
イトライドに完全に覆われる状態とすることが上記の問
題を防止するために必要であった。Reaction gas flow ratio: SF 6 / Cl 2 = 40/20 sccm pressure = 1 Pa, high frequency power = 600 W, 13.56
As described above, in the conventional method, as shown in FIG. 8, when a tungsten film (not shown) is deposited on the titanium nitride layer by the CVD method, the titanium layer below the titanium nitride layer protrudes. In this case, as shown in FIG. 9, the titanium layer is preferentially side-etched by WF 6 , and the titanium nitride layer becomes eaves-like, and breaks into flying dust. Therefore, as shown in FIG. 1, it is necessary to completely cover titanium with titanium nitride in order to prevent the above problem.
【００４９】そこで、従来構造で、チタニウム系材料３
を半導体基板外周域にて、図示しないシャドーリングを
使って堆積されないようにした場合に、スパッタ装置に
半導体基板がローディングされるときの位置合わせ精度
が十分に大きくないことから、このリング合わせずれが
大きくなることが問題となる。Therefore, in the conventional structure, the titanium-based material 3
When the semiconductor substrate is prevented from being deposited using a shadow ring (not shown) in the peripheral region of the semiconductor substrate, the alignment accuracy when the semiconductor substrate is loaded on the sputtering apparatus is not sufficiently large. The problem is that it gets larger.
【００５０】この点を改善すべく本発明の第１実施形態
では、図２、３に示すように、次の３点を特徴とする半
導体製造装置としている。In order to improve this point, in the first embodiment of the present invention, as shown in FIGS. 2 and 3, the semiconductor manufacturing apparatus is characterized by the following three points.
【００５１】（１）図２に示すように半導体基板外周域
のみに対向電極１２を、半導体基板外周域エッチング領
域の境に遮蔽板１１を設け、及び、半導体基板を、半導
体基板中心にあって半導体基板平面に垂直な軸を中心と
して回転する機構とする。(1) As shown in FIG. 2, the counter electrode 12 is provided only in the outer peripheral region of the semiconductor substrate, the shielding plate 11 is provided at the boundary of the etching region in the outer peripheral region of the semiconductor substrate, and the semiconductor substrate is located in the center of the semiconductor substrate. The mechanism rotates about an axis perpendicular to the plane of the semiconductor substrate.
【００５２】（２）図３に示すように、上記（１）の機
構に加え、半導体基板外周域を確実にトレースするガイ
ド機構を抱かせて、正しく半導体基板外周域のチタニウ
ムの除去領域を再現できる構造とする。(2) As shown in FIG. 3, in addition to the above-mentioned mechanism (1), a guide mechanism for reliably tracing the semiconductor substrate outer peripheral region is used to correctly reproduce the titanium removal region in the semiconductor substrate outer peripheral region. A structure that can be used.
【００５３】このガイドの拡大図を図４に示す。図４に
示すガイドは、エッジエッチッグ用の対向電極１２と半
導体基板外周域に押しつけたまま半導体基板を回転する
為のガイドローラー３０が一体となった構造となってお
り、これにより半導体基板外周域領域の幅の安定化が可
能となる。また、図５には本発明に用いる対向電極の一
形状を示す。FIG. 4 is an enlarged view of this guide. The guide shown in FIG. 4 has a structure in which a counter electrode 12 for edge etching and a guide roller 30 for rotating the semiconductor substrate while being pressed against the outer peripheral region of the semiconductor substrate are integrated. Can be stabilized. FIG. 5 shows one shape of a counter electrode used in the present invention.
【００５４】上記第１実施形態によれば、プラズマ放電
の間、半導体基板を、半導体基板中心にあって半導体基
板平面に垂直な軸を中心として回転させながら、半導体
基板側面をガイドにより半導体基板外周域から一定の距
離に保つことにより、下層膜を上層膜の内側に必ず入れ
ることが高い精度で行うことが可能となる。この為、こ
の２層の成膜の半導体基板外周域部での合わせ余裕を少
なく抑えることが可能となり、歩留を確保するための半
導体基板外周域処理をしながら、同時に半導体基板の理
論収率を挙げる生産性改善も期待できる。According to the first embodiment, during plasma discharge, the side of the semiconductor substrate is guided around the semiconductor substrate while the semiconductor substrate is rotated about an axis perpendicular to the plane of the semiconductor substrate. By maintaining a certain distance from the region, it is possible to insert the lower layer film inside the upper layer film with high accuracy. For this reason, it is possible to reduce the margin of alignment of the two layers in the outer peripheral region of the semiconductor substrate. Productivity improvement can also be expected.
【００５５】第２実施形態 次に、本発明の第２実施形態について説明する。Second Embodiment Next, a second embodiment of the present invention will be described.
【００５６】半導体基板外周域では成膜が裏面に回り込
むこともあり、この点に対しても確実にエッチングを行
えるようにする必要がある。第２実施形態の半導体製造
装置では、図６に示すように、エッジエッチング用の対
向電極を半導体基板裏面にまで回り込ませた構造となっ
ている。In the peripheral region of the semiconductor substrate, the film may reach the back surface, and it is necessary to ensure that the etching can be performed even in this regard. In the semiconductor manufacturing apparatus of the second embodiment, as shown in FIG. 6, a counter electrode for edge etching extends to the back surface of the semiconductor substrate.
【００５７】また、図７に示すように、対向電極を対角
線上に複数箇所設けることで、より短い作業時間で、よ
り均一性よく半導体基板外周域のエッチングを可能とし
ている。また、さらに、エッチングの均一性を改善する
ために、対向電極が半導体基板外周域周辺を通過する前
にエッチングを行うにあたり、電極の形状を半導体基板
中心から２本の半径と半導体基板外周域エッチ領域で囲
まれる領域としている。これは、エッチング時に半導体
基板エッチング領域を通過する対向電極の累積を一定と
する為である。Further, as shown in FIG. 7, by providing a plurality of opposing electrodes on a diagonal line, the outer peripheral region of the semiconductor substrate can be more uniformly etched in a shorter working time. Further, in order to improve the uniformity of the etching, in performing the etching before the counter electrode passes around the periphery of the semiconductor substrate, the shape of the electrode is changed to two radii from the center of the semiconductor substrate and the periphery of the semiconductor substrate. The area is surrounded by the area. This is to make the accumulation of the counter electrode passing through the semiconductor substrate etching region constant during etching.
【００５８】上記の本発明の第２実施形態によれば、成
膜が半導体基板裏面に回り込むことによる、例えば、剥
がれや、半導体基板外周域が裏面に付いた成膜により高
くなることによるステッパーでのフォーカスずれ等の問
題が、裏面にまでエッチングを行うことにより回避でき
るようになった。According to the above-described second embodiment of the present invention, a stepper is used because the film is wrapped around the back surface of the semiconductor substrate, for example, because the film is peeled off or the outer peripheral region of the semiconductor substrate becomes higher due to the film attached to the back surface. Can be avoided by etching the back surface.
【００５９】[0059]
【発明の効果】以上の説明から明らかなように、本発明
の半導体製造装置によれば、半導体基板外周域におい
て、タングステンを成膜後に半導体基板外周域のエッチ
ング除去幅を安定して形成するとができ、上層膜が下層
膜を完全にカバーするように形成することが可能とな
る。従って、装置への半導体基板の合わせ精度の悪さ等
に振り回されることなく、狭い領域で成膜同士の合わせ
が可能となることで、半導体基板の理論収率を改善する
ことが可能となった。As is apparent from the above description, according to the semiconductor manufacturing apparatus of the present invention, it is possible to stably form the etching removal width in the peripheral region of the semiconductor substrate after forming the tungsten in the peripheral region of the semiconductor substrate. Thus, the upper layer film can be formed so as to completely cover the lower layer film. Therefore, it is possible to improve the theoretical yield of the semiconductor substrate by making it possible to align the film formations in a narrow region without being swung by poor precision of the alignment of the semiconductor substrate to the apparatus.
【００６０】また、多層に成膜を重ねる場合であって
も、順にローラーと電極の関係を変化させることで、半
導体基板外周域のエッチング除去幅を安定して形成する
とができ、上層膜が下層膜を完全にカバーするように形
成することが可能となる。更に、半導体基板裏面にまわ
りこむことによる、例えば、剥がれや、半導体基板外周
域が裏面に付いた成膜により高くなることによるステッ
パーでのフォーカスズレ等の問題が、裏面にまでエッチ
ングを行うことにより、回避できるようになった。Further, even in the case of multi-layered film formation, by changing the relationship between the roller and the electrode in order, the width of etching removal in the peripheral region of the semiconductor substrate can be formed stably, and the upper layer film can be formed in the lower layer. The film can be formed so as to completely cover the film. Further, problems such as delamination and focus shift in a stepper due to, for example, peeling, and an increase in the outer peripheral region of the semiconductor substrate due to film formation attached to the back surface are caused by etching to the back surface. , Can now be avoided.
【００６１】また、本発明の半導体装置の製造方法によ
れば、プロセスダストを防止し、信頼性の高いデバイス
を高い理論収率で実現可能となる。Further, according to the method of manufacturing a semiconductor device of the present invention, process dust can be prevented and a highly reliable device can be realized with a high theoretical yield.
【図１】半導体基板に酸化膜を形成し、チタニウム層の
上にチタニウムナイトライド層を積層したときに、下層
膜が上層膜の内側となるように形成した状態図である。FIG. 1 is a view showing a state in which an oxide film is formed on a semiconductor substrate, and a titanium nitride layer is laminated on a titanium layer so that a lower film is formed inside an upper film.
【図２】本発明の半導体製造装置の一実施態様の概念図
である。FIG. 2 is a conceptual diagram of one embodiment of a semiconductor manufacturing apparatus according to the present invention.
【図３】図２に示す本発明の半導体製造装置を上から見
た図である。3 is a top view of the semiconductor manufacturing apparatus of the present invention shown in FIG.
【図４】本発明の半導体製造装置に使用する対向電極と
ガイドローラーが一体となっている主要部品の拡大図で
ある。FIG. 4 is an enlarged view of a main part in which a counter electrode and a guide roller used in the semiconductor manufacturing apparatus of the present invention are integrated.
【図５】本発明の半導体製造装置に使用する対向電極の
一形状を示す図である。FIG. 5 is a view showing one shape of a counter electrode used in the semiconductor manufacturing apparatus of the present invention.
【図６】半導体基板の表面から裏面に回り込むように対
向電極を設けた本発明の半導体製造装置の一実施態様の
概念図である。FIG. 6 is a conceptual diagram of one embodiment of the semiconductor manufacturing apparatus of the present invention in which a counter electrode is provided so as to extend from the front surface to the back surface of the semiconductor substrate.
【図７】対向電極を半導体基板の対角線上に２個設けた
本発明の半導体製造装置の一実施態様の概念図である。FIG. 7 is a conceptual diagram of one embodiment of a semiconductor manufacturing apparatus of the present invention in which two opposing electrodes are provided on a diagonal line of a semiconductor substrate.
【図８】半導体基板に酸化膜を形成し、チタニウム層の
上にチタニウムナイトライド層を積層した場合であり、
下層膜が上層膜よりはみ出た状態図である。FIG. 8 shows a case where an oxide film is formed on a semiconductor substrate, and a titanium nitride layer is laminated on the titanium layer;
FIG. 4 is a state diagram in which a lower film protrudes from an upper film.
【図９】半導体基板に酸化膜を形成し、チタニウム層の
上にチタニウムナイトライド層を積層した場合であり、
下層膜が上層膜よりはみ出た状態となったのち、ＷＦ6
を用いてタングステン膜の成膜を行った場合において、
はみ出ているチタニウム層がＷＦ6 によりエッチングさ
れ、チタニウムナイトライド層が庇となった状態図であ
る。FIG. 9 shows a case where an oxide film is formed on a semiconductor substrate, and a titanium nitride layer is laminated on the titanium layer;
After the lower film protrudes from the upper film, WF 6
When a tungsten film is formed by using
FIG. 4 is a view showing a state in which the protruding titanium layer is etched by WF 6 and the titanium nitride layer becomes an eave.
１…半導体基板、２…シリコン酸化膜、３…チタニウム
層、４…チタニウムナイトライド層、５…チタニウム系
材料からなる層、１０…半導体基板試料台、１１…遮蔽
板、１２，１３，１４…対向電極、２０…半導体基板試
料台の回転軸、２１…半導体基板試料台の回転中心、３
０…ガイドローラー、３１…ガイドローラーの軸、４０
…ＲＦ源DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Silicon oxide film, 3 ... Titanium layer, 4 ... Titanium nitride layer, 5 ... Layer made of titanium-based material, 10 ... Semiconductor substrate sample stand, 11 ... Shielding plate, 12, 13, 14 ... Counter electrode, 20: rotation axis of semiconductor substrate sample stage, 21: rotation center of semiconductor substrate sample stage, 3
0: guide roller, 31: guide roller shaft, 40
… RF source
Claims (14)
生させることにより半導体基板外周域の成膜を選択的に
エッチングする半導体製造装置であって、 半導体基板外周域にプラズマ放電の為の少なくとも一つ
の対向電極と、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持する手段とを有する半導体製造装
置。1. A semiconductor manufacturing apparatus for selectively etching a film on an outer peripheral region of a semiconductor substrate by generating a plasma discharge only on an outer peripheral region of the semiconductor substrate, comprising: A semiconductor manufacturing apparatus comprising: two counter electrodes; and means for maintaining a positional relationship between a semiconductor substrate and the counter electrodes during plasma discharge.
生させることにより半導体基板外周域の成膜を選択的に
エッチングする半導体製造装置であって、 半導体基板外周域の表面側および裏面側にプラズマ放電
の為の少なくとも一つの対向電極と、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持する手段とを有する半導体製造装
置。2. A semiconductor manufacturing apparatus for selectively etching film formation in an outer peripheral region of a semiconductor substrate by generating a plasma discharge only in an outer peripheral region of the semiconductor substrate, comprising: A semiconductor manufacturing apparatus comprising: at least one counter electrode for discharging; and means for maintaining a constant positional relationship between a semiconductor substrate and the counter electrode during plasma discharge.
向電極の位置関係を一定の状態保持にする手段は、 プラズマ放電の間、半導体基板を半導体基板平面に垂直
な軸を中心として回転させる手段である請求項１に記載
の半導体製造装置。3. A means for maintaining a constant positional relationship between the semiconductor substrate and the counter electrode during the plasma discharge, the method comprising: rotating the semiconductor substrate about an axis perpendicular to the semiconductor substrate plane during the plasma discharge. 2. The semiconductor manufacturing apparatus according to claim 1, which is a means.
向電極の位置関係を一定の状態に保持する手段は、 プラズマ放電の間、半導体基板を半導体基板平面に垂直
な軸を中心として回転させる手段、および半導体基板側
面に対して一定の力で当接する手段である請求項１に記
載の半導体製造装置。4. A means for maintaining the positional relationship between the semiconductor substrate and the counter electrode constant during the plasma discharge, wherein the semiconductor substrate is rotated about an axis perpendicular to the plane of the semiconductor substrate during the plasma discharge. 2. The semiconductor manufacturing apparatus according to claim 1, wherein the means is a means for contacting the side surface of the semiconductor substrate with a constant force.
生させることにより半導体基板外周域の成膜を選択的に
エッチングする半導体製造装置であって、 半導体基板外周域にプラズマ放電の為の少なくとも一つ
の対向電極と、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持する手段と、 プラズマ放電を行う半導体基板外周域とプラズマ放電を
行わない半導体基板領域とを遮蔽する手段とを有する半
導体製造装置。5. A semiconductor manufacturing apparatus which selectively etches a film formed in an outer peripheral region of a semiconductor substrate by generating a plasma discharge only in an outer peripheral region of the semiconductor substrate. Means for maintaining a constant positional relationship between the semiconductor substrate and the counter electrode during the plasma discharge, and shielding the outer peripheral region of the semiconductor substrate performing the plasma discharge and the semiconductor substrate region not performing the plasma discharge Semiconductor manufacturing apparatus having means.
生させることにより半導体基板外周域の成膜を選択的に
エッチングする半導体製造装置であって、 半導体基板外周域に半導体基板の半径方向にストライプ
形状、又は２本の半導体基板半径と半導体基板略周線及
びエッジエッチング領域のウェーハ中心側端で挟まれる
形状のプラズマ放電の為の少なくとも一つの対向電極
と、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持する手段とを有する半導体製造装
置。6. A semiconductor manufacturing apparatus for selectively etching film formation in an outer peripheral region of a semiconductor substrate by generating plasma discharge only in an outer peripheral region of the semiconductor substrate, wherein stripes are formed in the outer peripheral region of the semiconductor substrate in a radial direction of the semiconductor substrate. At least one counter electrode for plasma discharge having a shape or a shape sandwiched between two semiconductor substrate radii and a semiconductor substrate substantially peripheral line and a wafer center side end in an edge etching region; and, during the plasma discharge, the semiconductor substrate and the semiconductor substrate. Means for maintaining the positional relationship between the opposing electrodes in a constant state.
生させることにより半導体基板外周域の成膜を選択的に
エッチングする半導体製造装置であって、 半導体基板外周域にプラズマ放電の為の少なくとも一つ
の対向電極と、 プラズマ放電を発生させる半導体基板外周域とプラズマ
放電を発生させない半導体基板領域とを遮蔽する遮蔽板
と、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持する手段とを有する半導体製造装
置。7. A semiconductor manufacturing apparatus for selectively etching film formation in an outer peripheral region of a semiconductor substrate by generating plasma discharge only in an outer peripheral region of a semiconductor substrate, wherein at least one plasma discharge is generated in the outer peripheral region of the semiconductor substrate. Two opposing electrodes, a shielding plate for shielding a peripheral region of the semiconductor substrate that generates a plasma discharge and a semiconductor substrate region that does not generate a plasma discharge, and maintaining a positional relationship between the semiconductor substrate and the counter electrode during the plasma discharge. And a means for holding.
用いて、半導体基板外周域にのみプラズマ放電を発生さ
せることにより半導体基板外周域の成膜を選択的にエッ
チングする半導体装置の製造方法であって、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持して、半導体基板外周域にのみプラ
ズマ放電を発生させ、半導体基板外周域の成膜を選択的
にエッチングする半導体装置の製造方法。8. A method of manufacturing a semiconductor device in which plasma discharge is generated only in an outer peripheral region of a semiconductor substrate by using a counter electrode provided in an outer peripheral region of the semiconductor substrate to selectively etch a film in the outer peripheral region of the semiconductor substrate. During the plasma discharge, the positional relationship between the semiconductor substrate and the counter electrode is kept constant to generate plasma discharge only in the outer peripheral region of the semiconductor substrate, and selectively form a film in the outer peripheral region of the semiconductor substrate. A method for manufacturing a semiconductor device to be etched.
用いて、半導体基板外周域にのみプラズマ放電を発生さ
せることにより半導体基板外周域の成膜を選択的にエッ
チングする半導体装置の製造方法であって、 プラズマ放電の間、半導体基板を半導体基板平面に対し
て垂直な軸を中心として回転させることにより半導体基
板と該対向電極の位置関係を一定の状態に保持して、半
導体基板外周域にのみプラズマ放電を発生させ、半導体
基板外周域の成膜を選択的にエッチングする半導体装置
の製造方法。9. A method of manufacturing a semiconductor device in which plasma discharge is generated only in the outer peripheral region of a semiconductor substrate by using a counter electrode provided in the outer peripheral region of the semiconductor substrate to selectively etch film formation in the outer peripheral region of the semiconductor substrate. Wherein during plasma discharge, the semiconductor substrate is rotated about an axis perpendicular to the plane of the semiconductor substrate, thereby maintaining a constant positional relationship between the semiconductor substrate and the counter electrode, thereby providing an outer peripheral region of the semiconductor substrate. A method of manufacturing a semiconductor device in which a plasma discharge is generated only in a semiconductor substrate and a film formed in a peripheral region of the semiconductor substrate is selectively etched.
に設けられた対向電極を用いて、半導体基板外周域にの
みプラズマ放電を発生させることにより半導体基板外周
域の成膜を選択的にエッチングする半導体装置の製造方
法であって、 プラズマ放電の間、半導体基板を半導体基板平面に対し
て垂直な軸を中心として回転させることにより、半導体
基板と該対向電極の位置関係を一定の状態に保持して、
該プラズマ放電を半導体基板外周域にのみ発生させ、半
導体基板外周域の表面側および裏面側の成膜を選択的に
エッチングする半導体装置の製造方法。10. A method for selectively etching a film on an outer peripheral region of a semiconductor substrate by generating plasma discharge only on an outer peripheral region of the semiconductor substrate using counter electrodes provided on a front surface side and a rear surface side of an outer peripheral region of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: rotating a semiconductor substrate around an axis perpendicular to a plane of a semiconductor substrate during plasma discharge to maintain a positional relationship between the semiconductor substrate and the counter electrode in a constant state. do it,
A method of manufacturing a semiconductor device, wherein the plasma discharge is generated only in an outer peripheral region of a semiconductor substrate, and film formation on a front surface and a rear surface of the outer peripheral region of the semiconductor substrate is selectively etched.
に設けられた対向電極を用いて、半導体基板外周域にの
みプラズマ放電を発生させることにより半導体基板外周
域の成膜を選択的にエッチングする半導体装置の製造方
法であって、 プラズマ放電の間、半導体基板と該対向電極の位置関係
を一定の状態に保持して、該プラズマ放電を半導体基板
外周域にのみ発生させ、半導体基板外周域の表面側およ
び裏面側の成膜を選択的にエッチングする半導体装置の
製造方法。11. A plasma discharge is generated only in an outer peripheral region of a semiconductor substrate by using a counter electrode provided on a front surface side and a rear surface side of an outer peripheral region of a semiconductor substrate to selectively etch a film in the outer peripheral region of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: maintaining a positional relationship between a semiconductor substrate and said counter electrode in a constant state during plasma discharge, generating said plasma discharge only in a semiconductor substrate outer peripheral region; A method of manufacturing a semiconductor device, wherein a film formed on a front surface side and a back surface side of a semiconductor device is selectively etched.
に設けられた対向電極を用いて、半導体基板外周域にの
みプラズマ放電を発生させることにより半導体基板外周
域の成膜を選択的にエッチングする半導体装置の製造方
法であって、 プラズマ放電の間、半導体基板を半導体基板平面に対し
て垂直な軸を中心として回転させることにより、半導体
基板と該対向電極の位置関係を一定の状態に保持して、
該プラズマ放電を半導体基板外周域にのみ発生させ、半
導体基板外周域の表面側および裏面側の成膜を選択的に
エッチングする半導体装置の製造方法。12. A plasma discharge is generated only in an outer peripheral region of a semiconductor substrate by using counter electrodes provided on a front surface side and a rear surface side of an outer peripheral region of a semiconductor substrate to selectively etch a film in the outer peripheral region of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: rotating a semiconductor substrate around an axis perpendicular to a plane of a semiconductor substrate during plasma discharge to maintain a positional relationship between the semiconductor substrate and the counter electrode in a constant state. do it,
A method of manufacturing a semiconductor device, wherein the plasma discharge is generated only in an outer peripheral region of a semiconductor substrate, and film formation on a front surface and a rear surface of the outer peripheral region of the semiconductor substrate is selectively etched.
に設けられた対向電極を用いて、半導体基板外周域にの
みプラズマ放電を発生させることにより半導体基板外周
域の成膜を選択的にエッチングする半導体装置の製造方
法であって、 プラズマ放電の間、半導体基板を半導体基板側面に対し
て一定の力を加えながら、半導体基板平面に対して垂直
な軸を中心として回転させることにより半導体基板と該
対向電極の位置関係を一定の状態に保持して、該プラズ
マ放電を半導体基板外周域にのみ発生させ、半導体基板
外周域の成膜を選択的にエッチングする半導体装置の製
造方法。13. A plasma discharge is generated only in the outer peripheral region of the semiconductor substrate by using the counter electrodes provided on the front surface side and the rear surface side of the outer peripheral region of the semiconductor substrate to selectively etch the film in the outer peripheral region of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: rotating a semiconductor substrate around an axis perpendicular to the semiconductor substrate plane while applying a constant force to a side surface of the semiconductor substrate during plasma discharge. A method of manufacturing a semiconductor device, wherein the positional relationship between the counter electrodes is kept constant, the plasma discharge is generated only in the outer peripheral region of the semiconductor substrate, and the film formation in the outer peripheral region of the semiconductor substrate is selectively etched.
程と、 コンタクト孔を形成する工程と、 チタニウムおよびチタニウムナイトライドからなる積層
膜を形成する工程と、 該積層膜上にタングステン膜を形成する工程と、 半導体基板とプラズマ放電の為の対向電極の位置関係を
一定の状態に保持して、該プラズマ放電を半導体基板外
周域にのみ発生させ、半導体基板外周域の成膜を選択的
にエッチングする工程を有する半導体装置の製造方法。14. A step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a contact hole, a step of forming a laminated film composed of titanium and titanium nitride, and a step of forming a tungsten film on the laminated film. And maintaining the positional relationship between the semiconductor substrate and the counter electrode for plasma discharge in a constant state, generating the plasma discharge only in the semiconductor substrate outer peripheral region, and selectively forming a film in the semiconductor substrate outer peripheral region. A method for manufacturing a semiconductor device having an etching step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20783097A JPH1154479A (en) | 1997-08-01 | 1997-08-01 | Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20783097A JPH1154479A (en) | 1997-08-01 | 1997-08-01 | Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154479A true JPH1154479A (en) | 1999-02-26 |
Family
ID=16546229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20783097A Pending JPH1154479A (en) | 1997-08-01 | 1997-08-01 | Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154479A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059008A2 (en) * | 1999-03-30 | 2000-10-05 | Nutool, Inc. | Method and apparatus for forming an electrical contact with a semiconductor substrate |
| US7323080B2 (en) | 2004-05-04 | 2008-01-29 | Semes Co., Ltd. | Apparatus for treating substrate |
| US7427337B2 (en) | 1998-12-01 | 2008-09-23 | Novellus Systems, Inc. | System for electropolishing and electrochemical mechanical polishing |
| JP2011192687A (en) * | 2010-03-12 | 2011-09-29 | Hitachi Metals Ltd | Processing apparatus for semiconductor substrate, method for manufacturing semiconductor substrate, and semiconductor substrate |
| JP2020021931A (en) * | 2018-08-02 | 2020-02-06 | エーエスエム アイピー ホールディング ビー．ブイ． | Substrate processing apparatus and substrate processing method |
| WO2024081085A1 (en) * | 2022-10-13 | 2024-04-18 | Applied Materials, Inc. | Apparatus design for film removal from the bevel and edge of the substrate |
-
1997
- 1997-08-01 JP JP20783097A patent/JPH1154479A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427337B2 (en) | 1998-12-01 | 2008-09-23 | Novellus Systems, Inc. | System for electropolishing and electrochemical mechanical polishing |
| WO2000059008A2 (en) * | 1999-03-30 | 2000-10-05 | Nutool, Inc. | Method and apparatus for forming an electrical contact with a semiconductor substrate |
| WO2000059008A3 (en) * | 1999-03-30 | 2001-02-15 | Nutool Inc | Method and apparatus for forming an electrical contact with a semiconductor substrate |
| US6251235B1 (en) | 1999-03-30 | 2001-06-26 | Nutool, Inc. | Apparatus for forming an electrical contact with a semiconductor substrate |
| US6958114B2 (en) | 1999-03-30 | 2005-10-25 | Asm Nutool, Inc. | Method and apparatus for forming an electrical contact with a semiconductor substrate |
| US7309407B2 (en) | 1999-03-30 | 2007-12-18 | Novellus Systems, Inc. | Method and apparatus for forming an electrical contact with a semiconductor substrate |
| US7323080B2 (en) | 2004-05-04 | 2008-01-29 | Semes Co., Ltd. | Apparatus for treating substrate |
| JP2011192687A (en) * | 2010-03-12 | 2011-09-29 | Hitachi Metals Ltd | Processing apparatus for semiconductor substrate, method for manufacturing semiconductor substrate, and semiconductor substrate |
| JP2020021931A (en) * | 2018-08-02 | 2020-02-06 | エーエスエム アイピー ホールディング ビー．ブイ． | Substrate processing apparatus and substrate processing method |
| WO2024081085A1 (en) * | 2022-10-13 | 2024-04-18 | Applied Materials, Inc. | Apparatus design for film removal from the bevel and edge of the substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
| US6376363B1 (en) | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon | |
| JPH01503021A (en) | Flattening method for forming through conductors in silicon wafers | |
| JPH1154479A (en) | Semiconductor manufacturing device for selectively etching outer periphery of semiconductor substrate and manufacture of semiconductor device | |
| JPH06163456A (en) | Forming method of fine metal wiring | |
| US6124208A (en) | Method of preventing bowing in a via formation process | |
| JP2000307001A (en) | Manufacture of semiconductor device | |
| JP2002134611A (en) | Method for manufacturing semiconductor device | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US5985750A (en) | Manufacturing method of semiconductor device | |
| JPH01130529A (en) | Etching-back of tungsten on titanium/titanium nitride layer | |
| JP2000216240A (en) | Manufacture of adhesive layer of contact/via | |
| JP2003133293A (en) | Method for manufacturing semiconductor device | |
| JPH0878397A (en) | Method for etching film containing high-meltingpoint metal and production of thin-film capacitor | |
| JP3190830B2 (en) | Method for manufacturing semiconductor device | |
| US7341940B2 (en) | Method for forming metal wirings of semiconductor device | |
| US7105451B2 (en) | Method for manufacturing semiconductor device | |
| JPH11150085A (en) | Equipment and method for film formation | |
| JPH10303299A (en) | Contact hole forming method | |
| US6706590B2 (en) | Method of manufacturing semiconductor device having etch stopper for contact hole | |
| JP3050370B2 (en) | Plasma processing apparatus and processing method | |
| JP2003282853A (en) | Solid state imaging device, method for manufacturing the same, and method for manufacturing semiconductor device | |
| JPH09321141A (en) | Manufacture of semiconductor device | |
| JPH025412A (en) | Method of connecting device on integrated circuit substrate to metallized layer | |
| JPS59204257A (en) | Formation of multilayer interconnection structure |