JPH1153327A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH1153327A JPH1153327A JP20753797A JP20753797A JPH1153327A JP H1153327 A JPH1153327 A JP H1153327A JP 20753797 A JP20753797 A JP 20753797A JP 20753797 A JP20753797 A JP 20753797A JP H1153327 A JPH1153327 A JP H1153327A
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- memory
- processors
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 タスクの動的負荷分散を実現し各プロセッサ
の嫁働率を向上させる。 【解決手段】 処理を実行する複数のプロセッサ１１
と、全てのプロセッサ１１よりアクセス可能であり、プ
ロセッサ１１が実行する命令列と処理対象のデータを格
納する共有メモリ１２と、各プロセッサ１１における処
理待ちのタスク数および各タスクの共有メモリ上におけ
る開始アドレス情報を格納する領域を有するタスクメモ
リ１３と、これらを接続するバス１４により構成され、
処理が終了してアイドリング状態になったプロセッサ１
１は、タスクメモリ１３をアクセスし、事前に決定され
たしきい値よりも多くのタスクを保持するプロセッサの
タスクリストからタスクを取り出し、プロセッサ１１の
タスクリストを更新、自プロセッサのタスクとして登録
し、ただちに取り出したタスクの実行を開始する。
の嫁働率を向上させる。 【解決手段】 処理を実行する複数のプロセッサ１１
と、全てのプロセッサ１１よりアクセス可能であり、プ
ロセッサ１１が実行する命令列と処理対象のデータを格
納する共有メモリ１２と、各プロセッサ１１における処
理待ちのタスク数および各タスクの共有メモリ上におけ
る開始アドレス情報を格納する領域を有するタスクメモ
リ１３と、これらを接続するバス１４により構成され、
処理が終了してアイドリング状態になったプロセッサ１
１は、タスクメモリ１３をアクセスし、事前に決定され
たしきい値よりも多くのタスクを保持するプロセッサの
タスクリストからタスクを取り出し、プロセッサ１１の
タスクリストを更新、自プロセッサのタスクとして登録
し、ただちに取り出したタスクの実行を開始する。
Description
【０００１】
【発明の属する技術分野】この発明は、マルチプロセッ
サシステムに関し、特に動的負荷分散が可能なマルチプ
ロセッサシステムに関するものである。
サシステムに関し、特に動的負荷分散が可能なマルチプ
ロセッサシステムに関するものである。
【０００２】
【従来の技術】近年の半導体技術の進展に伴い、計算機
の処理速度は飛躍的に向上しつつある。また、処理対象
のアプリケーションも、マルチメディアに代表されるよ
うに膨大な計算機リソースを要求しつつあり、さらなる
処理速度向上が要求されている。以上のような背景のも
とに、複数のプロセッサを有するマルチプロセッサ型計
算機が開発・実用化されつつある。
の処理速度は飛躍的に向上しつつある。また、処理対象
のアプリケーションも、マルチメディアに代表されるよ
うに膨大な計算機リソースを要求しつつあり、さらなる
処理速度向上が要求されている。以上のような背景のも
とに、複数のプロセッサを有するマルチプロセッサ型計
算機が開発・実用化されつつある。
【０００３】従来のマルチプロセッサシステムは、１つ
の処理を複数の並列実行可能なタスクに分割し、各プロ
セッサが並列実行可能なタスクをそれぞれ実行するもの
である。一般に、タスク分割おまびプロセッサヘの割り
付けは、タスク実行前に行われ、実行後の任意のタスク
の再割り付けは行われない。
の処理を複数の並列実行可能なタスクに分割し、各プロ
セッサが並列実行可能なタスクをそれぞれ実行するもの
である。一般に、タスク分割おまびプロセッサヘの割り
付けは、タスク実行前に行われ、実行後の任意のタスク
の再割り付けは行われない。
【０００４】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、処理開始時点でタスクの各プ
ロセッサへの割り付けを決定し、以後各プロセッサの負
荷状況に応じてタスクの再割り付けを行わない静的な負
荷分散のため、各タスクの計算量が異なる場合に各プロ
セッサ間の負荷の不均衡が発生しやすい。このため、各
プロセッサの負荷を均一にし、システム全体の処理時間
を最小にすることが困難であった。
プロセッサシステムでは、処理開始時点でタスクの各プ
ロセッサへの割り付けを決定し、以後各プロセッサの負
荷状況に応じてタスクの再割り付けを行わない静的な負
荷分散のため、各タスクの計算量が異なる場合に各プロ
セッサ間の負荷の不均衡が発生しやすい。このため、各
プロセッサの負荷を均一にし、システム全体の処理時間
を最小にすることが困難であった。
【０００５】この発明の目的は、各プロセッサの負荷状
況に応じてタスクの再割り付けを行う動的負荷分散を実
現し、各プロセッサの嫁働率を向上させるマルチプロセ
ッサシステムを提供することにある。
況に応じてタスクの再割り付けを行う動的負荷分散を実
現し、各プロセッサの嫁働率を向上させるマルチプロセ
ッサシステムを提供することにある。
【０００６】
【課題を解決するための手段】この発明は、処理を実行
する複数のプロセッサと、全ての前記プロセッサよりア
クセス可能であり、前記プロセッサが実行する命令列と
処理対象のデータを格納する共有メモリと、各プロセッ
サにおける処理待ちのタスク数および各タスクの共有メ
モリ上における開始アドレス情報を格納する領域を有す
る排他アクセスが可能なタスクメモリと、前記プロセッ
サ、前記共有メモリおよび前記タスクメモリを接続する
バスにより構成されるマルチプロセッサシステムであっ
て、処理が終了してアイドリング状態になった前記プロ
セッサは、前記タスクメモリをアクセスし、事前に決定
されたしきい値よりも多くのタスクを保持する前記プロ
セッサのタスクリストからタスクを取り出し、前記プロ
セッサのタスクリストを更新、自プロセッサのタスクと
して登録し、ただちに前記取り出したタスクの実行を開
始することを特徴とする。
する複数のプロセッサと、全ての前記プロセッサよりア
クセス可能であり、前記プロセッサが実行する命令列と
処理対象のデータを格納する共有メモリと、各プロセッ
サにおける処理待ちのタスク数および各タスクの共有メ
モリ上における開始アドレス情報を格納する領域を有す
る排他アクセスが可能なタスクメモリと、前記プロセッ
サ、前記共有メモリおよび前記タスクメモリを接続する
バスにより構成されるマルチプロセッサシステムであっ
て、処理が終了してアイドリング状態になった前記プロ
セッサは、前記タスクメモリをアクセスし、事前に決定
されたしきい値よりも多くのタスクを保持する前記プロ
セッサのタスクリストからタスクを取り出し、前記プロ
セッサのタスクリストを更新、自プロセッサのタスクと
して登録し、ただちに前記取り出したタスクの実行を開
始することを特徴とする。
【０００７】
【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【０００８】図１は、この発明のマルチプロセッサシス
テムの実施の形態を示す構成図である。図１に示すマル
チプロセッサシステムは、複数のプロセッサ１１と、共
有メモリ１２と、タスクメモリ１３と、バス１４とによ
り構成されている。
テムの実施の形態を示す構成図である。図１に示すマル
チプロセッサシステムは、複数のプロセッサ１１と、共
有メモリ１２と、タスクメモリ１３と、バス１４とによ
り構成されている。
【０００９】プロセッサ１１は、各タスクを処理する最
小単位であり、共有メモリ１２の命令列およびデータを
読み込み、各命令を実行する。
小単位であり、共有メモリ１２の命令列およびデータを
読み込み、各命令を実行する。
【００１０】共有メモリ１２は、各プロセッサ１１より
アクセスされ、各プロセッサ１１が実行する命令列およ
びデータを格納している。各プロセッサ１１が独自のプ
ログラムカウンタを持つことにより、それぞれ異なった
命令を一度に実行することができる。
アクセスされ、各プロセッサ１１が実行する命令列およ
びデータを格納している。各プロセッサ１１が独自のプ
ログラムカウンタを持つことにより、それぞれ異なった
命令を一度に実行することができる。
【００１１】タスクメモリ１３は、各プロセッサ１１毎
に現在の各プロセッサが保持する処理待ちのタスクの
数、各タスクの共有メモリ上の開始アドレス（タスクリ
スト）を格納している。処理が終了したプロセッサ１１
は、タスクメモリ１３をアクセスし、各プロセッサ１１
の保持するタスク数を検査する。あらかじめ設定された
しきい値よりも大きな数のタスクを保持するプロセッサ
１１が存在する場合、タスクを現在のタスクリストより
取り出し、自プロセッサのタスクリストに登録した上で
実行する。タスクリストへのアクセスは排他的に行われ
るので、一貫性が失われることはない。
に現在の各プロセッサが保持する処理待ちのタスクの
数、各タスクの共有メモリ上の開始アドレス（タスクリ
スト）を格納している。処理が終了したプロセッサ１１
は、タスクメモリ１３をアクセスし、各プロセッサ１１
の保持するタスク数を検査する。あらかじめ設定された
しきい値よりも大きな数のタスクを保持するプロセッサ
１１が存在する場合、タスクを現在のタスクリストより
取り出し、自プロセッサのタスクリストに登録した上で
実行する。タスクリストへのアクセスは排他的に行われ
るので、一貫性が失われることはない。
【００１２】バス１４は、プロセッサ１１、共有メモリ
１２、タスクメモリ１３を接続するためのバスである。
１２、タスクメモリ１３を接続するためのバスである。
【００１３】図２は、図１に示すマルチプロセッサシス
テムのタスクメモリの構成例を示す図である。各プロセ
ッサ１１あるいはプロセッサ１１の特定のプロセッサ
は、処理の実行前に、処理を並列実行可能なタスクに分
解し、タスクメモリ１３上に各プロセッサ１１毎に割り
振られたタスク数、共有メモリ上の各タスク命令列の開
始アドレスを格納する。この例では、プロセッサ１は３
つのタスクを持ち、プロセッサ２は１０のタスクを持
ち、プロセッサ３は５つのタスクを持っている。
テムのタスクメモリの構成例を示す図である。各プロセ
ッサ１１あるいはプロセッサ１１の特定のプロセッサ
は、処理の実行前に、処理を並列実行可能なタスクに分
解し、タスクメモリ１３上に各プロセッサ１１毎に割り
振られたタスク数、共有メモリ上の各タスク命令列の開
始アドレスを格納する。この例では、プロセッサ１は３
つのタスクを持ち、プロセッサ２は１０のタスクを持
ち、プロセッサ３は５つのタスクを持っている。
【００１４】プロセッサ４が処理を終了し、このタスク
メモリ１３を参照した場合、プロセッサ２が他のプロセ
ッサと比較して負荷が重いことがわかる。この場合、プ
ロセッサ４は、プロセッサ２のタスクリストの最後尾の
タスクを取り外し、自プロセッサの処理としてタスクを
再登録してただちにタスクの処理を開始する。
メモリ１３を参照した場合、プロセッサ２が他のプロセ
ッサと比較して負荷が重いことがわかる。この場合、プ
ロセッサ４は、プロセッサ２のタスクリストの最後尾の
タスクを取り外し、自プロセッサの処理としてタスクを
再登録してただちにタスクの処理を開始する。
【００１５】
【発明の効果】以上説明したように、この発明のマルチ
プロセッサシステムは、処理が終了してアイドリング状
態となったプロセッサがタスクメモリをアクセスし、多
くのタスクを保持するプロセッサのタスクリストからタ
スクを取り出し、自己のタスクとして再登録し、ただち
に処理を開始するものであり、各タスクの動的負荷分散
の実現により各プロセッサの稼働率を向上させ、システ
ム全体としての処理時間を短縮することができるという
効果を有する。
プロセッサシステムは、処理が終了してアイドリング状
態となったプロセッサがタスクメモリをアクセスし、多
くのタスクを保持するプロセッサのタスクリストからタ
スクを取り出し、自己のタスクとして再登録し、ただち
に処理を開始するものであり、各タスクの動的負荷分散
の実現により各プロセッサの稼働率を向上させ、システ
ム全体としての処理時間を短縮することができるという
効果を有する。
【図１】この発明のマルチプロセッサシステムの実施の
形態を示す構成図である。
形態を示す構成図である。
【図２】図１に示すタスクメモリの構成例を示す図であ
る。
る。
１１ プロセッサ １２ 共有メモリ １３ タスクメモリ １４ バス
Claims (7)
- 【請求項１】処理を実行する複数のプロセッサと、全て
の前記プロセッサよりアクセス可能であり、前記プロセ
ッサが実行する命令列と処理対象のデータを格納する共
有メモリと、各プロセッサにおける処理待ちのタスク数
および各タスクの共有メモリ上における開始アドレス情
報を格納する領域を有するタスクメモリと、前記プロセ
ッサ、前記共有メモリおよび前記タスクメモリを接続す
るバスにより構成されるマルチプロセッサシステムであ
って、 処理が終了してアイドリング状態になった前記プロセッ
サは、前記タスクメモリをアクセスし、処理が終了して
いない前記プロセッサのタスクリストからタスクを取り
出し、前記プロセッサのタスクリストを更新、自プロセ
ッサのタスクとして登録し、ただちに前記取り出したタ
スクの実行を開始することを特徴とするマルチプロセッ
サシステム。 - 【請求項２】処理が終了してアイドリング状態になった
前記プロセッサが、前記タスクメモリをアクセスし、事
前に決定されたしきい値よりも多くのタスクを保持する
前記プロセッサのタスクリストからタスクを取り出すこ
とを特徴とする請求項１記載のマルチプロセッサシステ
ム。 - 【請求項３】処理が終了してアイドリング状態になった
前記プロセッサが、前記タスクメモリをアクセスし、事
前に決定されたしきい値よりも多くのタスクを保持する
前記プロセッサのタスクリストの最後尾からタスクを取
り出すことを特徴とする請求項１記載のマルチプロセッ
サシステム。 - 【請求項４】前記タスクメモリへのアクセスが、排他的
に行われることを特徴とする請求項１〜３のいずれかに
記載のマルチプロセッサシステム。 - 【請求項５】処理を実行する複数のプロセッサと、全て
の前記プロセッサよりアクセス可能であり、前記プロセ
ッサが実行する命令列と処理対象のデータを格納する共
有メモリと、各プロセッサにおける処理待ちのタスク数
および各タスクの共有メモリ上における開始アドレス情
報を格納する領域を有するタスクメモリと、前記プロセ
ッサ、前記共有メモリおよび前記タスクメモリを接続す
るバスにより構成されるマルチプロセッサシステムの動
的負荷分散方法であって、処理が終了してアイドリング
状態になった前記プロセッサは、前記タスクメモリをア
クセスし、事前に決定されたしきい値よりも多くのタス
クを保持する前記プロセッサのタスクリストからタスク
を取り出し、前記プロセッサのタスクリストを更新、自
プロセッサのタスクとして登録し、ただちに前記取り出
したタスクの実行を開始することを特徴とするマルチプ
ロセッサシステムの動的負荷分散方法。 - 【請求項６】処理が終了してアイドリング状態になった
前記プロセッサが、前記タスクメモリをアクセスし、事
前に決定されたしきい値よりも多くのタスクを保持する
前記プロセッサのタスクリストの最後尾からタスクを取
り出すことを特徴とする請求項５記載のマルチプロセッ
サシステムの動的負荷分散方法。 - 【請求項７】前記タスクメモリへのアクセスが、排他的
に行われることを特徴とする請求項５または６記載のマ
ルチプロセッサシステムの動的負荷分散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20753797A JPH1153327A (ja) | 1997-08-01 | 1997-08-01 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20753797A JPH1153327A (ja) | 1997-08-01 | 1997-08-01 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1153327A true JPH1153327A (ja) | 1999-02-26 |
Family
ID=16541378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20753797A Pending JPH1153327A (ja) | 1997-08-01 | 1997-08-01 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1153327A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10124768A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Verfahren zur schnelleren Ausführung von Datenverarbeitungsprozessen |
| JP2006277487A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Ltd | ディスクアレイ装置およびその制御方法 |
| JP2012044306A (ja) * | 2010-08-16 | 2012-03-01 | Skill Up Japan Corp | 分散トランスコーディングシステム並びに方法、及びトランスコーディング装置 |
-
1997
- 1997-08-01 JP JP20753797A patent/JPH1153327A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10124768A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Verfahren zur schnelleren Ausführung von Datenverarbeitungsprozessen |
| JP2006277487A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Ltd | ディスクアレイ装置およびその制御方法 |
| JP2012044306A (ja) * | 2010-08-16 | 2012-03-01 | Skill Up Japan Corp | 分散トランスコーディングシステム並びに方法、及びトランスコーディング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7251814B2 (en) | Yield on multithreaded processors | |
| JPS58151655A (ja) | 情報処理装置 | |
| JPH0695898A (ja) | 仮想計算機の制御方法および仮想計算機システム | |
| AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| JP5030647B2 (ja) | 複数処理ノードを含むコンピュータ・システムでプログラムをロードする方法、該プログラムを含むコンピュータ可読媒体、及び、並列コンピュータ・システム | |
| US20140189701A1 (en) | Methods, systems and apparatuses for processor selection in multi-processor systems | |
| CN112346835A (zh) | 一种基于协程的调度处理方法及*** | |
| CN112860396A (zh) | 一种基于分布式深度学习的gpu调度方法及*** | |
| CN109189581B (zh) | 一种作业调度方法和装置 | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| US9619277B2 (en) | Computer with plurality of processors sharing process queue, and process dispatch processing method | |
| CN112948069A (zh) | 用于运行计算单元的方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH02245864A (ja) | 多重プロセッサシステム | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| CN110333899B (zh) | 数据处理方法、装置和存储介质 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH11249917A (ja) | 並列型計算機及びそのバッチ処理方法及び記録媒体 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPH05298271A (ja) | 並列処理システム | |
| JP2023179057A (ja) | 演算処理装置および演算処理方法 | |
| JPH11161506A (ja) | 情報処理装置のディスパッチ方法、情報処理装置及びその記録媒体 | |
| CN117472583A (zh) | 一种操作***中多进程动态绑定cpu核的方法 | |
| JPH0375832A (ja) | 仮想計算機制御方式 |