JPH11510328A

JPH11510328A - 冗長交換機システム及びその動作方法

Info

Publication number: JPH11510328A
Application number: JP9506894A
Authority: JP
Inventors: エイマニング，トマス; エイカルダラ，スティーヴン; エイハウザー，スティーヴン
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-07-19
Filing date: 1996-07-18
Publication date: 1999-09-07
Also published as: AU6503496A; WO1997004548A1

Abstract

(57)【要約】交換機本体試験を行う冗長交換機（５０）が設けられている。冗長交換機（５０）は、フォアグラウンド交換機本体（２６）を制御するフォアグラウンド交換機本体コントローラ（２４）と、バックグラウンド交換機本体（１２６）を制御するバックグラウンド交換機本体コントローラ（１２４）と、フォアグラウンド交換機本体コントローラ（１２４）と通信する第１のＩ／Ｏモジュール（１４）とを含む。第１のＩ／Ｏモジュール（１４）は、フォアグラウンド交換機本体コントローラ（２４）の要求で、試験セルをバックグラウンド交換機本体（１２６）の入力に送信し、対応したバックグラウンド交換機本体（１２６）の出力から試験セルを受信する。第１のＩ／Ｏモジュール（１４）は、誤りが生じたが否かを判定し、誤りの発生に応じてエラー信号をフォアグラウンド交換機本体コントローラ（２４）に供給する。フォアグラウンド交換機本体コントローラ（２４）はエラー信号を記録し、又は、応答として警告若しくは標示を作動させる。

Description

【発明の詳細な説明】冗長交換機システム及びその動作方法発明の技術分野本発明は、一般的に通信交換システムに係わり、特に、冗長交換機システム及びその動作の方法に関する。発明の背景最新の通信システムに対する利用及び要望は、ユーザが徐々に複雑化する通信サービス及び帯域幅を要求し、当然にその通信システムが即座に利用できることを要求するのに伴って、高まり続けている。通信システムは音声、映像及びデータを含むあらゆるタイプの情報を供給するため使用される。最新の通信システムは、多様な形態で情報を通信、操作、処理するディジタル交換システムのようなコンポーネントの集合体を含む。ディジタル交換システムは、近年の最新の通信システムの統合的コンポーネントを含む。通信システムの利用可能性は、これらの通信システムで使用されるディジタル交換システムの利用可能性に直接関係している。通信システムへの信頼が増大し続けると共に、この通信システムで使用されるディジタル交換システムの利用可能性が非常に重要になる。ディジタル交換システムの利用可能性を増大させようとするとき、問題が生じる。ディジタル交換システムは、ディジタル交換システムの回路又はモジュールが故障した場合にバックアップ回路又はモジュールが使用され得るように冗長性を提供する。フォアグラウンドで動作するシステム又は回路からバックグラウンドで動作するシステム又は回路に移る際に問題が生じる。移り変わりが遅延、サービスの中断、及び、誤りを発生させるとき、性能が著しく劣化する。回路又はモジュールが故障したとき、バックアップ回路は適切に初期化又は正確に動作することが殆どないので、データ損又は全システムの故障が発生する。また、バックアップ回路又はモジュールが故障の場合に信頼できるようにバックアップ回路又はモジュールが正確に動作しているか否かを確認することによっシステム資源が浪費されたときに、システム全体性能が劣化する。発明の概要本発明によれば、ディジタル交換機システムの利用性及び信頼性の増加と関係した欠点及び問題点を除去又は軽減する冗長交換機システム及びその動作方法が提供される。本発明は、冗長交換機システムを提供し、実際の交換動作に対するあらゆる悪影響を最小限に抑え、若しくは、除去すると共に、バックグラウンド交換機が利用可能であり正しく動作することを保証する。本発明の一実施例によれば、第１の交換機制御モジュールと、第２の交換機制御モジュールと、第１のＩ／Ｏモジュールとを含む冗長交換機システムが提供される。第１の交換機制御モジュールは、第１の交換機本体コントローラの制御に基づいてフォアグラウンド側で動作する第１の交換機本体を含む。第１の交換機本体は入力ポートから通信信号を受信し、通信信号を少なくとも一つの出力ポートに供給する。第１の交換機本体コントローラは、交換機本体試験を始動する。第２の交換機制御モジュールは、第２の交換機本体コントローラの制御に基づいてバックグラウンド側で動作する第２の交換機本体を含む。第２の交換機本体は、入力ポートで通信信号を受信し、少なくとも一つのその出力ポートに通信信号を供給する。第１のＩ／Ｏモジュールは、第１の交換機本体及び第２の交換機本体と通信信号を交換する。Ｉ／Ｏモジュールは、第１の交換機本体コントローラによる交換機本体試験の始動に応じて双方の交換機本体の入力に試験通信信号を供給する。次に、Ｉ／Ｏモジュールは第２の交換機本体の出力から試験通信信号を受信し、受信された試験通信信号中に誤りが検出された場合にエラー信号を発生または供給する。冗長交換機及びその動作方法により種々の技術的効果が得られる。本発明の技術的効果には、交換機利用可能性の増大が含まれる。他の技術的効果には、バックグラウンド交換機が交換機の全体性能に与える悪影響を最小限に抑え、若しくは、除去すると共に、正しく動作していることを保証するため実際の交換機動作中にバックグラウンド交換機の動作を系統的かつ規則的に検査する能力が含まれる。別の技術的効果は、以下の図面、説明並びに請求の範囲の記載から当業者に容易に理解される。図面の簡単な説明本発明並びに本発明の効果をよりよく理解するため、添付図面及び詳細な説明と共に以下に簡単な説明を記載する。同じ参照番号が同じ部品を表わす図面において、図１は、第１のＩ／Ｏモジュールとフォアグラウンド交換機制御モジュールとの間の制御及びデータの相互接続を示す概略的なブロック図であり、図２は、第１のＩ／Ｏモジュールとフォアグラウンド交換機制御モジュール及びバックグラウンド制御モジュールとの間のデータ相互接続を含む冗長交換機システムを示すブロック図であり、図３は、冗長交換機システムを動作させる方法を示すフローチャートである。発明の詳細な説明図１には、ディジタル通信交換機の第１のＩ／Ｏモジュール１４とフォアグラウンド交換機制御モジュール１０との間の制御及びデータ相互接続の概略的なブロック図が示されている。また、図１には、第２のＩ／Ｏモジュール１６及び第ｎのＩ／Ｏモジュール１８により表わされた複数の付加Ｉ／Ｏモジュールが示されている。複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールは、第１のＩ／Ｏモジュール１４がフォアグラウンド交換機制御モジュール１０と結合するのと同様に、フォアグラウンド交換機制御モジュール１０と相互接続される。また、バックグラウンド交換機制御モジュール１２が設けられ、フォアグラウンド交換機制御モジュール１０が複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールと相互接続するのと同じように、複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールと相互接続する。バックグラウンド交換機制御モジュール１２はバックグラウンドで動作し、フォアグラウンド交換機制御モジュール１０が故障したとき、又は、サービスに使われなくなった場合に、冗長モジュールとしての役割を果たす。動作中に、複数のＩ／Ｏモジュールは、種々のアクセス技術を用いて対応する通信リンクから、音声、映像及びデータのような情報を受信する。各Ｉ／Ｏモジュールは、フォアグラウンド交換機制御モジュール１０のフォアグラウンド交換機本体２６及びバックグラウンド交換機制御モジュール１２の入力にこの情報を供給する。フォアグラウンド交換機モジュール１０は、各Ｉ／Ｏモジュールにより供給された通信情報が適当な宛先のＩ／Ｏモジュールに適切に経路決定又はマッピングされるように、フォアグラウンド交換機本体コントローラ２４及び任意の利用可能な交換スキームを用いて、フォアグラウンド交換機本体２６の切換を制御する。フォアグラウンド交換機制御モジュール１０は、交換スキームの実現を補助するため、種々のＩ／Ｏモジュールから制御情報を受信する。第１のＩ／Ｏモジュール１４は、複数のＩ／Ｏモジュールを代表し、ラインインタフェース３９及びセルフロープロセッサ３８を含む。一実施例において、ラインインタフェース３９は、ラインインタフェース３９に結合された通信リンク又は網により提供される特定のタイプのアクセス技術と情報を交換するため、接続性エンジンと、網間接続と、物理的インタフェースとを有する。この結合が図１に示されている。複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールは、ディジタル通信交換機の特定のポートを占有する。複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールは、特定のＩ／Ｏモジュールに特定のアクセス技術とのインタフェースを実現させるラインインタフェースを除いて同じである。アクセス技術は、非同期転送モード（ＡＴＭ）と、セルリレーと、フレームリレーと、回路エミュレーションと、ＬＡＮエミュレーションと、網間接続等の任意の通信フォーマット又はプロトコルを仮想的に含み、任意の物理的媒体又は伝送階層構造を仮想的に使用する。ラインインタフェース３９は、コネクションベース又はコネクションレスとは無関係に、あらゆる適当な通信技術をサポートし得る。かくして、第１のＩ／Ｏモジュール１４は、ラインインタフェース３９を介して特定のアクセス技術をサポートする通信リンクとインタフェースで連結し、他のＩ／Ｏモジュールのラインインタフェースは異なるアクセス技術をサポートしてもよい。このようにして、情報が特定のフォーマットでＩ／Ｏモジュールにより受信され、ラインインタフェースによりフォアグラウンド交換機制御モジュール１０内で使用される共通又はコアセルフォーマットに変換され、フォアグラウンド交換機制御モジュール１０を介して宛先のＩ／Ｏモジュールにルーティングされ、最終的に、ソース通信リンクとは全く異なるアクセス技術を使用する宛先Ｉ／Ｏモジュールに結合された通信リンクに供給される。セルフロープロセッサ３８は、ラインインタフェース３９とフォアグラウンド交換機制御モジュール１０との間にインタフェースを設ける。セルフロープロセッサ３８は、第１のＩ／Ｏ直列データ信号４０及び第１のＩ／Ｏ直列制御信号４２とを使用して、フォアグラウンド交換機制御モジュール１０と相互接続する。一実施例において、これらは、１１本の単方向性ラインとして与えられる。“ライン”という用語を用いる場合、導体、カップリング、コネクタ、メイティング(mating)、コネクション等が含まれる。セルフロープロセッサ３８は、同様の相互接続を介して上記の信号をバックグラウンド交換機制御モジュール１２に供給する。Ｉ／Ｏモジュール毎に変化するラインインタフェース３９とは異なり、セルフロープロセッサ３８は、全Ｉ／Ｏモジュールにおいて同一構造を有し、同一機能を実行する。特定の一実施例において、セルフロープロセッサ３８は、バーチャルチャネル（ＶＣ）バッファ及び帯域幅制御を備えたＡＴＭを用いてコアセル転送機能を実現する。セルフロープロセッサ３８は、交換機着信側ポートプロセッサ（ＴＳＰＰ）２８と、交換機発信側ポートプロセッサ（ＦＳＰＰ）３０と、シリアライザ３２と、デシリアライザ３４とを含む。具体的な一実施例において、交換機着信側ポートプロセッサＴＳＰＰ２８及び交換機発信側ポートプロセッサＦＳＰＰ３０は、特定用途向け集積回路（ＡＳＩＣ）を用いて実現しても良い。セルフロープロセッサ３８は、ラインインタフェース３９から情報を受信し、情報を処理し、フォアグラウンド交換機制御モジュール１０との間で通信信号を送受信するためＴＳＰＰ２８を使用し、フォアグラウンド交換機制御モジュール１０と制御情報を交換する。ＴＳＰＰ２８は、コネクション毎にフォアグラウンド交換機本体コントローラ２４の入力バッファ及び帯域幅へのアクセスを制御する。ＴＳＰＰ２８は、フォアグラウンド交換機本体コントローラ２４からの交換機帯域幅の付与を要求、受信する。また、ＴＳＰＰ２８はフロー制御情報を受信する。交換機発信側ポートプロセッサＦＳＰＰ３０は特定用途向け集積回路でも構わない。ＦＳＰＰ３０は、コネクション毎に出力バッファ及びリンクされた帯域幅へのアクセスを制御する。シリアライザ３２は並列フォーマットでＴＳＰＰ２８から情報を受信し、情報を直列フォーマットに変換し、その情報をいずれかの第１のＩ／Ｏ直列データ信号４０として供給する。また、ＴＳＰＰ２８は、フォアグラウンド交換機本体コントローラ２４から制御情報を受信する。ＦＳＰＰ３０は、第１のＩ／Ｏ直列データ信号４０及び第１のＩ／Ｏ直列制御信号４２を介してフォアグラウンド交換機制御モジュール１０から情報を受信する。デシリアライザ３４は、上記データ信号を受信し、データ信号を直列フォーマットから並列フォーマットに変換し、ＦＳＰＰ３０に供給する。ＴＳＰＰ２８及びＦＳＰＰ３０は相互に通信する。一実施例において、フォアグラウンド交換機制御モジュール１０及びバックグラウンド交換機制御モジュール１２は、システム全体の利用可能性を高める冗長システムを提供するため、フォアグラウンドで動作する一方のモジュール及びバックグラウンドで動作する他方のモジュールと本質的に交換可能なモジュールである。従って、以下のフォアグラウンド交換機制御モジュール１０の説明は、バックグラウンド交換機制御モジュール１２に当てはまる。フォアグラウンド交換機制御モジュール１０は、ポートプロセッサ２０と、フォアグラウンド交換機本体コントローラ２４と、複数のＩ／Ｏモジュールの中の各Ｉ／Ｏモジュールと対応した入力ポート及び出力ポートを有するフォアグラウンド交換機本体２６とを含む。ポートプロセッサ２０はシステム内のＩ／Ｏモジュール上のＴＳＰＰ２８及びＦＳＰＰ３０と通信するため使用される。フォアグラウンド交換機本体コントローラ２４は、第１のＩ／Ｏ直列データ信号４０の如くの複数のＩ／Ｏモジュールから供給されたデータ信号がフォアグラウンド交換機本体２６によって相互接続（切換）される態様を決定することにより、フォアグラウンド交換機本体２６の動作を制御する。フォアグラウンド交換機本体コントローラ２５は、各Ｉ／Ｏモジュールからの転送要求を蓄積、調停する。フォアグラウンド交換機本体コントローラ２４は、各コネクションのトポロジー状態を保持、アクセスする。このトポロジー情報はマルチポイントコネクションのファンイン及びファンアウトを制御する。一実施例において、フォアグラウンド交換機本体コントローラ２４は、いずれのＩ／Ｏモジュールがフォアグラウンド交換機本体２６に対するアクセス権を有するかを決定する帯域幅アービタ（ＢＡ）特定用途向け集積回路と、ディジタル通信交換機内の各コネクション毎にトポロジー状態を保持、アクセスするマルチポイントトポロジーコントローラ（ＭＴＣ）特定用途向け集積回路とを含む。フォアグラウンド交換機本体コントローラ２４は、各Ｉ／Ｏモジュールから、第１のＩ／Ｏモジュール１４からの第１のＩ／Ｏ直列制御信号４２のような制御信号を受信する。フォアグラウンド交換機本体コントローラ２４は、全てのＩ／Ｏモジュールからのデータ信号の中でフォアグラウンド交換機本体２６の特定の入力に供給され、フォアグラウンド交換機本体２６の特定の出力にルーティングされるべきデータ信号を決めるためにこの情報を使用する。フォアグラウンド交換機本体２６内に作成されるべきコネクションがフォアグラウンド交換機本体コントローラ２４により決定された後、正しいデータ信号がＩ／Ｏモジュールに対応したフォアグラウンド交換機本体２６の入力ポートに供給されるように、制御信号が適当なＩ／ＯモジュールのＴＳＰＰに供給される。例えば、第１のＩ／Ｏモジュール１４は、ＴＳＰＰ２８を介して、第１のＩ／Ｏモジュール１４からの通信要求を含む第１のＩ／Ｏ直列制御信号４２をフォアグラウンド交換機本体コントローラ２４に供給する。その結果として、フォアグラウンド交換機本体コントローラ２４は、その要求を許可し、第１のＩ／Ｏ直列制御信号４２を介してその許可をＴＳＰＰ２８に通知する。同時に、セルがＴＳＰＰ２８から第１のＩ／Ｏ直列データ信号４０を介してフォアグラウンド交換機本体２６に転送される。フォアグラウンド交換機本体２６は、フォアグラウンド交換機本体コントローラ２４の制御の下で、第１のＩ／Ｏ直列データ信号４０を、受信中のＩ／ＯモジュールのＦＳＰＰによる受信用の宛先の出力ポートにマップ又は切り換える。種々のＩ／Ｏモジュールから供給された第１のＩ／Ｏ直列データ信号４０のようなデータ信号は、ヘッダ部及びデータ部を有する通信セルとして供給される。これらの通信セルは、非同期転送モード（ＡＴＭ）フォーマット、又は、同等のフォーマットで供給しても良い。情報は、次に受信中のＩ／Ｏモジュールのラインインタフェースにより処理され、インタフェース接続しているアクセス技術の通信フォーマットで提供される。バックグラウンド交換機制御モジュール１２は、フォアグラウンド交換機制御モジュール１０に設けられている第１のＩ／Ｏモジュール１４のようなＩ／Ｏモジュールから同じ信号を受信する。バックグラウンド交換機制御モジュール１２は、フォアグラウンド交換機制御モジュール１０と同様に動作する。フォアグラウンド交換機制御モジュール１０が故障したとき、又は、サービスに使われなくなった場合に、バックグラウンド交換機制御モジュール１２は、サービスの混乱を最小限に留めて、フォアグラウンドで動作する。一実施例において、ポートプロセッサ２０は、外部制御に応じて、フォアグラウンド制御モジュール１０とバックグラウンド制御モジュールを切り換える。しかし、フォアグラウンド交換機制御モジュール１０がサービスに使われなくなる前、又は、フォアグラウンド交換機制御モジュール１０が故障する前に、サービスが混乱しないように、バックグラウンド交換機制御モジュール１２が確実に正しく動作していることが重要である。図２は、第１のＩ／Ｏモジュール１４との相互接続を含む冗長交換機システムを示すブロック図である。上記の如く、第１のＩ／Ｏモジュール１４がフォアグラウンド交換機制御モジュール１０に情報を供給するとき、情報はバックグラウンド交換機制御モジュール１２に対応して供給される。バックグラウンド交換機制御モジュール１２は、フォアグラウンド交換機制御モジュール１０に設けられているコンポーネントと同一又は類似のコンポーネントを含む。同一又は類似のコンポーネントには、図２に示されているようにバックグラウンド交換機本体コントローラ１２４とバックグラウンド交換機本体１２６とが含まれている。フォアグラウンド交換機制御モジュール１０とバックグラウンド交換機制御モジュール１２の双方が同一の情報を受信する前に、バックグラウンド交換機本体コントローラ１２４とフォアグラウンド交換機本体コントローラ２４は、これらのコントローラがロック段階に留まるように同期している必要がある。これには、全く同じように制御レジスタを構成し、テーブル及びエントリを更新することが含まれる。通信セルがＴＳＰＰ２８から供給されたとき、通信セルは並列フォーマットでシリアライザ３２に供給され、直列フォーマットに変換され、プロセッサインタフェース３６に供給される。一実施例において、プロセッサインタフェース３６は、次に、通信セルをバックグラウンド側の第１のＩ／Ｏ直列データ信号４１によってバックグラウンド交換機本体１２６に供給する。同一の通信セルは、第１のＩ／Ｏ直列データ信号４０を介してフォアグラウンド交換機本体２６に供給される。同時に、バックグラウンド交換機本体１２６とフォアグラウンド交換機本体２６の双方は、夫々の交換機本体コントローラの制御下で、通信セルを宛先の出力ポートにマップ又は切り換え、宛先の出力ポートで通信セルは更なる処理のためポートのＩ／Ｏモジュールに供給される。通常動作時に、フォアグラウンド交換機本体２６の出力に与えられた第１のＩ／Ｏ直列データ信号４０は、宛先のＩ／Ｏモジュールに供給される通信セルである。しかし、フォアグラウンド交換機制御モジュール１０が故障したとき、又は、サービスに用いられなくなったとき、バックグラウンド交換機本体１２６の出力に与えられたバックグラウンドの第１のＩ／Ｏ直列データ信号４１は、宛先のＩ／Ｏモジュールにも供給される。故障が生じた場合に、バックグラウンド交換機制御モジュール１２が最小限のサービスの混乱で動作し続けることが信頼できるように、バックグラウンド交換機制御モジュール１２のコンポーネントは正しく動作することが重要である。かくして、バックグラウンド交換機制御モジュール１２がバックグラウンド動作の確認によってシステム全体の性能に及ぶ悪影響を最小限に抑え、又は、除去すると共に、正しく動作していることを保証するため、バックグラウンド交換機制御モジュール１２の動作を規則的に確認することが望ましい。本発明は、この全てを以下に説明する如く達成する。最初に、フォアグラウンド交換機本体コントローラ２４は、割り付けられていない帯域幅がフォアグラウンド交換機本体２６に与えられる時点を判定する。この期間、又は、タイムスロットの間に、フォアグラウンド交換機本体２６は、他の通信セルの転送に全く悪影響を与えることなく、入力ポートから出力ポートにマッピング、又は、切り換えを行う。一実施例において、割り付けられていない帯域幅は、通常、５ミリ秒に１回ずつフォアグラウンド交換機本体２６の個々の入力及び出力ポートに与えられる。この割り付けられていない帯域幅の時間の間に、試験セルは、各Ｉ／ＯモジュールのＴＳＰＰから、フォアグラウンド交換機本体２６とバックグラウンド交換機本体１２６の双方の対応する入力ポートに送信される。両方の交換機本体は、次に、試験セルを試験セルを送信したＩ／Ｏモジュールに対応した出力ポートに切り換える。各Ｉ／ＯモジュールのＦＳＰＰは、最初にＴＳＰＰから供給された試験セルと同一の試験セルをバックグラウンド交換機本体１２６から受信する。次に、ＦＳＰＰは、バックグラウンド交換機本体１２６を通る伝送中に誤りが発生したか否かを判定するため誤り検査を行う。これは、誤りが発生したか否かを判定するパリティ検査又は巡回冗長度検査（ＣＲＣ）方式を用いて実現される。ＣＲＣ方式はデータ伝送で一般的に使用される誤り検査処理であり、伝送された各ビットは、ＸＯＲゲートの系列を含むレジスタに供給され、多項式を解法する。この演算の結果は試験セルに付加され、受信された試験セルに関して行われた同一の演算と比較される。値が一致した場合、誤りは検出されない。ＩＥＥＥ８０２のＬＡＮ規格に使用されるＣＲＣ−６、ＣＲＣ−１６、ＣＲＣ −３２を含む幾つかの標準的なＣＲＣ検査がある。動作中に、フォアグラウンド交換機本体コントローラ２４は、フォアグラウンド交換機本体２６で使用されていない帯域幅を検出し、バックグラウンド交換機制御モジュール１２の動作を試験するため交換機本体試験を許可する。同時に、フォアグラウンド交換機本体コントローラ２４は、交換機本体試験が実行されることを示す制御信号を各Ｉ／Ｏモジュール又は宛先のＩ／ＯモジュールのＦＳＰＰに供給する。例えば、第１のＩ／Ｏモジュール１４のＦＳＰＰ３０は、フォアグラウンド交換機本体コントローラ２４から、交換機本体試験が行われることを示す信号を受信する。応答としてＦＳＰＰ３０は、ＴＳＰＰ２８に対し試験セルを送信するよう指示する。試験セルは並列フォーマットでシリアライザ３２に供給され、直列フォーマットに変換され、プロセッサインタフェース３６に供給される。プロセッサインタフェース３６は、直列フォーマットの試験セルを、バックグラウンドの第１のＩ／Ｏ直列データ信号４１としてバックグラウンド交換機本体１２６に供給する。バックグラウンド交換機本体１２６は、バックグラウンドの第１のＩ／Ｏ直列データ信号４１を受信し、バックグラウンド交換機本体コントローラ１２４の制御下で第１の入力ポートから対応した第１の出力ポートに信号をマッピングするか、又は、切り換える。バックグラウンド交換機本体１２６は信号をプロセッサインタフェース３６に供給する。この信号は、図２ではバックグラウンドの第１のＩ／Ｏ直列データ信号４１として記載されている。プロセッサインタフェース３６は、試験セルを含む信号をデシリアライザ３４に供給し、デシリアライザにおいてその信号は直列フォーマットから並列フォーマットに変換され、ＦＳＰＰ３０に供給される。ＦＳＰＰ３０はＣＲＣ誤り検出を実行し、誤りが発生したか否かを判定する。誤りが発生したならば、ＦＳＰＰ３０は制御信号をフォアグラウンド交換機コントローラ２４に送信し、誤りが格納又は記録される。一実施例において、誤りが発生したとき、警告又標示が誤り状況の結果として作動される。所定数のＣＲＣ誤りの後、フォアグラウンド交換機本体コントローラ２４と、一実施例におけるバックグラウンド交換機本体コントローラ１２４は、フォアグラウンド交換機制御モジュール１０に割り込み、バックグラウンド交換機制御モジュール１２を一次又はフォアグラウンド制御モジュールとして認める。交換機本体試験が許可されている時間の間に、デシリアライザ３４は、交換機本体セレクタ又はマルチプレクサとして作用し、デシリアライザ３４へのバックグラウンド交換機本体１２６からの出力をＦＳＰＰ３０による更なる処理のため供給する。図２に示されている交換機本体試験について、第１のＩ／Ｏモジュール１４に関して説明を行った。一実施例において、５ミリ秒毎に、ディジタル通信交換機の各Ｉ／Ｏモジュールは、バックグラウンド交換機本体１２６を介して試験セルを送信し、誤り検査のため送信中のＩ／ＯモジュールのＦＳＰＰに返送する。本発明によれば、ディジタル通信交換機の性能に悪影響を与えることなく、バックグラウンド交換機本体１２６及びバックグラウンド交換機本体コントローラ１２４の動作を試験することにより技術的効果が得られる。図３は冗長交換機システム５０を動作させる方法を説明するフローチャートである。この方法は、ステップ２００から始まり、フォアグラウンド交換機本体コントローラが割り付けられていない交換機帯域幅を検出するステップ２０２に進む。これは、交換機割付テーブルを検査し、割り付けられていないスロットを交換機割付テーブルに配置することにより実現される。この方法は、次に、ステップ２０４に進み、割り付けられていない交換機帯域幅を使用し得る時点に交換機本体試験が許可される。次にステップ２０６に進み、フォアグラウンド交換機本体コントローラは、制御信号を各Ｉ／ＯモジュールのＦＳＰＰに送信する。制御信号は、交換機本体試験が許可され、Ｉ／ＯモジュールのＴＳＰＰからバックグラウンド交換機本体に試験セルが送信されるべきであることを示す。この方法は、次に、ＦＳＰＰが試験セルを送信するようＴＳＰＰに通知するステップ２０８に進む。試験セルは、ＴＳＰＰの一部としてのメモリに与えられ、Ｉ／Ｏモジュールと交換機制御モジュールとの間のシリアルインタフェースの高速性に起因したクロック歪みを防止するため通常のセルよりも短くされる。交換機本体試験を行うため必要とされる付加的な信号通知は、タイミングエラーが生じないように、試験セルが通常のセルの半分であることを要求する。ステップ２１０に進むことにより、ＴＳＰＰは試験セルを両方の交換機本体に送信し、試験セルが各Ｉ／Ｏモジュールの入力ポートに供給される。この方法は、次に、ステップ２１２に進み、両方の交換機本体は、試験セルを各Ｉ／Ｏモジュールの入力ポートから各Ｉ／Ｏモジュールの対応した出力ポートに転送する。対応した出力ポートとは、試験セルを送信したＩ／Ｏモジュールに対応する出力ポートである。試験セルは、次に、バックグラウンド交換機本体からＩ／ＯモジュールのＦＳＰＰに供給される。交換機本体セレクタとして作用するデシリアライザ３４は、バックグラウンド交換機本体の出力を、フォアグラウンド交換機本体の出力の代わりにＦＳＰＰに供給する。次に、この方法はステップ２１４に進み、ＦＳＰＰは試験セルを受信し、誤りが発生したか否かを判定するためＣＲＣ誤り検査のような誤り検査を実行する。誤りが発生している場合、ＦＳＰＰは信号をフォアグラウンド交換機本体コントローラに供給し、誤りが誤りテーブルに記録又は格納される。この方法は、次に誤りが解析され、適切な動作が行われるステップ２１６に進む。例えば、所定数のＣＲＣ誤りが発生した後、バックグラウンド交換機制御モジュール１２は、バックグラウンドの動作からフォアグラウンドの動作に移行する。選択的に、誤りの結果として警告又は標示を作動させても構わない。この方法は、ステップ２１８で終了する。従って、本発明によれば、上記の効果を充たす冗長交換機システム及びその動作方法が提供されることが分かる。本発明は、システム全体の利用可能性を改善すると共に、システム全体の動作に対する悪影響を除去、又は、最小限に抑える。本発明の好ましい実施例を詳細に説明したが、本発明の精神及び範囲を逸脱することなく、上記実施例に対し種々の変更、置換、及び代替をなし得ることに注意する必要がある。上記の直接コネクションは、２台の装置が直結されることなく介在装置によって結合されるだけで、本発明によって実証された所望の結果を達成するように当業者によって置換され得る。他の変更、置換、及び代替の例は、当業者によって容易に確かめられ、かつ、以下の請求の範囲に記載されているように本発明の精神及び範囲を逸脱することなく行われ得る。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年２月１９日【補正内容】請求の範囲１．ディジタル通信交換機において使用する冗長交換機システムにおいて、第１の交換機本体並びに第１の交換機本体コントローラを有する交換機モジュールであって、上記第１の交換機本体は、複数の入力ポート及び複数の出力ポートを含み、上記第１の交換機本体コントローラの制御に基づいてフォアグラウンド側で動作し、上記第１の交換機本体は、上記複数の入力ポートの一つで通信信号を受信し、上記通信信号を少なくとも一つの上記複数の出力ポートに供給するように動作可能であり、上記第１の交換機本体コントローラは交換機本体試験を起動するように動作可能である第１の交換機制御モジュールと、第２の交換機本体並びに第２の交換機本体コントローラを有する交換機モジュールであって、上記第２の交換機本体は、複数の入力ポート及び複数の出力ポートを含み、上記第２の交換機本体コントローラの制御に基づいてバックグラウンド側で動作し、上記第２の交換機本体は、上記複数の入力ポートの一つで通信信号を受信し、上記通信信号を少なくとも一つの上記複数の出力ポートに供給するように動作可能である第２の交換機制御モジュールと、上記第１の交換機本体コントローラと通信するＩ／Ｏモジュールであって、上記第１の交換機本体及び上記第２の交換機本体と通信信号を交換し、上記第１の交換機本体コントローラによる交換機本体試験の起動に応じて上記第２の交換機本体の複数の入力ポートの中の一つに試験通信信号を供給し、上記第２の交換機本体の複数の出力ポートの中の一つから上記試験通信信号を受信し、上記試験通信信号を供給、受信するときに誤りが生じた場合にエラー信号を発生させるように動作可能である第１のＩ／Ｏモジュールとからなる冗長交換機システム。２．上記第１のＩ／Ｏモジュールは、非同期転送モードセルを処理するように動作可能であるセルフロープロセッサを含む請求項１記載の冗長交換機システム。３．上記第１の交換機本体コントローラは、上記第１の交換機本体の帯域幅が割り付けられていない時間の間に交換機本体試験が行われるように交換機本体試験を起動する請求項１記載の冗長交換機システム。４．上記第１のＩ／Ｏモジュールは、上記エラー信号を少なくとも上記第１の交換機本体コントローラに供給するように動作可能である請求項１記載の冗長交換機システム。５．上記第１の交換機本体コントローラは、少なくとも上記第１の交換機本体を制御し、割り付けられていない帯域幅が利用可能であるときを判定するように動作可能である帯域幅アービタと、上記エラー信号を格納するように動作可能であるメモリとを有する請求項１記載の冗長交換機システム。６．上記試験通信信号は、疑似非同期転送モードセルフォーマットを有する試験通信セルである請求項１記載の冗長交換機システム。７．上記試験通信セルは、通常の非同期転送モードセルよりもサイズが小さい請求項６記載の冗長交換機システム。８．上記試験通信信号は非同期転送モードセルフォーマットで供給される請求項１記載の冗長交換機システム。９．上記第２の交換機本体の複数の入力ポートの中の一つに与えられた試験通信信号が上記第２の交換機本体の複数の出力ポートの中の一つから受信された試験通信信号とは異なる場合に、上記第１のＩ／Ｏモジュールはエラー信号を発生させる請求項１記載の冗長交換機システム。１０．上記第１のＩ／Ｏモジュールは、誤りが生じたか否かを判定するため巡回冗長度検査を行う請求項９記載の冗長交換機システム。１１．上記試験通信信号が上記第１のＩ／Ｏモジュールによって受信されない場合に、上記第１のＩ／Ｏモジュールはエラー信号を発生させる請求項９記載の冗長交換機システム。１２．上記第１のＩ／Ｏモジュールは、誤りが生じたか否かを判定するためチェックサムを行う請求項９記載の冗長交換機システム。１３．上記交換機本体試験は禁止することが可能である請求項１記載の冗長交換機システム。１４．上記第１の交換機本体及び上記第２の交換機本体は、エミッタ結合型論理クロスポイント装置である請求項１記載の冗長交換機システム。１５．上記試験通信信号は、ヘッダ部及びデータ部を含むディジタル試験通信セルである請求項１記載の冗長交換機システム。１６．上記第１の交換機本体コントローラは、交換機割付テーブルを使用し、未使用の交換機割付テーブルスロットを配置することにより、上記第１の交換機本体の帯域幅が割り付けられていないときを判定する請求項３記載の冗長交換機システム。１７．上記ディジタル通信交換機は、分布型非同期転送モード交換機である請求項３記載の冗長交換機システム。１８．上記第１のＩ／Ｏモジュールは、個別にメモリを有する交換機着信側ポートプロセッサ及び交換機発信側ポートプロセッサを有するセルフロープロセッサを含む請求項３記載の冗長交換機システム。１９．上記交換機発信側ポートプロセッサは、上記試験通信信号を受信中に誤りが生じたか否かを判定する請求項１８記載の冗長交換機システム。２０．上記セルフロープロセッサは、上記試験通信信号を上記第２の交換機本体に供給するように動作可能であるシリアライザと、上記試験通信信号を上記第２の交換機本体から受信するように動作可能であるデシリアライザとを更に有する請求項１９記載の冗長交換機システム。２１．上記第１のＩ／Ｏモジュールは、上記セルフロープロセッサと通信リンクとの間で通信信号を交換するラインインタフェースを有し、上記ラインインタフェースは、上記通信リンクから受信された通信信号を冗長交換機システムと互換性のあるフォーマットに変換し、かつ、上記冗長交換機システムから受信された通信信号を上記通信リンクと互換性のあるフォーマットに変換するように動作可能である請求項２０記載の冗長交換機システム。２８．交換機本体試験を行うため冗長交換機システムを動作させる方法において、フォアグラウンド動作を行う第１の交換機本体に割り付けられていない帯域幅の利用可能性を判定する段階と、上記利用可能な割り付けられていない帯域幅に応じて交換機本体試験許可信号を発生させる段階と、上記交換機本体試験許可信号をセルフロープロセッサに供給する段階と、上記交換機本体試験許可信号を受信する上記セルフロープロセッサに応じて、バックグラウンド動作を行う第２の交換機本体の入力に試験通信信号を供給する段階と、上記第２の交換機の入力から上記第２の交換機の出力に上記試験通信信号を伝達する段階と、上記第２の交換機本体の出力から上記試験通信信号を受信する段階と、上記試験通信信号を受信した後に誤り検査を行う段階とからなる方法。２９．上記試験通信信号は試験通信セルである請求項２８記載の方法。３０．上記セルフロープロセッサで上記試験通信信号を受信する段階を更に有する請求項２８記載の方法。３１．上記誤り検査は、上記セルフロープロセッサで行われる請求項３０記載の方法。３２．上記第２の交換機本体の入力に供給された試験通信信号が上記第２の交換機本体の出力から受信された試験通信信号と異なる場合に誤りが生じたことを示すエラー信号を発生させる段階を更に有する請求項２８記載の方法。３３．所定数の誤りが検出された後、動作を行う段階を更に有する請求項２８記載の方法。３４．上記動作は警告を作動させることを含む請求項３３記載の方法。３５．誤りが生じたとき、メモリレジスタを増加させる段階を更に有する請求項２８記載の方法。３６．上記第２の交換機本体の各入力毎に試験通信信号を供給する段階と、上記第２の交換機本体の各出力毎に対応した試験通信信号を受信する段階と、受信された試験通信信号毎に誤り検査を行う段階とを更に有する請求項２８記載の方法。３７．割り付けられていない帯域幅を所定の時間期間中に供給する段階を更に有する請求項２８記載の方法。３８．上記セルフロープロセッサは、上記試験通信信号を送信する交換機着信側ポートプロセッサと、上記試験通信信号を受信する交換機発信側ポートプロセッサとを含む請求項２８記載の方法。【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年７月３１日【補正内容】２２．通信リンクと、第１及び第２の交換機本体制御モジュールとの間で電気的に通信するＩ／Ｏモジュールであって、上記第１及び第２の交換機本体制御モジュールが、夫々の第１及び第２の交換機本体コントローラと、第１及び第２の複数の入力並びに出力を個別に有し夫々の上記コントローラの制御に基づいて動作する第１及び第２の交換機本体とにより構成され、上記通信リンクと上記交換機本体制御モジュールとの間で通信信号を交換するＩ／Ｏモジュールにおいて、セルフロープロセッサと、上記通信リンクから第１の通信信号フォーマットで通信信号を受信し、上記通信信号を上記セルフロープロセッサにより使用される第２の通信信号フォーマットに変換し、上記通信信号を上記第２の通信信号フォーマットで上記セルフロープロセッサに供給するように動作可能であるラインインタフェースとからなり、上記セルフロープロセッサは、上記ラインインタフェースから受信され、変換された上記通信信号を上記第２の通信信号フォーマットで上記第１の交換機本体制御モジュールに供給し、上記第２の交換機本体の複数の入力の中の一つに上記第２の通信信号フォーマットで試験通信信号を供給し、上記第２の交換機本体の複数の出力の中の一つから上記試験通信信号を受信し、受信された試験通信信号が供給された試験通信信号と同一ではない場合にエラー信号を発生させるように動作可能であるＩ／Ｏモジュール。２３．上記試験通信信号は、ヘッダ部及びデータ部を含む請求項２２記載のＩ／Ｏモジュール。２４．上記試験通信信号は、局所的に格納され、上記セルフロープロセッサにより供給される請求項２３記載のＩ／Ｏモジュール。２５．上記試験通信信号は、非同期転送モードフォーマットで供給される請求項２３記載のＩ／Ｏモジュール。２６．上記セルフロープロセッサは、上記試験通信信号を供給する交換機着信側ポートプロセッサと、上記試験通信信号を受信する交換機発信側ポートプロセッサとを含む請求項２２記載のＩ／Ｏモジュール。２７．上記セルフロープロセッサは、巡回冗長度検査を用いることにより、受信された試験通信信号が供給された試験通信信号と同一であるか否かを判定する請求項２２記載のＩ／Ｏモジュール。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者カルダラ，スティーヴンエイアメリカ合衆国，マサチューセッツ州 01776，サッドベリ，ホースポンド・ロード 220番 (72)発明者ハウザー，スティーヴンエイアメリカ合衆国，マサチューセッツ州 01803，バーリントン，ファームズ・ドライヴ 106番

Claims

【特許請求の範囲】１．ディジタル通信交換機において使用する冗長交換機システムにおいて、第１の交換機本体並びに第１の交換機本体コントローラを有する交換機モジュールであって、上記第１の交換機本体は、入力ポート及び出力ポートを含み、上記第１の交換機本体コントローラの制御に基づいてフォアグラウンド側で動作し、上記第１の交換機本体は上記入力ポートの一つで通信信号を受信し、上記通信信号を少なくとも一つの上記出力ポートに供給するように動作可能であり、上記第１の交換機本体コントローラは交換機本体試験を起動するように動作可能である第１の交換機制御モジュールと、第２の交換機本体並びに第２の交換機本体コントローラを有する交換機モジュールであって、上記第２の交換機本体は、入力ポート及び出力ポートを含み、上記第２の交換機本体コントローラの制御に基づいてバックグラウンド側で動作し、上記第２の交換機本体は上記入力ポートの一つで通信信号を受信し、上記通信信号を少なくとも一つの上記出力ポートに供給するように動作可能である第２の交換機制御モジュールと、上記第１の交換機本体コントローラと通信するＩ／Ｏモジュールであって、上記第１の交換機本体及び上記第２の交換機本体と通信信号を交換し、上記第１の交換機本体コントローラによる交換機本体試験の起動に応じて上記第２の交換機本体の入力に試験通信信号を供給し、上記第２の交換機本体の出力から上記試験通信信号を受信し、上記試験通信信号を供給、受信するときに誤りが生じた場合にエラー信号を発生させるように動作可能である第１のＩ／Ｏモジュールとからなる冗長交換機システム。２．通信信号プロセッサはセルフロープロセッサである請求項１記載の冗長交換機システム。３．上記第１の交換機本体コントローラは、上記第１の交換機本体の帯域幅が割り付けられていない時間の間に交換機本体試験が行われるように交換機本体試験を起動する請求項２記載の冗長交換機システム。４．上記セルフロープロセッサは、上記エラー信号を上記第１の交換機本体コントローラに供給するように動作可能である請求項３記載の冗長交換機システム。５．上記第１の交換機本体コントローラは、上記第１の交換機本体を制御し、割り付けられていない帯域幅が利用可能であるときを判定する帯域幅アービタと、上記エラー信号を格納するメモリとを有する請求項４記載の冗長交換機システム。６．上記試験通信信号は試験通信セルである請求項３記載の冗長交換機システム。７．上記試験通信セルは通常の通信セルよりも小さい請求項６記載の冗長交換機システム。８．上記試験通信信号は非同期転送モードフォーマットで供給される請求項３記載の冗長交換機システム。９．上記第２の交換機本体の入力に与えられた試験通信信号が上記第２の交換機本体の出力から受信された試験通信信号とは異なる場合に、上記セルフロープロセッサはエラー信号を発生させる請求項３記載の冗長交換機システム。１０．上記セルフロープロセッサは、誤りが生じたか否かを判定するため巡回冗長度検査を行う請求項９記載の冗長交換機システム。１１．上記試験通信信号が上記セルフロープロセッサによって受信されない場合に、上記セルフロープロセッサはエラー信号を発生させる請求項９記載の冗長交換機システム。１２．上記セルフロープロセッサは、誤りが生じたか否かを判定するためチェックサムを行う請求項９記載の冗長交換機システム。１３．上記交換機本体試験は禁止することが可能である請求項３記載の冗長交換機システム。１４．上記第１の交換機本体及び上記第２の交換機本体は、エミッタ結合型論理クロスポイント装置である請求項３記載の冗長交換機システム。１５．上記試験通信信号は、ヘッダ部及びデータ部を含むディジタル試験通信セルである請求項３記載の冗長交換機システム。１６．上記交換機本体コントローラは、交換機割付テーブルを使用し、未使用の交換機割付テーブルスロットを配置することにより、上記第１の交換機本体の帯域幅が割り付けられていないときを判定する請求項３記載の冗長交換機システム。１７．上記ディジタル通信交換機は、分布型非同期転送モード交換機である請求項３記載の冗長交換機システム。１８．上記セルフロープロセッサは、個別にメモリを有する交換機着信側ポートプロセッサ及び交換機発信側ポートプロセッサを含む請求項３記載の冗長交換機システム。１９．上記交換機発信側ポートプロセッサは誤り検査を行う請求項１８記載の冗長交換機システム。２０．上記セルフロープロセッサは、上記試験通信信号を上記第２の交換機本体に供給するように動作可能であるシリアライザと、上記試験通信信号を上記第２の交換機本体から受信するように動作可能であるデシリアライザとを更に有する請求項１９記載の冗長交換機システム。２１．上記第１のＩ／Ｏモジュールは、上記セルフロープロセッサと通信リンクとの間で通信信号を交換するラインインタフェースを有し、上記ラインインタフェースは、上記通信リンクから受信された通信信号を冗長交換機システムと互換性のあるフォーマットに変換し、かつ、上記冗長交換機システムから受信された通信信号を上記通信リンクと互換性のあるフォーマットに変換するように動作可能である請求項３記載の冗長交換機システム。２２．通信リンクと交換機本体との間で通信セルを交換するＩ／Ｏモジュールにおいて、上記交換機本体のバックグラウンド交換機本体コントローラの入力に通信セルを供給し、上記バックグラウンド交換機本体コントローラの出力から通信セルを受信するように動作可能であり、受信された試験通信セルが供給された試験通信セルと同一であるか否かを判定するように動作可能であるセルフロープロセッサと、上記セルフロープロセッサと通信リンクとの間で通信信号を交換するラインインタフェースであって、上記通信リンクから特定のフォーマットで通信信号を受信し、上記通信信号を上記セルフロープロセッサにより使用される通信セルフォーマットに変換し、上記通信セルを上記セルフロープロセッサに供給するように動作可能であるラインインタフェースとからなるＩ／Ｏモジュール。２３．上記試験通信セルは、ヘッダ部及びデータ部を含む請求項２２記載のＩ／Ｏモジュール。２４．上記試験通信セルは、局所的に格納され、上記セルフロープロセッサにより供給される請求項２３記載のＩ／Ｏモジュール。２５．上記試験通信セルは、非同期転送モードフォーマットで供給される請求項２３記載のＩ／Ｏモジュール。２６．上記セルフロープロセッサは、上記試験通信セルを供給する交換機着信側ポートプロセッサと、上記試験通信セルを受信する交換機発信側ポートプロセッサとを含む請求項２２記載のＩ／Ｏモジュール。２７．上記セルフロープロセッサは、巡回冗長度検査を用いることにより、受信された試験通信セルが供給された試験通信セルと同一であるか否かを判定する請求項２２記載のＩ／Ｏモジュール。２８．交換機本体試験を行うため冗長交換機システムを動作させる方法において、フォアグラウンドで動作する第１の交換機本体に割り付けられていない帯域幅を検出する段階と、応答として交換機本体試験許可信号を発生させる段階と、上記交換機本体試験許可信号をセルフロープロセッサに供給する段階と、上記交換機本体試験許可信号を受信する上記セルフロープロセッサに応じて、バックグラウンドで動作する第２の交換機本体の入力に試験通信信号を供給する段階と、上記第２の交換機本体の出力から上記試験通信信号を受信する段階と、上記試験通信信号を受信した後に誤り検査を行う段階とからなる方法。２９．上記受信する試験通信信号は試験通信セルである請求項２８記載の方法。３０．上記試験通信信号を受信する段階は、上記セルフロープロセッサで上記試験通信信号を受信する段階を含む請求項２８記載の方法。３１．上記誤り検査を行う段階は、上記セルフロープロセッサで行われる請求項３０記載の方法。３２．上記第２の交換機本体の入力に供給された試験通信信号が上記第２の交換機本体から受信された試験通信信号と異なる場合に誤りが生じたことを示すエラー信号を発生させる段階を更に有する請求項２８記載の方法。３３．所定数の誤りが検出された後、動作を行う段階を更に有する請求項２８記載の方法。３４．上記動作は警告を作動させることを含む請求項３３記載の方法。３５．誤りが生じたとき、メモリレジスタを増加させる段階を更に有する請求項２８記載の方法。３６．上記第２の交換機本体の入力に試験通信信号を供給する段階は、上記第２の交換機本体の各入力毎に試験通信信号を供給する段階を含み、上記第２の交換機本体の出力から上記試験通信信号を受信する段階は、上記第２の交換機本体の各出力毎から対応した試験通信信号を受信する段階を含み、上記試験通信信号を受信した後に誤り検査を行う段階は、受信された試験通信信号毎に誤り検査を行う段階を含む請求項２８記載の方法。３７．上記割り付けられていない帯域幅を検出する段階は、割り付けられていない帯域幅を所定の時間期間中に供給する段階を含む請求項２８記載の方法。３８．上記セルフロープロセッサは、上記試験通信信号を送信する交換機着信側ポートプロセッサと、上記試験通信信号を受信する交換機発信側ポートプロセッサとを含む請求項２８記載の方法。