JPH11510269A - 連結リスト構造のオンスクリーン表示システム - Google Patents

連結リスト構造のオンスクリーン表示システム

Info

Publication number
JPH11510269A
JPH11510269A JP9507705A JP50770597A JPH11510269A JP H11510269 A JPH11510269 A JP H11510269A JP 9507705 A JP9507705 A JP 9507705A JP 50770597 A JP50770597 A JP 50770597A JP H11510269 A JPH11510269 A JP H11510269A
Authority
JP
Japan
Prior art keywords
screen display
image
block
memory
representing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9507705A
Other languages
English (en)
Inventor
アレン クーパー,ジエフリー
ウイリアム チヤニイ,ジヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH11510269A publication Critical patent/JPH11510269A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 オンスクリーン表示(OSD)システムが、背景画像を表す信号源(10)を含んでいる。オンスクリーン表示用メモリ(50)は一連のブロックを貯え、各ブロックは、オンスクリーン表示を表すデータを含んでいる。また、各ブロックは、この一連のブロックにおける次のブロックを示す指標を含んでいる。オンスクリーン表示発生器(40)はオンスクリーン表示用メモリから順番に各ブロックを取り出し、そのオンスクリーン表示を表すデータから、オンスクリーン表示画像を表す信号を発生する。信号合成器(20)は、背景画像を表す信号とオンスクリーン表示画像を表す信号を合成する。

Description

【発明の詳細な説明】 連結リスト構造のオンスクリーン表示システム 産業上の利用分野 本発明は、表示するデータを連結リストに貯える、テレビジョン受像機用のオ ンスクリーン表示(OSD:onscreen display)アーキテクチ ャに関する。 発明の背景 現在のテレビジョン受像機はしばしば、使用者に情報を伝えるためにオンスク リーン表示(OSD:onscreen display)を使用している。例 えば、テレビジョン受像機で、オンスクリーン表示は、使用者がチャンネルを切 り替えるときに現在のチャンネルを表示し、あるいは、使用者が音量を調節する ときに現在のテレビジョンの音量をバーで図示する。ビデオカセットレコーダで 、使用者が不在時に録画のためにスケジュール情報を入力するのを助けるために オンスクリーン表示が使用される。使用者のインターフェースを更に高めるため に動画化されたオンスクリーン表示を提供することが提案されている。 現在のオンスクリーン表示システムは、既に知られているビットマップ方式の (bitmapped)アーキテクチャを使用しており、オンスクリーン表示画 像はN行の画素(ピクセル:pixel)とM列の画素の配列であると考えられ る。このオンスクリーン表示の配列における各画素は所定数の色のうちの1つの 色を帯びることができる。オンスクリーン表示の画素配列における画像を表すデ ータはメモリ(本出願中ではオンスクリーン表示用メモリと呼ばれる)の中に貯 えられ、対応するN行(各行がM個の画素を表すワードを含む)に配列されてい る。白黒の表示では、画素を表すワードは1ビットの幅であり、白か黒の何れか を表す。モノクローム表示では、各画素を表すワードは、その画素のグレースケ ール(gray scale)・レベルを表す複数のビットを含んでいる。カラ ー画素は、3組のカラー・レベル・ビット(赤、緑、青の各原色について1組) で表される。あるいは、画素を表す各ワードは、パレット(palette)か ら選択される所定数の色のうちの1つの色を表すことができる。現在のオンスク リーン表示は大抵このパレット技術を使用している。 現在のオンスクリーン表示システムでは、次のフィールドに表示されるオンス クリーン表示の内容を定める画像データおよび新しいパレットおよび他の制御デ ータは、垂直帰線消去期間(VBI:Vertical Blanking I nterval)中にオンスクリーン表示用メモリの中に(上述の形式で)貯え られる。テレビジョン受像機がラスタの可視部分を走査し始めると、ライン/画 素計数器は現在走査されているラスタの位置を保ち、もしその領域にオンスクリ ーン表示が指定されると、オンスクリーン表示用メモリからのオンスクリーン表 示画像データが、受信されたビデオ信号の上に重ねられる。例えば、オンスクリ ーン表示データは受信されたビデオ信号に取って代り、またはよく知られている ように、ビデオ信号と合成される。オンスクリーン表示用メモリの読出し時間の 間に、オンスクリーン表示用メモリは比較的高い帯域幅を有するデータを取り出 さなければならない。この要件は、単一メモリのアクセス・タイム内に広いデー タ出力ワードを順次に移送することのできる、特別設計されたビデオ読出し/書 込みメモリ(VRAM)を使用することにより満たされる。これには、アドレス およびアクセス・タイムを最小限度に抑えるために、オンスクリーン表示のデー タをメモリ内に近接して配置する必要がある。 動画を発生するには、各画像がその前の画像とは僅かに異なるオンスクリーン 表示の画像を画面上の単一の場所で順次に表示する。例えば、ドアが開く動画は 、ドアが閉じた位置にあるオンスクリーン表示画像で始まり、そのあとに、ドア が1/4開いているオンスクリーン表示画像が続き、その次にドアが半分開き、 それから3/4開き、最後に完全に開く画像が続く。もし動画におけるオンスク リーン表示が比較的単純であれば、各画像を表すデータは垂直帰線消去期間の間 に更新される。しかしながら、もしオンスクリーン表示が複雑であればこのよう な更新をおこなう時間はない。オンスクリーン表示の動画化を容易にするオンス クリーン表示アーキテクチャが望ましい。 発明の概要 本発明の原理に従う、オンスクリーン表示(OSD:onscreen di splay)システムは、背景画像を表す信号源を含んでいる。オンスクリーン 表示用メモリは一連のブロックを貯えており、各ブロックはオンスクリーン表示 を表すデータを含んでいる。また、各ブロックは、次のブロックを示す指標を含 んでいる。オンスクリーン表示発生器はこれらのブロックをオンスクリーン表示 用メモリから順に取り出し、オンスクリーン表示を表すデータから、オンスクリ ーン表示画像を表す信号を発生する。信号合成器は、背景画像を表す信号とオン スクリーン表示画像を表す信号を合成する。 本発明によるオンスクリーン表示システムは、オンスクリーン表示情報をオン スクリーン表示用メモリ内の隣接する単一のブロックの中へ書き込むことを必要 としない。各ブロックは次のブロックを示す指標を含んでいるので、各ブロック は、オンスクリーン表示用メモリ内の任意の隣接しない位置に貯えられる。この ため、垂直帰線消去期間の間にオンスクリーン表示データをメモリの中へ完全に 書き込む必要がなくなる。オンスクリーン表示ブロックはオンスクリーン表示用 メモリの中へいつでも書き込まれ、垂直帰線消去期間の間に指標(pointe r:ポインタ)だけが更新される。このため、各フィールドごとにオンスクリー ン表示は一層複雑に変化することができ、オンスクリーン表示の動画化が容易と なる。 図面の簡単な説明 第1図は、本発明によるオンスクリーン表示(OSD)システムを含んでいる 、テレビジョン信号受信機の一部分のブロック図である。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ内にある情報の配置図である。 発明の詳細な説明 第1図は、本発明によるオンスクリーン表示システムを含んでいるテレビジョ ン信号受信機の一部分のブロック図である。第2図は、このようなテレビジョン 受像機の要素のうちの、本発明を理解するのに必要な要素だけを示す。当業者は 、ほかにどのような要素が必要とされるか、そのような要素をどのように設計し 実施し、そして図示された要素と相互接続するのかを理解するであろう。 第1図で、画像信号源10は画像を表す信号を発生する。画像信号源10の画 像信号出力端子は信号合成器20の第1の入力端子に結合される。信号合成器2 0の出力端子は表示装置30の入力端子に結合される。オンスクリーン表示発生 器40は、オンスクリーン表示用メモリ50に結合される双方向性端子、および 信号合成器20の第2の入力端子に結合される出力端子を有する。画像信号源1 0の状態出力端子は、それと対応する、オンスクリーン表示発生器40の入力端 子に結合される。制御プロセッサ60は、画像信号源10に結合される第1の双 方向性制御端子および、オンスクリーン表示発生器40に結合される第2の双方 向性制御端子を有する。 動作を説明すると、画像信号源10は、オフエア(offair)、ケーブル または衛星で送信される信号を受信するための、既に知られている設計の、テレ ビジョン受像機のフロントエンド(front end:前段)であり、または 、やはり既に知られている設計の、ビデオカセットレコーダかビデオディスクの 再生機構である。制御プロセッサ60は画像信号源10を制御し、例えば、チャ ンネルに同調し、あるいは、ビデオディスクやビデオカセットレコーダに予め録 画された番組を選択する。画像信号源10は、視聴者が見たいと思う画像を表す 信号を発生する。この画像を表す信号は、標準の(例えば、NTSC方式)ビデ オ信号であり、または他の画像を表す信号、例えば、テレビジョンの表示装置の 受像管のためのRGBドライブ信号である。この信号は、信号合成器30を通っ て信号表示装置30に送られる。表示装置30は視聴者の目に見える画像を発生 し、既に知られている設計の受像管を備えているテレビジョン受像機またはモニ ターである。表示装置30は、視聴者のために、画像を表す信号で表される画像 を、第1図の丸みのある矩形で表される画面全体に表示する。 また、制御プロセッサ60は、オンスクリーン表示用メモリ50内に、複数の ブロック52(あとで詳しく述べる)を貯え、各ブロックは、上述したビットマ ップ/パレット形式(bitmapped/palette format)の オンスクリーン表示画像を形成する。制御プロセッサ60は、既に知られている 方法でオンスクリーン表示発生器40を書込み制御回路として使用して、オンス クリーン表示用メモリ50内の任意の場所にこれらのブロック52を書き込む。 別の実施例では、制御プロセッサ60はこれらのブロックを、第1図の点線で示 すように、オンスクリーン表示用メモリ50の中へ直接書き込む。また、制御プ ロセッサ60は、これらのブロック52のうち最初に表示されるブロックの、オ ンスクリーン表示用メモリ50内での位置をオンスクリーン表示発生器40に供 給する。オンスクリーン表示発生器40はこの位置に在るブロック52を読み取 り、このブロックが表すオンスクリーン表示画像が表示装置30で表示されると きに、画面上に位置するその行と画素を決める。 画像信号源10は、その状態出力端子における信号によって、現在走査されて いるラインと画素をオンスクリーン表示発生器40に供給する。オンスクリーン 表示発生器40は現在走査されているラインと画素を監視する。走査が、最初の ブロックが表すオンスクリーン表示で満たされるべき位置に達すると、オンスク リーン表示発生器40は、そのオンスクリーン表示を表すブロック52からデー タを取り出し、そのオンスクリーン表示を表す画像を表す信号を、既に知られて いる方法で、ビットマップ/パレット・データから発生する。このオンスクリー ン表示画像を表すデータは次に、オンスクリーン表示発生器40から信号合成器 20に供給され、画像信号源10からの、受信されまたは再生された画像と合成 される。 信号合成器20は既に知られているように動作し、オンスクリーン表示画像を 表す信号を、受信されまたは再生された画像を表す信号と合成し、受信または再 生された画像を背景画像として含む画像(オンスクリーン表示32がその背景画 像内に在る)を表示装置30に発生する。例えば、信号合成器20は背景画像を オンスクリーン表示画像に取り替える。すなわち、信号合成器は単純なスイッチ として動作する。あるいは、信号合成器20は、オンスクリーン表示画像と背景 画像を所定の比率で混合する。あるいは、オンスクリーン表示画像を形成するパ レットの色のうちの1つの色が「透明」を表し、その色がオンスクリーン表示発 生器40で発生されると、背景画像はオンスクリーン表示画像の中から透けて見 えるようになり、あるいはオンスクリーン表示画像は背景画像の上に重なる。 また、オンスクリーン表示用メモリ50内のブロック52内のオンスクリーン 表示を表す情報が信号合成器20の動作を制御することができる。例えば、オン スクリーン表示発生器40は、信号合成器20を調整して、そのオンスクリーン 表示を形成するオンスクリーン表示用メモリ50内のブロック52内に貯えられ たデータに応答して、背景画像を表す信号とオンスクリーン表示画像を表す信号 との比率を変えることもできる。例えば、この比率は、0%(すなわち、オンス クリーン表示画像が背景画像の上に不透明に重なる)から、20%(すなわち、 背景画像がオンスクリーン表示画像を通してわずかに見える)、80%(すなわ ち、オンスクリーン表示画像が背景画像を通してわずかに見える)、100%( すなわち、オンスクリーン表示画像が見えない)にまで変えられる。 またオンスクリーン表示発生器40は信号合成器20を制御して、そのオンス クリーン表示のためにオンスクリーン表示用メモリ50内のブロック52内に貯 えられたデータに応答して、「透明な(transparent)」カラー動作 を選択的に可能にまたは不能にすることもできる。更に、パレットに入るデータ を各ブロック52内に含めることも可能であり、これは、このパレットで定めら れるカラーが背景画像信号と混合されるのかそれとも背景画像信号の上に重なる のかを決定する。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ50内の情報の配置図である。第2図で、オンスクリーン表示用メモリ5 0は矩形で示され、オンスクリーン表示用メモリ50内のオンスクリーン表示デ ータのブロック52の配置はオンスクリーン表示用メモリ50内の他の矩形で示 されている。これに対応する表示装置(背景画像および3個のオンスクリーン表 示画像を表示する)も第2図に示されている。また、オンスクリーン表示用メモ リ50内の最初のオンスクリーン表示ブロックの位置を示す指標(pointe r:ポインタ)もデータ・メモリ42の中に含まれている。また、データ・メモ リ42は、オンスクリーン表示用メモリ50内に配置されてもよいし、あるいは オンスクリーン表示用メモリから分離したハードウエアのレジスタであってもよ い。 具体的に言うと、5個のオンスクリーン表示ブロックがオンスクリーン表示用 メモリ50内の任意の位置に貯えられている。ブロック1,52(1)、はオン スクリーン表示1に対応し;ブロック2,52(2)、はオンスクリーン表示2 に対応し;ブロック3A,52(3A)、はオンスクリーン表示3に対応し;ブ ロック4,52(4)、は、図面を簡略化するために表示装置30に図示されて いないオンスクリーン表示に対応している。各ブロック52はヘッダーを含み、 そのあとに、そのブロックが表すオンスクリーン表示画像を説明するビットマッ プ/パレット・データが続く。第2図に、ブロック1とブロック2、それぞれ5 2(1)と52(2)、だけが詳細に示されているが、ブロック52はすべて同 様な構造を有する。ヘッダーは、表示装置30上のオンスクリーン表示画像のラ インと画素の位置を表すデータ(第2図でLOCで表す)を含んでいる。また、 ヘッダーは、表示装置30に表示される次のオンスクリーン表示を形成するデー タを含んでいるブロックを示す指標(第2図にPTRで表す)を含んでいる。ま た、ヘッダーは、このブロックが表すオンスクリーン表示に関連する他のデータ (省略形で表す)、例えば、混合の比率、を含んでいる。オンスクリーン表示画 像を表すビットマップ/パレット・データ(第2図にIMAGE DATAで表 す)は、ブロック52の残りの部分に、既に知られている方法で配列される。 全体の動作において、制御プロセッサ60(第1図)は、ブロック52を発生 しオンスクリーン表示用メモリ内に貯え、次に、ブロック52内に、スタート指 標およびすべての指標PTRを設定し、一連のオンスクリーン表示を表す一連の ブロック52を形成する。走査の有効部分の間に、オンスクリーン表示発生器4 0は一連のブロック52内に以前貯えられたデータをオンスクリーン表示用メモ リ50から取り出し、オンスクリーン表示画像を表す信号を発生する。この信号 は、信号合成器20内で画像信号源10からの背景画像信号と合成され、オンス クリーン表示32と共に画像を表す信号を表示装置30に形成する。 例えば、第2図で、ブロック1,2,3A,4Aは、現在のフィールドが始ま る前に、制御プロセッサ60によって以前にオンスクリーン表示用メモリ50の 中へ書き込まれている。第2図から分かるように、各ブロック52は隣接してい る必要はない。各ブロックのヘッダーは、そのブロックが表すオンスクリーン表 示32の表示装置30上の位置を含んでいる。これは、第2図で直線の矢印、す なわち、ブロック1,52(1)、内の表示位置指標LOCから表示装置30上 のオンスクリーン表示1の位置に至る、ブロック2内のLOC指標からオンスク リーン表示2に至る、ブロック3A内のLOC指標からオンスクリーン表示3に 至る、で示されている。 現在のフィールドの垂直帰線消去期間の間に、制御プロセッサ60はブロック 1の位置をスタート指標42内に貯え、ブロック2の位置をブロック1の指標P TR内に貯え、ブロック3Aの位置をブロック2の指標PTR内に貯え、ブロッ ク4の位置をブロック3Aの指標PTR内に貯え(第2図で、これらはすべて、 指標を含んでいるオンスクリーン表示用メモリ50内の位置からその指標が指す 位置に至る曲線の矢印で示される)、そして範囲外の値(すなわち、表示装置3 0の表示面積の範囲内に存在しない、行および/または画素の値)をブロック4 の指標内に貯える。この処理は比較的早く、多数の複雑なオンスクリーン表示3 2を含んでいる表示装置30の場合でも、ほんの少数のメモリ・アクセスを要す るにすぎない。 現在のフィールドの有効部分の始めに、オンスクリーン表示発生器40は、ス タート指標42が示すブロック1,52(1)、を取り出し、ヘッダーを読み取 る。ヘッダーから、オンスクリーン表示発生器40は表示装置30上のオンスク リーン表示1の行と画素の位置を示す指標LOC、およびブロック1,52(1 )、の画像データ部分に貯えられたオンスクリーン表示1についてのパレット( palette)を抽出する。次にオンスクリーン表示制御装置40は、現在走 査されている行と画素(画像信号源10より供給される)を監視し始める。オン スクリーン表示1の行と画素に達すると、オンスクリーン表示発生器40はブロ ック1,52(1)、からの画像データを信号合成器20に供給し、合成器20 で、画像データは、すべて既に知られている方法で、背景画像を表す信号と合成 される。 オンスクリーン表示1の表示が完了すると、ブロック2,52(2)、を示す ブロック1からの指標PTRがヘッダー情報から抽出される。次に、ブロック2 ,52(2)、の位置を特定するこの指標を使用して、オンスクリーン表示2に ついての画像データがオンスクリーン表示用メモリ50から取り出され、ブロッ ク1,52(1)、について前述したのと同じように処理される。オンスクリー ン表示2の表示が完了すると、オンスクリーン表示3(ブロック3A,52(3 A)、で表される)と、ブロック4,52(4)、で表されるオンスクリーン表 示4(図示されていない)が順次に表示される。オンスクリーン表示4(ブロッ ク4,52(4)、で表される)の表示が完了すると、ブロック4,52(4) 、のヘッダーから指標が抽出される。これは、範囲外の値なので、このフィール ドにはもうこれ以上表示すべきオンスクリーン表示が存在しないことをオンスク リーン表示発生器40に知らせ、オンスクリーン表示発生器40はブロック52 を処理しなくなる。 第2図で、オンスクリーン表示3は動画化されたオンスクリーン表示となり、 これは、図示された実施例では、2つの画像が素早く入れ代り動画効果を生じる 。また、2つ以上の画像(すなわち、3A,3B,3C,3Dなど)を有するこ とも可能であり、これらは、動画で順次に表示される。制御プロセッサ60はブ ロック52をオンスクリーン表示用メモリ50の中に書込むことができ、動画で 表示されるオンスクリーン表示3の異なる画像をすべて予め定める。上に述べた フィールドの期間に、オンスクリーン表示3の最初の動画像(ブロック3A,5 2(3A)、で定められる)が表示される。次のフィールドの垂直帰線消去期間 の間に、制御プロセッサ60は、ブロック1,52(1)、の位置をスタート指 標42の中へ、ブロック2,52(2)、の位置をブロック1の指標PTRの中 へ(ブロック3A,52(3A)、の代りに)、ブロック3B,52(3B)、 の位置をブロック2,52(2)、の指標PTRの中へ(第2図の点線で示すよ うに)、ブロック4,52(4)、の位置をブロック3B,52(3B)、の指 標PTRの中へ(やはり第2図の点線で示すように)、書き込む。このフィール ドの間に、オンスクリーン表示3の第2の動画像が表示される。次のフィールド の間に、オンスクリーン表示3の画像(ブロック3A,52(3A)、で表され る)は、再び垂直帰線消去期間の間にブロック3A,52(3A)、の位置を示 すようにブロック2,52(2)、内の指標PTRを変えることにより、再びオ ンスクリーン表示3内に表示される。2つ以上の画像が動画の部分であるならば 、各画像は、そのブロック52(3*)の位置をブロック2,52(2)、の指 標PTRの中へ入れることにより、順番に表示される。 あるいは、オンスクリーン表示3は、比較的急速に変化する情報を表示するオ ンスクリーン表示である。1フィールドの有効部分の間に、制御プロセッサ60 によって新しい値が定められ、制御プロセッサ60は、この新しい値を表す新し いオンスクリーン表示画像を発生し、この画像を表すデータをブロック3Bに貯 える。垂直帰線消去期間の間に、この新しく発生されたオンスクリーン表示3の 画像は、オンスクリーン表示用メモリ50内でのその位置をブロック2,52( 2)、の指標PTRの中へ入れることにより、点線で示すように、オンスクリー ン表示を形成する一連のブロックの中へ連結される。その情報の以前の値を表示 する画像を含んでいるブロック52(3A)は開放されて、他の目的に使用され る。 オンスクリーン表示画像を定めるブロックは、従来技術のように隣接している 必要はないので、制御プロセッサ60は、完全な一連の画像を表すブロック52 を(例えば、動画用に)予め発生することができ、あるいは情報の新しい値を表 す新しい画像を表すブロックを走査中いつでも発生することができる。垂直帰線 消去期間の間、動画における次の画像、あるいは、新しく発生されたオンスクリ ーン表示画像は、オンスクリーン表示画像ブロック52内の指標だけを変えるこ とにより、一連のオンスクリーン表示の中へ簡単に連結される。スタート指標4 2、およびブロック52内の指標を更新するのに費される時間は最小で、任意の 大きさの、比較的急速に変化する、比較的多数のオンスクリーン表示が、本発明 によるオンスクリーン表示システム内に保持される。 図示された実施例はスタート指標42を1つだけ含んでいる。しかしながら当 業者は、インターレース表示システムで最高の垂直解像度を得るためには、同一 のオンスクリーン表示32について奇数フィールドと偶数フィールドでそれぞれ 異なるオンスクリーン表示ブロック52が使用されることを理解するであろう。 そのような実施例では、2つのスタート指標データ・メモリ(データ・メモリ4 2に相当する)が、1つは奇数フィールド用に、1つは偶数フィールド用に、保 持され、各々が、制御プロセッサ60によりオンスクリーン表示用メモリ50内 に貯えられるそれぞれ異なる連続的なオンスクリーン表示画像データ・ブロック 52のスタートを指示する。奇数フィールドの間に、奇数フィールドのスタート 指標が指示する一連のブロックが処理され、偶数フィールドの間に、偶数フィー ルドのスタート指標が指示する一連のブロックが処理される。あるいは、2つの 異なる連続的なデータ・ブロック52(奇数フィールドの連続と偶数フィールド の連続)が、上述のように、制御プロセッサ60によりオンスクリーン表示用メ モリ内に保存され、この1個のスタート指標データ・メモリ42の内容が制御プ ロセッサ60によって変えられ、連続する奇数フィールドのオンスクリーン表示 ブロックで表される画像を表す信号が奇数フィールドの間に発生され、連続する 偶数フィールドのオンスクリーン表示ブロック52で表される画像を表す信号が 偶数フィールドの間に発生される。
【手続補正書】特許法第184条の8第1項 【提出日】1997年8月12日 【補正内容】 現在のオンスクリーン表示システムでは、次のフィールドに表示されるオンス クリーン表示の内容を定める画像データおよび新しいパレットおよび他の制御デ ータは、垂直帰線消去期間(VBI:Vertical Blanking I nterval)中にオンスクリーン表示用メモリの中に(上述の形式で)貯え られる。テレビジョン受像機がラスタの可視部分を走査し始めると、ライン/画 素計数器は現在走査されているラスタの位置を保ち、もしその領域にオンスクリ ーン表示が指定されると、オンスクリーン表示用メモリからのオンスクリーン表 示画像データが、受信されたビデオ信号の上に重ねられる。例えば、オンスクリ ーン表示データは受信されたビデオ信号に取って代り、またはよく知られている ように、ビデオ信号と合成される。オンスクリーン表示用メモリの読出し時間の 間に、オンスクリーン表示用メモリは比較的高い帯域幅を有するデータを取り出 さなければならない。この要件は、単一メモリのアクセス・タイム内に広いデー タ出力ワードを順次に移送することのできる、特別設計されたビデオ読出し/書 込みメモリ(VRAM)を使用することにより満たされる。これには、アドレス およびアクセス・タイムを最小限度に抑えるために、オンスクリーン表示のデー タをメモリ内に近接して配置する必要がある。 動画を発生するには、各画像がその前の画像とは僅かに異なるオンスクリーン 表示の画像を画面上の単一の場所で順次に表示する。例えば、ドアが開く動画は 、ドアが閉じた位置にあるオンスクリーン表示画像で始まり、そのあとに、ドア が1/4開いているオンスクリーン表示画像が続き、その次にドアが半分開き、 それから3/4開き、最後に完全に開く画像が続く。もし動画におけるオンスク リーン表示が比較的単純であれば、各画像を表すデータは垂直帰線消去期間の間 に更新される。しかしながら、もしオンスクリーン表示が複雑であればこのよう な更新をおこなう時間はない。オンスクリーン表示の動画化を容易にするオンス クリーン表示アーキテクチャが望ましい。 1981年5月13田こ刊行された欧州特許公報0 028 443では、中 央の局から文字放送受像機へ送信される文字放送のデータの中に指標が含まれて いる。これらの指標は、今出ている雑誌の次頁および/または前頁を指しており 、これらの頁を背景に取り出すのに使用されるので、視聴者が頁を順にたどりた いと思う場合、すぐに利用できる。 1983年3月9日に刊行の英国特許公報2 104 760では、読出し専 用メモリ(ROM)内の、多分隣接しない位置に貯えられた画像部分を表わすデ ータが、ビデオゲーム・システム中に含まれている。指標はRAM内の隣接する 位置に在り、現在行われているビデオゲームの画像を形成しているROM内の前 景および背景の画像部分を指す。処理装置が、メモリ内の隣接する部分の中へ指 標を書き込んで、ビデオゲームの画像を変更する。これらの指標は、順にトラバ ースされ、希望するビデオゲームの画像を表わすデータを取り出し、その画像を 表わすビデオ信号を発生する。 1980年5月13日に発行の米国特許4,203,107では、ターミナル ・システムが、ディスプレーに表示される文字を表わすデータのブロックを、そ れらがシリアル・ポートまたはキーボードから受け取られると、ディスプレー・ メモリ内の多分隣接しない部分の中へ貯える。これらの指標は順にトラバースさ れ、文字を表わすデータを取り出し、その文字画像を表わすビデオ信号を発生す る。 オンスクリーン表示(OSD:onscreen display)に関連す る従来技術のシステム(英国特許公報2 104 760および米国特許4,2 03,107)では、メモリ内の隣接する位置に在る別個のリストに指標を貯え る。この構成では、表示の変更がなされると、特に、画像のブロックが画面上で 1つの位置から別の位置へ移動されると、あるいは画像に新しい画像部分が追加 されると、指標のリスト全体を書き改めなければならず、これは、上述したよう に、多数の画像を表わすブロックが画像を構成している場合、時間を要する作業 となる。 発明の概要 本発明の原理によるオンスクリーン表示(OSD:onscreen dis play)システムは、背景画像を表わす信号源;オンスクリーン表示画像を表 わすデータを含む複数のブロックを任意の場所に貯える(OSD)メモリ;オン スクリーン表示用メモリから前記複数のブロックを取り出し且つ取り出された各 ブロック内のオンスクリーン表示画像を表わすデータに応答してオンスクリーン 表示画像を表わす信号を発生するオンスクリーン表示発生器;および背景画像を 表わす信号とオンスクリーン表示画像を表わす信号を合成する信号合成器を含ん でいる。このようなシステムは、オンスクリーン表示用メモリが一連の複数のブ ロックを貯え、各ブロックはその一連のブロックにおける次のブロックを示す指 標を含んでおり、オンスクリーン表示発生器は、1つのブロックを取りだしてオ ンスクリーン表示画像を表わす信号を発生したあとで、その指標に応答して、次 のブロックを取り出すことを特徴とする。本発明によるオンスクリーン表示シス テムは、オンスクリーン表示情報をオンスクリーン表示用メモリ内の隣接する単 一のブロック内に書き込む必要がない。なぜならば、各ブロックは次のブロック を示す指標を含んでいるので、各ブロックはオンスクリーン表示用メモリ内の隣 接しない任意の場所に貯えられるからである。このため、垂直帰線消去期間の間 にオンスクリーン表示データをメモリの中へ完全に書き込む必要がなくなる。オ ンスクリーン表示ブロックはオンスクリーン表示用メモリの中へいつでも書き込 まれ、垂直帰線消去期間の間に指標(pointer:ポインタ)だけが更新さ れる。このため、各フィールドごとにオンスクリーン表示は一層複雑に変化する ことができ、オンスクリーン表示の動画化が容易となる。 図面の簡単な説明 第1図は、本発明によるオンスクリーン表示(OSD)システムを含んでいる 、テレビジョン信号受信機の一部分のブロック図である。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ内にある情報の配置図である。 発明の詳細な説明 第1図は、本発明によるオンスクリーン表示システムを含んでいるテレビジョ ン信号受信機の一部分のブロック図である。第2図は、このようなテレビジョン 受像機の要素のうちの、本発明を理解するのに必要な要素だけを示す。当業者は 、ほかにどのような要素が必要とされるか、そのような要素をどのように設計し 実施し、そして図示された要素と相互接続するのかを理解するであろう。 第1図で、画像信号源10は画像を表す信号を発生する。画像信号源10の画 像信号出力端子は信号合成器20の第1の入力端子に結合される。信号合成器2 0の出力端子は表示装置30の入力端子に結合される。オンスクリーン表示発生 請求の範囲 1.背景画像を表わす信号源(10)と、 オンスクリーン表示画像を表わすデータを含んでいる複数のブロック(52) を任意の場所に貯えるオンスクリーン表示用メモリ(50)と、 オンスクリーン表示用メモリ(50)から複数のブロック(52)を取り出し 、取り出された各ブロック(52)内のオンスクリーン表示画像を表わすデータ に応答してオンスクリーン表示画像を表わす信号を発生するオンスクリーン表示 発生器(40)と、 背景画像を表わす信号とオンスクリーン表示画像を表わす信号を合成する信号 合成器(20)とを含む、オンスクリーン表示(OSD)システムであって、 オンスクリーン表示用メモリ(50)は一連の複数のブロック(52)を貯え 、各ブロックはその一連のブロックにおける次のブロックの指標(PTR)を含 んでおり、 オンスクリーン表示発生器(40)は、1つのブロック(52)を取り出しオ ンスクリーン表示画像を表わす信号を発生したあとで、その指標に応答して、一 連のブロックにおける次のブロックを取り出す、前記オンスクリーン表示システ ム。 2.背景画像を表わす信号源(10)が更に、背景画像信号源より現在発生され ている背景画像内での位置を表わす信号を発生する回路を含んでおり、 一連の複数のブロック(52)の各々が更に、前記一連の複数のブロック(5 2)内に貯えられるオンスクリーン表示画像を表わすデータで表される画像が表 示されるべき、背景画像内での位置を表わすデータ(LOC)を含んでおり、 オンスクリーン表示発生器(40)は、背景画像信号源からの、位置を表わす 信号に応答して、背景画像信号源より現在発生されている背景画像内での位置を 監視し、背景画像信号源より現在発生されている位置が、オンスクリーン表示画 像が表示されるべき背景画像内での位置であるとき、取り出されたブロック内に あるオンスクリーン表示画像を表わすデータに対応する、オンスクリーン表示画 像を表わす信号を発生することを特徴とする、請求項1記載のシステム。 3.オンスクリーン表示用メモリに結合され、一連の複数のブロック(52)を 発生してそれをオンスクリーン表示用メモリ(50)内に貯える制御プロセッサ (60)を更に特徴とする、請求項1記載のシステム。 4.背景画像を表わす信号が反復性の垂直帰線消去期間を含んでおり、 処理装置(60)が任意の時にブロック(52)をオンスクリーン表示用メモ リ(50)内に貯え、垂直帰線消去期間の間に、一連の複数のブロック(52) 各ブロックの次のブロックのそれぞれの指標(PTR)を貯える、請求項3記載 のシステム。 5.オンスクリーン表示発生器(40)が、 複数の連続するブロックの最初のブロック(52)のオンスクリーン表示用メ モリ(50)内の位置を貯える、スタート指標データ・メモリ(42)と、 前記スタート指標データ・メモリ(42)が指示する位置でオンスクリーン表 示用メモリ(50)にアクセスすることにより、複数の連続するブロックの最初 のブロック(52)を取り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表わすデータに応 答してオンスクリーン表示画像を表わす信号を発生する回路と、 前記取り出されたブロックから、前記複数の連続するブロックにおける次のブ ロックの指標を抽出する回路とを含んでいる、請求項1記載のシステム。 6.オンスクリーン表示発生器(40)が更に、 複数の連続するブロック(52)における次のブロックの指標(PTR)が指 示する位置でオンスクリーン表示用メモリ(50)にアクセスすることにより、 前記次のブロック(52)を順次に取り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表わすデータに応 答してオンスクリーン表示画像を表わす信号を発生する回路と、 取り出されたブロックから、複数の連続するブロック(52)における次のブ ロックの指標(PTR)を抽出する回路とを含んでいる、請求項5記載のシステ ム。 7.オンスクリーン表示発生器(40)とオンスクリーン表示用メモリ(50) に結合され、複数の連続するブロック(52)を発生しオンスクリーン表示用メ モリ内(50)に貯えると共に、前記複数の連続するブロックの最初のブロック の位置をスタート指標データ・メモリ(42)内に貯える制御プロセッサ(60 )を更に含んでいる、請求項5記載のシステム。 8.前記スタート指標データ・メモリ(42)がオンスクリーン表示用メモリ内 に位置する、請求項5記載のシステム。 9.前記スタート指標データ・メモリ(42)がレジスタである、請求項5記載 のシステム。 10.背景画像を表わす信号源(10)がテレビジョン信号受信回路を含む、請 求項1記載のシステム。 11.背景画像を表わす信号源(10)がテレビジョン信号再生回路を含む、請 求項1記載のシステム。 12.背景画像を表わす信号源(10)とオンスクリーン表示用メモリ(50) を含んでいるオンスクリーン表示(OSD)システムにおいて、複数のオンスク リーン表示画像(32)を表示する方法であって、 複数のオンスクリーン表示画像(32)にそれぞれ対応する複数のデータ・ブ ロック(52)をオンスクリーン表示用メモリ(50)内に貯える段階と、 各ブロックからデータを取り出し、取り出されたデータに対応するオンスクリ ーン表示画像を表わす信号を発生する段階と、 オンスクリーン表示画像を表わす信号と背景画像を表わす信号を合成する段階 と、 各ブロックにっいて、前記取り出す段階と合成する段階を繰り返す段階とから 成り、 前記貯える段階が、一連のブロック(52)における次のブロックの指標(P TR)を各ブロック内に貯えることにより、一連のメモリ・ブロック(52)を 形成し、 前記繰り返す段階が、前記一連のメモリ・ブロック(52)における 各ブロックにっいて、前記取り出す段階と合成する段階を順次に繰り返す、前記 方法。 13.前記繰り返す段階が、連続的ブロック(52)における次のブロックの指 標(PTR)を取り出す段階を含み、且つ 前記取り出す段階が、前記取り出された次のブロック(52)の指標(PTR )が指示するオンスクリーン表示用メモリ(50)内の位置からブロック(52 )を取り出す段階を含む、請求項12記載の方法。 14.背景画像を表わす信号が反復的な垂直帰線消去期間を含み、一連のメモリ ・ブロック(52)を形成する段階が、指標(PTR)を貯える段階の前に、垂 直帰線消去期間が生じるまで待つ段階を含む、請求項12記載の方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AM,AT,AU,AZ ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GE,H U,IL,IS,JP,KE,KG,KP,KR,KZ ,LK,LR,LS,LT,LU,LV,MD,MG, MK,MN,MW,MX,NO,NZ,PL,PT,R O,RU,SD,SE,SG,SI,SK,TJ,TM ,TR,TT,UA,UG,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1.背景画像を表す信号源(10)と、 複数の連続するブロックを任意の位置に貯え、各ブロックがオンスクリーン表 示画像を表すデータおよび次のブロックの指標を含んでいる、オンスクリーン表 示用メモリ(50)と、 前記複数の連続するブロックを前記オンスクリーン表示用メモリから順次に取 り出し、取り出された各ブロック内のオンスクリーン表示画像を表すデータに応 答して、オンスクリーン表示画像を表す信号を発生するオンスクリーン表示発生 器(40)と、 背景画像を表す信号とオンスクリーン表示画像を表す信号を合成する信号合成 器(20)とを含んでいる、オンスクリーン表示(OSD)システム。 2.背景画像信号源(10)が、背景画像信号源より現在発生されている背景画 像の位置を表す信号を発生する回路を更に含んでおり、 複数の連続するブロックに貯えられるオンスクリーン表示画像を表すデータで 表される画像が表示される背景画像内の位置を表すデータを、前記複数の連続す るブロックの各々が更に含んでおり、そして 背景画像信号源からの、位置を表す信号に応答し、背景画像信号源より現在発 生されている背景画像内の位置を監視し、背景画像信号源より現在発生されてい る位置が、オンスクリーン表示画像が表示される背景画像内の位置であるとき、 取り出されたブロック内のオンスクリーン表示画像を表すデータに対応する、オ ンスクリーン表示画像を表す信号を発生する回路をオンスクリーン表示発生器( 40)が含んでいる、請求項1記載のシステム。 3.オンスクリーン表示用メモリに結合され、複数の連続するブロックを発生し オンスクリーン表示用メモリ内に貯える制御プロセッサ(60)を更に含んでい る、請求項1記載のシステム。 4.背景画像を表す信号が反復的な垂直帰線消去期間を含み、 任意の時に各ブロックをオンスクリーン表示用メモリ(50)内に貯えると共 に、垂直帰線消去期間の間に、次のブロックを指すそれぞれの指標を複数の連続 するブロックの各々に貯える回路を処理装置(60)が含んでいる、請求項3記 載のシステム。 5.請求項1記載のシステムにおいてオンスクリーン表示発生器が、 複数の連続するブロックの最初のブロックのオンスクリーン表示用メモリ内の 位置を貯える、スタート指標データ・メモリ(42)と、 前記スタート指標データ・メモリが指示する位置でオンスクリーン表示用メモ リにアクセスすることにより、複数の連続するブロックの最初のブロックを取り 出す回路と、 前記取り出されたブロックから、前記複数の連続するブロックにおける次のブ ロックの指標を抽出する回路とを含んでいる、請求項1記載のシステム。 6.請求項5記載のシステムにおいてオンスクリーン表示発生器が更に、 複数の連続するブロックにおける次のブロックの指標が指示する位置でオンス クリーン表示用メモリにアクセスすることにより、前記次のブロックを順次に取 り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表すデータに応答 してオンスクリーン表示画像を表す信号を発生する回路と、 取り出されたブロックから、複数の連続するブロックにおける次のブロックの 指標を抽出する回路とを含んでいる、請求項5記載のシステム。 7.オンスクリーン表示発生器とオンスクリーン表示用メモリに結合され、複数 の連続するブロックを発生しオンスクリーン表示用メモリ内に貯えると共に、前 記複数の連続するブロックの最初のブロックの位置をスタート指標データ・メモ リ内に貯える制御プロセッサを更に含んでいる、請求項5記載のシステム。 8.前記スタート指標データ・メモリがオンスクリーン表示用メモリ内に位置す る、請求項5記載のシステム。 9.前記スタート指標データ・メモリがレジスタである、請求項5記載のシステ ム。 10.背景画像を表す信号源がテレビジョン信号受信回路を含む、請求項1記載 のシステム。 11.背景画像を表す信号源がテレビジョン信号再生回路を含む、請求項1記載 のシステム。 12.背景画像を表す信号源(10)およびオンスクリーン表示用メモリを含ん でいる、オンスクリーン表示(OSD)システムにおいて、複数のオンスクリー ン表示画像を表示する方法であって、 前記複数のオンスクリーン表示画像にそれぞれ対応する複数のデータ・ブロッ クをオンスクリーン表示用メモリ内に貯える段階と、 連続するブロックにおける次のブロックの指標を各ブロック内に貯えることに より、一連のメモリ・ブロックを形成する段階と、 連続するブロックの各ブロックからデータを取り出し、取り出されたデータに 対応する、オンスクリーン表示画像を表す信号を発生する段階と、 オンスクリーン表示画像を表す信号を、背景画像を表す信号と合成し、そして 連続するメモリ・ブロックの各ブロックについて、前記取り出す段階と合成す る段階を順次に繰り返す段階とから成る、前記方法。 13.前記繰り返す段階が、連続的ブロックにおける次のブロックの指標を取り 出す段階を含み、そして 前記取り出す段階が、前記取り出された次のブロックの指標が指示するオンス クリーン表示用メモリ内の位置からブロックを取り出す段階を含む、請求項12 記載の方法。 14.背景画像を表す信号が反復的な垂直帰線消去期間を含み、一連のメモリ・ ブロックを形成する段階が、指標を貯える段階の前に、垂直帰線消去期間がくる まで待つ段階を含む、請求項12記載の方法。
JP9507705A 1995-08-02 1996-07-24 連結リスト構造のオンスクリーン表示システム Pending JPH11510269A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US179895P 1995-08-02 1995-08-02
US60/001,798 1995-08-02
US68389696A 1996-07-19 1996-07-19
US08/683,896 1996-07-19
PCT/US1996/012164 WO1997005743A1 (en) 1995-08-02 1996-07-24 Linked list structure onscreen display

Publications (1)

Publication Number Publication Date
JPH11510269A true JPH11510269A (ja) 1999-09-07

Family

ID=26669485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9507705A Pending JPH11510269A (ja) 1995-08-02 1996-07-24 連結リスト構造のオンスクリーン表示システム

Country Status (7)

Country Link
EP (1) EP0842582A1 (ja)
JP (1) JPH11510269A (ja)
KR (1) KR19990036087A (ja)
CN (1) CN1197570A (ja)
AU (1) AU6596196A (ja)
BR (1) BR9610169A (ja)
WO (1) WO1997005743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2318937C (en) * 1997-11-25 2006-02-07 Thomson Licensing S.A. System for providing interoperability between devices, interconnected by a digital bus, utilizing bit-mapped on-screen display menus
EP1053634B1 (en) * 1998-02-04 2009-09-02 Thomson Consumer Electronics, Inc. Digital baseband interface for a dvd player
US7068920B1 (en) 1998-02-04 2006-06-27 Thomson Licensing Digital baseband interface for a DVD player
JP4089051B2 (ja) * 1998-02-18 2008-05-21 セイコーエプソン株式会社 画像処理装置および画像処理方法
DE19918046B4 (de) 1998-04-23 2007-02-15 Lg Electronics Inc. Speicherstruktur für Bild-in-Bild-Anzeige bei einer digitalen Videoanzeigeeinheit sowie Verfahren hierfür
FR2780804A1 (fr) * 1998-07-03 2000-01-07 Thomson Multimedia Sa Dispositif de controle de l'affichage de caracteres dans un systeme video
US7362381B1 (en) 1998-11-20 2008-04-22 Thomson Licensing Device interoperability utilizing bit-mapped on-screen display menus
US6750918B2 (en) * 2000-05-12 2004-06-15 Thomson Licensing S.A. Method and system for using single OSD pixmap across multiple video raster sizes by using multiple headers
US7202912B2 (en) * 2000-05-12 2007-04-10 Thomson Licensing Method and system for using single OSD pixmap across multiple video raster sizes by chaining OSD headers
TWI302291B (en) * 2004-03-25 2008-10-21 Mstar Semiconductor Inc Management method and display method of on screen display thereof and related display controlling apparatus
JP2006119729A (ja) 2004-10-19 2006-05-11 Sony Corp プログラム、並びに画像表示制御方法および装置
KR100775554B1 (ko) * 2006-03-10 2007-11-15 주식회사 케이티프리텔 콘텐츠 기반의 다이나믹 바탕화면 서비스 제공 방법 및시스템
CN108694209B (zh) * 2017-04-11 2021-11-19 华为技术有限公司 基于对象的分布式索引方法和客户端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203107A (en) * 1978-11-08 1980-05-13 Zentec Corporation Microcomputer terminal system having a list mode operation for the video refresh circuit
US4398189A (en) * 1981-08-20 1983-08-09 Bally Manufacturing Corporation Line buffer system for displaying multiple images in a video game
JPS61255188A (ja) * 1985-05-08 1986-11-12 I S S:Kk ビデオテツクス通信システムの端末機器側でビデオテツクス画面情報と動画/静止画映像を連動して端末機器側で同時に異なつた多種類の画像映像を一つのデイスプレイに表示する装置
KR930006483B1 (ko) * 1991-06-24 1993-07-16 삼성전자 주식회사 멀티 화상의 메세지 출력회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置

Also Published As

Publication number Publication date
AU6596196A (en) 1997-02-26
KR19990036087A (ko) 1999-05-25
EP0842582A1 (en) 1998-05-20
WO1997005743A1 (en) 1997-02-13
MX9800930A (es) 1998-05-31
BR9610169A (pt) 1998-08-11
CN1197570A (zh) 1998-10-28

Similar Documents

Publication Publication Date Title
US5047857A (en) Television system with zoom capability for at least one inset picture
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
US4821121A (en) Electronic still store with high speed sorting and method of operation
US5257348A (en) Apparatus for storing data both video and graphics signals in a single frame buffer
USRE39898E1 (en) Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US5293540A (en) Method and apparatus for merging independently generated internal video with external video
KR960010486B1 (ko) 영상신호의 방식변환장치
JP3259259B2 (ja) マルチメディア・ワークステーションにおける選択情報保護装置
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US5838336A (en) Method and system for displaying images on a display device
JPH10504113A (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
JPH11510269A (ja) 連結リスト構造のオンスクリーン表示システム
JPH087567B2 (ja) 画像表示装置
EP0343636B1 (en) Apparatus for receiving character multiplex broadcasting
JP3203650B2 (ja) テレビジョン信号受信機
US5610630A (en) Graphic display control system
EP0400990B2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
US6128032A (en) Method for scrolling a video signal in an internet set top box
JPH08502836A (ja) 水平ブランキング中clut(色検索表)を更新する方法および装置
MXPA98000930A (en) Exhibition on display structure of list link
KR100662422B1 (ko) 데이터 방송 스케일링 장치 및 이를 이용한 스케일링 방법
JP3118285B2 (ja) 複数モニタのフレームずれ表示装置
JPH0286451A (ja) ビデオプリンタ
JP2781924B2 (ja) スーパーインポーズ装置
JPH04248591A (ja) 動画ウィンドウ表示装置