【発明の詳細な説明】
最小の電力消費を有する増幅器
本発明は増幅器に関する。
連鎖中に接続されている個々の増幅器段から構成されている電気増幅器は公知
である。たとえば増幅器の個々の増幅器段としては非対称差動増幅器または縦続
増幅器が使用される（ティーツェおよびシェンク著「半導体回路技術」シュプリ
ンガー出版、ベルリン、１９９０年、第９版、第４９２〜４９４頁）。個々の増
幅器段は共通の電流供給源またはそれぞれ電流供給源からそれぞれ作動電圧を供
給される。多くの応用では、たとえば携帯電話のような電池により作動する装置
または超音波撮像装置用の超音波変換器ヘッドでは、電流供給源からの電力消費
が可能なかぎり小さい増幅器を利用することが望ましい。
従って、本発明の課題は、予め定められた増幅率Ｖにおいて電流供給源から取
り出す電力消費が可能なかぎり小さい増幅器を提供することにある。
この課題は、本発明によれば、請求項１の特徴により解決される。この増幅器
はそれぞれ等しい増幅率Ｖnを有する段数ｎ＞１の互いに電気的に連鎖中に接続
されている個々の増幅器段を含んでいる。増幅器の全増幅率Ｖに対しては従って
Ｖ＝（Ｖn）nが成り立つ。
本発明は、増幅器の電力消費が最小であるように、増幅器の望ましい全増幅率
Ｖに対してそれぞれ等しい個別増幅率Ｖnを有する増幅器段の最適な段数ｎが存
在するという認識に基づいている。計算による最適化から、この最適な個数ｎは
二重不等式
から増幅器の予め定められた全増幅率Ｖに関係して決定され得ることが判明して
いる。両冪関数、左辺の（ｎ／ｎ−１）(3n/2)(n-1)および右辺の（（ｎ＋１）
／ｎ）(3n/Z)(n+1)を有する二重不等式は、２つの最適な段数ｎおよびｎ＋１が
存在する離散的な増幅値を例外として、各々の予め定められた全増幅率Ｖに正確
に最適な段数ｎを割り当てる。一般にこれらの離散的な中間値の際には低い方の
段数が選ばれる。（１）の左辺の記号“≦”はその場合“＜”により置換できる
。ｎ＝１に対して（１）の左辺の式（ｎ／ｎ−１）(3n/2)(n-1)はｎ→１に対す
るその限界値に相当する。関係式（１）による結果は驚くほど完全に個々の増幅
器段の具体的な構成に無関係であり、従ってまたあらゆる形式の等しい増幅率Ｖn
を有する個々の増幅器段に対して当てはまる。各増幅器段の設定すべき増幅率
Ｖnは
Ｖn＝Ｖ(1/n) （２）
により得られる。
下記の表から、どの段数ｎを関係式（１）により１と１６５１０との間（０ｄ
Ｂないし８４．３５ｄＢに相当）の範囲内の増幅器の予め定められた全増幅率Ｖ
に対して設定すべきかが読み出され得る。
たとえば予め定められた全増幅率Ｖ＝１００００の際には最適な段数はｎ＝５
また各個別増幅器段の増幅率Ｖn＝１０００1/5＝３．９８（１２ｄＢに相当）で
ある。
増幅器の有利な実施態様は請求項１に従属する請求項に記載されている。
第１の実施態様では個々の増幅器段の各々がほぼ等しい供給電力を受け入れる
。
関係式（１）による段数ｎの特別な選定に基づいて、連鎖中に接続されている
増幅器段の段数ｎを変更するとき、増幅器の伝達関数の上限周波数は影響されな
い。こうして相い異なる増幅器段数の際にも連鎖回路の等しい周波数特性が得ら
れる。従って、有利な実施態様において、ほぼ等しい上限周波数（カットオフ周
波数）を有する増幅器段を選ぶならば、増幅器全体の限界周波数は各個の増幅器
段の上限周波数に相当する。増幅器または増幅器段の上限周波数とは、その下に
位置する周波数範囲内で増幅器または増幅器段のほぼ一定の増幅率が予め定めら
れた値に減少している周波数をいう。典型的には上限周波数として、増幅率が−
３ｄＢだけ小さい−３ｄＢ限界周波数が選ばれる。
好ましくはすべての増幅器段はそれぞれ等しい増幅器回路により実現されてい
る。このような実施態様はテクノロジー的に特に簡単に半導体チップに集積でき
る。
各増幅器段に対する増幅器回路として、好ましくは、ミラー効果が避けられ、
またこうして高い帯域幅が達成される回路、たとえば縦続回路または非対称差動
増幅器回路が選ばれる。しかし、それぞれ特に後続のエミッタフォロワーを有す
るエミッタ回路、ベース回路またはそれぞれ演算増幅器回路も増幅器段に対して
選ぶことができる。
本発明による増幅器は好ましくはＩＣにモノリシックに集積され、また特にた
とえば移動電話で、または超音波撮像装置のアプリケータ（変換器ヘッド）の受
信信号に対する前置増幅器として高周波範囲内の電気信号を増幅するために使用
され得る。
別の実施態様では増幅器段は制御可能である。各増幅器段の増幅率Ｖn、従っ
てまた全増幅率Ｖはその場合に変更され得る。制御可能な増幅器のこの実施態様
は特に、検査される対象物内の反射された超音波パルスの伝播時間に関係する減
衰を少なくとも部分的に補償するため、超音波変換器ヘッド内の超音波変換器要
素からの受信信号のダイナミック圧縮のためにいわゆるタイム‐ゲイン‐コント
ロール増幅器として使用され得る。一般に、制御可能な増幅器の段数ｎはその場
合に、時間的平均として受ける電力を最小にするため、最も頻繁に必要とされる
増幅率Ｖに従って選ばれる。
唯一の図面は連鎖中に接続されている３つの増幅器段１、２および３を有する
増幅器の実施例を示す。３つの増幅器段１または２または３の増幅率Ｖ1、Ｖ2お
よびＶ3はすべて同一に設定されている。３つの増幅器段１、２および３の連鎖
回路は増幅器の入力端４と出力端５との間に接続されている。入力端４に与えら
れる電気信号Ｓは全増幅率Ｖ＝Ｖ1 3＝Ｖ2 3＝Ｖ3 3を有する増幅器により増幅され
る。増幅された信号Ｓ′＝ＶＳは増幅器の出力端５から取り出される。
増幅器段１、２および３は図示されていない供給ユニットから供給電圧（また
は供給電流）を供給される。この供給電圧（または供給電流）は増幅器段１、２
および３に共通の２つの供給端子６および７に与えられる。しかしながら、１つ
よりも多い供給電圧、特に各増幅器段１、２および３に対するそれぞれ固有の供
給電圧が用意されていてもよい。これは特に、直流電圧結合された増幅器段１、
２および３において、場合によっては生ずる開路電位のずれを補償するために、
有利である。図示されているｎ＝３の増幅器段１、２および３では電圧または電
流供給源からの増幅器段１、２および３の電力受け入れは３１．７０ｄＢと４４
．９８ｄＢとの間の全増幅率Ｖに対して最適化されている。増幅器により受け入
れられる電力はその際に供給端子６および７に与えられる供給電圧（作動電圧）
とこれらの両供給端子の間を増幅器段１ないし３を通って流れる全供給電流（作
動電流）との積に相当する。増幅器段１、２および３の別々の供給の際には増幅
器の受け入れられる電力は個々の供給電圧およびそれに付属の供給電流の積の和
に等しい。The invention relates to an amplifier having a minimum power consumption. Electrical amplifiers consisting of individual amplifier stages connected in a chain are known. For example, asymmetrical differential amplifiers or cascaded amplifiers are used as individual amplifier stages of the amplifier (Tietze and Schenk, "Semiconductor Circuit Technology", Springer Press, Berlin, 1990, 9th edition, pp. 492-494). The individual amplifier stages are each supplied with an operating voltage from a common current source or from a respective current source. In many applications, it is desirable to utilize an amplifier that consumes as little power as possible from a current supply in an ultrasonic transducer head for a battery-operated device such as a cell phone or an ultrasound imaging device. It is therefore an object of the present invention to provide an amplifier which consumes as little power as possible from a current supply at a predetermined amplification factor V. This object is achieved according to the invention by the features of claim 1. This amplifier comprises individual amplifier stages, each having an equal amplification factor V n , with a number of stages n> 1 being electrically connected to one another in a chain. Thus, for the total gain V of the amplifier, V = (V n ) n holds. The invention is based on the recognition that there is an optimum number n of amplifier stages having respective individual gains V n for the desired overall gain V of the amplifier such that the power consumption of the amplifier is minimized. . From the computational optimization, this optimal number n is a double inequality It has been found that it can be determined in relation to a predetermined total amplification factor V of the amplifier. A double inequality with the power function, (n / n-1) (3n / 2) (n-1) on the left and ((n + 1) / n) (3n / Z) (n + 1) on the right is With the exception of discrete amplification values where there are two optimal stages n and n + 1, each predetermined total amplification factor V is assigned exactly the optimal stage n. In general, the lower number of stages is chosen for these discrete intermediate values. The symbol “≦” on the left side of (1) can be replaced by “<” in that case. For n = 1, the expression (n / n-1) (3n / 2) (n- 1) on the left side of (1) corresponds to the limit value for n → 1. Result of equation (1) is independent surprisingly completely specific construction of the individual amplifier stages, thus also true for individual amplifier stages having equal amplification factor V n any form. The amplification factor V n to be set for each amplifier stage is obtained from V n = V (1 / n) (2). From the table below, which stage number n should be set for a predetermined total amplification factor V 1 of the amplifier in the range between 1 and 16510 (corresponding to 0 dB to 84.35 dB) according to relation (1). The key can be read. For example, when the predetermined total amplification factor V = 10000, the optimal number of stages is n = 5, and the amplification factor V n of each individual amplifier stage is V n = 1000 1/5 = 3.98 (corresponding to 12 dB). Advantageous embodiments of the amplifier are specified in the dependent claims. In a first embodiment, each of the individual amplifier stages receives approximately equal supply power. The upper frequency limit of the transfer function of the amplifier is not affected when changing the number n of amplifier stages connected in the chain, based on a special selection of the number n of stages according to equation (1). In this way, the same frequency characteristic of the chain circuit can be obtained even with different numbers of amplifier stages. Thus, in an advantageous embodiment, if one chooses an amplifier stage having approximately the same upper frequency limit (cut-off frequency), the limiting frequency of the entire amplifier corresponds to the upper frequency limit of each individual amplifier stage. The upper limit frequency of an amplifier or amplifier stage is the frequency at which the substantially constant gain of the amplifier or amplifier stage is reduced to a predetermined value within the frequency range located below. Typically, a -3 dB limit frequency whose amplification factor is smaller by -3 dB is selected as the upper limit frequency. Preferably, all amplifier stages are each realized by an equal amplifier circuit. Such an embodiment can be integrated on a semiconductor chip in a particularly technically simple manner. As the amplifier circuit for each amplifier stage, a circuit is preferably chosen in which the Miller effect is avoided and thus a high bandwidth is achieved, for example a cascaded circuit or an asymmetric differential amplifier circuit. However, an emitter circuit, a base circuit or a respective operational amplifier circuit, each having in particular a subsequent emitter follower, can also be selected for the amplifier stage. The amplifier according to the invention is preferably monolithically integrated in the IC, and in particular amplifies electrical signals in the high-frequency range, for example in mobile phones or as a preamplifier for the received signal of an applicator (transducer head) of an ultrasound imaging device. Can be used to In another embodiment, the amplifier stage is controllable. The gain V n of each amplifier stage, and thus also the total gain V, can be changed in that case. This embodiment of the controllable amplifier is particularly suitable for at least partially compensating for the attenuation related to the transit time of the reflected ultrasound pulse in the object to be examined, the ultrasound transducer in the ultrasound transducer head. It can be used as a so-called time-gain-control amplifier for dynamic compression of the received signal from the instrument element. In general, the number n of controllable amplifier stages is then chosen according to the most frequently required amplification factor V in order to minimize the power received as a temporal average. The only figure shows an embodiment of an amplifier having three amplifier stages 1, 2 and 3 connected in a chain. The gains V 1 , V 2 and V 3 of the three amplifier stages 1 or 2 or 3 are all set identically. A chain of three amplifier stages 1, 2 and 3 is connected between the input 4 and the output 5 of the amplifier. Electrical signal S applied to the input terminal 4 is amplified by an amplifier having a total amplification factor V = V 1 3 = V 2 3 = V 3 3. The amplified signal S '= VS is taken from the output 5 of the amplifier. The amplifier stages 1, 2 and 3 are supplied with a supply voltage (or supply current) from a supply unit, not shown. This supply voltage (or supply current) is applied to two supply terminals 6 and 7 which are common to the amplifier stages 1, 2 and 3. However, more than one supply voltage, in particular a respective supply voltage for each amplifier stage 1, 2 and 3, may also be provided. This is particularly advantageous in DC voltage-coupled amplifier stages 1, 2 and 3 in order to compensate for possible open-circuit potential deviations. In the illustrated n = 3 amplifier stages 1, 2 and 3, the power acceptance of amplifier stages 1, 2 and 3 from the voltage or current supply is 31.70 dB and 44. Optimized for a total gain V between 98 dB. The power received by the amplifier depends on the supply voltage (operating voltage) applied to the supply terminals 6 and 7 and the total supply current (operating current) flowing between the two supply terminals through the amplifier stages 1 to 3 Equivalent to the product. In the separate supply of the amplifier stages 1, 2 and 3, the power received by the amplifier is equal to the sum of the products of the individual supply voltages and their associated supply currents.