JPH1141927A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH1141927A JPH1141927A JP9190873A JP19087397A JPH1141927A JP H1141927 A JPH1141927 A JP H1141927A JP 9190873 A JP9190873 A JP 9190873A JP 19087397 A JP19087397 A JP 19087397A JP H1141927 A JPH1141927 A JP H1141927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power conversion
- voltage
- conversion transformer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 本発明はＤＣ／ＤＣコンバータに関し、小型
で高効率のよいＤＣ／ＤＣコンバータを提供することを
目的としている。 【解決手段】 スイッチング素子を用いて直流電圧をス
イッチングし、電力変換トランスにより２次側に発生し
た交流電圧をＦＥＴ整流回路により同期整流して直流電
圧を得るＤＣ／ＤＣコンバータにおいて、スイッチング
された電圧波形を方形波とするために、前記スイッチン
グ素子がオンした時に電力変換トランスに蓄積される励
磁エネルギーをリセットするリセット回路を設けて構成
する。
で高効率のよいＤＣ／ＤＣコンバータを提供することを
目的としている。 【解決手段】 スイッチング素子を用いて直流電圧をス
イッチングし、電力変換トランスにより２次側に発生し
た交流電圧をＦＥＴ整流回路により同期整流して直流電
圧を得るＤＣ／ＤＣコンバータにおいて、スイッチング
された電圧波形を方形波とするために、前記スイッチン
グ素子がオンした時に電力変換トランスに蓄積される励
磁エネルギーをリセットするリセット回路を設けて構成
する。
Description
【０００１】
【発明の属する技術分野】本発明はＤＣ／ＤＣコンバー
タに関し、更に詳しくは同期整流回路に改良を施して変
換効率を向上と小型化を実現させるＤＣ／ＤＣコンバー
タに関する。
タに関し、更に詳しくは同期整流回路に改良を施して変
換効率を向上と小型化を実現させるＤＣ／ＤＣコンバー
タに関する。
【０００２】
【従来の技術】図１０は従来のＤＣ／ＤＣコンバータ回
路の構成例を示す図である。このＤＣ／ＤＣコンバータ
ではコンバータは、所謂フォワード方式のコンバータを
構成している。電力変換トランスＴの１次側には、直流
電圧Ｖｉｎと平滑コンデンサＣｉｎとが接続され、電力
変換トランスＴの１次巻線Ｎ１と直列にスイッチング素
子としての電界効果トランジスタ（ＦＥＴ）が接続され
ている。このＦＥＴをＱ１とする。１は出力電圧を検出
し、その出力が一定となるようにＰＷＭ信号をスイッチ
ング素子Ｑ１に与える出力検出及びＰＷＭ制御回路であ
る。Ｑ１のゲートには出力検出及びＰＷＭ制御回路１か
らＰＷＭパルスが印加されるようになっている。
路の構成例を示す図である。このＤＣ／ＤＣコンバータ
ではコンバータは、所謂フォワード方式のコンバータを
構成している。電力変換トランスＴの１次側には、直流
電圧Ｖｉｎと平滑コンデンサＣｉｎとが接続され、電力
変換トランスＴの１次巻線Ｎ１と直列にスイッチング素
子としての電界効果トランジスタ（ＦＥＴ）が接続され
ている。このＦＥＴをＱ１とする。１は出力電圧を検出
し、その出力が一定となるようにＰＷＭ信号をスイッチ
ング素子Ｑ１に与える出力検出及びＰＷＭ制御回路であ
る。Ｑ１のゲートには出力検出及びＰＷＭ制御回路１か
らＰＷＭパルスが印加されるようになっている。
【０００３】電力変換トランスＴの２次巻線Ｎ２には、
全波整流用のダイオードＤ１とＤ２とが接続されてお
り、カソード共通接続点から整流された直流電圧が得ら
れる。この直流電圧は、チョークコイルＬ１とコンデン
サＣｏにより平滑され、負荷２にパワーが供給されてい
る。ここで、ダイオードＤ１はスイッチング素子Ｑ１が
オンの時に導通するダイオードであり、整流ダイオード
と呼ばれ、ダイオードＤ２はスイッチング素子Ｑ１がオ
フの時に導通するダイオードであり、転流ダイオードと
呼ばれる。前記出力電圧はモニタされており、検出され
た出力電圧Ｖｏは前記出力検出及びＰＷＭ制御回路１に
フィードバックされている。
全波整流用のダイオードＤ１とＤ２とが接続されてお
り、カソード共通接続点から整流された直流電圧が得ら
れる。この直流電圧は、チョークコイルＬ１とコンデン
サＣｏにより平滑され、負荷２にパワーが供給されてい
る。ここで、ダイオードＤ１はスイッチング素子Ｑ１が
オンの時に導通するダイオードであり、整流ダイオード
と呼ばれ、ダイオードＤ２はスイッチング素子Ｑ１がオ
フの時に導通するダイオードであり、転流ダイオードと
呼ばれる。前記出力電圧はモニタされており、検出され
た出力電圧Ｖｏは前記出力検出及びＰＷＭ制御回路１に
フィードバックされている。
【０００４】このように構成された回路の動作を説明す
れば、以下の通りである。出力検出及びＰＷＭ制御回路
１からのオン電圧信号により、スイッチング素子Ｑ１は
オンになる。この時、電力変換トランスＴの１次巻線に
入力電圧Ｖｉｎが印加され、その巻数比分の電圧が２次
巻線間に発生する。この電圧が、ダイオードＤ１→チョ
ークコイルＬ１→コンデンサＣｏの平滑フィルタを通っ
て負荷２にパワーを供給する。
れば、以下の通りである。出力検出及びＰＷＭ制御回路
１からのオン電圧信号により、スイッチング素子Ｑ１は
オンになる。この時、電力変換トランスＴの１次巻線に
入力電圧Ｖｉｎが印加され、その巻数比分の電圧が２次
巻線間に発生する。この電圧が、ダイオードＤ１→チョ
ークコイルＬ１→コンデンサＣｏの平滑フィルタを通っ
て負荷２にパワーを供給する。
【０００５】一方、スイッチング素子Ｑ１がオフになる
と、平滑コイル（チョークコイル）Ｌ１がパワー供給源
となり、Ｌ１→Ｃｏ→Ｄ２の平滑フィルタを通って負荷
２にエネルギーを供給する。図１１は各部の動作波形を
示す図である。（ａ）はＰＷＭ制御パルス、（ｂ）はス
イッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ、
（ｃ）はスイッチング素子Ｑ１のドレインに流れる電流
Ｉｄ、（ｄ）は電力変換トランスＴの１次巻線間電圧Ｖ
ｔ1、（ｅ）はトランスＴの２次巻線間電圧Ｖｔ2、
（ｆ）は整流ダイオードＤ１の両端にかかる電圧Ｖｄ
1、（ｇ）は整流ダイオードＤ１に流れる電流Ｉｄ1、
（ｈ）は転流ダイオードＶ２の両端にかかる電圧Ｖｄ
2、（ｉ）は転流ダイオードＤ２に流れる電流Ｉｄ2であ
る。スイッチング素子Ｑ１のドレイン−ソース間電圧
は、（ｂ）に示すようにトランス励磁エネルギーによる
リセット電圧（ＬＣの共振）のために丸くなっている。
と、平滑コイル（チョークコイル）Ｌ１がパワー供給源
となり、Ｌ１→Ｃｏ→Ｄ２の平滑フィルタを通って負荷
２にエネルギーを供給する。図１１は各部の動作波形を
示す図である。（ａ）はＰＷＭ制御パルス、（ｂ）はス
イッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ、
（ｃ）はスイッチング素子Ｑ１のドレインに流れる電流
Ｉｄ、（ｄ）は電力変換トランスＴの１次巻線間電圧Ｖ
ｔ1、（ｅ）はトランスＴの２次巻線間電圧Ｖｔ2、
（ｆ）は整流ダイオードＤ１の両端にかかる電圧Ｖｄ
1、（ｇ）は整流ダイオードＤ１に流れる電流Ｉｄ1、
（ｈ）は転流ダイオードＶ２の両端にかかる電圧Ｖｄ
2、（ｉ）は転流ダイオードＤ２に流れる電流Ｉｄ2であ
る。スイッチング素子Ｑ１のドレイン−ソース間電圧
は、（ｂ）に示すようにトランス励磁エネルギーによる
リセット電圧（ＬＣの共振）のために丸くなっている。
【０００６】この方式は、スイッチング周波数一定（周
期ｔ＝ｔｏｎ＋ｔｏｆｆ）で動作し、出力電圧Ｖｏを検
出し、フィードバックしＰＷＭ制御（周波数一定でスイ
ッチング素子Ｑ１のオン幅を制御することにより出力電
圧を制御する）により出力電圧を一定にしている。この
時の出力電圧Ｖｏは次式で表される。
期ｔ＝ｔｏｎ＋ｔｏｆｆ）で動作し、出力電圧Ｖｏを検
出し、フィードバックしＰＷＭ制御（周波数一定でスイ
ッチング素子Ｑ１のオン幅を制御することにより出力電
圧を制御する）により出力電圧を一定にしている。この
時の出力電圧Ｖｏは次式で表される。
【０００７】 Ｖｏ＝（Ｎ２／Ｎ１）・Ｄ・Ｖｉｎ （１） ここで、Ｖｉｎは入力電圧、Ｎ１は電力変換トランスＴ
の１次巻線の巻数、Ｎ２は電力変換トランスＴの２次巻
線の巻数、Ｄはｔｏｎ／ｔで表される時比率である。但
し、周期ｔは周波数ｆとしてｔ＝１／ｆと表わされ、一
定である。
の１次巻線の巻数、Ｎ２は電力変換トランスＴの２次巻
線の巻数、Ｄはｔｏｎ／ｔで表される時比率である。但
し、周期ｔは周波数ｆとしてｔ＝１／ｆと表わされ、一
定である。
【０００８】この方式は非常にシンプルであり最も一般
的に用いられているものであるが、近年は電源の小型
化、高効率化が求められており、本回路方式の中で約３
０％〜４０％もの割合を示す整流ダイオードＤ１，Ｄ２
の損失改善が必須となっている。これら整流ダイオード
Ｄ１，Ｄ２は順方向電圧Ｖｆが１Ｖ程度あり、流れ電流
ＩとしてＶｆ・Ｉの電力損失を生じるものである。な
お、近年では、低順方向電圧を持つショットキバリアダ
イオードが用いられるようになってきている。
的に用いられているものであるが、近年は電源の小型
化、高効率化が求められており、本回路方式の中で約３
０％〜４０％もの割合を示す整流ダイオードＤ１，Ｄ２
の損失改善が必須となっている。これら整流ダイオード
Ｄ１，Ｄ２は順方向電圧Ｖｆが１Ｖ程度あり、流れ電流
ＩとしてＶｆ・Ｉの電力損失を生じるものである。な
お、近年では、低順方向電圧を持つショットキバリアダ
イオードが用いられるようになってきている。
【０００９】そこで、損失改善のために、整流用ダイオ
ードＤ１，Ｄ２の代わりに低オン抵抗のＭＯＳ−ＦＥＴ
を使用することが考えられている。例えば、５Ｖ／１０
Ａ出力の電源を考えた場合、それぞれのデバイスを使用
した時の損失は ショットキバリアダイオードを用いた場合 このダイオードの順方向電圧Ｖｆは０．４Ｖ程度である
ので、この時の損失Ｐｓは次式で表される。
ードＤ１，Ｄ２の代わりに低オン抵抗のＭＯＳ−ＦＥＴ
を使用することが考えられている。例えば、５Ｖ／１０
Ａ出力の電源を考えた場合、それぞれのデバイスを使用
した時の損失は ショットキバリアダイオードを用いた場合 このダイオードの順方向電圧Ｖｆは０．４Ｖ程度である
ので、この時の損失Ｐｓは次式で表される。
【００１０】 Ｐｓ＝Ｖｆ×Ｉｏ＝０．４Ｖ×１０Ａ＝４［Ｗ］ 低オン抵抗のＭＯＳ−ＦＥＴを用いた場合 ＭＯＳ−ＦＥＴのオン抵抗Ｒｄｓは１０ｍΩ程度である
ので、 Ｐｓ＝Ｒｄｓ×Ｉｏ2＝１０ｍΩ×１０2Ａ＝１［Ｗ］ となり、出力整流ダイオード部で発生する電力損失を１
／４に低減することができる。
ので、 Ｐｓ＝Ｒｄｓ×Ｉｏ2＝１０ｍΩ×１０2Ａ＝１［Ｗ］ となり、出力整流ダイオード部で発生する電力損失を１
／４に低減することができる。
【００１１】図１２は整流回路にＦＥＴを用いた従来回
路の構成例を示す図で、電力変換部部を示している。図
１０と同一のものは、同一の符号を付して示す。Ｑ２は
整流ダイオードＤ１の代わりに設けられた整流ＦＥＴ、
Ｑ３は転流ダイオードＤ２の代わりに設けられた転流Ｆ
ＥＴである。これらＦＥＴは、図中に破線で示すような
寄生ダイオードを持っている。
路の構成例を示す図で、電力変換部部を示している。図
１０と同一のものは、同一の符号を付して示す。Ｑ２は
整流ダイオードＤ１の代わりに設けられた整流ＦＥＴ、
Ｑ３は転流ダイオードＤ２の代わりに設けられた転流Ｆ
ＥＴである。これらＦＥＴは、図中に破線で示すような
寄生ダイオードを持っている。
【００１２】このような構成の動作波形は、図１３に示
すようなものとなる。この回路は、電力変換トランスＴ
の２次巻線に発生する電圧を利用してＱ２，Ｑ３のゲー
トを駆動し、これらＱ２，Ｑ３をオン／オフしている。
図１３は電力変換トランスＴの２次巻線間電圧及びＱ
２，Ｑ３の動作波形を示す図である。（ａ）は電力変換
トランスＴの２次巻線間電圧Ｖｔ2、（ｂ）はＱ２のゲ
ート電圧Ｖｇｓ1、（ｃ）はＱ２に流れるドレイン電流
Ｉｄ1、（ｄ）はＱ３のゲート電圧Ｖｇｓ2、（ｅ）はＱ
３に流れるドレイン電流Ｉｄ2である。
すようなものとなる。この回路は、電力変換トランスＴ
の２次巻線に発生する電圧を利用してＱ２，Ｑ３のゲー
トを駆動し、これらＱ２，Ｑ３をオン／オフしている。
図１３は電力変換トランスＴの２次巻線間電圧及びＱ
２，Ｑ３の動作波形を示す図である。（ａ）は電力変換
トランスＴの２次巻線間電圧Ｖｔ2、（ｂ）はＱ２のゲ
ート電圧Ｖｇｓ1、（ｃ）はＱ２に流れるドレイン電流
Ｉｄ1、（ｄ）はＱ３のゲート電圧Ｖｇｓ2、（ｅ）はＱ
３に流れるドレイン電流Ｉｄ2である。
【００１３】スイッチング素子Ｑ１がオンの時、電力変
換トランスＴの２次巻線電圧（Ａ）が（ａ）に示すよう
に発生するため、電力変換トランスＴの２次巻線の巻き
始め→Ｑ２のゲート→Ｑ２のソース→Ｑ２の寄生ダイオ
ード→２次巻線の巻き終わりのループによりＱ２のゲー
ト−ソース間に（Ａ）電圧が印加される。よって、Ｑ２
はオンになり、ドレイン電流Ｉｄ1が（ｃ）に示すよう
に流れる。
換トランスＴの２次巻線電圧（Ａ）が（ａ）に示すよう
に発生するため、電力変換トランスＴの２次巻線の巻き
始め→Ｑ２のゲート→Ｑ２のソース→Ｑ２の寄生ダイオ
ード→２次巻線の巻き終わりのループによりＱ２のゲー
ト−ソース間に（Ａ）電圧が印加される。よって、Ｑ２
はオンになり、ドレイン電流Ｉｄ1が（ｃ）に示すよう
に流れる。
【００１４】一方、スイッチング素子Ｑ１がオフの時、
電力変換トランスＴの２次巻線の電圧は極性が反転し、
（ａ）の（Ｂ）のような電圧が発生する。この時、電力
変換トランスＴの２次巻線の巻き終わり→Ｑ３のゲート
→Ｑ３のソース→Ｑ３の寄生ダイオード→２次巻線の巻
き始めのループにより、Ｑ３のゲート−ソース間に
（Ｂ）電圧が印加され、Ｑ３がオンになり（ｅ）に示す
ようにドレイン電流Ｉｄ2が流れる。
電力変換トランスＴの２次巻線の電圧は極性が反転し、
（ａ）の（Ｂ）のような電圧が発生する。この時、電力
変換トランスＴの２次巻線の巻き終わり→Ｑ３のゲート
→Ｑ３のソース→Ｑ３の寄生ダイオード→２次巻線の巻
き始めのループにより、Ｑ３のゲート−ソース間に
（Ｂ）電圧が印加され、Ｑ３がオンになり（ｅ）に示す
ようにドレイン電流Ｉｄ2が流れる。
【００１５】
【発明が解決しようとする課題】しかしながら、図１２
に示すＦＥＴを用いた従来回路の場合、２次巻線に発生
する電圧Ｖｔ2に電圧が印加されない期間（Ｃ）が発生
する。この（Ｃ）の期間では、電圧が印加されないた
め、ゲート電位はフローティング状態となり、Ｑ３はオ
ンにすることができず、負荷電流は全てＱ３の寄生ダイ
オードに流れることになる。
に示すＦＥＴを用いた従来回路の場合、２次巻線に発生
する電圧Ｖｔ2に電圧が印加されない期間（Ｃ）が発生
する。この（Ｃ）の期間では、電圧が印加されないた
め、ゲート電位はフローティング状態となり、Ｑ３はオ
ンにすることができず、負荷電流は全てＱ３の寄生ダイ
オードに流れることになる。
【００１６】寄生ダイオードの順方向電圧Ｖｆは１Ｖ以
上あるため、結局大きな損失が発生し、高効率化を妨げ
る要因になっている。更に、この寄生ダイオードは、逆
回復時間が遅いため、スイッチング素子Ｑ１が次の周期
でオンになった瞬間にも寄生ダイオードにはまだ電流が
流れている状態が存在する。その期間では、スイッチン
グ素子Ｑ１には短絡電流が流れることになり、スイッチ
ング素子Ｑ１の損失もまた増大することになる。
上あるため、結局大きな損失が発生し、高効率化を妨げ
る要因になっている。更に、この寄生ダイオードは、逆
回復時間が遅いため、スイッチング素子Ｑ１が次の周期
でオンになった瞬間にも寄生ダイオードにはまだ電流が
流れている状態が存在する。その期間では、スイッチン
グ素子Ｑ１には短絡電流が流れることになり、スイッチ
ング素子Ｑ１の損失もまた増大することになる。
【００１７】また、このような問題を解決するために
は、低順方向電圧のショットキバリアダイオードをパラ
レル接続しなければならず、コストアップし、また装置
も大型化する要因であった。
は、低順方向電圧のショットキバリアダイオードをパラ
レル接続しなければならず、コストアップし、また装置
も大型化する要因であった。
【００１８】本発明はこのような課題に鑑みてなされた
ものであって、小型で高効率のよいＤＣ／ＤＣコンバー
タを提供することを目的としている。
ものであって、小型で高効率のよいＤＣ／ＤＣコンバー
タを提供することを目的としている。
【００１９】
（１）図１は本発明の原理ブロック図である。図１０と
同一のものは、同一の符号を付して示す。図において、
ＳＷは直流電圧Ｖｉｎをスイッチングするスイッチング
素子、Ｔは電力変換トランスである。２０は該電力変換
トランスＴの２次側に発生した交流電圧を同期整流する
ＦＥＴ整流回路である。
同一のものは、同一の符号を付して示す。図において、
ＳＷは直流電圧Ｖｉｎをスイッチングするスイッチング
素子、Ｔは電力変換トランスである。２０は該電力変換
トランスＴの２次側に発生した交流電圧を同期整流する
ＦＥＴ整流回路である。
【００２０】Ｌ１はＦＥＴ整流回路２０の出力を受ける
チョークコイル、Ｃｏは平滑コンデンサである。そし
て、該平滑コンデンサＣｏにかかる電圧がＤＣ／ＤＣコ
ンバータの出力電圧Ｖｏとなる。１０はスイッチングさ
れた電圧波形を方形波とするために、前記スイッチング
素子ＳＷがオンした時に電力変換トランスＴに蓄積され
る励磁エネルギーをリセットするリセット回路である。
このリセット回路１０は、図に示すように電力変換トラ
ンスＴの１次巻線間に設けるだけでなく、２次巻線間に
設けることもできる。
チョークコイル、Ｃｏは平滑コンデンサである。そし
て、該平滑コンデンサＣｏにかかる電圧がＤＣ／ＤＣコ
ンバータの出力電圧Ｖｏとなる。１０はスイッチングさ
れた電圧波形を方形波とするために、前記スイッチング
素子ＳＷがオンした時に電力変換トランスＴに蓄積され
る励磁エネルギーをリセットするリセット回路である。
このリセット回路１０は、図に示すように電力変換トラ
ンスＴの１次巻線間に設けるだけでなく、２次巻線間に
設けることもできる。
【００２１】この発明の構成によれば、スイッチング素
子ＳＷがオンした時に蓄えられる電力変換トランスＴの
励磁エネルギーのリセットをＬＣ共振回路の自然放電リ
セットではなく、スイッチング素子ＳＷがオフの時にリ
セット回路１０により強制的にそのエネルギーを消費若
しくは有効利用することにより、リセット電圧を方形波
とすることができるので、ＦＥＴ整流回路２０の出力転
流用ＦＥＴを完全にオンさせることができ、小型で高効
率のよいＤＣ／ＤＣコンバータを提供することが可能と
なる。
子ＳＷがオンした時に蓄えられる電力変換トランスＴの
励磁エネルギーのリセットをＬＣ共振回路の自然放電リ
セットではなく、スイッチング素子ＳＷがオフの時にリ
セット回路１０により強制的にそのエネルギーを消費若
しくは有効利用することにより、リセット電圧を方形波
とすることができるので、ＦＥＴ整流回路２０の出力転
流用ＦＥＴを完全にオンさせることができ、小型で高効
率のよいＤＣ／ＤＣコンバータを提供することが可能と
なる。
【００２２】（２）この場合において、前記リセット回
路として、電力変換トランスの１次巻線間に、ダイオー
ドとコンデンサを直列に接続し、かつ該コンデンサと並
列に抵抗を接続した回路を用いることを特徴としてい
る。
路として、電力変換トランスの１次巻線間に、ダイオー
ドとコンデンサを直列に接続し、かつ該コンデンサと並
列に抵抗を接続した回路を用いることを特徴としてい
る。
【００２３】この発明の構成によれば、電力変換トラン
スの１次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
スの１次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
【００２４】（３）また、前記リセット回路として、電
力変換トランスの２次巻線間に、ダイオードとコンデン
サを直列に接続し、かつ該コンデンサと並列に抵抗を接
続した回路を用いることを特徴としている。
力変換トランスの２次巻線間に、ダイオードとコンデン
サを直列に接続し、かつ該コンデンサと並列に抵抗を接
続した回路を用いることを特徴としている。
【００２５】この発明の構成によれば、電力変換トラン
スの２次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
スの２次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
【００２６】（４）また、前記リセット回路として、電
力変換トランスの２次側巻線を利用したダイオードとコ
ンデンサよりなる回路を抵抗を介して負荷へ電力を供給
する回路としたことを特徴としている。
力変換トランスの２次側巻線を利用したダイオードとコ
ンデンサよりなる回路を抵抗を介して負荷へ電力を供給
する回路としたことを特徴としている。
【００２７】この発明の構成によれば、リセット回路で
消費すべき電力を負荷側に供給してやることにより、電
力変換効率を高めることができる。 （５）また、前記抵抗の代わりに定電流回路を用いたこ
とを特徴としている。
消費すべき電力を負荷側に供給してやることにより、電
力変換効率を高めることができる。 （５）また、前記抵抗の代わりに定電流回路を用いたこ
とを特徴としている。
【００２８】この発明の構成によれば、抵抗部分を定電
流回路を用いることにより、リセット回路で消費すべき
電力を負荷側に一定の電流で供給し、電力変換効率を高
めることができる。
流回路を用いることにより、リセット回路で消費すべき
電力を負荷側に一定の電流で供給し、電力変換効率を高
めることができる。
【００２９】（６）また、前記リセット回路として、前
記電力変換トランスに３次巻線を設け、その巻線間にダ
イオードとコンデンサを直列に接続し、かつ該コンデン
サと並列に抵抗を接続した回路を用いることを特徴とし
ている。
記電力変換トランスに３次巻線を設け、その巻線間にダ
イオードとコンデンサを直列に接続し、かつ該コンデン
サと並列に抵抗を接続した回路を用いることを特徴とし
ている。
【００３０】この発明の構成によれば、電力変換トラン
スの３次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
スの３次巻線間にリセット回路を設けることにより、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
【００３１】（７）更に、前記リセット回路として、前
記抵抗の代わりに電源制御用回路の補助電源として用い
ることを特徴としている。この発明の構成によれば、ス
イッチング素子ＳＷを駆動するＰＷＭパルスを発生する
ための電源制御用回路の補助電源として電力変換トラン
スに蓄積されるエネルギーを利用することができ、電力
変換効率を向上させることができる。
記抵抗の代わりに電源制御用回路の補助電源として用い
ることを特徴としている。この発明の構成によれば、ス
イッチング素子ＳＷを駆動するＰＷＭパルスを発生する
ための電源制御用回路の補助電源として電力変換トラン
スに蓄積されるエネルギーを利用することができ、電力
変換効率を向上させることができる。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明の第１の実
施の形態例を示す回路図である。図１と同一のものは、
同一の符号を付して示す。図において、Ｑ１はスイッチ
ング素子ＳＷとしてのＦＥＴ（電界効果トランジスタ）
である。電力変換トランスＴの１次巻線に直列にそのド
レイン（Ｄ）とソース（Ｓ）が接続されている。スイッ
チング素子Ｑ１のゲート（Ｇ）には、ＰＷＭパルスが印
加されている。
施の形態例を詳細に説明する。図２は本発明の第１の実
施の形態例を示す回路図である。図１と同一のものは、
同一の符号を付して示す。図において、Ｑ１はスイッチ
ング素子ＳＷとしてのＦＥＴ（電界効果トランジスタ）
である。電力変換トランスＴの１次巻線に直列にそのド
レイン（Ｄ）とソース（Ｓ）が接続されている。スイッ
チング素子Ｑ１のゲート（Ｇ）には、ＰＷＭパルスが印
加されている。
【００３３】電力変換トランスＴの１次側において、１
次巻線間にはダイオードＤ３とコンデンサＣｃの直列回
路が接続されており、かつコンデンサＣｃには並列に抵
抗Ｒ１が接続されている。そして、これらダイオードＤ
３、コンデンサＣｃ及び抵抗Ｒ１とで図１に示すリセッ
ト回路を構成している。なお、コンデンサＣｃの容量
は、１周期では放電しきらないような容量の大きいもの
を用いる。Ｖｉｎは入力電圧、Ｖｏは出力電圧、２は負
荷である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
次巻線間にはダイオードＤ３とコンデンサＣｃの直列回
路が接続されており、かつコンデンサＣｃには並列に抵
抗Ｒ１が接続されている。そして、これらダイオードＤ
３、コンデンサＣｃ及び抵抗Ｒ１とで図１に示すリセッ
ト回路を構成している。なお、コンデンサＣｃの容量
は、１周期では放電しきらないような容量の大きいもの
を用いる。Ｖｉｎは入力電圧、Ｖｏは出力電圧、２は負
荷である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
【００３４】スイッチング素子Ｑ１がオンした時（ｔｏ
ｎ期間）は、電力変換トランスＴの１次巻線間に入力電
圧Ｖｉｎが印加され、ＩｔONなる励磁電流がトランスＴ
の１次巻線に流れる。この時の励磁電流ＩｔONと、その
電力Ｐｅは次式で表される。
ｎ期間）は、電力変換トランスＴの１次巻線間に入力電
圧Ｖｉｎが印加され、ＩｔONなる励磁電流がトランスＴ
の１次巻線に流れる。この時の励磁電流ＩｔONと、その
電力Ｐｅは次式で表される。
【００３５】 ＩｔON＝Ｖｉｎ・ｔｏｎ／Ｌｉ （２） ここで、Ｌｉは電力変換トランスＴの１次巻線インダク
タンスである。 Ｐｅ＝（１／２）・Ｌｉ・ＩｔON 2・ｆ （３） ここで、ｆはＤＣ／ＤＣコンバータのスイッチング周波
数である。
タンスである。 Ｐｅ＝（１／２）・Ｌｉ・ＩｔON 2・ｆ （３） ここで、ｆはＤＣ／ＤＣコンバータのスイッチング周波
数である。
【００３６】一方、従来回路では、スイッチング素子Ｑ
１がオフになった時、この電力の放電ループは、インピ
ーダンスの大きいスイッチング素子Ｑ１のドレイン−ソ
ース間に存在する寄生容量を通って放電されるため、大
きな電圧が発生するが、リセット電流は少なくなるた
め、すぐに放電が完了し、休み時間が生じる。
１がオフになった時、この電力の放電ループは、インピ
ーダンスの大きいスイッチング素子Ｑ１のドレイン−ソ
ース間に存在する寄生容量を通って放電されるため、大
きな電圧が発生するが、リセット電流は少なくなるた
め、すぐに放電が完了し、休み時間が生じる。
【００３７】図３は第１の実施の形態例の各部の動作波
形を示す図である。（ａ）はトランス１次巻線間の電圧
Ｖｔ１、（ｂ）はトランス１次巻線に流れる電流を示し
ている。（ａ）において、（Ａ）がスイッチング素子Ｑ
１がオンの期間、（Ｂ）が従来回路における逆方向電圧
発生期間である。（Ｃ）が前記した休み時間であり、こ
の期間電力変換トランス２次側のＦＥＴ整流回路の転流
ＦＥＴのゲートがフローティング状態となる。
形を示す図である。（ａ）はトランス１次巻線間の電圧
Ｖｔ１、（ｂ）はトランス１次巻線に流れる電流を示し
ている。（ａ）において、（Ａ）がスイッチング素子Ｑ
１がオンの期間、（Ｂ）が従来回路における逆方向電圧
発生期間である。（Ｃ）が前記した休み時間であり、こ
の期間電力変換トランス２次側のＦＥＴ整流回路の転流
ＦＥＴのゲートがフローティング状態となる。
【００３８】リセット電力は、電圧と電流の積で表され
るため、電圧が大きくなれば電流は少なくなる。本実施
の形態例では、リセット回路により、スイッチング素子
Ｑ１がオフ時にリセット電流ＩｔOFFを流すようにして
いる。これにより、リセット電圧を方形波とさせてい
る。図３の（ａ）の逆方向電圧（リセット電圧）Ｖｃの
期間（Ｂ），（Ｃ）の破線で示す方形波（矩形波）が本
実施の形態例におけるトランス１次巻線間電圧となる。
方形波はＧ１からＧ２へと変化するが、Ｇ２の場合が臨
界状態である。更に、右側にシフトすると直流重畳モー
ドとなる。
るため、電圧が大きくなれば電流は少なくなる。本実施
の形態例では、リセット回路により、スイッチング素子
Ｑ１がオフ時にリセット電流ＩｔOFFを流すようにして
いる。これにより、リセット電圧を方形波とさせてい
る。図３の（ａ）の逆方向電圧（リセット電圧）Ｖｃの
期間（Ｂ），（Ｃ）の破線で示す方形波（矩形波）が本
実施の形態例におけるトランス１次巻線間電圧となる。
方形波はＧ１からＧ２へと変化するが、Ｇ２の場合が臨
界状態である。更に、右側にシフトすると直流重畳モー
ドとなる。
【００３９】図３の（ｂ）において、スイッチング素子
Ｑ１がオンの時には、オン電流Ｉｔ ONが流れ、スイッチ
ング素子Ｑ１がオフの時にはリセット電流ＩｔOFFが流
れる。リセット電流ＩｔOFFの傾きは、（ａ）に示す電
圧波形のＧ１，Ｇ２と対応して変化している。抵抗Ｒ１
の値を小さくすると、リセット電流波形はＧ１からＧ２
に向けて変化する。ここで、抵抗Ｒ１の値を最適値にな
るように設定すると、逆方向電圧Ｖｃの後端が丁度次の
オン電圧と繋がるようにすることができる（臨界状
態）。
Ｑ１がオンの時には、オン電流Ｉｔ ONが流れ、スイッチ
ング素子Ｑ１がオフの時にはリセット電流ＩｔOFFが流
れる。リセット電流ＩｔOFFの傾きは、（ａ）に示す電
圧波形のＧ１，Ｇ２と対応して変化している。抵抗Ｒ１
の値を小さくすると、リセット電流波形はＧ１からＧ２
に向けて変化する。ここで、抵抗Ｒ１の値を最適値にな
るように設定すると、逆方向電圧Ｖｃの後端が丁度次の
オン電圧と繋がるようにすることができる（臨界状
態）。
【００４０】この結果、電力変換トランスＴの２次巻線
間に発生する電圧も方形波となり、２次側転流ＦＥＴの
ゲートを完全にオン／オフさせることが可能となる。な
お、リセット電流ＩｔOFFは、抵抗Ｒ１により変化する
が、次の３つのモードに分類される。 不連続モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF 臨界動作モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF 直流重畳モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF＋α 図３の波形からも明らかなように、とのモードで動
作するように抵抗Ｒ１の値を選ぶようにするば、リセッ
ト電圧Ｖｃを方形波とすることができる。但し、入力電
圧変動によりリセット電圧Ｖｃが変動するため、常に臨
界モードで動作させることは困難なため、のモード
で動作させることが望ましい。本実施の形態例では、出
力電圧Ｖｏを以下に示す時比率Ｄにより制御しているの
であって、Ｖｃを制御しているわけではない。このた
め、時比率Ｄによってリセット電圧Ｖｃが変動する。こ
の変動分を考慮して、最悪時でも臨界動作するように直
流を重畳させて動作させる。
間に発生する電圧も方形波となり、２次側転流ＦＥＴの
ゲートを完全にオン／オフさせることが可能となる。な
お、リセット電流ＩｔOFFは、抵抗Ｒ１により変化する
が、次の３つのモードに分類される。 不連続モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF 臨界動作モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF 直流重畳モード この時の消費電力ＰｅはＰｅ＝Ｖ
ｃ・ＩｔOFF＋α 図３の波形からも明らかなように、とのモードで動
作するように抵抗Ｒ１の値を選ぶようにするば、リセッ
ト電圧Ｖｃを方形波とすることができる。但し、入力電
圧変動によりリセット電圧Ｖｃが変動するため、常に臨
界モードで動作させることは困難なため、のモード
で動作させることが望ましい。本実施の形態例では、出
力電圧Ｖｏを以下に示す時比率Ｄにより制御しているの
であって、Ｖｃを制御しているわけではない。このた
め、時比率Ｄによってリセット電圧Ｖｃが変動する。こ
の変動分を考慮して、最悪時でも臨界動作するように直
流を重畳させて動作させる。
【００４１】真前記における臨界モード及びの直流
重畳モードにおいて、リセット電圧Ｖｃは以下の式で表
される。 Ｖｃ＝（Ｄ／（１−Ｄ））・Ｖｉｎ （４） 以上、説明した実施の形態例によれば、電力変換トラン
スＴの１次巻線間にリセット回路を設けることにより、
スイッチング素子Ｑ１がオフの時に電力変換トランスＴ
に蓄積されたエネルギーを消費若しくは有効利用し、リ
セット電圧を方形波とすることができる。従って、同期
整流回路を構成するＦＥＴ（特にＱ３）を確実にオン／
オフすることができ、小型で高効率のよいＤＣ／ＤＣコ
ンバータを提供することができる。
重畳モードにおいて、リセット電圧Ｖｃは以下の式で表
される。 Ｖｃ＝（Ｄ／（１−Ｄ））・Ｖｉｎ （４） 以上、説明した実施の形態例によれば、電力変換トラン
スＴの１次巻線間にリセット回路を設けることにより、
スイッチング素子Ｑ１がオフの時に電力変換トランスＴ
に蓄積されたエネルギーを消費若しくは有効利用し、リ
セット電圧を方形波とすることができる。従って、同期
整流回路を構成するＦＥＴ（特にＱ３）を確実にオン／
オフすることができ、小型で高効率のよいＤＣ／ＤＣコ
ンバータを提供することができる。
【００４２】次に、本発明の他の実施の形態例について
説明する。図４は本発明の第２の実施の形態例を示す回
路図である。図２，図１２と同一のものは、同一の符号
を付して示す。図において、電力変換トランスＴの２次
側において、Ｑ２は電力変換トランスＴの２次巻線に直
列に接続された整流ＦＥＴ、Ｑ３は電力変換トランスＴ
の２次巻線に並列に接続された転流ＦＥＴである。
説明する。図４は本発明の第２の実施の形態例を示す回
路図である。図２，図１２と同一のものは、同一の符号
を付して示す。図において、電力変換トランスＴの２次
側において、Ｑ２は電力変換トランスＴの２次巻線に直
列に接続された整流ＦＥＴ、Ｑ３は電力変換トランスＴ
の２次巻線に並列に接続された転流ＦＥＴである。
【００４３】Ｄ４はダイオード、Ｃｃは該ダイオードＤ
４と直列に接続されたコンデンサ、Ｒｃは該コンデンサ
Ｃｃに並列に接続された抵抗である。ダイオードＤ４と
コンデンサＣｃと抵抗Ｒｃでリセット回路１０を構成し
ている。このように構成された回路の動作を説明すれ
ば、以下の通りである。
４と直列に接続されたコンデンサ、Ｒｃは該コンデンサ
Ｃｃに並列に接続された抵抗である。ダイオードＤ４と
コンデンサＣｃと抵抗Ｒｃでリセット回路１０を構成し
ている。このように構成された回路の動作を説明すれ
ば、以下の通りである。
【００４４】スイッチング素子Ｑ１がオンの時に電力変
換トランスＴに蓄積される励磁エネルギーは、スイッチ
ング素子Ｑ１がオフの時に、ダイオードＤ４とコンデン
サＣｃと抵抗Ｒｃでリセット回路１０で放電される。こ
の時のリセット電流ループは、電力変換トランスＴの２
次巻線の巻き終わり→ダイオードＤ４→コンデンサＣｃ
→抵抗Ｒｃ→Ｑ３のソース→Ｑ３のドレイン→２次巻線
の巻き始めとなる。
換トランスＴに蓄積される励磁エネルギーは、スイッチ
ング素子Ｑ１がオフの時に、ダイオードＤ４とコンデン
サＣｃと抵抗Ｒｃでリセット回路１０で放電される。こ
の時のリセット電流ループは、電力変換トランスＴの２
次巻線の巻き終わり→ダイオードＤ４→コンデンサＣｃ
→抵抗Ｒｃ→Ｑ３のソース→Ｑ３のドレイン→２次巻線
の巻き始めとなる。
【００４５】この時、電力変換トランスＴを前記した直
流重畳モード或いは臨界モードで動作させることによ
り、２次側リセット電圧を方形波とすることができる。
この結果、転流ＦＥＴＱ３のゲートに印加させるゲート
電圧がフローティング状態になることがなくなり、Ｑ３
を完全にオン／オフさせることができる。
流重畳モード或いは臨界モードで動作させることによ
り、２次側リセット電圧を方形波とすることができる。
この結果、転流ＦＥＴＱ３のゲートに印加させるゲート
電圧がフローティング状態になることがなくなり、Ｑ３
を完全にオン／オフさせることができる。
【００４６】この実施の形態例によれば、電力変換トラ
ンスＴの２次巻線間にリセット回路を設けることによ
り、スイッチング素子Ｑ１がオフの時に電力変換トラン
スＴに蓄積されたエネルギーを消費若しくは有効利用
し、リセット電圧を方形波とすることができる。従っ
て、同期整流回路を構成するＦＥＴ（特にＱ３）を確実
にオン／オフすることができ、小型で高効率のよいＤＣ
／ＤＣコンバータを提供することができる。
ンスＴの２次巻線間にリセット回路を設けることによ
り、スイッチング素子Ｑ１がオフの時に電力変換トラン
スＴに蓄積されたエネルギーを消費若しくは有効利用
し、リセット電圧を方形波とすることができる。従っ
て、同期整流回路を構成するＦＥＴ（特にＱ３）を確実
にオン／オフすることができ、小型で高効率のよいＤＣ
／ＤＣコンバータを提供することができる。
【００４７】図５は本発明の第３の実施の形態例を示す
回路図である。図４と同一のものは、同一の符号を付し
て示す。この実施の形態例では、１次巻線Ｎ１、２次巻
線Ｎ２に加えて３次巻線Ｎ３を設け、この３次巻線Ｎ３
間にリセット回路１０を設けたものである。リセット回
路１０は、ダイオードＤ４と、これと直列に接続された
コンデンサＣｃと、該コンデンサＣｃに並列に接続され
た抵抗Ｒｃから構成されている。
回路図である。図４と同一のものは、同一の符号を付し
て示す。この実施の形態例では、１次巻線Ｎ１、２次巻
線Ｎ２に加えて３次巻線Ｎ３を設け、この３次巻線Ｎ３
間にリセット回路１０を設けたものである。リセット回
路１０は、ダイオードＤ４と、これと直列に接続された
コンデンサＣｃと、該コンデンサＣｃに並列に接続され
た抵抗Ｒｃから構成されている。
【００４８】この実施の形態例によれば、電力変換トラ
ンスＴの３次巻線間にリセット回路を設けることによ
り、スイッチング素子Ｑ１がオフの時に電力変換トラン
スＴに蓄積されたエネルギーを消費若しくは有効利用
し、リセット電圧を方形波とすることができる。従っ
て、同期整流回路を構成するＦＥＴ（特にＱ３）を確実
にオン／オフすることができ、小型で高効率のよいＤＣ
／ＤＣコンバータを提供することができる。
ンスＴの３次巻線間にリセット回路を設けることによ
り、スイッチング素子Ｑ１がオフの時に電力変換トラン
スＴに蓄積されたエネルギーを消費若しくは有効利用
し、リセット電圧を方形波とすることができる。従っ
て、同期整流回路を構成するＦＥＴ（特にＱ３）を確実
にオン／オフすることができ、小型で高効率のよいＤＣ
／ＤＣコンバータを提供することができる。
【００４９】図６は本発明の第４の実施の形態例を示す
回路図である。図５と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図５に示す実施の形態例
の抵抗Ｒｃで消費させていた電力を、スイッチング素子
Ｑ１を駆動するＰＷＭ制御回路の電源として用いるよう
にしたものである。
回路図である。図５と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図５に示す実施の形態例
の抵抗Ｒｃで消費させていた電力を、スイッチング素子
Ｑ１を駆動するＰＷＭ制御回路の電源として用いるよう
にしたものである。
【００５０】図において、３０がこのＰＷＭ制御回路で
あり、スイッチング素子Ｑ１がオフ時に電力変換トラン
スＴに蓄積されていたエネルギーが放出されるが、この
時のエネルギーをコンデンサＣｃに蓄積して、このコン
デンサＣｃに印加される電圧を電源として制御回路３０
を動作させるようにしたものである。
あり、スイッチング素子Ｑ１がオフ時に電力変換トラン
スＴに蓄積されていたエネルギーが放出されるが、この
時のエネルギーをコンデンサＣｃに蓄積して、このコン
デンサＣｃに印加される電圧を電源として制御回路３０
を動作させるようにしたものである。
【００５１】該制御回路３０からはＰＷＭパルス信号が
出力され、スイッチング素子Ｑ１のゲートに印加され
る。なお、補助電源はもともと電源内部に使用している
スイッチング制御用ＩＣやスイッチング素子Ｑ１を駆動
するために必要な電力であり、必ず損失となっているも
のであるから、この実施の形態例での適用は有効な手段
となる。
出力され、スイッチング素子Ｑ１のゲートに印加され
る。なお、補助電源はもともと電源内部に使用している
スイッチング制御用ＩＣやスイッチング素子Ｑ１を駆動
するために必要な電力であり、必ず損失となっているも
のであるから、この実施の形態例での適用は有効な手段
となる。
【００５２】この実施の形態例によれば、スイッチ素子
Ｑ１を駆動するＰＷＭパルスを発生するための電源制御
用回路の補助電源として電力変換トランスＴに蓄積され
るエネルギーを使用することができ、電力変換効率を向
上させることができる。
Ｑ１を駆動するＰＷＭパルスを発生するための電源制御
用回路の補助電源として電力変換トランスＴに蓄積され
るエネルギーを使用することができ、電力変換効率を向
上させることができる。
【００５３】図７は本発明の第５の実施の形態例を示す
回路図である。図４と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図４に示す第２の実施の
形態例では、抵抗Ｒｃでリセット電力を消費しているの
を、抵抗Ｒｃで消費させずに負荷２側へリセット電力と
して供給するようにしたものである。
回路図である。図４と同一のものは、同一の符号を付し
て示す。この実施の形態例は、図４に示す第２の実施の
形態例では、抵抗Ｒｃでリセット電力を消費しているの
を、抵抗Ｒｃで消費させずに負荷２側へリセット電力と
して供給するようにしたものである。
【００５４】この実施の形態例によれば、リセット回路
で消費すべき電力を負荷側に供給してやることにより、
電力変換効率を高めることができる。図８は本発明の第
６の実施の形態例を示す回路図である。図７と同一のも
のは、同一の符号を付して示す。この実施の形態例は、
図７における抵抗Ｒｃの代わりに定電流回路を介して、
リセット電力を負荷側に定電流で供給するようにしたも
のである。図において、３１が定電流回路である。
で消費すべき電力を負荷側に供給してやることにより、
電力変換効率を高めることができる。図８は本発明の第
６の実施の形態例を示す回路図である。図７と同一のも
のは、同一の符号を付して示す。この実施の形態例は、
図７における抵抗Ｒｃの代わりに定電流回路を介して、
リセット電力を負荷側に定電流で供給するようにしたも
のである。図において、３１が定電流回路である。
【００５５】この実施の形態例によれば、リセット回路
で消費すべき電力を負荷側に一定の電流で供給し、電力
変換効率を高めることができる。図９は本発明の第７の
実施の形態例を示す回路図である。この実施の形態例
は、図８に示す第６の実施の形態例における定電流回路
をトランジスタを用いた定電流回路としたものである。
Ｑ４はトランジスタであり、そのベースは抵抗Ｒ２を介
してコモンラインに接続され、ベース接地となってい
る。
で消費すべき電力を負荷側に一定の電流で供給し、電力
変換効率を高めることができる。図９は本発明の第７の
実施の形態例を示す回路図である。この実施の形態例
は、図８に示す第６の実施の形態例における定電流回路
をトランジスタを用いた定電流回路としたものである。
Ｑ４はトランジスタであり、そのベースは抵抗Ｒ２を介
してコモンラインに接続され、ベース接地となってい
る。
【００５６】抵抗Ｒｃの一端はトランジスタＱ４のエミ
ッタに接続され、コレクタから負荷２へパワーを供給す
るようになっている。抵抗Ｒｃの他端とトランジスタＱ
４のベース間にはダイオードＤ５，Ｄ６の直列回路が接
続されている。
ッタに接続され、コレクタから負荷２へパワーを供給す
るようになっている。抵抗Ｒｃの他端とトランジスタＱ
４のベース間にはダイオードＤ５，Ｄ６の直列回路が接
続されている。
【００５７】この定電流回路では、トランジスタＱ４の
ベース・エミッタ間にダイオードＤ５，Ｄ６により一定
電位を与えて、ベース接地型のトランジスタ回路を構成
しているので、その出力インピーダンスは高くなり、定
電流回路として用いることができる。
ベース・エミッタ間にダイオードＤ５，Ｄ６により一定
電位を与えて、ベース接地型のトランジスタ回路を構成
しているので、その出力インピーダンスは高くなり、定
電流回路として用いることができる。
【００５８】この実施の形態例によれば、リセット回路
で消費すべき電力を負荷側に一定の電流で供給し、電力
変換効率を高めることができる。以上、詳細に説明した
本発明によれば、以下の効果が得られる。 従来の電源と比較して高効率化が可能となるため、低
消費電力化が図れる（稼働コストの低減）。 従来使用していた整流用のダイオードの放熱フィンが
大幅に小型化し、若しくは削除可能となり、コストダウ
ン及び小型化が可能となる。
で消費すべき電力を負荷側に一定の電流で供給し、電力
変換効率を高めることができる。以上、詳細に説明した
本発明によれば、以下の効果が得られる。 従来の電源と比較して高効率化が可能となるため、低
消費電力化が図れる（稼働コストの低減）。 従来使用していた整流用のダイオードの放熱フィンが
大幅に小型化し、若しくは削除可能となり、コストダウ
ン及び小型化が可能となる。
【００５９】上述の実施の形態例では、スイッチング素
子として電界効果トランジスタ（ＦＥＴ）を用いた場合
を示したが、本発明はこれに限るものではなく、他の種
類のスイッチング素子（例えばバイポーラトランジス
タ）を用いてもよい。
子として電界効果トランジスタ（ＦＥＴ）を用いた場合
を示したが、本発明はこれに限るものではなく、他の種
類のスイッチング素子（例えばバイポーラトランジス
タ）を用いてもよい。
【００６０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、 （１）スイッチング素子を用いて直流電圧をスイッチン
グし、電力変換トランスにより２次側に発生した交流電
圧をＦＥＴ整流回路により同期整流して直流電圧を得る
ＤＣ／ＤＣコンバータにおいて、スイッチングされた電
圧波形を方形波とするために、前記スイッチング素子が
オンした時に電力変換トランスに蓄積される励磁エネル
ギーをリセットするリセット回路を設けることにより、
スイッチング素子がオンした時に蓄えられる電力変換ト
ランスの励磁エネルギーのリセットをＬＣ共振回路の自
然放電リセットではなく、スイッチング素子ＳＷがオフ
の時にリセット回路により強制的にそのエネルギーを消
費若しくは有効利用して、リセット電圧を方形波とする
ことができるので、ＦＥＴ整流回路の出力転流用ＦＥＴ
を完全にオンさせることができ、小型で高効率のよいＤ
Ｃ／ＤＣコンバータを提供することが可能となる。
れば、 （１）スイッチング素子を用いて直流電圧をスイッチン
グし、電力変換トランスにより２次側に発生した交流電
圧をＦＥＴ整流回路により同期整流して直流電圧を得る
ＤＣ／ＤＣコンバータにおいて、スイッチングされた電
圧波形を方形波とするために、前記スイッチング素子が
オンした時に電力変換トランスに蓄積される励磁エネル
ギーをリセットするリセット回路を設けることにより、
スイッチング素子がオンした時に蓄えられる電力変換ト
ランスの励磁エネルギーのリセットをＬＣ共振回路の自
然放電リセットではなく、スイッチング素子ＳＷがオフ
の時にリセット回路により強制的にそのエネルギーを消
費若しくは有効利用して、リセット電圧を方形波とする
ことができるので、ＦＥＴ整流回路の出力転流用ＦＥＴ
を完全にオンさせることができ、小型で高効率のよいＤ
Ｃ／ＤＣコンバータを提供することが可能となる。
【００６１】（２）この場合において、前記リセット回
路として、電力変換トランスの１次巻線間に、ダイオー
ドとコンデンサを直列に接続し、かつ該コンデンサと並
列に抵抗を接続した回路を用いることにより、電力変換
トランスの１次巻線間にリセット回路を設け、スイッチ
ング素子がオフの時に電力変換トランスＴに蓄積された
エネルギーを消費若しくは有効利用し、リセット電圧を
方形波とすることができる。
路として、電力変換トランスの１次巻線間に、ダイオー
ドとコンデンサを直列に接続し、かつ該コンデンサと並
列に抵抗を接続した回路を用いることにより、電力変換
トランスの１次巻線間にリセット回路を設け、スイッチ
ング素子がオフの時に電力変換トランスＴに蓄積された
エネルギーを消費若しくは有効利用し、リセット電圧を
方形波とすることができる。
【００６２】（３）また、前記リセット回路として、電
力変換トランスの２次巻線間に、ダイオードとコンデン
サを直列に接続し、かつ該コンデンサと並列に抵抗を接
続した回路を用いることにより、電力変換トランスの２
次巻線間にリセット回路を設け、スイッチング素子がオ
フの時に電力変換トランスＴに蓄積されたエネルギーを
消費若しくは有効利用し、リセット電圧を方形波とする
ことができる。
力変換トランスの２次巻線間に、ダイオードとコンデン
サを直列に接続し、かつ該コンデンサと並列に抵抗を接
続した回路を用いることにより、電力変換トランスの２
次巻線間にリセット回路を設け、スイッチング素子がオ
フの時に電力変換トランスＴに蓄積されたエネルギーを
消費若しくは有効利用し、リセット電圧を方形波とする
ことができる。
【００６３】（４）また、前記リセット回路として、電
力変換トランスの２次側巻線を利用したダイオードとコ
ンデンサよりなる回路を抵抗を介して負荷へ電力を供給
する回路とすることにより、リセット回路で消費すべき
電力を負荷側に供給して、電力変換効率を高めることが
できる。
力変換トランスの２次側巻線を利用したダイオードとコ
ンデンサよりなる回路を抵抗を介して負荷へ電力を供給
する回路とすることにより、リセット回路で消費すべき
電力を負荷側に供給して、電力変換効率を高めることが
できる。
【００６４】（５）また、前記抵抗の代わりに定電流回
路を用いることにより、抵抗部分を定電流回路を用い
て、リセット回路で消費すべき電力を負荷側に一定の電
流で供給し、電力変換効率を高めることができる。
路を用いることにより、抵抗部分を定電流回路を用い
て、リセット回路で消費すべき電力を負荷側に一定の電
流で供給し、電力変換効率を高めることができる。
【００６５】（６）また、前記リセット回路として、前
記電力変換トランスに３次巻線を設け、その巻線間にダ
イオードとコンデンサを直列に接続し、かつ該コンデン
サと並列に抵抗を接続した回路を用いることにより、電
力変換トランスの３次巻線間にリセット回路を設け、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
記電力変換トランスに３次巻線を設け、その巻線間にダ
イオードとコンデンサを直列に接続し、かつ該コンデン
サと並列に抵抗を接続した回路を用いることにより、電
力変換トランスの３次巻線間にリセット回路を設け、ス
イッチング素子ＳＷがオフの時に電力変換トランスＴに
蓄積されたエネルギーを消費若しくは有効利用し、リセ
ット電圧を方形波とすることができる。
【００６６】（７）更に、前記リセット回路として、前
記抵抗の代わりに電源制御用回路の補助電源として用い
ることにより、スイッチング素子ＳＷを駆動するＰＷＭ
パルスを発生するための電源制御用回路の補助電源とし
て電力変換トランスに蓄積されるエネルギーを利用する
ことができ、電力変換効率を向上させることができる。
記抵抗の代わりに電源制御用回路の補助電源として用い
ることにより、スイッチング素子ＳＷを駆動するＰＷＭ
パルスを発生するための電源制御用回路の補助電源とし
て電力変換トランスに蓄積されるエネルギーを利用する
ことができ、電力変換効率を向上させることができる。
【００６７】このように、本発明によれば、小型で高効
率のよいＤＣ／ＤＣコンバータを提供することができ
る。
率のよいＤＣ／ＤＣコンバータを提供することができ
る。
【図１】本発明の原理ブロック図である。
【図２】本発明の第１の実施の形態例を示す回路図であ
る。
る。
【図３】第１の実施の形態例の各部の動作波形を示す図
である。
である。
【図４】本発明の第２の実施の形態例を示す回路図であ
る。
る。
【図５】本発明の第３の実施の形態例を示す回路図であ
る。
る。
【図６】本発明の第４の実施の形態例を示す回路図であ
る。
る。
【図７】本発明の第５の実施の形態例を示す回路図であ
る。
る。
【図８】本発明の第６の実施の形態例を示す回路図であ
る。
る。
【図９】本発明の第７の実施の形態例を示す回路図であ
る。
る。
【図１０】従来回路の構成例を示す図である。
【図１１】従来回路の各部の動作波形を示す図である。
【図１２】整流回路にＦＥＴを用いた従来回路の構成例
を示す図である。
を示す図である。
【図１３】整流回路にＦＥＴを用いた場合の各部の動作
波形を示す図である。
波形を示す図である。
１０ リセット回路 ２０ ＦＥＴ整流回路 ＳＷ スイッチング素子 Ｔ 電力変換トランス Ｌ１ チョークコイル Ｃｏ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑原 厚二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 山下 茂治 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 (72)発明者 渕上 和利 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 (72)発明者 勝山 憲一 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内
Claims (7)
- 【請求項１】 スイッチング素子を用いて直流電圧をス
イッチングし、電力変換トランスにより２次側に発生し
た交流電圧をＦＥＴ整流回路により同期整流して直流電
圧を得るＤＣ／ＤＣコンバータにおいて、 スイッチングされた電圧波形を方形波とするために、前
記スイッチング素子がオンした時に電力変換トランスに
蓄積される励磁エネルギーをリセットするリセット回路
を設けたことを特徴とするＤＣ／ＤＣコンバータ。 - 【請求項２】 前記リセット回路として、電力変換トラ
ンスの１次巻線間に、ダイオードとコンデンサを直列に
接続し、かつ該コンデンサと並列に抵抗を接続した回路
を用いることを特徴とする請求項１記載のＤＣ／ＤＣコ
ンバータ。 - 【請求項３】 前記リセット回路として、電力変換トラ
ンスの２次巻線間に、ダイオードとコンデンサを直列に
接続し、かつ該コンデンサと並列に抵抗を接続した回路
を用いることを特徴とする請求項１記載のＤＣ／ＤＣコ
ンバータ。 - 【請求項４】 前記リセット回路として、電力変換トラ
ンスの２次側巻線を利用したダイオードとコンデンサよ
りなる回路を抵抗を介して負荷へ電力を供給する回路と
したことを特徴とする請求項３記載のＤＣ／ＤＣコンバ
ータ。 - 【請求項５】 前記抵抗の代わりに定電流回路を用いた
ことを特徴とする請求項４記載のＤＣ／ＤＣコンバー
タ。 - 【請求項６】 前記リセット回路として、前記電力変換
トランスに３次巻線を設け、その巻線間にダイオードと
コンデンサを直列に接続し、かつ該コンデンサと並列に
抵抗を接続した回路を用いることを特徴とする請求項１
記載のＤＣ／ＤＣコンバータ。 - 【請求項７】 前記リセット回路として、前記抵抗の代
わりに電源制御用回路を動作させる補助電源を用いるこ
とを特徴とする請求項６記載のＤＣ／ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9190873A JPH1141927A (ja) | 1997-07-16 | 1997-07-16 | Ｄｃ／ｄｃコンバータ |
| US09/053,300 US6040987A (en) | 1997-07-16 | 1998-04-01 | DC-DC converter unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9190873A JPH1141927A (ja) | 1997-07-16 | 1997-07-16 | Ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141927A true JPH1141927A (ja) | 1999-02-12 |
Family
ID=16265181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9190873A Pending JPH1141927A (ja) | 1997-07-16 | 1997-07-16 | Ｄｃ／ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6040987A (ja) |
| JP (1) | JPH1141927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010136558A (ja) * | 2009-04-24 | 2010-06-17 | Well Shin Technology Co Ltd | 自動車用ｄｃコンバーター |
| WO2018135119A1 (ja) * | 2017-01-23 | 2018-07-26 | Ntn株式会社 | スイッチング電源 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130229067A1 (en) * | 2012-03-02 | 2013-09-05 | Ideal Industries, Inc. | Connector having wireless control capabilities |
| JP6424982B2 (ja) * | 2016-04-25 | 2018-11-21 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3672847D1 (de) * | 1985-02-12 | 1990-08-30 | Hitachi Metals Ltd | Gleichstromwandler. |
| US4611267A (en) * | 1985-02-25 | 1986-09-09 | General Electric Company | Snubber arrangements with energy recovery for power converters using self-extinguishing devices |
| US4857822A (en) * | 1987-09-23 | 1989-08-15 | Virginia Tech Intellectual Properties, Inc. | Zero-voltage-switched multi-resonant converters including the buck and forward type |
| US5612862A (en) * | 1994-05-06 | 1997-03-18 | Alcatel Network Systems, Inc. | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit |
| EP1278295A3 (en) * | 1995-01-17 | 2004-12-29 | VLT, Inc. | Control of stored magnetic energy in power converter transformers |
-
1997
- 1997-07-16 JP JP9190873A patent/JPH1141927A/ja active Pending
-
1998
- 1998-04-01 US US09/053,300 patent/US6040987A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010136558A (ja) * | 2009-04-24 | 2010-06-17 | Well Shin Technology Co Ltd | 自動車用ｄｃコンバーター |
| WO2018135119A1 (ja) * | 2017-01-23 | 2018-07-26 | Ntn株式会社 | スイッチング電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6040987A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4574930B2 (ja) | 同期整流器のための共振ゲート駆動装置 | |
| US7245087B2 (en) | Power conversion device | |
| JP3400443B2 (ja) | スイッチング電源装置 | |
| US7035120B2 (en) | Driving circuit employing synchronous rectifier circuit | |
| US7196913B2 (en) | DC conversion apparatus | |
| US7423888B2 (en) | Voltage conversion circuit and switching power supply device | |
| JP4088756B2 (ja) | スイッチング電源装置 | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| JPH1141927A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4745043B2 (ja) | 電源回路 | |
| JP2630221B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP2004282896A (ja) | 直流変換装置 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP2001037214A (ja) | 電源回路 | |
| JPH09271167A (ja) | 同期整流回路 | |
| JP2002199726A (ja) | スイッチング電源装置 | |
| JP3137765B2 (ja) | 制御極付半導体素子を整流回路に用いた電力変換装置 | |
| JP4389596B2 (ja) | 直流電源装置 | |
| JP2023167082A (ja) | アクティブスナバ回路、及び降圧コンバータ | |
| JP2000102245A (ja) | 共振スイッチ | |
| JP2936561B2 (ja) | 直流コンバータ装置 | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |