JPH1140842A - 発光素子アレイとその製造方法およびプリンタヘッド - Google Patents

Abstract

(57)【要約】 【課題】 アレイの幅サイズを小さくする。 【解決手段】 高抵抗半導体基板２上に配置されたｎ型
半導体ブロック１１には複数のｐ型半導体領域１３が形
成されている。異なるｎ型半導体ブロック１１に形成さ
れた所定のｐ型領域１３はマトリクス配線１４、４によ
り接続されている。ｐ型領域１３とｎ型ブロック１１に
より構成される複数のＬＥＤはｐ側パッド電極５および
ｎ側パッド電極５５にマトリクス状に接続されている。
ｐ側パッド電極５はｐ側パッド配線６およびマトリクス
配線１４、４を介して所定のｐ側領域１３に接続してお
り、ｎ側パッド電極５５はｎ側パッド配線５４およびｎ
側コンタクト電極５２を介してｎ型ブロック１１に接続
している。ｐ側パッド電極５およびｎ側パッド電極５５
は層間絶縁膜１２ｃを介してマトリクス配線１４、４上
に多層形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子を同一半
導体基板に複数形成した発光素子アレイとその製造方法
および発光素子アレイを用いて構成されたプリンタヘッ
ドに関する。

【０００２】

【従来の技術】電子写真プリンタにおいて感光体の露光
々源として用いられるプリンタヘッドとしては、発光素
子を１列に多数配置した発光素子アレイを用いたものが
ある。発光ダイオード（ＬＥＤ）を１列に配置した発光
素子アレイをＬＥＤアレイと称し、またＬＥＤアレイを
用いたプリントヘッドをＬＥＤプリンタヘッドと称す
る。ＬＥＤプリンタヘッドは、ＬＥＤアレイと、ＬＥＤ
を個別に駆動するための駆動回路とを実装基板上に備え
たものである。

【０００３】ＬＥＤアレイには、駆動回路に接続するた
めのパッド電極数を削減することにより、ＬＥＤの高密
度化（例えば１２００［ＤＰＩ（ｄｏｔ／ｉｎｃ
ｈ）］）を可能にしたマトリクス型ＬＥＤアレイがあ
る。マトリクス型ＬＥＤアレイは、半導体基板をＭ個の
半導体ブロックに分割し、それぞれのブロック上にＮ個
のＬＥＤを形成するとともに、このＮ個のＬＥＤのカソ
ードに接続するｎ側パッド電極を形成し、またＭ個のブ
ロック上にＮ個以上のｐ側パッド電極を形成し、同一ブ
ロック内のＮ個のＬＥＤ素子のアノードをマトリクス配
線によりそれぞれ異なるｐ側パッド電極に接続したもの
である。すなわち、マトリクス型ＬＥＤアレイは、Ｍ個
×Ｎ個のＬＥＤを、ｎ側パッド電極とｐ側パッド電極と
にマトリクス接続することにより、ＬＥＤアレイ全体の
パッド電極数を削減し、駆動回路とのワイヤボンディン
グを容易にしたものである。

【０００４】上記のマトリクス型ＬＥＤアレイの構造を
最適化するために、本願発明者らはさらに図２１および
図２２に示すようなＬＥＤアレイを提案した。図２１お
よび図２２において、（ａ）は上面図、（ｂ）は（ａ）
のＡ−Ａ’間の断面図である。また図２３は図２１に示
すＬＥＤアレイを用いたＬＥＤプリンタヘッドの構造を
示す断面図であり、図２４は図２２に示すＬＥＤアレイ
を用いたＬＥＤプリンタヘッドの構造を示す断面図であ
る。

【０００５】図２１および図２２に示すＬＥＤアレイ
は、ｎ側パッド電極１１５をｎ型半導体ブロック１１１
に直接接続する（コンタクトさせる）ことにより、製造
プロセスの簡略化とｎ側パッド電極１１５の信頼性の向
上を図ったものである。また図２２に示すＬＥＤアレイ
１２１は、ｐ型半導体領域１１３に対してｎ側パッド電
極１１５をｐ側パッド電極１０５と同じ側に形成し、図
２４に示すようにｐ側パッド電極１０５にボンディング
されたワイヤ２０４ａと、ｎ側パッド電極１１５にボン
ディングされたワイヤ２０４ｂとをＬＥＤアレイの片側
から引き出せるようにしたことにより、プリンタヘッド
のコンパクト化を図ったものである。

【０００６】図２１に示すＬＥＤアレイおよび図２２に
示すＬＥＤアレイは、高抵抗半導体基板１０２および分
離溝１０３により互いに素子分離された複数のｎ型半導
体ブロック１１１と、ｎ型半導体ブロック１１１にそれ
ぞれ複数個ずつ形成されたｐ型半導体領域１１３と、ｐ
型半導体領域１１３に個別にコンタクトする個別マトリ
クス配線１１４と、異なるブロック間の所定の個別マト
リクス配線１１４に接続する共通マトリクス配線１０４
と、所定の個別マトリクス配線１１４に一体形成された
ｐ側パッド電極１０５およびｐ側パッド配線１０６と、
ｎ型半導体ブロック１１１にコンタクトするｎ側パッド
電極１１５とを有する。ｎ型半導体ブロック１１１と１
個のｐ型半導体領域１１３とは１個のＬＥＤを構成す
る。個別マトリクス配線１１４と共通マトリクス配線１
０４とはマトリクス配線を構成する。ｎ型半導体ブロッ
ク１１１と個別マトリクス配線１１４の間、および個別
マトリクス配線１１４と共通マトリクス配線１０４の間
には、それぞれ第１層間絶縁膜１１２ａ、第２層間絶縁
膜１１２ｂが形成されている。共通マトリクス配線１０
４はヴィアホール１１８により所定の個別マトリクス配
線１１４に接続している。

【０００７】図２３および図２４に示すＬＥＤプリント
ヘッドは、実装基板２０１に、ＬＥＤアレイ１０１また
は１２１と、駆動ＩＣ２０２と、走査パターン２０３と
を備えたものである。駆動ＩＣ２０２と走査パターン２
０３とはＬＥＤアレイを駆動する駆動回路を構成してい
る。ＬＥＤアレイのｐ側パッド電極１０５はワイヤ２０
４ａにより駆動ＩＣ２０２に接続され、またｎ側パッド
電極１１５はワイヤ２０４ｂにより走査パターン２０３
に接続されている。

【０００８】

【発明が解決しようとする課題】上記従来の発光素子ア
レイおよびプリンタヘッドにおいては、アレイサイズお
よびヘッドサイズのコンパクト化、特に幅サイズのコン
パクト化という課題においてさらに改良の余地がある。
本発明は従来技術を改良するものであり、アレイサイズ
およびヘッドサイズのコンパクト化を図ることができる
発光素子アレイを提供することを目的とするものであ
る。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の発光素子アレイは、互いに素子分離された
複数の第１導電型半導体ブロックと、第１導電型半導体
ブロックに形成された第２導電型半導体領域と、異なる
第１導電型半導体ブロックに形成された所定の第２導電
型領域の間を接続するマトリクス配線と、マトリクス配
線に接続する第２導電側パッド電極とを有する発光素子
アレイにおいて、前記第２導電側パッド電極が、前記マ
トリクス配線上に多層形成されていることを特徴とする
ものである。

【００１０】また本発明の発光素子アレイの製造方法
は、第１導電型半導体ブロックと第２導電型半導体領域
とマトリクス配線とが形成された半導体基板上に層間絶
縁膜を成膜し、この層間絶縁膜に前記マトリクス配線を
露出させるヴィアホールを形成する工程と、前記ヴィア
ホールが形成された半導体基板上に導電膜を成膜し、こ
の導電膜をパターニングして第２導電側パッド電極を形
成する工程とを実施し、前記第２導電側パッド電極を前
記マトリクス配線上に多層形成することを特徴とするも
のである。

【００１１】

【発明の実施の形態】

第１の実施形態 図１は本発明の第１の実施形態のＬＥＤアレイ１の構造
を示す図であり、（ａ）は上面図、（ｂ）は（ａ）にお
けるＡ−Ａ’間の断面図である。ＬＥＤアレイ１は、１
２００［ＤΡＩ］対応のマトリクス型ＬＥＤアレイであ
り、高抵抗半導体基板２と、ｎ型半導体ブロック１１
と、層間絶縁膜１２ａ、１２ｂ、１２ｃと、ｐ型半導体
領域（発光部）１３と、マトリクス配線を構成する個別
マトリクス配線１４および共通マトリクス配線４と、ｐ
側パッド電極５およびｐ側パッド配線６と、ｎ側パッド
電極１５とを有する。ｎ型半導体ブロック１１は高抵抗
半導体基板２上に１列にＭ（Ｍは正の整数）個配置され
ている。図１には３個のｎ型半導体ブロック１１を図示
してある。このｎ型半導体ブロック１１は高抵抗半導体
基板２上に形成されたエピタキシャル層等のｎ型半導体
層を分離溝３により分割したものである。従ってｎ型半
導体ブロック１１は高抵抗半導体基板２と分離溝３とに
より互いに素子分離されている。

【００１２】それぞれのｎ型半導体ブロック１１には、
拡散法等によるｐ型半導体領域１３が１列にＮ（Ｎは正
の整数）個形成されている。図１ではＮ＝５である。１
個のｐ型半導体領域１３とｎ型半導体ブロック１１とは
１個のＬＥＤを構成する。すなわちｎ型半導体ブロック
１１にはＮ個のＬＥＤが形成されている。ｐ型半導体領
域１３の深さ寸法はｎ型半導体ブロック１１の厚さ寸法
よりも小さい。従ってｐ型半導体領域１３はｎ型半導体
ブロック１１に浮島状に形成されている。ｐ型半導体領
域１３が形成されたｎ型半導体ブロック１１上には第１
層間絶縁膜１２ａが形成されている。この第１層間絶縁
膜１２ａには、発光部１３のほぼ表面全域を露出させる
発光開口部１６と、ｎ型半導体ブロック１１の表面を露
出させるパッド開口部１７とが形成されている。

【００１３】第１層間絶縁膜１２ａが形成されたｎ型半
導体ブロック１１上には、Ｎ個の個別マトリクス配線１
４と、ｎ側パッド電極１５とが形成されている。個別マ
トリクス配線１４は発光開口部１６において発光部１３
に個別にコンタクトしている。ｎ側パッド電極１５は、
パッド開口部１７内に形成され、ｎ型半導体ブロック１
１にコンタクトしている。個別マトリクス配線１４およ
びｎ側パッド電極１５が形成されたｎ型半導体ブロック
１１上には、第２層間絶縁膜１２ｂが形成されている。
この第２層間絶縁膜１２ｂには、発光部１３のほぼ全域
を露出させる発光開口部１６と、ｎ側パッド電極１５を
露出させるパッド開口部１７と、個別マトリクス配線１
４を露出させるマトリクスヴィアホール１８およびパッ
ドヴィアホール１９とが形成されている。マトリクスヴ
ィアホール１８は個別マトリクス配線１４と共通マトリ
クス配線４とをコンタクトさせるためのものであり、パ
ッドヴィアホール１９はｐ側パッド電極５とマトリクス
配線とを接続するためのものである。

【００１４】第２層間絶縁膜１２ｂが形成されたｎ型半
導体ブロック１１上にはＰ（ＰはＮ以上の整数）本の共
通マトリクス配線４が形成されている。図１ではＰ＝５
である。共通マトリクス配線４は、全てのｎ型半導体ブ
ロック１１に渡って形成されており、マトリクスヴィア
ホール１８において所定の個別マトリクス配線１４にコ
ンタクトしている。さらに、共通マトリクス配線４が形
成されたｎ型半導体ブロック１１上には第３層間絶縁膜
１２ｃが形成されている。この第３層間絶縁膜１２ｃに
は発光開口部１６とパッド開口部１７とパッドヴィアホ
ール１９とが形成されている。

【００１５】第３層間絶縁膜１２ｃが形成されたｎ型半
導体ブロック１１上にはｐ側パッド電極５およびｐ側パ
ッド配線６が形成されている。ｐ側パッド電極５とｐ側
パッド配線６とは一体形成されている。ｐ側パッド電極
５は、第３層間絶縁膜１２ｃを介して共通マトリクス配
線４上に形成されており、ｐ側パッド配線６を介して所
定の個別マトリクス配線１４に接続している。ｐ側パッ
ド配線６はパッドヴィアホール１９において所定の個別
マトリクス配線１４にコンタクトしている。図１ではｐ
側パッド電極５はそれぞれのｎ型半導体ブロック１１に
２個ずつ形成されている。

【００１６】ＬＥＤアレイ１は、ｐ側パッド電極５とｎ
側パッド電極１５の間に電圧を印加すると、ｐ型半導体
領域（発光部）１３とｎ型半導体ブロック１１との接合
面で発光現象が起こり、この発光光が発光部１３の表面
から外部に放射される。発光光は図１（ｂ）に示すよう
に発光部１３の表面から垂直方向上向きに放射される。

【００１７】本発明の第１の実施形態のＬＥＤアレイ１
はｐ側パッド電極５とマトリクス配線（ここでは個別マ
トリクス配線１４および共通マトリクス配線４）とを多
層構造とし、ｐ側パッド電極５をマトリクス配線上に形
成したことを特徴とする。従来のＬＥＤアレイではｐ側
パッド電極とマトリクス配線とを別々の領域に形成して
いたが、ｐ側パッド電極とマトリクス配線とを多層構造
とすることにより、ｐ側パッド電極の幅サイズ分だけ
（あるいはマトリクス配線形成領域の幅サイズ分だけ）
ＬＥＤアレイの幅サイズを小さくすることができる。

【００１８】ＬＥＤアレイ１の製造工程を以下に説明す
る。図２ないし図１１はＬＥＤアレイ１の製造工程の一
例を示す図である。図２（ａ）、図６、図７（ａ）〜図
１１（ａ）は上面図である。図３〜図５、図７（ｂ）、
図８（ｂ）、図１１（ｂ）は上面図におけるＡ−Ａ’間
の断面図である。図７（ｃ）、図８（ｃ）、図１１
（ｃ）は上面図におけるＢ−Ｂ’間の断面図である。図
９（ｂ）、図１１（ｄ）は上面図におけるＣ−Ｃ’間の
断面図である。図１０（ｂ）、図１１（ｅ）は上面図に
おけるＤ−Ｄ’間の断面図である。

【００１９】まず図２に示すように、高抵抗半導体基板
２上にｎ型半導体層２０を形成した半導体基板（複合半
導体基板）を作製し、ｎ型半導体層２０の表面に拡散マ
スク２１となる第１層間絶縁膜１２ａを成膜し、この第
１層間絶縁膜１２ａをホトリソおよびエッチング法によ
りパターニングして発光開口部１６および拡散マスク２
１を形成する。ここでは、高抵抗半導体基板２として半
絶縁性の砒化ガリウム基板（ＧａＡｓ基板）を用いる。
また、この半絶縁性ＧａＡｓ基板上にｎ型のＡｌＧａＡ
ｓ層をエピタキシャル成長させ、このＡｌＧａＡｓエピ
タキシャル層をｎ型半導体層２０とする。ｎ型半導体層
２０（ｎ型エピタキシャル層）の厚さは例えば約３［μ
ｍ］とする。また第１層間絶縁膜１２ａ（拡散マスク２
１）としては例えば窒化アルミニウム膜（ＡｌＮ膜）を
用いる。このＡｌＮ膜はスパッタ法により成膜され、そ
の膜厚は例えば５００〜３０００［Å］程度である。

【００２０】次に図３および図４に示すように、ｎ型半
導体層２０の表面基板側にｐ型半導体領域１３を形成す
る。ここでは、Ｚｎ固相拡散法を用いる。すなわち、発
光開口部１６の形成が済んだｎ型半導体層２０の表面上
にΖｎ拡散源膜２２を成膜し、さらにその上にアニール
キャップ膜２３を成膜する（図３）。Ζｎ拡散源膜２２
としては、例えばＺｎＯ−ＳｉＯ2 混合膜を成膜する。
このＺｎＯ−ＳｉＯ2膜は、酸化亜鉛（ＺｎＯ）と酸化
シリコン（ＳｉＯ2 ）とを１：１に混合した膜であり、
スパッタ法により成膜される。アニールキャップ膜２３
としては例えばＳｉＮ膜を用いる。上記のＺｎＯ−Ｓｉ
Ｏ2 混合膜の膜厚は例えば５００〜３０００［Å］程度
である。また上記のＳｉＮ膜の膜厚は例えば５００〜３
０００［Å］程度である。

【００２１】さらにアニールキャップ膜２３の形成が済
んだｎ型半導体層２０に高温アニールを施し、Ζｎ拡散
源膜２２からｎ型半導体層２０中にＺｎを拡散させる
（図４）。このとき、拡散マスク２１が形成されていな
い発光開口部１６においてのみＺｎがｎ型半導体層２０
中に拡散するので、ｎ型半導体層２０における発光開口
部１６の形成領域に選択的にｐ型半導体領域１３が形成
される。上記の高温アニールの条件は、例えば窒素大気
圧下においてアニール温度７００［℃］、アニール時間
２時間である。このアニール条件により深さが約１［μ
ｍ］、表面Ｚｎ濃度が約１０20［ｃｍ3 ］のｐ型半導体
領域１３が形成される。

【００２２】次に図５に示すように、ｐ型半導体領域１
３の形成が済んだｎ型半導体層２０において、例えば選
択的なウエットエッチング法により、アニールキャップ
膜２３および拡散源膜２２を全面的に除去し、第１層間
絶縁膜１２ａ（拡散マスク２１）のみを残す。

【００２３】次に図６に示すように、アニールキャップ
膜２３および拡散源膜２２の除去が済んだｎ型半導体層
２０において第１層間絶縁膜１２ａにホトリソおよびエ
ッチング法によりパッド開口部１７を形成する。

【００２４】次に図７に示すように、パッド開口部１７
の形成が済んだｎ型半導体層２０の表面上に個別マトリ
クス配線１４となる導電膜を成膜し、この導電膜をリフ
トオフ法によりパターニングして個別マトリクス配線１
４を形成する。すなわち、個別マトリクス配線１４の形
成予定領域を抜きパターンとするホトレジストパターン
を形成し、その上全面に個別マトリクス配線１４となる
導電膜を成膜し、上記のホトレジストおよびその上に成
膜された導電膜をリフトオフすることにより、個別マト
リクス配線１４を形成する。個別マトリクス配線１４は
その一部が発光開口部１６においてｐ型半導体領域１３
の表面に密着するように形成される。このあと、個別マ
トリクス配線１４をｐ型半導体領域１３にオーミック接
続させるためのシンター処理（熱処理）を施す。個別マ
トリクス配線１４となる導電膜としては例えばアルミニ
ウム膜（Ａｌ膜）を用いる。

【００２５】さらに個別マトリクス配線１４の形成が済
んだｎ型半導体層２０の表面上にｎ側パッド電極１５と
なる導電膜を成膜し、この導電膜をリフトオフ法により
パターニングし、ｎ側パッド電極１５を形成する。ｎ側
パッド電極１５はパッド開口部１７内に、ｎ型半導体層
２０の表面に密着して形成される。このあと、ｎ側パッ
ド電極１５をｎ型半導体層２０にオーミック接続させる
ためのシンター処理を施す。ｎ側パッド電極１５となる
導電膜としては、例えばＡｕ合金膜を用いる。Ａｕ合金
膜としては、例えばチタン膜と白金膜とＡｕ膜との積層
金属膜や、Αｕ、ゲルマニウム、およびニッケルの合金
膜とＡｕ膜との積層合金膜がある。なお、個別マトリク
ス配線１４となる導電膜はｐ型半導体領域１３にオーミ
ック接続できるものであれば良く、またｎ側パッド電極
１５となる導電膜はｎ型半導体層２０にオーミック接続
できるものであれば良い。

【００２６】次に図８に示すように、ｎ側パッド電極１
５の形成が済んだｎ型半導体層２０に高抵抗半導体基板
２に至る分離溝３を形成し、ｎ型半導体層２０をｎ型半
導体ブロック１１に分割する。すなわち、ホトリソおよ
びエッチング法により分離溝形成予定領域にある第１層
間絶縁膜１２ａおよびその下のｎ型半導体層２０をエッ
チングし、高抵抗半導体基板２を露出させる。これによ
り分離溝３および高抵抗半導体基板２によって互いに素
子分離されたｎ型半導体ブロック１１が形成される。厚
さ約３［μｍ］のｎ型半導体層２０および膜厚５００〜
３０００［Å］程度の第１層間絶縁膜１２ａに対し、分
離溝３の深さは例えば約３．５［μｍ］とする。なお、
ｎ型半導体層２０をブロック分割する素子分離法は分離
溝による空気分離法に限定されるものではない。

【００２７】さらに分離溝３の形成が済んだ半導体基板
（高抵抗半導体基板２とｎ型半導体層２０からなる複合
半導体基板）の表面上に、第２層間絶縁膜１２ｂを形成
し、この第２層間絶縁膜１２ｂに、発光開口部１６と、
パッド開口部１７と、個別マトリクス配線１４に至るマ
トリクスヴィアホール１８およびパッドヴィアホール１
９とを形成する。第２層間絶縁膜１２ｂとしては、例え
ばポリイミド膜を用いる。ポリイミド膜は、例えばホト
レジストの現像液（アルカリ性溶液）に溶解するポリイ
ミドを用い、以下のように形成およびパターニングされ
る。ポリイミドソースを半導体基板（ウエハ）にスピン
コートし、１００［℃］程度でプリベークする。次にプ
リベークが済んだポリイミド膜の上にホトレジストをス
ピンコートし、このホトレジストに上記の開口部および
ヴィアホールが抜きパターンとなるような露光を施す。
ホトレジストの現像の際に、抜きパターンとなるホトレ
ジスト領域およびその下のポリイミド膜領域が現像液に
溶解し、ポリイミド膜がパターニングされる。次に残っ
たホトレジストを剥離し、パターニングされたポリイミ
ド膜を３５０［℃］程度で焼成する。

【００２８】次に図９に示すように、第２層間絶縁膜１
２ｂのパターニングが済んだ半導体基板の全面に共通マ
トリクス配線４となる導電膜を成膜し、この導電膜をリ
フトオフ法によりパターニングし、共通マトリクス配線
４を形成する。このあとシンター処理を施し、マトリク
スヴィアホール１８において共通マトリクス配線４を所
定の個別マトリクス配線１４にオーミック接続させる。
共通マトリクス配線４となる導電膜としては、個別マト
リクス配線１４とのコンタクト部において断線を生じな
い導電膜を用いる。例えば個別マトリクス配線１４にＡ
ｌ膜を用いた場合にはＡｌ膜、Ａｕ合金膜を用いた場合
にはＡｕ合金膜を用いる。

【００２９】次に図１０に示すように、個別マトリクス
配線１４の形成が済んだ半導体基板の全面に第３層間絶
縁膜１２ｃを形成し、この第３層間絶縁膜１２ｃに、発
光開口部１６と、パッド開口部１７と、パッドヴィアホ
ール１９とを形成する。第３層間絶縁膜１２ｃとして
は、例えば第２層間絶縁膜１２ｂと同じポリイミド膜を
用いる。発光開口部１６およびパッド開口部１７は、層
間絶縁膜１２ａ、１２ｂ、および１２ｃに形成され、パ
ッドヴィアホール１９は層間絶縁膜１２ｂおよび１２ｃ
に形成される。

【００３０】最後に図１１に示すように、第３層間絶縁
膜１２ｃが済んだ半導体基板２の全面にｐ側パッド電極
５およびｐ側パッド配線６となる導電膜を成膜し、この
導電膜をリフトオフ法によりパターニングし、ｐ側パッ
ド電極５およびこれと一体をなすｐ側パッド配線６を形
成する。このあとシンター処理を施し、パッドヴィアホ
ール１９においてｐ側パッド配線６を所定の個別マトリ
クス配線１４にオーミック接続させ、ｐ側パッド電極５
を所定のマトリクス配線に接続する。ｐ側パッド電極５
およびｐ側パッド配線６となる導電膜としては、個別マ
トリクス配線１４とのコンタクト部において断線を生じ
ない導電膜を用いる。個別マトリクス配線１４と共通マ
トリクス配線４とｐ側パッド電極５とは３層構造をなし
ており、ｐ側パッド電極５はマトリクス配線の上に多層
形成されている。以上のようにして、図１に示すＬＥＤ
アレイ１が製造される。

【００３１】次に、ＬＥＤアレイ１の動作について簡単
に説明する。図１（ａ）において、ｎ側パッド電極１５
を右側から順に１５−１、１５−２…１５−Ｍとする
（ただし１５−４〜１５−Ｍは図示省略）。また発光部
１３を右側から順に１３−［１，１］、１３−［１，
２］…１３−［１，５］、１３−［２，１］…１３
［Ｍ，５］とする（ただし１３−［３，４］〜１３−
［Ｍ，５］は図示省略）。同様に個別マトリクス配線１
４を右側から順に１４−［１，１］、１４−［１，２］
…１４−［Ｍ，５］とする。またｐ側パッド電極５を右
側から順に５−１、５−２…５−（２×Ｍ）とする（た
だし５−６〜５−（２×Ｍ）は図示省略）。また共通マ
トリクス配線４を発光部１３に遠い側から順に４−１、
４−２…４−５とする。

【００３２】個別マトリクス配線１４−［１，ｊ］〜１
４−［Ｍ，ｊ］（ｊは１からＮまでのいずれかの整数）
は共通マトリクス配線４−ｊに接続している。すなわ
ち、発光部１３−［１，ｊ］〜１３−［Ｍ，ｊ］はマト
リクス配線４−ｊに接続している。ｐ側パッド電極５−
１〜５−５はそれぞれ共通マトリクス配線４−１、４−
５、４−３、４−４、４−２に接続している。ｐ側パッ
ド電極５−６〜５−１０はそれぞれ共通マトリクス配線
４−５、４−１、４−４、４−２、４−３に接続してい
る。例えばｐ側パッド電極５−１は個別マトリクス配線
１４−［１，１］を介して共通マトリクス配線４−１に
接続しており、またｐ側パッド電極５−５は個別マトリ
クス配線１４−［３，２］を介して共通マトリクス配線
４−３に接続している。なお、ｐ側パッド電極５−１１
〜５−Ｍは５−１〜５−１０と同じように共通マトリク
ス配線４に接続されてる。

【００３３】発光部１３−［ｉ，ｊ］（ｉは１からＭま
でのいずれかの整数）を発光させるには、マトリクス配
線４−ｊに接続するｐ側パッド電極５と、ｎ側パッド電
極１５−ｉとの間に駆動電流を流す。例えば発光部１３
−［１，１］と１３−［１，３］とを発光させるには、
共通マトリクス配線４−１および４−３に接続するｐ側
パッド電極５（例えばｐ側パッド電極５−１および５−
３）と、ｎ側パッド電極１５−１との間に電圧を印加す
る。また発光部１３−［２，２］と１３−［３，２］と
を発光させるには、共通マトリクス配線４−２に接続す
るｐ側パッド電極５（例えばｐ側パッド電極５−２）
と、ｎ側パッド電極１５−２および１５−３との間に電
圧を印加する。

【００３４】図１２は本発明の第１の実施形態のＬＥＤ
アレイ１を用いたＬＥＤプリンタヘッドの構造を示す断
面図である。図１２に示すプリンタヘッドは、実装基板
２０１にＬＥＤアレイ１と駆動回路（駆動ＩＣ２０２お
よび走査パターン２０３）とを備えたものである。ＬＥ
Ｄアレイ１のｐ側パッド電極５はワイヤ２０４ａにより
駆動ＩＣ２０２に接続され、またｎ側パッド電極１５は
ワイヤ２０４ｂにより走査パターン２０３に接続されて
いる。図１２に示すプリンタヘッドにおいては、図２３
または図２４に示したプリンタヘッドに比べ、幅サイズ
の小さいＬＥＤアレイ１を用いた分だけヘッドの幅サイ
ズを小さくすることができる。

【００３５】このように第１の実施形態によれば、ｐ側
パッド電極５をマトリクス配線上に多層形成することに
より、ＬＥＤアレイの幅サイズを小さくすることができ
る。また第１の実施形態のＬＥＤアレイを用いてＬＥＤ
プリンタヘッドを構成することにより、ヘッドの幅サイ
ズを小さくすることができる。

【００３６】第２の実施形態 図１３は本発明の第２の実施形態のＬＥＤアレイ３１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。図１３において図
１と同じものには同一符号を付してある。ＬＥＤアレイ
３１はｐ側パッド電極３２とパッドヴィアホール３３と
が図１のＬＥＤアレイ１と異なり、これ以外はＬＥＤア
レイ１と同じである。なお、ＬＥＤアレイ３１の製造工
程および動作はＬＥＤアレイ１と同様である。またＬＥ
Ｄアレイ３１を用いたプリンタヘッドの構造は図１２と
同様である。

【００３７】第２の実施形態のＬＥＤアレイ３１は、ｐ
側パッド電極３２自体をマトリクス配線（共通マトリク
ス配線４）にコンタクトさせたことを特徴とする。すな
わち、第３層間絶縁膜１２ｃに所定の共通マトリクス配
線４に至るパッドヴィアホール３３を形成し、このパッ
ドヴィアホール３３上にｐ側パッド電極３２を形成した
ものである。ｐ側パッド電極３２は共通マトリクス配線
４の形成領域内において所定のマトリクス配線にコンタ
クトしており、ＬＥＤアレイ１のように共通マトリクス
配線４の形成領域以外の領域にｐ側パッド配線と個別マ
トリクス配線のコンタクト領域を設ける必要がないの
で、さらにＬＥＤアレイの幅サイズを小さくすることが
できる。

【００３８】なお、３層目の導電膜を１層目の導電膜
（個別マトリクス配線１４）にコンタクトさせる必要が
ないので、パッドヴィアホール３３は第３層間絶縁膜１
２ｃのみに設ければ良い。また、パッドヴィアホール３
３を第２層間絶縁膜１２ｂに設けられたマトリクスヴィ
アホール１８と同じ位置すなわちマトリクスヴィアホー
ル１８上に形成しても良い。

【００３９】このように第２の実施形態によれば、ｐ側
パッド電極３２自体を共通マトリクス配線４の形成領域
内においてマトリクス配線にコンタクトさせる構造とし
たにより、上記第１の実施形態のようにｐ側パッド電極
を個別マトリクス配線に接続するためのコンタクト領域
を設ける必要がないので、ＬＥＤアレイの幅サイズをさ
らに縮小することができる。

【００４０】第３の実施形態 図１４は本発明の第３の実施形態のＬＥＤアレイ４１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。図１４において図
１と同じものには同一符号を付してある。ＬＥＤアレイ
４１はｎ側パッド電極１５の位置が図１のＬＥＤアレイ
１と異なり、これ以外はＬＥＤアレイ１と同じである。
なお、ＬＥＤアレイ４１の製造工程および動作はＬＥＤ
アレイ１と同様である。

【００４１】第３の実施形態のＬＥＤアレイ５１はｎ側
パッド電極１５を発光部１３に対しマトリクス配線およ
びｐ側パッド電極５と同じ側に形成したこと、すなわち
ｎ側パッド電極１５を多層構造のマトリクス配線および
ｐ側パッド電極５に対し、発光部１３の反対側に形成し
たことを特徴とするものである。

【００４２】図１５は本発明の第３の実施形態のＬＥＤ
アレイ４１を用いたＬＥＤプリンタヘッドの構造を示す
断面図である。図１５において図１２と同じものには同
じ符号を付してある。図１５に示すプリンタヘッドにお
いては、ｐ側パッド電極５にボンディングされたワイヤ
２０４ａと、ｎ側パッド電極１５にボンディングされた
ワイヤ２０４ｂとを、ＬＥＤアレイ４１の長手方向のア
レイ端部の片側から引き出すことができるので、駆動回
路をＬＥＤアレイ４１の片側のアレイ端部に沿って配置
すれば良く、図１２のように駆動回路をＬＥＤアレイ４
１の両側に配置する必要がない。従ってプリンタヘッド
の幅サイズを小さくすることができる。また図１２に示
すプリンタヘッドに比べ、ボンディング作業が簡単にな
り、ＬＥＤアレイの実装コストを低減することができ
る。

【００４３】このように第３の実施形態によれば、ｎ側
パッド電極１５を発光部１３に対してｐ側パッド電極５
と同じ側に形成することにより、プリンタヘッドに実装
したときにアレイ端部の片側からワイヤを引き出すこと
ができるので、プリンタヘッドの幅サイズを上記第１の
実施形態よりもさらに小さくすることができ、プリンタ
ヘッドにおけるＬＥＤアレイの実装コストを低減するこ
とができる。

【００４４】なお、第３の実施形態を上記第２の実施形
態に適用し、上記第２の実施形態においてｎ側パッド電
極１５を発光部１３に対してｐ側パッド電極３２と同じ
側に形成しても良い。

【００４５】第４の実施形態 図１６は本発明の第４の実施形態のＬＥＤアレイ５１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。図１６において、
図１４と同じものには同一符号を付してある。ＬＥＤア
レイ５１は、ｎ側コンタクト電極５２とコンタクト開口
部５３とｎ側パッド配線５４とｎ側パッド電極５５とが
図１のＬＥＤアレイ４１と異なり、これ以外はＬＥＤア
レイ４１と同じである。なお、ＬＥＤアレイ５１の動作
はＬＥＤアレイ４１と同様である。

【００４６】第４の実施形態のＬＥＤアレイ５１はｎ型
パッド電極５５をマトリクス配線上に多層形成したこと
を特徴とするものである。図１４に示すｎ側パッド電極
１５よりも幅が狭いｎ側コンタクト電極５２はマトリク
ス配線に対し発光部１３の反対側に形成されたコンタク
ト開口部５３内においてｎ型半導体ブロック１１にコン
タクトしている。ｐ側パッド電極５５に一体形成された
ｎ側パッド配線５４はｎ側コンタクト電極５２にコンタ
クトしている。ｎ側パッド電極５５とｐ側パッド電極５
とはマトリクス配線上に１列に配置されている。ｎ側コ
ンタクト電極５２の幅サイズを図１４に示すｎ側パッド
電極１５よりも狭くすることができる分だけ、ＬＥＤア
レイの幅サイズをさらに小さくすることができる。

【００４７】ＬＥＤアレイ５１の製造工程は基本的には
上記第３の実施形態のＬＥＤアレイ４１と同様である。
コンタクト開口部５３は、図１４に示すパッド開口部１
７と同じように層間絶縁膜１２ａ、１２ｂ、および１２
ｃに形成される。ｎ側コンタクト電極５２は、第１層間
絶縁膜１２ａまたは第２層間絶縁膜１２ｂの形成後に、
個別マトリクス配線１４または共通マトリクス配線４の
形成に前後して形成される。ｎ型パッド電極５５および
ｎ側パッド配線５４は、第３層間絶縁膜１２ｃの形成後
に、ｐ側パッド電極５およびｐ側パッド配線６の形成に
前後して形成される。ｎ側コンタクト電極５２となる導
電膜としてはｎ型半導体ブロック１１にオーミック接続
することができるものを用いる。またｎ側パッド電極５
５およびｎ側パッド配線５４となる導電膜としては、ｎ
側コンタクト電極５２とのコンタクト部において断線を
生じない導電膜を用いる。

【００４８】図１７は本発明の第４の実施形態のＬＥＤ
アレイ５１を用いたＬＥＤプリンタヘッドの構造を示す
断面図である。図１７において図１５と同じものには同
じ符号を付してある。図１７に示すプリンタヘッドは、
上記第３の実施形態のＬＥＤアレイ４１よりも幅サイズ
の小さいＬＥＤアレイ５１を用いたことにより、ヘッド
の幅サイズを図１５に示すプリンタヘッドよりもさらに
小さくすることができる。またＬＥＤアレイ５１におい
てはｎ側パッド電極５５とｐ側パッド電極５とが１列に
配置されおり、ＬＥＤアレイ５１の実装する際にワイヤ
ボンディング不良が発生してもワイヤの回収が容易なの
で、ＬＥＤアレイの実装コストをさらに低減することが
できる。

【００４９】このように第４の実施形態によれば、ｎ側
パッド電極５５をマトリクス配線上に多層形成したこと
により、ＬＥＤアレイの幅サイズを上記第３の実施形態
よりもさらに小さくすることができる。また第４の実施
形態のＬＥＤアレイ５１を用いてＬＥＤプリンタヘッド
を構成することにより、ヘッドの幅サイズをさらに小さ
くすることができ、ＬＥＤアレイの実装コストをさらに
低減することができる。

【００５０】なお、第４の実施形態を上記第２の実施形
態に適用し、上記第２の実施形態においてｎ側パッド電
極１５をマトリクス配線上に多層形成しても良い。

【００５１】第５の実施形態 図１８は本発明の第５の実施形態のＬＥＤアレイ６１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。図１８において図
１６と同じものには同一符号を付してある。ＬＥＤアレ
イ６１は、ｎ側コンタクト電極６２とｎ側パッド配線６
３とｎ側パッド電極６５とが図１８のＬＥＤアレイ５１
と異なり、これ以外はＬＥＤアレイ５１と同じである。
なお、ＬＥＤアレイ６１の動作はＬＥＤアレイ５１と同
様である。またＬＥＤアレイ６１を用いたプリンタヘッ
ドの構造は図１７と同様である。

【００５２】第５の実施形態のＬＥＤアレイ６１は、ｎ
側コンタクト電極６２およびｎ側パッド配線６３とｎ側
パッド電極６５とを一体形成したことを特徴とするもの
である。ＬＥＤアレイ６１の製造工程は基本的には上記
第４の実施形態のＬＥＤアレイ５１と同様である。ｎ側
コンタクト電極６２とｎ側パッド配線６３とｎ側パッド
電極６５とは、第３層間絶縁膜１２ｃの形成後に、ｐ側
パッド電極５およびｐ側パッド配線の形成に前後して形
成される。ｎ側コンタクト電極６２とｎ側パッド配線６
３およびｎ側パッド配線６３とが同時に形成できるの
で、上記第４の実施形態のＬＥＤ５１よりも製造工程を
簡略化することができる。

【００５３】このように第５の実施形態によれば、ｎ側
コンタクト電極６２およびｎ側パッド配線６３とｎ側パ
ッド電極６５とを一体形成することにより、上記第４の
実施形態よりも製造工程を簡略化することができるの
で、製造コストを低減することができる。

【００５４】第６の実施形態 図１９は本発明の第６の実施形態のＬＥＤアレイ７１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。図１９において図
１６と同じものには同一符号を付してある。ＬＥＤアレ
イ７１は、個別マトリクス配線７２とｐ型半導体領域７
３と発光開口部７４とが図１６のＬＥＤアレイ５１と異
なり、これ以外はＬＥＤアレイ５１と同じである。

【００５５】第６の実施形態のＬＥＤアレイ７１は、第
４の実施形態のＬＥＤアレイ５１を端面発光型のＬＥＤ
アレイに適用したものである。端面発光型ＬＥＤアレイ
は図１９（ｂ）に示すようにｐ型半導体領域７３とｎ型
半導体ブロック１１との接合面で発生した光をアレイ端
面から水平方向に放射する。これに対し、図１６のＬＥ
Ｄアレイ５１のように、発生した光を発光部の表面から
垂直方向に放射するＬＥＤアレイを上面発光型と称す
る。

【００５６】ＬＥＤアレイ７１はアレイ端面７５がｐ型
半導体領域７３および発光開口部７４の形成位置に近接
した構造を有する。個別マトリクス配線７２はｐ型半導
体領域７３の表面全面にコンタクトするように形成され
ている。端面発光型ＬＥＤアレイはｐ型半導体領域の表
面全面を個別マトリクス配線にコンタクトさせることが
できるのでコンタクト面積を大きくすることが可能であ
る。これにより上面発光型ＬＥＤアレイよりも低い印加
電圧で発光させることができるので、消費電力を低減す
ることができる。また端面発光型ＬＥＤアレイは上面発
光型ＬＥＤアレイのようにアレイ端面がｐ型半導体領域
から離れた構造ではなく、アレイ端面がｐ型半導体領域
に近接した構造なので、上面発光型ＬＥＤアレイよりも
幅サイズを小さくすることができる。

【００５７】ＬＥＤアレイ７１の製造工程は基本的には
上記第４の実施形態のＬＥＤアレイ５１と同様である。
ただし、アレイ端面７５を加工する工程が追加される場
合がある。またＬＥＤアレイ７１の動作はアレイ端面７
５から発光光を放射することを除いてＬＥＤアレイ５１
と同様である。

【００５８】図２０は本発明の第６の実施形態のＬＥＤ
アレイ７１を用いたプリンタヘッドの構造を示す断面図
である。図２０において図１７と同じものには同じ符号
を付してある。図２０に示すプリンタヘッドにおいて
は、上記第４の実施形態のＬＥＤアレイ５１よりも幅サ
イズの小さいＬＥＤアレイ７１を用いたことにより、ヘ
ッドの幅サイズを図１７に示したプリンタヘッドよりも
さらに小さくすることができ、また消費電力を低減する
ことができる。

【００５９】このように第６の実施形態によれば、端面
発光型とすることにより、さらに幅サイズを小さくで
き、また上面発光型のＬＥＤアレイよりも消費電力を低
減することができる。また第６の実施形態の端面発光型
ＬＥＤアレイ７１を用いてＬＥＤプリンタヘッドを構成
することにより、ヘッドの幅サイズをさらに小さくする
ことができ、消費電力を低減することができる。

【００６０】なお、第６の実施形態を上記第３または第
５の実施形態に適用し、上記第３の実施形態のＬＥＤア
レイ４１または上記第５の実施形態のＬＥＤアレイ５１
を端面発光型としても良い。

【００６１】以上本発明の実施の形態では、同一結晶か
らなるホモ接合を有する半導体基板のみについて述べた
が、本発明は異なる材料からなるヘテロ接合を有する半
導体基板に対しても適用可能である。

【００６２】

【発明の効果】以上説明したように本発明の発光素子ア
レイによれば、ｐ側パッド電極をマトリクス配線上に多
層形成することにより、ＬＥＤアレイの幅サイズを小さ
くすることができるという効果がある。この発光素子ア
レイを用いてプリンタヘッドを構成することにより、ヘ
ッドの幅サイズを小さくすることができるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＬＥＤアレイの構造
を示す図である。

【図２】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その１）。

【図３】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その２）。

【図４】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その３）。

【図５】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その４）。

【図６】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その５）。

【図７】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その６）。

【図８】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その７）。

【図９】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その８）。

【図１０】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その９）。

【図１１】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１０）。

【図１２】本発明の第１の実施形態のＬＥＤアレイを用
いたプリンタヘッドの構造を示す断面図である。

【図１３】本発明の第２の実施形態のＬＥＤアレイの構
造を示す図である。

【図１４】本発明の第３の実施形態のＬＥＤアレイの構
造を示す図である。

【図１５】本発明の第３の実施形態のＬＥＤアレイを用
いたプリンタヘッドの構造を示す断面図である。

【図１６】本発明の第４の実施形態のＬＥＤアレイの構
造を示す図である。

【図１７】本発明の第４の実施形態のＬＥＤアレイを用
いたプリンタヘッドの構造を示す断面図である。

【図１８】本発明の第５の実施形態のＬＥＤアレイの構
造を示す図である。

【図１９】本発明の第６の実施形態のＬＥＤアレイの構
造を示す図である。

【図２０】本発明の第６の実施形態のＬＥＤアレイを用
いたプリンタヘッドの構造を示す断面図である。

【図２１】従来のＬＥＤアレイの構造を示す上面図であ
る。

【図２２】従来のＬＥＤアレイの構造を示す図である。

【図２３】従来のＬＥＤアレイを用いたプリンタヘッド
の構造を示す断面図である。

【図２４】従来のＬＥＤアレイを用いたプリンタヘッド
の構造を示す断面図である。

【符号の説明】

１，３１，４１，５１、６１，７１ ＬＥＤアレイ、
２ 高抵抗半導体基板、 ３ 分離溝、 ４ 共通マト
リクス配線、 ５，３２ ｐ側パッド電極、６ ｐ側パ
ッド配線、 １１ ｎ型半導体ブロック、 １２ 層間
絶縁膜、 １３，７３ ｐ型半導体領域（発光部）、
１４，７２ 個別マトリクス配線、１５，５５，６４
ｎ側パッド電極、 １９，３３ パッドヴィアホール、
５２，６２ ｎ側コンタクト電極、 ５４，６３ ｎ
側パッド配線、 ２０１ 実装基板、 ２０２ 駆動Ｉ
Ｃ、 ２０３ 走査パターン、 ２０４ ボンディング
ワイヤ。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 互いに素子分離された複数の第１導電型
   半導体ブロックと、第１導電型半導体ブロックに形成さ
   れた第２導電型半導体領域と、異なる第１導電型半導体
   ブロックに形成された所定の第２導電型領域の間を接続
   するマトリクス配線と、マトリクス配線に接続する第２
   導電側パッド電極とを有する発光素子アレイにおいて、 前記第２導電側パッド電極が、前記マトリクス配線上に
   多層形成されていることを特徴とする発光素子アレイ。
2. 【請求項２】 前記第２導電側パッド電極に一体形成さ
   れた第２導電側パッド配線を有し、 前記パッド配線が、前記マトリクス配線にコンタクトし
   ていることを特徴とする請求項１記載の発光素子アレ
   イ。
3. 【請求項３】 前記マトリクス配線は、前記第２導電型
   半導体領域に個別にコンタクトする個別マトリクス配線
   と、所定の個別マトリクス配線にコンタクトする共通マ
   トリクス配線とを多層形成したものであり、 前記第２導電側パッド配線と前記マトリクス配線とが、
   前記共通マトリクス配線の形成領域以外の領域において
   コンタクトしていることを特徴とする請求項２記載の発
   光素子アレイ。
4. 【請求項４】 前記第２導電側パッド電極が、前記マト
   リクス配線にコンタクトしていることを特徴とする請求
   項１記載の発光素子アレイ。
5. 【請求項５】 前記マトリクス配線は、前記第２導電型
   半導体領域に個別にコンタクトする個別マトリクス配線
   と、所定の個別マトリクス配線にコンタクトする共通マ
   トリクス配線とを多層形成したものであり、 前記第２導電側パッド電極と前記マトリクス配線が、前
   記共通マトリクス配線の形成領域内においてコンタクト
   していることを特徴とする請求項４記載の発光素子アレ
   イ。
6. 【請求項６】 所定の第１導電型半導体ブロックに接続
   する第１導電側パッド電極を有し、 前記第１導電側パッド電極が、前記第２導電型半導体領
   域に対して前記第２導電側パッド電極と反対側に形成さ
   れていることを特徴とする請求項１記載の発光素子アレ
   イ。
7. 【請求項７】 所定の第１導電型半導体ブロックに接続
   する第１導電側パッド電極を有し、 前記第１導電側パッド電極が、前記第２導電型半導体領
   域に対して前記第２導電側パッド電極と同じ側に形成さ
   れていることを特徴とする請求項１記載の発光素子アレ
   イ。
8. 【請求項８】 前記第１導電側パッド電極が、前記マト
   リクス配線上に多層形成されていることを特徴とする請
   求項７記載の発光素子アレイ。
9. 【請求項９】 前記第１導電側パッド電極に一体形成さ
   れた第１導電側パッド配線と、 前記第１導電型半導体ブロックにコンタクトする第１導
   電側コンタクト電極とを有し、 前記第１導電側パッド配線と前記第１導電側コンタクト
   電極とが、コンタクトしていることを特徴とする請求項
   ８記載の発光素子アレイ。
10. 【請求項１０】 前記第１導電側パッド電極に一体形成
    された第１導電側パッド配線と、 前記第１導電型半導体ブロックにコンタクトする第１導
    電側コンタクト電極とを有し、 前記第１導電側パッド配線と前記コンタクト電極とが、
    一体形成されていることを特徴とする請求項８記載の発
    光素子アレイ。
11. 【請求項１１】 前記第２導電型半導体領域が、前記第
    １導電型半導体ブロックの端面に近接して形成されてお
    り、 発光光が前記端面から外部に放射されることを特徴とす
    る請求項１記載の発光素子アレイ。
12. 【請求項１２】 互いに素子分離された複数の第１導電
    型半導体ブロックと、第１導電型半導体ブロックに形成
    された第２導電型半導体領域と、異なる第１導電側半導
    体ブロックに形成された所定の第２導電型領域の間を接
    続するマトリクス配線と、マトリクス配線に接続する第
    ２導電側パッド電極とを有する発光素子アレイの製造方
    法において、 前記第１導電型半導体ブロックと前記第２導電型半導体
    領域と前記マトリクス配線とが形成された半導体基板上
    に層間絶縁膜を成膜し、この層間絶縁膜に前記マトリク
    ス配線を露出させるヴィアホールを形成する工程と、 前記ヴィアホールが形成された半導体基板上に導電膜を
    成膜し、この導電膜をパターニングして第２導電側パッ
    ド電極を形成する工程とを実施し、 前記第２導電側パッド電極を前記マトリクス配線上に多
    層形成することを特徴とする発光素子アレイの製造方
    法。
13. 【請求項１３】 発光素子アレイと、前記発光素子アレ
    イの発光素子を個別に駆動する駆動回路とを実装基板上
    に備えたプリンタヘッドにおいて、 前記発光素子アレイとして、請求項１記載の発光素子ア
    レイを用いたことを特徴とするプリンタヘッド。
14. 【請求項１４】 発光素子アレイと、前記発光素子アレ
    イの発光素子を個別に駆動する駆動回路とを実装基板上
    に備えたプリンタヘッドにおいて、 前記発光素子アレイとして、請求項７記載の発光素子ア
    レイを用い、 前記第１導電側パッド電極にボンディングされたワイヤ
    と、前記第２導電側パッド電極にボンディングされたワ
    イヤとが、前記発光素子アレイの長手方向のアレイ端部
    の片側から引き出されて前記駆動回路にボンディングさ
    れていることを特徴とするプリンタヘッド。