JPH1140842A - 発光素子アレイとその製造方法およびプリンタヘッド - Google Patents
発光素子アレイとその製造方法およびプリンタヘッドInfo
- Publication number
- JPH1140842A JPH1140842A JP19682397A JP19682397A JPH1140842A JP H1140842 A JPH1140842 A JP H1140842A JP 19682397 A JP19682397 A JP 19682397A JP 19682397 A JP19682397 A JP 19682397A JP H1140842 A JPH1140842 A JP H1140842A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductive
- side pad
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 アレイの幅サイズを小さくする。
【解決手段】 高抵抗半導体基板2上に配置されたn型
半導体ブロック11には複数のp型半導体領域13が形
成されている。異なるn型半導体ブロック11に形成さ
れた所定のp型領域13はマトリクス配線14、4によ
り接続されている。p型領域13とn型ブロック11に
より構成される複数のLEDはp側パッド電極5および
n側パッド電極55にマトリクス状に接続されている。
p側パッド電極5はp側パッド配線6およびマトリクス
配線14、4を介して所定のp側領域13に接続してお
り、n側パッド電極55はn側パッド配線54およびn
側コンタクト電極52を介してn型ブロック11に接続
している。p側パッド電極5およびn側パッド電極55
は層間絶縁膜12cを介してマトリクス配線14、4上
に多層形成されている。
半導体ブロック11には複数のp型半導体領域13が形
成されている。異なるn型半導体ブロック11に形成さ
れた所定のp型領域13はマトリクス配線14、4によ
り接続されている。p型領域13とn型ブロック11に
より構成される複数のLEDはp側パッド電極5および
n側パッド電極55にマトリクス状に接続されている。
p側パッド電極5はp側パッド配線6およびマトリクス
配線14、4を介して所定のp側領域13に接続してお
り、n側パッド電極55はn側パッド配線54およびn
側コンタクト電極52を介してn型ブロック11に接続
している。p側パッド電極5およびn側パッド電極55
は層間絶縁膜12cを介してマトリクス配線14、4上
に多層形成されている。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光素子を同一半
導体基板に複数形成した発光素子アレイとその製造方法
および発光素子アレイを用いて構成されたプリンタヘッ
ドに関する。
導体基板に複数形成した発光素子アレイとその製造方法
および発光素子アレイを用いて構成されたプリンタヘッ
ドに関する。
【0002】
【従来の技術】電子写真プリンタにおいて感光体の露光
々源として用いられるプリンタヘッドとしては、発光素
子を1列に多数配置した発光素子アレイを用いたものが
ある。発光ダイオード(LED)を1列に配置した発光
素子アレイをLEDアレイと称し、またLEDアレイを
用いたプリントヘッドをLEDプリンタヘッドと称す
る。LEDプリンタヘッドは、LEDアレイと、LED
を個別に駆動するための駆動回路とを実装基板上に備え
たものである。
々源として用いられるプリンタヘッドとしては、発光素
子を1列に多数配置した発光素子アレイを用いたものが
ある。発光ダイオード(LED)を1列に配置した発光
素子アレイをLEDアレイと称し、またLEDアレイを
用いたプリントヘッドをLEDプリンタヘッドと称す
る。LEDプリンタヘッドは、LEDアレイと、LED
を個別に駆動するための駆動回路とを実装基板上に備え
たものである。
【0003】LEDアレイには、駆動回路に接続するた
めのパッド電極数を削減することにより、LEDの高密
度化(例えば1200[DPI(dot/inc
h)])を可能にしたマトリクス型LEDアレイがあ
る。マトリクス型LEDアレイは、半導体基板をM個の
半導体ブロックに分割し、それぞれのブロック上にN個
のLEDを形成するとともに、このN個のLEDのカソ
ードに接続するn側パッド電極を形成し、またM個のブ
ロック上にN個以上のp側パッド電極を形成し、同一ブ
ロック内のN個のLED素子のアノードをマトリクス配
線によりそれぞれ異なるp側パッド電極に接続したもの
である。すなわち、マトリクス型LEDアレイは、M個
×N個のLEDを、n側パッド電極とp側パッド電極と
にマトリクス接続することにより、LEDアレイ全体の
パッド電極数を削減し、駆動回路とのワイヤボンディン
グを容易にしたものである。
めのパッド電極数を削減することにより、LEDの高密
度化(例えば1200[DPI(dot/inc
h)])を可能にしたマトリクス型LEDアレイがあ
る。マトリクス型LEDアレイは、半導体基板をM個の
半導体ブロックに分割し、それぞれのブロック上にN個
のLEDを形成するとともに、このN個のLEDのカソ
ードに接続するn側パッド電極を形成し、またM個のブ
ロック上にN個以上のp側パッド電極を形成し、同一ブ
ロック内のN個のLED素子のアノードをマトリクス配
線によりそれぞれ異なるp側パッド電極に接続したもの
である。すなわち、マトリクス型LEDアレイは、M個
×N個のLEDを、n側パッド電極とp側パッド電極と
にマトリクス接続することにより、LEDアレイ全体の
パッド電極数を削減し、駆動回路とのワイヤボンディン
グを容易にしたものである。
【0004】上記のマトリクス型LEDアレイの構造を
最適化するために、本願発明者らはさらに図21および
図22に示すようなLEDアレイを提案した。図21お
よび図22において、(a)は上面図、(b)は(a)
のA−A’間の断面図である。また図23は図21に示
すLEDアレイを用いたLEDプリンタヘッドの構造を
示す断面図であり、図24は図22に示すLEDアレイ
を用いたLEDプリンタヘッドの構造を示す断面図であ
る。
最適化するために、本願発明者らはさらに図21および
図22に示すようなLEDアレイを提案した。図21お
よび図22において、(a)は上面図、(b)は(a)
のA−A’間の断面図である。また図23は図21に示
すLEDアレイを用いたLEDプリンタヘッドの構造を
示す断面図であり、図24は図22に示すLEDアレイ
を用いたLEDプリンタヘッドの構造を示す断面図であ
る。
【0005】図21および図22に示すLEDアレイ
は、n側パッド電極115をn型半導体ブロック111
に直接接続する(コンタクトさせる)ことにより、製造
プロセスの簡略化とn側パッド電極115の信頼性の向
上を図ったものである。また図22に示すLEDアレイ
121は、p型半導体領域113に対してn側パッド電
極115をp側パッド電極105と同じ側に形成し、図
24に示すようにp側パッド電極105にボンディング
されたワイヤ204aと、n側パッド電極115にボン
ディングされたワイヤ204bとをLEDアレイの片側
から引き出せるようにしたことにより、プリンタヘッド
のコンパクト化を図ったものである。
は、n側パッド電極115をn型半導体ブロック111
に直接接続する(コンタクトさせる)ことにより、製造
プロセスの簡略化とn側パッド電極115の信頼性の向
上を図ったものである。また図22に示すLEDアレイ
121は、p型半導体領域113に対してn側パッド電
極115をp側パッド電極105と同じ側に形成し、図
24に示すようにp側パッド電極105にボンディング
されたワイヤ204aと、n側パッド電極115にボン
ディングされたワイヤ204bとをLEDアレイの片側
から引き出せるようにしたことにより、プリンタヘッド
のコンパクト化を図ったものである。
【0006】図21に示すLEDアレイおよび図22に
示すLEDアレイは、高抵抗半導体基板102および分
離溝103により互いに素子分離された複数のn型半導
体ブロック111と、n型半導体ブロック111にそれ
ぞれ複数個ずつ形成されたp型半導体領域113と、p
型半導体領域113に個別にコンタクトする個別マトリ
クス配線114と、異なるブロック間の所定の個別マト
リクス配線114に接続する共通マトリクス配線104
と、所定の個別マトリクス配線114に一体形成された
p側パッド電極105およびp側パッド配線106と、
n型半導体ブロック111にコンタクトするn側パッド
電極115とを有する。n型半導体ブロック111と1
個のp型半導体領域113とは1個のLEDを構成す
る。個別マトリクス配線114と共通マトリクス配線1
04とはマトリクス配線を構成する。n型半導体ブロッ
ク111と個別マトリクス配線114の間、および個別
マトリクス配線114と共通マトリクス配線104の間
には、それぞれ第1層間絶縁膜112a、第2層間絶縁
膜112bが形成されている。共通マトリクス配線10
4はヴィアホール118により所定の個別マトリクス配
線114に接続している。
示すLEDアレイは、高抵抗半導体基板102および分
離溝103により互いに素子分離された複数のn型半導
体ブロック111と、n型半導体ブロック111にそれ
ぞれ複数個ずつ形成されたp型半導体領域113と、p
型半導体領域113に個別にコンタクトする個別マトリ
クス配線114と、異なるブロック間の所定の個別マト
リクス配線114に接続する共通マトリクス配線104
と、所定の個別マトリクス配線114に一体形成された
p側パッド電極105およびp側パッド配線106と、
n型半導体ブロック111にコンタクトするn側パッド
電極115とを有する。n型半導体ブロック111と1
個のp型半導体領域113とは1個のLEDを構成す
る。個別マトリクス配線114と共通マトリクス配線1
04とはマトリクス配線を構成する。n型半導体ブロッ
ク111と個別マトリクス配線114の間、および個別
マトリクス配線114と共通マトリクス配線104の間
には、それぞれ第1層間絶縁膜112a、第2層間絶縁
膜112bが形成されている。共通マトリクス配線10
4はヴィアホール118により所定の個別マトリクス配
線114に接続している。
【0007】図23および図24に示すLEDプリント
ヘッドは、実装基板201に、LEDアレイ101また
は121と、駆動IC202と、走査パターン203と
を備えたものである。駆動IC202と走査パターン2
03とはLEDアレイを駆動する駆動回路を構成してい
る。LEDアレイのp側パッド電極105はワイヤ20
4aにより駆動IC202に接続され、またn側パッド
電極115はワイヤ204bにより走査パターン203
に接続されている。
ヘッドは、実装基板201に、LEDアレイ101また
は121と、駆動IC202と、走査パターン203と
を備えたものである。駆動IC202と走査パターン2
03とはLEDアレイを駆動する駆動回路を構成してい
る。LEDアレイのp側パッド電極105はワイヤ20
4aにより駆動IC202に接続され、またn側パッド
電極115はワイヤ204bにより走査パターン203
に接続されている。
【0008】
【発明が解決しようとする課題】上記従来の発光素子ア
レイおよびプリンタヘッドにおいては、アレイサイズお
よびヘッドサイズのコンパクト化、特に幅サイズのコン
パクト化という課題においてさらに改良の余地がある。
本発明は従来技術を改良するものであり、アレイサイズ
およびヘッドサイズのコンパクト化を図ることができる
発光素子アレイを提供することを目的とするものであ
る。
レイおよびプリンタヘッドにおいては、アレイサイズお
よびヘッドサイズのコンパクト化、特に幅サイズのコン
パクト化という課題においてさらに改良の余地がある。
本発明は従来技術を改良するものであり、アレイサイズ
およびヘッドサイズのコンパクト化を図ることができる
発光素子アレイを提供することを目的とするものであ
る。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の発光素子アレイは、互いに素子分離された
複数の第1導電型半導体ブロックと、第1導電型半導体
ブロックに形成された第2導電型半導体領域と、異なる
第1導電型半導体ブロックに形成された所定の第2導電
型領域の間を接続するマトリクス配線と、マトリクス配
線に接続する第2導電側パッド電極とを有する発光素子
アレイにおいて、前記第2導電側パッド電極が、前記マ
トリクス配線上に多層形成されていることを特徴とする
ものである。
めに本発明の発光素子アレイは、互いに素子分離された
複数の第1導電型半導体ブロックと、第1導電型半導体
ブロックに形成された第2導電型半導体領域と、異なる
第1導電型半導体ブロックに形成された所定の第2導電
型領域の間を接続するマトリクス配線と、マトリクス配
線に接続する第2導電側パッド電極とを有する発光素子
アレイにおいて、前記第2導電側パッド電極が、前記マ
トリクス配線上に多層形成されていることを特徴とする
ものである。
【0010】また本発明の発光素子アレイの製造方法
は、第1導電型半導体ブロックと第2導電型半導体領域
とマトリクス配線とが形成された半導体基板上に層間絶
縁膜を成膜し、この層間絶縁膜に前記マトリクス配線を
露出させるヴィアホールを形成する工程と、前記ヴィア
ホールが形成された半導体基板上に導電膜を成膜し、こ
の導電膜をパターニングして第2導電側パッド電極を形
成する工程とを実施し、前記第2導電側パッド電極を前
記マトリクス配線上に多層形成することを特徴とするも
のである。
は、第1導電型半導体ブロックと第2導電型半導体領域
とマトリクス配線とが形成された半導体基板上に層間絶
縁膜を成膜し、この層間絶縁膜に前記マトリクス配線を
露出させるヴィアホールを形成する工程と、前記ヴィア
ホールが形成された半導体基板上に導電膜を成膜し、こ
の導電膜をパターニングして第2導電側パッド電極を形
成する工程とを実施し、前記第2導電側パッド電極を前
記マトリクス配線上に多層形成することを特徴とするも
のである。
【0011】
第1の実施形態 図1は本発明の第1の実施形態のLEDアレイ1の構造
を示す図であり、(a)は上面図、(b)は(a)にお
けるA−A’間の断面図である。LEDアレイ1は、1
200[DΡI]対応のマトリクス型LEDアレイであ
り、高抵抗半導体基板2と、n型半導体ブロック11
と、層間絶縁膜12a、12b、12cと、p型半導体
領域(発光部)13と、マトリクス配線を構成する個別
マトリクス配線14および共通マトリクス配線4と、p
側パッド電極5およびp側パッド配線6と、n側パッド
電極15とを有する。n型半導体ブロック11は高抵抗
半導体基板2上に1列にM(Mは正の整数)個配置され
ている。図1には3個のn型半導体ブロック11を図示
してある。このn型半導体ブロック11は高抵抗半導体
基板2上に形成されたエピタキシャル層等のn型半導体
層を分離溝3により分割したものである。従ってn型半
導体ブロック11は高抵抗半導体基板2と分離溝3とに
より互いに素子分離されている。
を示す図であり、(a)は上面図、(b)は(a)にお
けるA−A’間の断面図である。LEDアレイ1は、1
200[DΡI]対応のマトリクス型LEDアレイであ
り、高抵抗半導体基板2と、n型半導体ブロック11
と、層間絶縁膜12a、12b、12cと、p型半導体
領域(発光部)13と、マトリクス配線を構成する個別
マトリクス配線14および共通マトリクス配線4と、p
側パッド電極5およびp側パッド配線6と、n側パッド
電極15とを有する。n型半導体ブロック11は高抵抗
半導体基板2上に1列にM(Mは正の整数)個配置され
ている。図1には3個のn型半導体ブロック11を図示
してある。このn型半導体ブロック11は高抵抗半導体
基板2上に形成されたエピタキシャル層等のn型半導体
層を分離溝3により分割したものである。従ってn型半
導体ブロック11は高抵抗半導体基板2と分離溝3とに
より互いに素子分離されている。
【0012】それぞれのn型半導体ブロック11には、
拡散法等によるp型半導体領域13が1列にN(Nは正
の整数)個形成されている。図1ではN=5である。1
個のp型半導体領域13とn型半導体ブロック11とは
1個のLEDを構成する。すなわちn型半導体ブロック
11にはN個のLEDが形成されている。p型半導体領
域13の深さ寸法はn型半導体ブロック11の厚さ寸法
よりも小さい。従ってp型半導体領域13はn型半導体
ブロック11に浮島状に形成されている。p型半導体領
域13が形成されたn型半導体ブロック11上には第1
層間絶縁膜12aが形成されている。この第1層間絶縁
膜12aには、発光部13のほぼ表面全域を露出させる
発光開口部16と、n型半導体ブロック11の表面を露
出させるパッド開口部17とが形成されている。
拡散法等によるp型半導体領域13が1列にN(Nは正
の整数)個形成されている。図1ではN=5である。1
個のp型半導体領域13とn型半導体ブロック11とは
1個のLEDを構成する。すなわちn型半導体ブロック
11にはN個のLEDが形成されている。p型半導体領
域13の深さ寸法はn型半導体ブロック11の厚さ寸法
よりも小さい。従ってp型半導体領域13はn型半導体
ブロック11に浮島状に形成されている。p型半導体領
域13が形成されたn型半導体ブロック11上には第1
層間絶縁膜12aが形成されている。この第1層間絶縁
膜12aには、発光部13のほぼ表面全域を露出させる
発光開口部16と、n型半導体ブロック11の表面を露
出させるパッド開口部17とが形成されている。
【0013】第1層間絶縁膜12aが形成されたn型半
導体ブロック11上には、N個の個別マトリクス配線1
4と、n側パッド電極15とが形成されている。個別マ
トリクス配線14は発光開口部16において発光部13
に個別にコンタクトしている。n側パッド電極15は、
パッド開口部17内に形成され、n型半導体ブロック1
1にコンタクトしている。個別マトリクス配線14およ
びn側パッド電極15が形成されたn型半導体ブロック
11上には、第2層間絶縁膜12bが形成されている。
この第2層間絶縁膜12bには、発光部13のほぼ全域
を露出させる発光開口部16と、n側パッド電極15を
露出させるパッド開口部17と、個別マトリクス配線1
4を露出させるマトリクスヴィアホール18およびパッ
ドヴィアホール19とが形成されている。マトリクスヴ
ィアホール18は個別マトリクス配線14と共通マトリ
クス配線4とをコンタクトさせるためのものであり、パ
ッドヴィアホール19はp側パッド電極5とマトリクス
配線とを接続するためのものである。
導体ブロック11上には、N個の個別マトリクス配線1
4と、n側パッド電極15とが形成されている。個別マ
トリクス配線14は発光開口部16において発光部13
に個別にコンタクトしている。n側パッド電極15は、
パッド開口部17内に形成され、n型半導体ブロック1
1にコンタクトしている。個別マトリクス配線14およ
びn側パッド電極15が形成されたn型半導体ブロック
11上には、第2層間絶縁膜12bが形成されている。
この第2層間絶縁膜12bには、発光部13のほぼ全域
を露出させる発光開口部16と、n側パッド電極15を
露出させるパッド開口部17と、個別マトリクス配線1
4を露出させるマトリクスヴィアホール18およびパッ
ドヴィアホール19とが形成されている。マトリクスヴ
ィアホール18は個別マトリクス配線14と共通マトリ
クス配線4とをコンタクトさせるためのものであり、パ
ッドヴィアホール19はp側パッド電極5とマトリクス
配線とを接続するためのものである。
【0014】第2層間絶縁膜12bが形成されたn型半
導体ブロック11上にはP(PはN以上の整数)本の共
通マトリクス配線4が形成されている。図1ではP=5
である。共通マトリクス配線4は、全てのn型半導体ブ
ロック11に渡って形成されており、マトリクスヴィア
ホール18において所定の個別マトリクス配線14にコ
ンタクトしている。さらに、共通マトリクス配線4が形
成されたn型半導体ブロック11上には第3層間絶縁膜
12cが形成されている。この第3層間絶縁膜12cに
は発光開口部16とパッド開口部17とパッドヴィアホ
ール19とが形成されている。
導体ブロック11上にはP(PはN以上の整数)本の共
通マトリクス配線4が形成されている。図1ではP=5
である。共通マトリクス配線4は、全てのn型半導体ブ
ロック11に渡って形成されており、マトリクスヴィア
ホール18において所定の個別マトリクス配線14にコ
ンタクトしている。さらに、共通マトリクス配線4が形
成されたn型半導体ブロック11上には第3層間絶縁膜
12cが形成されている。この第3層間絶縁膜12cに
は発光開口部16とパッド開口部17とパッドヴィアホ
ール19とが形成されている。
【0015】第3層間絶縁膜12cが形成されたn型半
導体ブロック11上にはp側パッド電極5およびp側パ
ッド配線6が形成されている。p側パッド電極5とp側
パッド配線6とは一体形成されている。p側パッド電極
5は、第3層間絶縁膜12cを介して共通マトリクス配
線4上に形成されており、p側パッド配線6を介して所
定の個別マトリクス配線14に接続している。p側パッ
ド配線6はパッドヴィアホール19において所定の個別
マトリクス配線14にコンタクトしている。図1ではp
側パッド電極5はそれぞれのn型半導体ブロック11に
2個ずつ形成されている。
導体ブロック11上にはp側パッド電極5およびp側パ
ッド配線6が形成されている。p側パッド電極5とp側
パッド配線6とは一体形成されている。p側パッド電極
5は、第3層間絶縁膜12cを介して共通マトリクス配
線4上に形成されており、p側パッド配線6を介して所
定の個別マトリクス配線14に接続している。p側パッ
ド配線6はパッドヴィアホール19において所定の個別
マトリクス配線14にコンタクトしている。図1ではp
側パッド電極5はそれぞれのn型半導体ブロック11に
2個ずつ形成されている。
【0016】LEDアレイ1は、p側パッド電極5とn
側パッド電極15の間に電圧を印加すると、p型半導体
領域(発光部)13とn型半導体ブロック11との接合
面で発光現象が起こり、この発光光が発光部13の表面
から外部に放射される。発光光は図1(b)に示すよう
に発光部13の表面から垂直方向上向きに放射される。
側パッド電極15の間に電圧を印加すると、p型半導体
領域(発光部)13とn型半導体ブロック11との接合
面で発光現象が起こり、この発光光が発光部13の表面
から外部に放射される。発光光は図1(b)に示すよう
に発光部13の表面から垂直方向上向きに放射される。
【0017】本発明の第1の実施形態のLEDアレイ1
はp側パッド電極5とマトリクス配線(ここでは個別マ
トリクス配線14および共通マトリクス配線4)とを多
層構造とし、p側パッド電極5をマトリクス配線上に形
成したことを特徴とする。従来のLEDアレイではp側
パッド電極とマトリクス配線とを別々の領域に形成して
いたが、p側パッド電極とマトリクス配線とを多層構造
とすることにより、p側パッド電極の幅サイズ分だけ
(あるいはマトリクス配線形成領域の幅サイズ分だけ)
LEDアレイの幅サイズを小さくすることができる。
はp側パッド電極5とマトリクス配線(ここでは個別マ
トリクス配線14および共通マトリクス配線4)とを多
層構造とし、p側パッド電極5をマトリクス配線上に形
成したことを特徴とする。従来のLEDアレイではp側
パッド電極とマトリクス配線とを別々の領域に形成して
いたが、p側パッド電極とマトリクス配線とを多層構造
とすることにより、p側パッド電極の幅サイズ分だけ
(あるいはマトリクス配線形成領域の幅サイズ分だけ)
LEDアレイの幅サイズを小さくすることができる。
【0018】LEDアレイ1の製造工程を以下に説明す
る。図2ないし図11はLEDアレイ1の製造工程の一
例を示す図である。図2(a)、図6、図7(a)〜図
11(a)は上面図である。図3〜図5、図7(b)、
図8(b)、図11(b)は上面図におけるA−A’間
の断面図である。図7(c)、図8(c)、図11
(c)は上面図におけるB−B’間の断面図である。図
9(b)、図11(d)は上面図におけるC−C’間の
断面図である。図10(b)、図11(e)は上面図に
おけるD−D’間の断面図である。
る。図2ないし図11はLEDアレイ1の製造工程の一
例を示す図である。図2(a)、図6、図7(a)〜図
11(a)は上面図である。図3〜図5、図7(b)、
図8(b)、図11(b)は上面図におけるA−A’間
の断面図である。図7(c)、図8(c)、図11
(c)は上面図におけるB−B’間の断面図である。図
9(b)、図11(d)は上面図におけるC−C’間の
断面図である。図10(b)、図11(e)は上面図に
おけるD−D’間の断面図である。
【0019】まず図2に示すように、高抵抗半導体基板
2上にn型半導体層20を形成した半導体基板(複合半
導体基板)を作製し、n型半導体層20の表面に拡散マ
スク21となる第1層間絶縁膜12aを成膜し、この第
1層間絶縁膜12aをホトリソおよびエッチング法によ
りパターニングして発光開口部16および拡散マスク2
1を形成する。ここでは、高抵抗半導体基板2として半
絶縁性の砒化ガリウム基板(GaAs基板)を用いる。
また、この半絶縁性GaAs基板上にn型のAlGaA
s層をエピタキシャル成長させ、このAlGaAsエピ
タキシャル層をn型半導体層20とする。n型半導体層
20(n型エピタキシャル層)の厚さは例えば約3[μ
m]とする。また第1層間絶縁膜12a(拡散マスク2
1)としては例えば窒化アルミニウム膜(AlN膜)を
用いる。このAlN膜はスパッタ法により成膜され、そ
の膜厚は例えば500〜3000[Å]程度である。
2上にn型半導体層20を形成した半導体基板(複合半
導体基板)を作製し、n型半導体層20の表面に拡散マ
スク21となる第1層間絶縁膜12aを成膜し、この第
1層間絶縁膜12aをホトリソおよびエッチング法によ
りパターニングして発光開口部16および拡散マスク2
1を形成する。ここでは、高抵抗半導体基板2として半
絶縁性の砒化ガリウム基板(GaAs基板)を用いる。
また、この半絶縁性GaAs基板上にn型のAlGaA
s層をエピタキシャル成長させ、このAlGaAsエピ
タキシャル層をn型半導体層20とする。n型半導体層
20(n型エピタキシャル層)の厚さは例えば約3[μ
m]とする。また第1層間絶縁膜12a(拡散マスク2
1)としては例えば窒化アルミニウム膜(AlN膜)を
用いる。このAlN膜はスパッタ法により成膜され、そ
の膜厚は例えば500〜3000[Å]程度である。
【0020】次に図3および図4に示すように、n型半
導体層20の表面基板側にp型半導体領域13を形成す
る。ここでは、Zn固相拡散法を用いる。すなわち、発
光開口部16の形成が済んだn型半導体層20の表面上
にΖn拡散源膜22を成膜し、さらにその上にアニール
キャップ膜23を成膜する(図3)。Ζn拡散源膜22
としては、例えばZnO−SiO2 混合膜を成膜する。
このZnO−SiO2膜は、酸化亜鉛(ZnO)と酸化
シリコン(SiO2 )とを1:1に混合した膜であり、
スパッタ法により成膜される。アニールキャップ膜23
としては例えばSiN膜を用いる。上記のZnO−Si
O2 混合膜の膜厚は例えば500〜3000[Å]程度
である。また上記のSiN膜の膜厚は例えば500〜3
000[Å]程度である。
導体層20の表面基板側にp型半導体領域13を形成す
る。ここでは、Zn固相拡散法を用いる。すなわち、発
光開口部16の形成が済んだn型半導体層20の表面上
にΖn拡散源膜22を成膜し、さらにその上にアニール
キャップ膜23を成膜する(図3)。Ζn拡散源膜22
としては、例えばZnO−SiO2 混合膜を成膜する。
このZnO−SiO2膜は、酸化亜鉛(ZnO)と酸化
シリコン(SiO2 )とを1:1に混合した膜であり、
スパッタ法により成膜される。アニールキャップ膜23
としては例えばSiN膜を用いる。上記のZnO−Si
O2 混合膜の膜厚は例えば500〜3000[Å]程度
である。また上記のSiN膜の膜厚は例えば500〜3
000[Å]程度である。
【0021】さらにアニールキャップ膜23の形成が済
んだn型半導体層20に高温アニールを施し、Ζn拡散
源膜22からn型半導体層20中にZnを拡散させる
(図4)。このとき、拡散マスク21が形成されていな
い発光開口部16においてのみZnがn型半導体層20
中に拡散するので、n型半導体層20における発光開口
部16の形成領域に選択的にp型半導体領域13が形成
される。上記の高温アニールの条件は、例えば窒素大気
圧下においてアニール温度700[℃]、アニール時間
2時間である。このアニール条件により深さが約1[μ
m]、表面Zn濃度が約1020[cm3 ]のp型半導体
領域13が形成される。
んだn型半導体層20に高温アニールを施し、Ζn拡散
源膜22からn型半導体層20中にZnを拡散させる
(図4)。このとき、拡散マスク21が形成されていな
い発光開口部16においてのみZnがn型半導体層20
中に拡散するので、n型半導体層20における発光開口
部16の形成領域に選択的にp型半導体領域13が形成
される。上記の高温アニールの条件は、例えば窒素大気
圧下においてアニール温度700[℃]、アニール時間
2時間である。このアニール条件により深さが約1[μ
m]、表面Zn濃度が約1020[cm3 ]のp型半導体
領域13が形成される。
【0022】次に図5に示すように、p型半導体領域1
3の形成が済んだn型半導体層20において、例えば選
択的なウエットエッチング法により、アニールキャップ
膜23および拡散源膜22を全面的に除去し、第1層間
絶縁膜12a(拡散マスク21)のみを残す。
3の形成が済んだn型半導体層20において、例えば選
択的なウエットエッチング法により、アニールキャップ
膜23および拡散源膜22を全面的に除去し、第1層間
絶縁膜12a(拡散マスク21)のみを残す。
【0023】次に図6に示すように、アニールキャップ
膜23および拡散源膜22の除去が済んだn型半導体層
20において第1層間絶縁膜12aにホトリソおよびエ
ッチング法によりパッド開口部17を形成する。
膜23および拡散源膜22の除去が済んだn型半導体層
20において第1層間絶縁膜12aにホトリソおよびエ
ッチング法によりパッド開口部17を形成する。
【0024】次に図7に示すように、パッド開口部17
の形成が済んだn型半導体層20の表面上に個別マトリ
クス配線14となる導電膜を成膜し、この導電膜をリフ
トオフ法によりパターニングして個別マトリクス配線1
4を形成する。すなわち、個別マトリクス配線14の形
成予定領域を抜きパターンとするホトレジストパターン
を形成し、その上全面に個別マトリクス配線14となる
導電膜を成膜し、上記のホトレジストおよびその上に成
膜された導電膜をリフトオフすることにより、個別マト
リクス配線14を形成する。個別マトリクス配線14は
その一部が発光開口部16においてp型半導体領域13
の表面に密着するように形成される。このあと、個別マ
トリクス配線14をp型半導体領域13にオーミック接
続させるためのシンター処理(熱処理)を施す。個別マ
トリクス配線14となる導電膜としては例えばアルミニ
ウム膜(Al膜)を用いる。
の形成が済んだn型半導体層20の表面上に個別マトリ
クス配線14となる導電膜を成膜し、この導電膜をリフ
トオフ法によりパターニングして個別マトリクス配線1
4を形成する。すなわち、個別マトリクス配線14の形
成予定領域を抜きパターンとするホトレジストパターン
を形成し、その上全面に個別マトリクス配線14となる
導電膜を成膜し、上記のホトレジストおよびその上に成
膜された導電膜をリフトオフすることにより、個別マト
リクス配線14を形成する。個別マトリクス配線14は
その一部が発光開口部16においてp型半導体領域13
の表面に密着するように形成される。このあと、個別マ
トリクス配線14をp型半導体領域13にオーミック接
続させるためのシンター処理(熱処理)を施す。個別マ
トリクス配線14となる導電膜としては例えばアルミニ
ウム膜(Al膜)を用いる。
【0025】さらに個別マトリクス配線14の形成が済
んだn型半導体層20の表面上にn側パッド電極15と
なる導電膜を成膜し、この導電膜をリフトオフ法により
パターニングし、n側パッド電極15を形成する。n側
パッド電極15はパッド開口部17内に、n型半導体層
20の表面に密着して形成される。このあと、n側パッ
ド電極15をn型半導体層20にオーミック接続させる
ためのシンター処理を施す。n側パッド電極15となる
導電膜としては、例えばAu合金膜を用いる。Au合金
膜としては、例えばチタン膜と白金膜とAu膜との積層
金属膜や、Αu、ゲルマニウム、およびニッケルの合金
膜とAu膜との積層合金膜がある。なお、個別マトリク
ス配線14となる導電膜はp型半導体領域13にオーミ
ック接続できるものであれば良く、またn側パッド電極
15となる導電膜はn型半導体層20にオーミック接続
できるものであれば良い。
んだn型半導体層20の表面上にn側パッド電極15と
なる導電膜を成膜し、この導電膜をリフトオフ法により
パターニングし、n側パッド電極15を形成する。n側
パッド電極15はパッド開口部17内に、n型半導体層
20の表面に密着して形成される。このあと、n側パッ
ド電極15をn型半導体層20にオーミック接続させる
ためのシンター処理を施す。n側パッド電極15となる
導電膜としては、例えばAu合金膜を用いる。Au合金
膜としては、例えばチタン膜と白金膜とAu膜との積層
金属膜や、Αu、ゲルマニウム、およびニッケルの合金
膜とAu膜との積層合金膜がある。なお、個別マトリク
ス配線14となる導電膜はp型半導体領域13にオーミ
ック接続できるものであれば良く、またn側パッド電極
15となる導電膜はn型半導体層20にオーミック接続
できるものであれば良い。
【0026】次に図8に示すように、n側パッド電極1
5の形成が済んだn型半導体層20に高抵抗半導体基板
2に至る分離溝3を形成し、n型半導体層20をn型半
導体ブロック11に分割する。すなわち、ホトリソおよ
びエッチング法により分離溝形成予定領域にある第1層
間絶縁膜12aおよびその下のn型半導体層20をエッ
チングし、高抵抗半導体基板2を露出させる。これによ
り分離溝3および高抵抗半導体基板2によって互いに素
子分離されたn型半導体ブロック11が形成される。厚
さ約3[μm]のn型半導体層20および膜厚500〜
3000[Å]程度の第1層間絶縁膜12aに対し、分
離溝3の深さは例えば約3.5[μm]とする。なお、
n型半導体層20をブロック分割する素子分離法は分離
溝による空気分離法に限定されるものではない。
5の形成が済んだn型半導体層20に高抵抗半導体基板
2に至る分離溝3を形成し、n型半導体層20をn型半
導体ブロック11に分割する。すなわち、ホトリソおよ
びエッチング法により分離溝形成予定領域にある第1層
間絶縁膜12aおよびその下のn型半導体層20をエッ
チングし、高抵抗半導体基板2を露出させる。これによ
り分離溝3および高抵抗半導体基板2によって互いに素
子分離されたn型半導体ブロック11が形成される。厚
さ約3[μm]のn型半導体層20および膜厚500〜
3000[Å]程度の第1層間絶縁膜12aに対し、分
離溝3の深さは例えば約3.5[μm]とする。なお、
n型半導体層20をブロック分割する素子分離法は分離
溝による空気分離法に限定されるものではない。
【0027】さらに分離溝3の形成が済んだ半導体基板
(高抵抗半導体基板2とn型半導体層20からなる複合
半導体基板)の表面上に、第2層間絶縁膜12bを形成
し、この第2層間絶縁膜12bに、発光開口部16と、
パッド開口部17と、個別マトリクス配線14に至るマ
トリクスヴィアホール18およびパッドヴィアホール1
9とを形成する。第2層間絶縁膜12bとしては、例え
ばポリイミド膜を用いる。ポリイミド膜は、例えばホト
レジストの現像液(アルカリ性溶液)に溶解するポリイ
ミドを用い、以下のように形成およびパターニングされ
る。ポリイミドソースを半導体基板(ウエハ)にスピン
コートし、100[℃]程度でプリベークする。次にプ
リベークが済んだポリイミド膜の上にホトレジストをス
ピンコートし、このホトレジストに上記の開口部および
ヴィアホールが抜きパターンとなるような露光を施す。
ホトレジストの現像の際に、抜きパターンとなるホトレ
ジスト領域およびその下のポリイミド膜領域が現像液に
溶解し、ポリイミド膜がパターニングされる。次に残っ
たホトレジストを剥離し、パターニングされたポリイミ
ド膜を350[℃]程度で焼成する。
(高抵抗半導体基板2とn型半導体層20からなる複合
半導体基板)の表面上に、第2層間絶縁膜12bを形成
し、この第2層間絶縁膜12bに、発光開口部16と、
パッド開口部17と、個別マトリクス配線14に至るマ
トリクスヴィアホール18およびパッドヴィアホール1
9とを形成する。第2層間絶縁膜12bとしては、例え
ばポリイミド膜を用いる。ポリイミド膜は、例えばホト
レジストの現像液(アルカリ性溶液)に溶解するポリイ
ミドを用い、以下のように形成およびパターニングされ
る。ポリイミドソースを半導体基板(ウエハ)にスピン
コートし、100[℃]程度でプリベークする。次にプ
リベークが済んだポリイミド膜の上にホトレジストをス
ピンコートし、このホトレジストに上記の開口部および
ヴィアホールが抜きパターンとなるような露光を施す。
ホトレジストの現像の際に、抜きパターンとなるホトレ
ジスト領域およびその下のポリイミド膜領域が現像液に
溶解し、ポリイミド膜がパターニングされる。次に残っ
たホトレジストを剥離し、パターニングされたポリイミ
ド膜を350[℃]程度で焼成する。
【0028】次に図9に示すように、第2層間絶縁膜1
2bのパターニングが済んだ半導体基板の全面に共通マ
トリクス配線4となる導電膜を成膜し、この導電膜をリ
フトオフ法によりパターニングし、共通マトリクス配線
4を形成する。このあとシンター処理を施し、マトリク
スヴィアホール18において共通マトリクス配線4を所
定の個別マトリクス配線14にオーミック接続させる。
共通マトリクス配線4となる導電膜としては、個別マト
リクス配線14とのコンタクト部において断線を生じな
い導電膜を用いる。例えば個別マトリクス配線14にA
l膜を用いた場合にはAl膜、Au合金膜を用いた場合
にはAu合金膜を用いる。
2bのパターニングが済んだ半導体基板の全面に共通マ
トリクス配線4となる導電膜を成膜し、この導電膜をリ
フトオフ法によりパターニングし、共通マトリクス配線
4を形成する。このあとシンター処理を施し、マトリク
スヴィアホール18において共通マトリクス配線4を所
定の個別マトリクス配線14にオーミック接続させる。
共通マトリクス配線4となる導電膜としては、個別マト
リクス配線14とのコンタクト部において断線を生じな
い導電膜を用いる。例えば個別マトリクス配線14にA
l膜を用いた場合にはAl膜、Au合金膜を用いた場合
にはAu合金膜を用いる。
【0029】次に図10に示すように、個別マトリクス
配線14の形成が済んだ半導体基板の全面に第3層間絶
縁膜12cを形成し、この第3層間絶縁膜12cに、発
光開口部16と、パッド開口部17と、パッドヴィアホ
ール19とを形成する。第3層間絶縁膜12cとして
は、例えば第2層間絶縁膜12bと同じポリイミド膜を
用いる。発光開口部16およびパッド開口部17は、層
間絶縁膜12a、12b、および12cに形成され、パ
ッドヴィアホール19は層間絶縁膜12bおよび12c
に形成される。
配線14の形成が済んだ半導体基板の全面に第3層間絶
縁膜12cを形成し、この第3層間絶縁膜12cに、発
光開口部16と、パッド開口部17と、パッドヴィアホ
ール19とを形成する。第3層間絶縁膜12cとして
は、例えば第2層間絶縁膜12bと同じポリイミド膜を
用いる。発光開口部16およびパッド開口部17は、層
間絶縁膜12a、12b、および12cに形成され、パ
ッドヴィアホール19は層間絶縁膜12bおよび12c
に形成される。
【0030】最後に図11に示すように、第3層間絶縁
膜12cが済んだ半導体基板2の全面にp側パッド電極
5およびp側パッド配線6となる導電膜を成膜し、この
導電膜をリフトオフ法によりパターニングし、p側パッ
ド電極5およびこれと一体をなすp側パッド配線6を形
成する。このあとシンター処理を施し、パッドヴィアホ
ール19においてp側パッド配線6を所定の個別マトリ
クス配線14にオーミック接続させ、p側パッド電極5
を所定のマトリクス配線に接続する。p側パッド電極5
およびp側パッド配線6となる導電膜としては、個別マ
トリクス配線14とのコンタクト部において断線を生じ
ない導電膜を用いる。個別マトリクス配線14と共通マ
トリクス配線4とp側パッド電極5とは3層構造をなし
ており、p側パッド電極5はマトリクス配線の上に多層
形成されている。以上のようにして、図1に示すLED
アレイ1が製造される。
膜12cが済んだ半導体基板2の全面にp側パッド電極
5およびp側パッド配線6となる導電膜を成膜し、この
導電膜をリフトオフ法によりパターニングし、p側パッ
ド電極5およびこれと一体をなすp側パッド配線6を形
成する。このあとシンター処理を施し、パッドヴィアホ
ール19においてp側パッド配線6を所定の個別マトリ
クス配線14にオーミック接続させ、p側パッド電極5
を所定のマトリクス配線に接続する。p側パッド電極5
およびp側パッド配線6となる導電膜としては、個別マ
トリクス配線14とのコンタクト部において断線を生じ
ない導電膜を用いる。個別マトリクス配線14と共通マ
トリクス配線4とp側パッド電極5とは3層構造をなし
ており、p側パッド電極5はマトリクス配線の上に多層
形成されている。以上のようにして、図1に示すLED
アレイ1が製造される。
【0031】次に、LEDアレイ1の動作について簡単
に説明する。図1(a)において、n側パッド電極15
を右側から順に15−1、15−2…15−Mとする
(ただし15−4〜15−Mは図示省略)。また発光部
13を右側から順に13−[1,1]、13−[1,
2]…13−[1,5]、13−[2,1]…13
[M,5]とする(ただし13−[3,4]〜13−
[M,5]は図示省略)。同様に個別マトリクス配線1
4を右側から順に14−[1,1]、14−[1,2]
…14−[M,5]とする。またp側パッド電極5を右
側から順に5−1、5−2…5−(2×M)とする(た
だし5−6〜5−(2×M)は図示省略)。また共通マ
トリクス配線4を発光部13に遠い側から順に4−1、
4−2…4−5とする。
に説明する。図1(a)において、n側パッド電極15
を右側から順に15−1、15−2…15−Mとする
(ただし15−4〜15−Mは図示省略)。また発光部
13を右側から順に13−[1,1]、13−[1,
2]…13−[1,5]、13−[2,1]…13
[M,5]とする(ただし13−[3,4]〜13−
[M,5]は図示省略)。同様に個別マトリクス配線1
4を右側から順に14−[1,1]、14−[1,2]
…14−[M,5]とする。またp側パッド電極5を右
側から順に5−1、5−2…5−(2×M)とする(た
だし5−6〜5−(2×M)は図示省略)。また共通マ
トリクス配線4を発光部13に遠い側から順に4−1、
4−2…4−5とする。
【0032】個別マトリクス配線14−[1,j]〜1
4−[M,j](jは1からNまでのいずれかの整数)
は共通マトリクス配線4−jに接続している。すなわ
ち、発光部13−[1,j]〜13−[M,j]はマト
リクス配線4−jに接続している。p側パッド電極5−
1〜5−5はそれぞれ共通マトリクス配線4−1、4−
5、4−3、4−4、4−2に接続している。p側パッ
ド電極5−6〜5−10はそれぞれ共通マトリクス配線
4−5、4−1、4−4、4−2、4−3に接続してい
る。例えばp側パッド電極5−1は個別マトリクス配線
14−[1,1]を介して共通マトリクス配線4−1に
接続しており、またp側パッド電極5−5は個別マトリ
クス配線14−[3,2]を介して共通マトリクス配線
4−3に接続している。なお、p側パッド電極5−11
〜5−Mは5−1〜5−10と同じように共通マトリク
ス配線4に接続されてる。
4−[M,j](jは1からNまでのいずれかの整数)
は共通マトリクス配線4−jに接続している。すなわ
ち、発光部13−[1,j]〜13−[M,j]はマト
リクス配線4−jに接続している。p側パッド電極5−
1〜5−5はそれぞれ共通マトリクス配線4−1、4−
5、4−3、4−4、4−2に接続している。p側パッ
ド電極5−6〜5−10はそれぞれ共通マトリクス配線
4−5、4−1、4−4、4−2、4−3に接続してい
る。例えばp側パッド電極5−1は個別マトリクス配線
14−[1,1]を介して共通マトリクス配線4−1に
接続しており、またp側パッド電極5−5は個別マトリ
クス配線14−[3,2]を介して共通マトリクス配線
4−3に接続している。なお、p側パッド電極5−11
〜5−Mは5−1〜5−10と同じように共通マトリク
ス配線4に接続されてる。
【0033】発光部13−[i,j](iは1からMま
でのいずれかの整数)を発光させるには、マトリクス配
線4−jに接続するp側パッド電極5と、n側パッド電
極15−iとの間に駆動電流を流す。例えば発光部13
−[1,1]と13−[1,3]とを発光させるには、
共通マトリクス配線4−1および4−3に接続するp側
パッド電極5(例えばp側パッド電極5−1および5−
3)と、n側パッド電極15−1との間に電圧を印加す
る。また発光部13−[2,2]と13−[3,2]と
を発光させるには、共通マトリクス配線4−2に接続す
るp側パッド電極5(例えばp側パッド電極5−2)
と、n側パッド電極15−2および15−3との間に電
圧を印加する。
でのいずれかの整数)を発光させるには、マトリクス配
線4−jに接続するp側パッド電極5と、n側パッド電
極15−iとの間に駆動電流を流す。例えば発光部13
−[1,1]と13−[1,3]とを発光させるには、
共通マトリクス配線4−1および4−3に接続するp側
パッド電極5(例えばp側パッド電極5−1および5−
3)と、n側パッド電極15−1との間に電圧を印加す
る。また発光部13−[2,2]と13−[3,2]と
を発光させるには、共通マトリクス配線4−2に接続す
るp側パッド電極5(例えばp側パッド電極5−2)
と、n側パッド電極15−2および15−3との間に電
圧を印加する。
【0034】図12は本発明の第1の実施形態のLED
アレイ1を用いたLEDプリンタヘッドの構造を示す断
面図である。図12に示すプリンタヘッドは、実装基板
201にLEDアレイ1と駆動回路(駆動IC202お
よび走査パターン203)とを備えたものである。LE
Dアレイ1のp側パッド電極5はワイヤ204aにより
駆動IC202に接続され、またn側パッド電極15は
ワイヤ204bにより走査パターン203に接続されて
いる。図12に示すプリンタヘッドにおいては、図23
または図24に示したプリンタヘッドに比べ、幅サイズ
の小さいLEDアレイ1を用いた分だけヘッドの幅サイ
ズを小さくすることができる。
アレイ1を用いたLEDプリンタヘッドの構造を示す断
面図である。図12に示すプリンタヘッドは、実装基板
201にLEDアレイ1と駆動回路(駆動IC202お
よび走査パターン203)とを備えたものである。LE
Dアレイ1のp側パッド電極5はワイヤ204aにより
駆動IC202に接続され、またn側パッド電極15は
ワイヤ204bにより走査パターン203に接続されて
いる。図12に示すプリンタヘッドにおいては、図23
または図24に示したプリンタヘッドに比べ、幅サイズ
の小さいLEDアレイ1を用いた分だけヘッドの幅サイ
ズを小さくすることができる。
【0035】このように第1の実施形態によれば、p側
パッド電極5をマトリクス配線上に多層形成することに
より、LEDアレイの幅サイズを小さくすることができ
る。また第1の実施形態のLEDアレイを用いてLED
プリンタヘッドを構成することにより、ヘッドの幅サイ
ズを小さくすることができる。
パッド電極5をマトリクス配線上に多層形成することに
より、LEDアレイの幅サイズを小さくすることができ
る。また第1の実施形態のLEDアレイを用いてLED
プリンタヘッドを構成することにより、ヘッドの幅サイ
ズを小さくすることができる。
【0036】第2の実施形態 図13は本発明の第2の実施形態のLEDアレイ31の
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図13において図
1と同じものには同一符号を付してある。LEDアレイ
31はp側パッド電極32とパッドヴィアホール33と
が図1のLEDアレイ1と異なり、これ以外はLEDア
レイ1と同じである。なお、LEDアレイ31の製造工
程および動作はLEDアレイ1と同様である。またLE
Dアレイ31を用いたプリンタヘッドの構造は図12と
同様である。
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図13において図
1と同じものには同一符号を付してある。LEDアレイ
31はp側パッド電極32とパッドヴィアホール33と
が図1のLEDアレイ1と異なり、これ以外はLEDア
レイ1と同じである。なお、LEDアレイ31の製造工
程および動作はLEDアレイ1と同様である。またLE
Dアレイ31を用いたプリンタヘッドの構造は図12と
同様である。
【0037】第2の実施形態のLEDアレイ31は、p
側パッド電極32自体をマトリクス配線(共通マトリク
ス配線4)にコンタクトさせたことを特徴とする。すな
わち、第3層間絶縁膜12cに所定の共通マトリクス配
線4に至るパッドヴィアホール33を形成し、このパッ
ドヴィアホール33上にp側パッド電極32を形成した
ものである。p側パッド電極32は共通マトリクス配線
4の形成領域内において所定のマトリクス配線にコンタ
クトしており、LEDアレイ1のように共通マトリクス
配線4の形成領域以外の領域にp側パッド配線と個別マ
トリクス配線のコンタクト領域を設ける必要がないの
で、さらにLEDアレイの幅サイズを小さくすることが
できる。
側パッド電極32自体をマトリクス配線(共通マトリク
ス配線4)にコンタクトさせたことを特徴とする。すな
わち、第3層間絶縁膜12cに所定の共通マトリクス配
線4に至るパッドヴィアホール33を形成し、このパッ
ドヴィアホール33上にp側パッド電極32を形成した
ものである。p側パッド電極32は共通マトリクス配線
4の形成領域内において所定のマトリクス配線にコンタ
クトしており、LEDアレイ1のように共通マトリクス
配線4の形成領域以外の領域にp側パッド配線と個別マ
トリクス配線のコンタクト領域を設ける必要がないの
で、さらにLEDアレイの幅サイズを小さくすることが
できる。
【0038】なお、3層目の導電膜を1層目の導電膜
(個別マトリクス配線14)にコンタクトさせる必要が
ないので、パッドヴィアホール33は第3層間絶縁膜1
2cのみに設ければ良い。また、パッドヴィアホール3
3を第2層間絶縁膜12bに設けられたマトリクスヴィ
アホール18と同じ位置すなわちマトリクスヴィアホー
ル18上に形成しても良い。
(個別マトリクス配線14)にコンタクトさせる必要が
ないので、パッドヴィアホール33は第3層間絶縁膜1
2cのみに設ければ良い。また、パッドヴィアホール3
3を第2層間絶縁膜12bに設けられたマトリクスヴィ
アホール18と同じ位置すなわちマトリクスヴィアホー
ル18上に形成しても良い。
【0039】このように第2の実施形態によれば、p側
パッド電極32自体を共通マトリクス配線4の形成領域
内においてマトリクス配線にコンタクトさせる構造とし
たにより、上記第1の実施形態のようにp側パッド電極
を個別マトリクス配線に接続するためのコンタクト領域
を設ける必要がないので、LEDアレイの幅サイズをさ
らに縮小することができる。
パッド電極32自体を共通マトリクス配線4の形成領域
内においてマトリクス配線にコンタクトさせる構造とし
たにより、上記第1の実施形態のようにp側パッド電極
を個別マトリクス配線に接続するためのコンタクト領域
を設ける必要がないので、LEDアレイの幅サイズをさ
らに縮小することができる。
【0040】第3の実施形態 図14は本発明の第3の実施形態のLEDアレイ41の
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図14において図
1と同じものには同一符号を付してある。LEDアレイ
41はn側パッド電極15の位置が図1のLEDアレイ
1と異なり、これ以外はLEDアレイ1と同じである。
なお、LEDアレイ41の製造工程および動作はLED
アレイ1と同様である。
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図14において図
1と同じものには同一符号を付してある。LEDアレイ
41はn側パッド電極15の位置が図1のLEDアレイ
1と異なり、これ以外はLEDアレイ1と同じである。
なお、LEDアレイ41の製造工程および動作はLED
アレイ1と同様である。
【0041】第3の実施形態のLEDアレイ51はn側
パッド電極15を発光部13に対しマトリクス配線およ
びp側パッド電極5と同じ側に形成したこと、すなわち
n側パッド電極15を多層構造のマトリクス配線および
p側パッド電極5に対し、発光部13の反対側に形成し
たことを特徴とするものである。
パッド電極15を発光部13に対しマトリクス配線およ
びp側パッド電極5と同じ側に形成したこと、すなわち
n側パッド電極15を多層構造のマトリクス配線および
p側パッド電極5に対し、発光部13の反対側に形成し
たことを特徴とするものである。
【0042】図15は本発明の第3の実施形態のLED
アレイ41を用いたLEDプリンタヘッドの構造を示す
断面図である。図15において図12と同じものには同
じ符号を付してある。図15に示すプリンタヘッドにお
いては、p側パッド電極5にボンディングされたワイヤ
204aと、n側パッド電極15にボンディングされた
ワイヤ204bとを、LEDアレイ41の長手方向のア
レイ端部の片側から引き出すことができるので、駆動回
路をLEDアレイ41の片側のアレイ端部に沿って配置
すれば良く、図12のように駆動回路をLEDアレイ4
1の両側に配置する必要がない。従ってプリンタヘッド
の幅サイズを小さくすることができる。また図12に示
すプリンタヘッドに比べ、ボンディング作業が簡単にな
り、LEDアレイの実装コストを低減することができ
る。
アレイ41を用いたLEDプリンタヘッドの構造を示す
断面図である。図15において図12と同じものには同
じ符号を付してある。図15に示すプリンタヘッドにお
いては、p側パッド電極5にボンディングされたワイヤ
204aと、n側パッド電極15にボンディングされた
ワイヤ204bとを、LEDアレイ41の長手方向のア
レイ端部の片側から引き出すことができるので、駆動回
路をLEDアレイ41の片側のアレイ端部に沿って配置
すれば良く、図12のように駆動回路をLEDアレイ4
1の両側に配置する必要がない。従ってプリンタヘッド
の幅サイズを小さくすることができる。また図12に示
すプリンタヘッドに比べ、ボンディング作業が簡単にな
り、LEDアレイの実装コストを低減することができ
る。
【0043】このように第3の実施形態によれば、n側
パッド電極15を発光部13に対してp側パッド電極5
と同じ側に形成することにより、プリンタヘッドに実装
したときにアレイ端部の片側からワイヤを引き出すこと
ができるので、プリンタヘッドの幅サイズを上記第1の
実施形態よりもさらに小さくすることができ、プリンタ
ヘッドにおけるLEDアレイの実装コストを低減するこ
とができる。
パッド電極15を発光部13に対してp側パッド電極5
と同じ側に形成することにより、プリンタヘッドに実装
したときにアレイ端部の片側からワイヤを引き出すこと
ができるので、プリンタヘッドの幅サイズを上記第1の
実施形態よりもさらに小さくすることができ、プリンタ
ヘッドにおけるLEDアレイの実装コストを低減するこ
とができる。
【0044】なお、第3の実施形態を上記第2の実施形
態に適用し、上記第2の実施形態においてn側パッド電
極15を発光部13に対してp側パッド電極32と同じ
側に形成しても良い。
態に適用し、上記第2の実施形態においてn側パッド電
極15を発光部13に対してp側パッド電極32と同じ
側に形成しても良い。
【0045】第4の実施形態 図16は本発明の第4の実施形態のLEDアレイ51の
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図16において、
図14と同じものには同一符号を付してある。LEDア
レイ51は、n側コンタクト電極52とコンタクト開口
部53とn側パッド配線54とn側パッド電極55とが
図1のLEDアレイ41と異なり、これ以外はLEDア
レイ41と同じである。なお、LEDアレイ51の動作
はLEDアレイ41と同様である。
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図16において、
図14と同じものには同一符号を付してある。LEDア
レイ51は、n側コンタクト電極52とコンタクト開口
部53とn側パッド配線54とn側パッド電極55とが
図1のLEDアレイ41と異なり、これ以外はLEDア
レイ41と同じである。なお、LEDアレイ51の動作
はLEDアレイ41と同様である。
【0046】第4の実施形態のLEDアレイ51はn型
パッド電極55をマトリクス配線上に多層形成したこと
を特徴とするものである。図14に示すn側パッド電極
15よりも幅が狭いn側コンタクト電極52はマトリク
ス配線に対し発光部13の反対側に形成されたコンタク
ト開口部53内においてn型半導体ブロック11にコン
タクトしている。p側パッド電極55に一体形成された
n側パッド配線54はn側コンタクト電極52にコンタ
クトしている。n側パッド電極55とp側パッド電極5
とはマトリクス配線上に1列に配置されている。n側コ
ンタクト電極52の幅サイズを図14に示すn側パッド
電極15よりも狭くすることができる分だけ、LEDア
レイの幅サイズをさらに小さくすることができる。
パッド電極55をマトリクス配線上に多層形成したこと
を特徴とするものである。図14に示すn側パッド電極
15よりも幅が狭いn側コンタクト電極52はマトリク
ス配線に対し発光部13の反対側に形成されたコンタク
ト開口部53内においてn型半導体ブロック11にコン
タクトしている。p側パッド電極55に一体形成された
n側パッド配線54はn側コンタクト電極52にコンタ
クトしている。n側パッド電極55とp側パッド電極5
とはマトリクス配線上に1列に配置されている。n側コ
ンタクト電極52の幅サイズを図14に示すn側パッド
電極15よりも狭くすることができる分だけ、LEDア
レイの幅サイズをさらに小さくすることができる。
【0047】LEDアレイ51の製造工程は基本的には
上記第3の実施形態のLEDアレイ41と同様である。
コンタクト開口部53は、図14に示すパッド開口部1
7と同じように層間絶縁膜12a、12b、および12
cに形成される。n側コンタクト電極52は、第1層間
絶縁膜12aまたは第2層間絶縁膜12bの形成後に、
個別マトリクス配線14または共通マトリクス配線4の
形成に前後して形成される。n型パッド電極55および
n側パッド配線54は、第3層間絶縁膜12cの形成後
に、p側パッド電極5およびp側パッド配線6の形成に
前後して形成される。n側コンタクト電極52となる導
電膜としてはn型半導体ブロック11にオーミック接続
することができるものを用いる。またn側パッド電極5
5およびn側パッド配線54となる導電膜としては、n
側コンタクト電極52とのコンタクト部において断線を
生じない導電膜を用いる。
上記第3の実施形態のLEDアレイ41と同様である。
コンタクト開口部53は、図14に示すパッド開口部1
7と同じように層間絶縁膜12a、12b、および12
cに形成される。n側コンタクト電極52は、第1層間
絶縁膜12aまたは第2層間絶縁膜12bの形成後に、
個別マトリクス配線14または共通マトリクス配線4の
形成に前後して形成される。n型パッド電極55および
n側パッド配線54は、第3層間絶縁膜12cの形成後
に、p側パッド電極5およびp側パッド配線6の形成に
前後して形成される。n側コンタクト電極52となる導
電膜としてはn型半導体ブロック11にオーミック接続
することができるものを用いる。またn側パッド電極5
5およびn側パッド配線54となる導電膜としては、n
側コンタクト電極52とのコンタクト部において断線を
生じない導電膜を用いる。
【0048】図17は本発明の第4の実施形態のLED
アレイ51を用いたLEDプリンタヘッドの構造を示す
断面図である。図17において図15と同じものには同
じ符号を付してある。図17に示すプリンタヘッドは、
上記第3の実施形態のLEDアレイ41よりも幅サイズ
の小さいLEDアレイ51を用いたことにより、ヘッド
の幅サイズを図15に示すプリンタヘッドよりもさらに
小さくすることができる。またLEDアレイ51におい
てはn側パッド電極55とp側パッド電極5とが1列に
配置されおり、LEDアレイ51の実装する際にワイヤ
ボンディング不良が発生してもワイヤの回収が容易なの
で、LEDアレイの実装コストをさらに低減することが
できる。
アレイ51を用いたLEDプリンタヘッドの構造を示す
断面図である。図17において図15と同じものには同
じ符号を付してある。図17に示すプリンタヘッドは、
上記第3の実施形態のLEDアレイ41よりも幅サイズ
の小さいLEDアレイ51を用いたことにより、ヘッド
の幅サイズを図15に示すプリンタヘッドよりもさらに
小さくすることができる。またLEDアレイ51におい
てはn側パッド電極55とp側パッド電極5とが1列に
配置されおり、LEDアレイ51の実装する際にワイヤ
ボンディング不良が発生してもワイヤの回収が容易なの
で、LEDアレイの実装コストをさらに低減することが
できる。
【0049】このように第4の実施形態によれば、n側
パッド電極55をマトリクス配線上に多層形成したこと
により、LEDアレイの幅サイズを上記第3の実施形態
よりもさらに小さくすることができる。また第4の実施
形態のLEDアレイ51を用いてLEDプリンタヘッド
を構成することにより、ヘッドの幅サイズをさらに小さ
くすることができ、LEDアレイの実装コストをさらに
低減することができる。
パッド電極55をマトリクス配線上に多層形成したこと
により、LEDアレイの幅サイズを上記第3の実施形態
よりもさらに小さくすることができる。また第4の実施
形態のLEDアレイ51を用いてLEDプリンタヘッド
を構成することにより、ヘッドの幅サイズをさらに小さ
くすることができ、LEDアレイの実装コストをさらに
低減することができる。
【0050】なお、第4の実施形態を上記第2の実施形
態に適用し、上記第2の実施形態においてn側パッド電
極15をマトリクス配線上に多層形成しても良い。
態に適用し、上記第2の実施形態においてn側パッド電
極15をマトリクス配線上に多層形成しても良い。
【0051】第5の実施形態 図18は本発明の第5の実施形態のLEDアレイ61の
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図18において図
16と同じものには同一符号を付してある。LEDアレ
イ61は、n側コンタクト電極62とn側パッド配線6
3とn側パッド電極65とが図18のLEDアレイ51
と異なり、これ以外はLEDアレイ51と同じである。
なお、LEDアレイ61の動作はLEDアレイ51と同
様である。またLEDアレイ61を用いたプリンタヘッ
ドの構造は図17と同様である。
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図18において図
16と同じものには同一符号を付してある。LEDアレ
イ61は、n側コンタクト電極62とn側パッド配線6
3とn側パッド電極65とが図18のLEDアレイ51
と異なり、これ以外はLEDアレイ51と同じである。
なお、LEDアレイ61の動作はLEDアレイ51と同
様である。またLEDアレイ61を用いたプリンタヘッ
ドの構造は図17と同様である。
【0052】第5の実施形態のLEDアレイ61は、n
側コンタクト電極62およびn側パッド配線63とn側
パッド電極65とを一体形成したことを特徴とするもの
である。LEDアレイ61の製造工程は基本的には上記
第4の実施形態のLEDアレイ51と同様である。n側
コンタクト電極62とn側パッド配線63とn側パッド
電極65とは、第3層間絶縁膜12cの形成後に、p側
パッド電極5およびp側パッド配線の形成に前後して形
成される。n側コンタクト電極62とn側パッド配線6
3およびn側パッド配線63とが同時に形成できるの
で、上記第4の実施形態のLED51よりも製造工程を
簡略化することができる。
側コンタクト電極62およびn側パッド配線63とn側
パッド電極65とを一体形成したことを特徴とするもの
である。LEDアレイ61の製造工程は基本的には上記
第4の実施形態のLEDアレイ51と同様である。n側
コンタクト電極62とn側パッド配線63とn側パッド
電極65とは、第3層間絶縁膜12cの形成後に、p側
パッド電極5およびp側パッド配線の形成に前後して形
成される。n側コンタクト電極62とn側パッド配線6
3およびn側パッド配線63とが同時に形成できるの
で、上記第4の実施形態のLED51よりも製造工程を
簡略化することができる。
【0053】このように第5の実施形態によれば、n側
コンタクト電極62およびn側パッド配線63とn側パ
ッド電極65とを一体形成することにより、上記第4の
実施形態よりも製造工程を簡略化することができるの
で、製造コストを低減することができる。
コンタクト電極62およびn側パッド配線63とn側パ
ッド電極65とを一体形成することにより、上記第4の
実施形態よりも製造工程を簡略化することができるの
で、製造コストを低減することができる。
【0054】第6の実施形態 図19は本発明の第6の実施形態のLEDアレイ71の
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図19において図
16と同じものには同一符号を付してある。LEDアレ
イ71は、個別マトリクス配線72とp型半導体領域7
3と発光開口部74とが図16のLEDアレイ51と異
なり、これ以外はLEDアレイ51と同じである。
構造を示す図であり、(a)は上面図、(b)は(a)
におけるA−A’間の断面図である。図19において図
16と同じものには同一符号を付してある。LEDアレ
イ71は、個別マトリクス配線72とp型半導体領域7
3と発光開口部74とが図16のLEDアレイ51と異
なり、これ以外はLEDアレイ51と同じである。
【0055】第6の実施形態のLEDアレイ71は、第
4の実施形態のLEDアレイ51を端面発光型のLED
アレイに適用したものである。端面発光型LEDアレイ
は図19(b)に示すようにp型半導体領域73とn型
半導体ブロック11との接合面で発生した光をアレイ端
面から水平方向に放射する。これに対し、図16のLE
Dアレイ51のように、発生した光を発光部の表面から
垂直方向に放射するLEDアレイを上面発光型と称す
る。
4の実施形態のLEDアレイ51を端面発光型のLED
アレイに適用したものである。端面発光型LEDアレイ
は図19(b)に示すようにp型半導体領域73とn型
半導体ブロック11との接合面で発生した光をアレイ端
面から水平方向に放射する。これに対し、図16のLE
Dアレイ51のように、発生した光を発光部の表面から
垂直方向に放射するLEDアレイを上面発光型と称す
る。
【0056】LEDアレイ71はアレイ端面75がp型
半導体領域73および発光開口部74の形成位置に近接
した構造を有する。個別マトリクス配線72はp型半導
体領域73の表面全面にコンタクトするように形成され
ている。端面発光型LEDアレイはp型半導体領域の表
面全面を個別マトリクス配線にコンタクトさせることが
できるのでコンタクト面積を大きくすることが可能であ
る。これにより上面発光型LEDアレイよりも低い印加
電圧で発光させることができるので、消費電力を低減す
ることができる。また端面発光型LEDアレイは上面発
光型LEDアレイのようにアレイ端面がp型半導体領域
から離れた構造ではなく、アレイ端面がp型半導体領域
に近接した構造なので、上面発光型LEDアレイよりも
幅サイズを小さくすることができる。
半導体領域73および発光開口部74の形成位置に近接
した構造を有する。個別マトリクス配線72はp型半導
体領域73の表面全面にコンタクトするように形成され
ている。端面発光型LEDアレイはp型半導体領域の表
面全面を個別マトリクス配線にコンタクトさせることが
できるのでコンタクト面積を大きくすることが可能であ
る。これにより上面発光型LEDアレイよりも低い印加
電圧で発光させることができるので、消費電力を低減す
ることができる。また端面発光型LEDアレイは上面発
光型LEDアレイのようにアレイ端面がp型半導体領域
から離れた構造ではなく、アレイ端面がp型半導体領域
に近接した構造なので、上面発光型LEDアレイよりも
幅サイズを小さくすることができる。
【0057】LEDアレイ71の製造工程は基本的には
上記第4の実施形態のLEDアレイ51と同様である。
ただし、アレイ端面75を加工する工程が追加される場
合がある。またLEDアレイ71の動作はアレイ端面7
5から発光光を放射することを除いてLEDアレイ51
と同様である。
上記第4の実施形態のLEDアレイ51と同様である。
ただし、アレイ端面75を加工する工程が追加される場
合がある。またLEDアレイ71の動作はアレイ端面7
5から発光光を放射することを除いてLEDアレイ51
と同様である。
【0058】図20は本発明の第6の実施形態のLED
アレイ71を用いたプリンタヘッドの構造を示す断面図
である。図20において図17と同じものには同じ符号
を付してある。図20に示すプリンタヘッドにおいて
は、上記第4の実施形態のLEDアレイ51よりも幅サ
イズの小さいLEDアレイ71を用いたことにより、ヘ
ッドの幅サイズを図17に示したプリンタヘッドよりも
さらに小さくすることができ、また消費電力を低減する
ことができる。
アレイ71を用いたプリンタヘッドの構造を示す断面図
である。図20において図17と同じものには同じ符号
を付してある。図20に示すプリンタヘッドにおいて
は、上記第4の実施形態のLEDアレイ51よりも幅サ
イズの小さいLEDアレイ71を用いたことにより、ヘ
ッドの幅サイズを図17に示したプリンタヘッドよりも
さらに小さくすることができ、また消費電力を低減する
ことができる。
【0059】このように第6の実施形態によれば、端面
発光型とすることにより、さらに幅サイズを小さくで
き、また上面発光型のLEDアレイよりも消費電力を低
減することができる。また第6の実施形態の端面発光型
LEDアレイ71を用いてLEDプリンタヘッドを構成
することにより、ヘッドの幅サイズをさらに小さくする
ことができ、消費電力を低減することができる。
発光型とすることにより、さらに幅サイズを小さくで
き、また上面発光型のLEDアレイよりも消費電力を低
減することができる。また第6の実施形態の端面発光型
LEDアレイ71を用いてLEDプリンタヘッドを構成
することにより、ヘッドの幅サイズをさらに小さくする
ことができ、消費電力を低減することができる。
【0060】なお、第6の実施形態を上記第3または第
5の実施形態に適用し、上記第3の実施形態のLEDア
レイ41または上記第5の実施形態のLEDアレイ51
を端面発光型としても良い。
5の実施形態に適用し、上記第3の実施形態のLEDア
レイ41または上記第5の実施形態のLEDアレイ51
を端面発光型としても良い。
【0061】以上本発明の実施の形態では、同一結晶か
らなるホモ接合を有する半導体基板のみについて述べた
が、本発明は異なる材料からなるヘテロ接合を有する半
導体基板に対しても適用可能である。
らなるホモ接合を有する半導体基板のみについて述べた
が、本発明は異なる材料からなるヘテロ接合を有する半
導体基板に対しても適用可能である。
【0062】
【発明の効果】以上説明したように本発明の発光素子ア
レイによれば、p側パッド電極をマトリクス配線上に多
層形成することにより、LEDアレイの幅サイズを小さ
くすることができるという効果がある。この発光素子ア
レイを用いてプリンタヘッドを構成することにより、ヘ
ッドの幅サイズを小さくすることができるという効果が
ある。
レイによれば、p側パッド電極をマトリクス配線上に多
層形成することにより、LEDアレイの幅サイズを小さ
くすることができるという効果がある。この発光素子ア
レイを用いてプリンタヘッドを構成することにより、ヘ
ッドの幅サイズを小さくすることができるという効果が
ある。
【図1】本発明の第1の実施形態のLEDアレイの構造
を示す図である。
を示す図である。
【図2】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その1)。
工程の一例を示す図である(その1)。
【図3】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その2)。
工程の一例を示す図である(その2)。
【図4】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その3)。
工程の一例を示す図である(その3)。
【図5】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その4)。
工程の一例を示す図である(その4)。
【図6】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その5)。
工程の一例を示す図である(その5)。
【図7】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その6)。
工程の一例を示す図である(その6)。
【図8】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その7)。
工程の一例を示す図である(その7)。
【図9】本発明の第1の実施形態のLEDアレイの製造
工程の一例を示す図である(その8)。
工程の一例を示す図である(その8)。
【図10】本発明の第1の実施形態のLEDアレイの製
造工程の一例を示す図である(その9)。
造工程の一例を示す図である(その9)。
【図11】本発明の第1の実施形態のLEDアレイの製
造工程の一例を示す図である(その10)。
造工程の一例を示す図である(その10)。
【図12】本発明の第1の実施形態のLEDアレイを用
いたプリンタヘッドの構造を示す断面図である。
いたプリンタヘッドの構造を示す断面図である。
【図13】本発明の第2の実施形態のLEDアレイの構
造を示す図である。
造を示す図である。
【図14】本発明の第3の実施形態のLEDアレイの構
造を示す図である。
造を示す図である。
【図15】本発明の第3の実施形態のLEDアレイを用
いたプリンタヘッドの構造を示す断面図である。
いたプリンタヘッドの構造を示す断面図である。
【図16】本発明の第4の実施形態のLEDアレイの構
造を示す図である。
造を示す図である。
【図17】本発明の第4の実施形態のLEDアレイを用
いたプリンタヘッドの構造を示す断面図である。
いたプリンタヘッドの構造を示す断面図である。
【図18】本発明の第5の実施形態のLEDアレイの構
造を示す図である。
造を示す図である。
【図19】本発明の第6の実施形態のLEDアレイの構
造を示す図である。
造を示す図である。
【図20】本発明の第6の実施形態のLEDアレイを用
いたプリンタヘッドの構造を示す断面図である。
いたプリンタヘッドの構造を示す断面図である。
【図21】従来のLEDアレイの構造を示す上面図であ
る。
る。
【図22】従来のLEDアレイの構造を示す図である。
【図23】従来のLEDアレイを用いたプリンタヘッド
の構造を示す断面図である。
の構造を示す断面図である。
【図24】従来のLEDアレイを用いたプリンタヘッド
の構造を示す断面図である。
の構造を示す断面図である。
1,31,41,51、61,71 LEDアレイ、
2 高抵抗半導体基板、 3 分離溝、 4 共通マト
リクス配線、 5,32 p側パッド電極、6 p側パ
ッド配線、 11 n型半導体ブロック、 12 層間
絶縁膜、 13,73 p型半導体領域(発光部)、
14,72 個別マトリクス配線、15,55,64
n側パッド電極、 19,33 パッドヴィアホール、
52,62 n側コンタクト電極、 54,63 n
側パッド配線、 201 実装基板、 202 駆動I
C、 203 走査パターン、 204 ボンディング
ワイヤ。
2 高抵抗半導体基板、 3 分離溝、 4 共通マト
リクス配線、 5,32 p側パッド電極、6 p側パ
ッド配線、 11 n型半導体ブロック、 12 層間
絶縁膜、 13,73 p型半導体領域(発光部)、
14,72 個別マトリクス配線、15,55,64
n側パッド電極、 19,33 パッドヴィアホール、
52,62 n側コンタクト電極、 54,63 n
側パッド配線、 201 実装基板、 202 駆動I
C、 203 走査パターン、 204 ボンディング
ワイヤ。
Claims (14)
- 【請求項1】 互いに素子分離された複数の第1導電型
半導体ブロックと、第1導電型半導体ブロックに形成さ
れた第2導電型半導体領域と、異なる第1導電型半導体
ブロックに形成された所定の第2導電型領域の間を接続
するマトリクス配線と、マトリクス配線に接続する第2
導電側パッド電極とを有する発光素子アレイにおいて、 前記第2導電側パッド電極が、前記マトリクス配線上に
多層形成されていることを特徴とする発光素子アレイ。 - 【請求項2】 前記第2導電側パッド電極に一体形成さ
れた第2導電側パッド配線を有し、 前記パッド配線が、前記マトリクス配線にコンタクトし
ていることを特徴とする請求項1記載の発光素子アレ
イ。 - 【請求項3】 前記マトリクス配線は、前記第2導電型
半導体領域に個別にコンタクトする個別マトリクス配線
と、所定の個別マトリクス配線にコンタクトする共通マ
トリクス配線とを多層形成したものであり、 前記第2導電側パッド配線と前記マトリクス配線とが、
前記共通マトリクス配線の形成領域以外の領域において
コンタクトしていることを特徴とする請求項2記載の発
光素子アレイ。 - 【請求項4】 前記第2導電側パッド電極が、前記マト
リクス配線にコンタクトしていることを特徴とする請求
項1記載の発光素子アレイ。 - 【請求項5】 前記マトリクス配線は、前記第2導電型
半導体領域に個別にコンタクトする個別マトリクス配線
と、所定の個別マトリクス配線にコンタクトする共通マ
トリクス配線とを多層形成したものであり、 前記第2導電側パッド電極と前記マトリクス配線が、前
記共通マトリクス配線の形成領域内においてコンタクト
していることを特徴とする請求項4記載の発光素子アレ
イ。 - 【請求項6】 所定の第1導電型半導体ブロックに接続
する第1導電側パッド電極を有し、 前記第1導電側パッド電極が、前記第2導電型半導体領
域に対して前記第2導電側パッド電極と反対側に形成さ
れていることを特徴とする請求項1記載の発光素子アレ
イ。 - 【請求項7】 所定の第1導電型半導体ブロックに接続
する第1導電側パッド電極を有し、 前記第1導電側パッド電極が、前記第2導電型半導体領
域に対して前記第2導電側パッド電極と同じ側に形成さ
れていることを特徴とする請求項1記載の発光素子アレ
イ。 - 【請求項8】 前記第1導電側パッド電極が、前記マト
リクス配線上に多層形成されていることを特徴とする請
求項7記載の発光素子アレイ。 - 【請求項9】 前記第1導電側パッド電極に一体形成さ
れた第1導電側パッド配線と、 前記第1導電型半導体ブロックにコンタクトする第1導
電側コンタクト電極とを有し、 前記第1導電側パッド配線と前記第1導電側コンタクト
電極とが、コンタクトしていることを特徴とする請求項
8記載の発光素子アレイ。 - 【請求項10】 前記第1導電側パッド電極に一体形成
された第1導電側パッド配線と、 前記第1導電型半導体ブロックにコンタクトする第1導
電側コンタクト電極とを有し、 前記第1導電側パッド配線と前記コンタクト電極とが、
一体形成されていることを特徴とする請求項8記載の発
光素子アレイ。 - 【請求項11】 前記第2導電型半導体領域が、前記第
1導電型半導体ブロックの端面に近接して形成されてお
り、 発光光が前記端面から外部に放射されることを特徴とす
る請求項1記載の発光素子アレイ。 - 【請求項12】 互いに素子分離された複数の第1導電
型半導体ブロックと、第1導電型半導体ブロックに形成
された第2導電型半導体領域と、異なる第1導電側半導
体ブロックに形成された所定の第2導電型領域の間を接
続するマトリクス配線と、マトリクス配線に接続する第
2導電側パッド電極とを有する発光素子アレイの製造方
法において、 前記第1導電型半導体ブロックと前記第2導電型半導体
領域と前記マトリクス配線とが形成された半導体基板上
に層間絶縁膜を成膜し、この層間絶縁膜に前記マトリク
ス配線を露出させるヴィアホールを形成する工程と、 前記ヴィアホールが形成された半導体基板上に導電膜を
成膜し、この導電膜をパターニングして第2導電側パッ
ド電極を形成する工程とを実施し、 前記第2導電側パッド電極を前記マトリクス配線上に多
層形成することを特徴とする発光素子アレイの製造方
法。 - 【請求項13】 発光素子アレイと、前記発光素子アレ
イの発光素子を個別に駆動する駆動回路とを実装基板上
に備えたプリンタヘッドにおいて、 前記発光素子アレイとして、請求項1記載の発光素子ア
レイを用いたことを特徴とするプリンタヘッド。 - 【請求項14】 発光素子アレイと、前記発光素子アレ
イの発光素子を個別に駆動する駆動回路とを実装基板上
に備えたプリンタヘッドにおいて、 前記発光素子アレイとして、請求項7記載の発光素子ア
レイを用い、 前記第1導電側パッド電極にボンディングされたワイヤ
と、前記第2導電側パッド電極にボンディングされたワ
イヤとが、前記発光素子アレイの長手方向のアレイ端部
の片側から引き出されて前記駆動回路にボンディングさ
れていることを特徴とするプリンタヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19682397A JPH1140842A (ja) | 1997-07-23 | 1997-07-23 | 発光素子アレイとその製造方法およびプリンタヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19682397A JPH1140842A (ja) | 1997-07-23 | 1997-07-23 | 発光素子アレイとその製造方法およびプリンタヘッド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1140842A true JPH1140842A (ja) | 1999-02-12 |
Family
ID=16364265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19682397A Withdrawn JPH1140842A (ja) | 1997-07-23 | 1997-07-23 | 発光素子アレイとその製造方法およびプリンタヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1140842A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271421B2 (en) | 2003-08-08 | 2007-09-18 | Hitachi Cable, Ltd. | Light-emitting diode array |
JP2009196361A (ja) * | 2009-03-19 | 2009-09-03 | Oki Data Corp | 駆動装置、ledアレイ、ledヘッド、及びこれらを備えた画像形成装置 |
-
1997
- 1997-07-23 JP JP19682397A patent/JPH1140842A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271421B2 (en) | 2003-08-08 | 2007-09-18 | Hitachi Cable, Ltd. | Light-emitting diode array |
JP2009196361A (ja) * | 2009-03-19 | 2009-09-03 | Oki Data Corp | 駆動装置、ledアレイ、ledヘッド、及びこれらを備えた画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6190935B1 (en) | Low-cost, high-density light-emitting-diode array and fabrication method thereof | |
CN112992964B (zh) | 发光二极管结构及其制造方法 | |
EP4133537A1 (en) | Light emitting diode structure and method for manufacturing the same | |
US20090121237A1 (en) | Led array for microdisplays or like applications, and method of fabrication | |
JP3824497B2 (ja) | 発光素子アレイ | |
US6211537B1 (en) | LED array | |
JP3797748B2 (ja) | 発光ダイオードアレイ | |
US6388696B1 (en) | Led array, and led printer head | |
JPH11220164A (ja) | 発光素子アレイ及び発光素子 | |
JP4115197B2 (ja) | 発光素子アレイ | |
JP3185049B2 (ja) | 発光素子アレイ及びその製造方法 | |
JPH1140842A (ja) | 発光素子アレイとその製造方法およびプリンタヘッド | |
KR100675034B1 (ko) | 발광 소자 매트릭스 어레이 | |
JPH10242507A (ja) | 発光ダイオードおよびその製造方法 | |
JPH1168149A (ja) | 半導体素子及び半導体素子アレイ | |
WO2021203986A1 (en) | Light emitting diode structure and method for manufacturing the same | |
JP2001326383A (ja) | 発光ダイオードアレイ | |
JP3701102B2 (ja) | Ledアレイ | |
JP4020838B2 (ja) | 発光素子アレイ及び光プリントヘッド | |
JP2001077431A (ja) | 発光素子アレイ | |
JPH118409A (ja) | Ledアレイとその製造方法およびledプリンタヘッド | |
JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
JP2003282939A (ja) | 半導体発光装置及びその製造方法 | |
JP2000294830A (ja) | 発光素子アレイ | |
JPH0945958A (ja) | 端面発光型ledアレイ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |