JPH1140604A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH1140604A
JPH1140604A JP9193521A JP19352197A JPH1140604A JP H1140604 A JPH1140604 A JP H1140604A JP 9193521 A JP9193521 A JP 9193521A JP 19352197 A JP19352197 A JP 19352197A JP H1140604 A JPH1140604 A JP H1140604A
Authority
JP
Japan
Prior art keywords
semiconductor element
reinforcing plate
film circuit
film
ground line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9193521A
Other languages
Japanese (ja)
Inventor
Isato Takeuchi
勇人 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9193521A priority Critical patent/JPH1140604A/en
Publication of JPH1140604A publication Critical patent/JPH1140604A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve simultaneous switching noise by shortening the path of the return current of a film circuit, thereby lessening the inductance parasitic on the ground line between a semiconductor element and a mounting board. SOLUTION: A film circuit 1 is provided with wiring films 3E and 3e which constitute ground lines extended on the surface, and a conductive object is used as a reinforcing plate 25, and the wiring film constituting the ground line 3E and the conductive reinforcing plate 25 are electrically connected at the periphery of the film circuit 1 by for example, conductive paste 26, and also, they are electrically connected, being bonded inside the film circuit 1. A heat sink 27 is bonded to the rears of a semiconductor element 4 and the film circuit 1, as occasion demands.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置、特に
絶縁層をベースとして複数の配線膜を形成し、該配線膜
の一端を半導体素子の電極と接続される半導体素子側端
子とし、他端に外部端子を形成したフィルム回路と、上
記配線膜の半導体素子側端子に各電極が接続された半導
体素子と、該半導体素子を囲繞し上記フィルム回路に接
着されたリング状の補強板とからなり、該補強板、フィ
ルム回路及び半導体素子の相互間が封止された半導体装
置と、その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a plurality of wiring films on the basis of an insulating layer, using one end of the wiring film as a semiconductor element side terminal connected to an electrode of the semiconductor element, and the other end. A film circuit having external terminals formed thereon, a semiconductor element in which each electrode is connected to the semiconductor element side terminal of the wiring film, and a ring-shaped reinforcing plate surrounding the semiconductor element and bonded to the film circuit. The present invention relates to a semiconductor device in which a space between the reinforcing plate, the film circuit and the semiconductor element is sealed, and a method for manufacturing the semiconductor device.

【０００２】[0002]

【従来の技術】半導体装置として、フィルム回路の各リ
ード（配線膜）の先端に半導体素子の各電極をボンディ
ングし、該半導体素子とフィルム回路との間を樹脂で封
止し、フィルム回路の裏面に半導体素子を囲繞するよう
なリング状の補強板を接着した構造のものがある。2. Description of the Related Art As a semiconductor device, each electrode of a semiconductor element is bonded to the tip of each lead (wiring film) of a film circuit, the space between the semiconductor element and the film circuit is sealed with resin, and the back surface of the film circuit is formed. There is a structure in which a ring-shaped reinforcing plate surrounding a semiconductor element is bonded.

【０００３】図５（Ａ）、（Ｂ）はそのような半導体装
置の従来例を示すもので、（Ａ）は断面図、（Ｂ）は一
部を示す平面図である。FIGS. 5A and 5B show a conventional example of such a semiconductor device, wherein FIG. 5A is a sectional view and FIG. 5B is a plan view showing a part thereof.

【０００４】図面において、１はフィルム回路で、絶縁
層２の裏面側にリードを成す配線膜３が多数形成されて
いる。３Ｅは配線膜３のうちフィルム回路１の周辺部に
沿って形成されたグランドライン、３ｅは該グランドラ
イン３Ｅに接続されたリードを成す配線膜である。各リ
ード３の内端は絶縁層２のデバイスホール１ｈへ突出せ
しめられて半導体素子（４）の電極と接続される接続端
となる。６はボール電極で、上記絶縁層２に形成されて
リード３を露出させる開口２１にメッキにより形成され
ており、例えばニッケルと半田或いは金からなる二層構
造を有している。In the drawings, reference numeral 1 denotes a film circuit, and a large number of wiring films 3 forming leads are formed on the back surface of an insulating layer 2. Reference numeral 3E denotes a ground line formed along the periphery of the film circuit 1 in the wiring film 3, and 3e denotes a wiring film forming a lead connected to the ground line 3E. The inner end of each lead 3 is projected into the device hole 1h of the insulating layer 2 and becomes a connection end connected to the electrode of the semiconductor element (4). Reference numeral 6 denotes a ball electrode which is formed by plating in an opening 21 formed in the insulating layer 2 and exposing the lead 3, and has a two-layer structure made of, for example, nickel and solder or gold.

【０００５】２５は例えばアルミニウムからなる矩形リ
ング状の補強板で、フィルム回路１の裏面に弾性接着剤
７を介して接着されている。該補強板２５は少なくとも
一部分がフィルム回路１から食み出すように形成されて
いる。[0005] Reference numeral 25 denotes a rectangular ring-shaped reinforcing plate made of, for example, aluminum, which is adhered to the back surface of the film circuit 1 via an elastic adhesive 7. The reinforcing plate 25 is formed so as to at least partially protrude from the film circuit 1.

【０００６】４は半導体素子で、その電極がリード３の
先端のバンプ１６とボンディングされている。２４は半
導体素子４・フィルム回路１・補強板２５間を封止する
樹脂、２６は上記グランドライン３Ｅと補強板２５とを
フィルム回路１周辺部にて接続する導電性ペースト膜、
２７は半導体素子４及び補強板２５の底面に接着された
ヒートシンクであり、例えばアルミニウムからなる。Reference numeral 4 denotes a semiconductor element whose electrode is bonded to a bump 16 at the tip of the lead 3. 24 is a resin for sealing between the semiconductor element 4, the film circuit 1 and the reinforcing plate 25, 26 is a conductive paste film for connecting the ground line 3 </ b> E and the reinforcing plate 25 around the film circuit 1,
Reference numeral 27 denotes a heat sink bonded to the bottom surfaces of the semiconductor element 4 and the reinforcing plate 25, and is made of, for example, aluminum.

【０００７】このような半導体装置によれば、半導体素
子４を囲繞する補強板２５をグランドラインとすること
ができ、延いては半導体素子４と他との間を静電シール
ドすることができる。従って、半導体装置外部から半導
体素子４内へのノイズの侵入を防止し、また、半導体素
子４内部に発生したノイズが外部に放射されることを防
止することができる。また、補強板３Ｅに接続されたリ
ード３ｅによって半導体素子内部におけるクロストーク
を防止することが可能になる。According to such a semiconductor device, the reinforcing plate 25 surrounding the semiconductor element 4 can be used as the ground line, and thus, the semiconductor element 4 and the other can be electrostatically shielded. Therefore, it is possible to prevent noise from entering the semiconductor element 4 from outside the semiconductor device and prevent the noise generated inside the semiconductor element 4 from being radiated to the outside. Further, it is possible to prevent crosstalk inside the semiconductor element by the leads 3e connected to the reinforcing plate 3E.

【０００８】特に、シンクロナウスＤＲＡＭの如き多数
のバッファが同じタイミングで高い周波数のパルスでオ
ン、オフするような半導体装置の場合、スイッチングノ
イズによる悪い影響という問題は無視できないが、その
影響は本半導体装置のようにリード３ｅを要所要所に
（例えば入力側と出力側との間毎に）配置し、そして、
それが接続されたグランドライン３Ｅを導電ペースト膜
２６を介して補強板２５に接続した構成にすることによ
って著しく軽減することができる。Particularly, in the case of a semiconductor device such as a synchronous DRAM in which a large number of buffers are turned on and off with a high frequency pulse at the same timing, the problem of bad influence due to switching noise cannot be ignored. Like the device, the lead 3e is arranged at a required place (for example, between the input side and the output side), and
This can be remarkably reduced by employing a configuration in which the ground line 3E to which the ground line 3E is connected is connected to the reinforcing plate 25 via the conductive paste film 26.

【０００９】[0009]

【発明が解決しようとする課題】ところで、図５に示す
従来技術によれば、半導体素子４を囲繞する補強板２５
とグランドライン３Ｅとの電気的接続は、フィルム回路
１の周辺部に沿って形成したグランドライン３Ｅと補強
板２５を接続することによってのみ行っているので、フ
ィルム回路１のリターン電流の経路が長くなり、また、
そのために半導体素子４と実装ボード間のグランドライ
ンに寄生するインダクタンスが大きくなり、従ってスイ
ッチングノイズに弱くなるという問題があった。According to the prior art shown in FIG. 5, the reinforcing plate 25 surrounding the semiconductor element 4 is provided.
Since the electrical connection between the ground circuit 3E and the ground line 3E is made only by connecting the ground line 3E formed along the periphery of the film circuit 1 and the reinforcing plate 25, the path of the return current of the film circuit 1 is long. Become
For this reason, there is a problem that the inductance parasitic on the ground line between the semiconductor element 4 and the mounting board becomes large, and thus the switching noise becomes weak.

【００１０】本発明はこのような問題点を解決すべく為
されたものであり、絶縁層をベースとして複数の配線膜
を形成し、該配線膜の一端を半導体素子の電極と接続さ
れる半導体素子側端子とし、他端に外部端子を形成した
フィルム回路と、上記配線膜の半導体素子側端子に各電
極が接続された半導体素子と、該半導体素子を囲繞し上
記フィルム回路に接着されたリング状の補強板とからな
り、該補強板、フィルム回路及び半導体素子の相互間が
封止された半導体装置において、フィルム回路のリター
ン電流の経路を短くして、半導体素子と実装ボード間の
グランドラインに寄生するインダクタンスを小さくする
ことにより、スイッチングノイズを改善することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. A plurality of wiring films are formed based on an insulating layer, and one end of the wiring film is connected to an electrode of a semiconductor element. A film circuit having element terminals and an external terminal formed at the other end; a semiconductor element having each electrode connected to the semiconductor element side terminal of the wiring film; and a ring surrounding the semiconductor element and bonded to the film circuit. In a semiconductor device comprising a reinforcing plate in the shape of a seal, and between the reinforcing plate, the film circuit and the semiconductor element are sealed, a path of a return current of the film circuit is shortened to form a ground line between the semiconductor element and the mounting board. It is an object of the present invention to improve switching noise by reducing inductance parasitic to the switching element.

【００１１】[0011]

【課題を解決するための手段】本発明半導体装置は、フ
ィルム回路にその表面に形成されたグランドラインを成
す配線膜を設け、補強板として導電性を有するものを用
い、該グランドラインを成す配線膜と、該導電性補強板
とを上記フィルム回路周辺部及び内部の両方にて電気的
に接続してなることを特徴とする。According to the semiconductor device of the present invention, a wiring film forming a ground line formed on the surface of a film circuit is provided on a film circuit, a reinforcing plate having conductivity is used, and a wiring forming the ground line is used. The film and the conductive reinforcing plate are electrically connected at both the peripheral portion and the inside of the film circuit.

【００１２】従って、本発明半導体装置によれば、グラ
ンドラインを成す配線膜と、該導電性補強板とを上記フ
ィルム回路周辺部及び内部の両方にて電気的に接続する
ので、フィルム回路のリターン電流の経路を短くするこ
とができ、延いては半導体素子と実装ボード間のグラン
ドラインに寄生するインダクタンスを小さくすることが
できる。Therefore, according to the semiconductor device of the present invention, the wiring film forming the ground line and the conductive reinforcing plate are electrically connected both at the peripheral portion and inside of the film circuit. The current path can be shortened, and the inductance parasitic on the ground line between the semiconductor element and the mounting board can be reduced.

【００１３】本発明半導体装置の製造方法は、フィルム
回路に補強板を接着し、その後、半導体素子を補強板で
囲繞されたところに位置させてその各電極をフィルム回
路の半導体素子側端子とボンディングし、同時に、グラ
ンドラインを成す配線膜を半導体素子側端子において補
強板とボンディングし、しかる後、補強板、フィルム回
路及び半導体素子の相互間を封止することを特徴とす
る。According to the method of manufacturing a semiconductor device of the present invention, a reinforcing plate is bonded to a film circuit, and thereafter, the semiconductor element is positioned at a position surrounded by the reinforcing plate, and each electrode is bonded to a semiconductor element side terminal of the film circuit. At the same time, the wiring film forming the ground line is bonded to the reinforcing plate at the semiconductor element side terminal, and thereafter, the space between the reinforcing plate, the film circuit, and the semiconductor element is sealed.

【００１４】従って、本発明半導体装置の製造方法によ
れば、フィルム回路に補強板を接着し、その後、半導体
素子を補強板で囲繞されたところに位置させてその各電
極をフィルム回路の半導体素子側端子とボンディング
し、同時に、グランドラインを成す配線膜を半導体素子
側端子において補強板とボンディングするので、工程数
を増加させることなくフィルム回路のリターン電流の経
路を短くする構造の半導体装置を製造することができ
る。Therefore, according to the method of manufacturing a semiconductor device of the present invention, a reinforcing plate is adhered to a film circuit, and thereafter, the semiconductor element is positioned at a position surrounded by the reinforcing plate, and each electrode thereof is connected to the semiconductor element of the film circuit. Since the wiring film forming the ground line is bonded to the reinforcing plate at the semiconductor element side terminal at the same time as bonding to the side terminal, a semiconductor device with a structure that shortens the path of the return current of the film circuit without increasing the number of processes is manufactured. can do.

【００１５】[0015]

【発明の実施の形態】本発明半導体装置は、例えば絶縁
層をベースとして複数の配線膜を形成し、該配線膜の一
端を半導体素子の電極と接続される半導体素子側端子と
し、他端に例えば半田ボールのような外部端子を形成し
たフィルム回路と、上記配線膜の半導体素子側端子に各
電極が接続された半導体素子と、該半導体素子を囲繞し
上記フィルム回路に接着されたリング状の補強板とから
なり、該補強板、フィルム回路及び半導体素子の相互間
が封止された半導体装置において、上記フィルム回路
は、その表面に形成されたグランドラインを成す配線膜
を有し、上記補強板が導電性を有し、上記グランドライ
ンを成す配線膜と、上記導電性補強板とが上記フィルム
回路周辺部及び内部にて電気的に接続されてなる。フィ
ルム回路の絶縁層は例えばポリイミドあるいはエポキシ
等の樹脂からなる。リード、グランドラインを成す配線
膜は例えば銅あるいは銅合金からなる。また、補強板は
導電性を有すればどのようなものでも良いが、例えばア
ルミニウムからなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In a semiconductor device according to the present invention, for example, a plurality of wiring films are formed based on an insulating layer, one end of the wiring film is used as a semiconductor element side terminal connected to an electrode of a semiconductor element, and the other end is connected to the other end. For example, a film circuit in which external terminals such as solder balls are formed, a semiconductor element in which each electrode is connected to the semiconductor element side terminal of the wiring film, and a ring-shaped ring surrounding the semiconductor element and bonded to the film circuit In a semiconductor device comprising a reinforcing plate, wherein the reinforcing plate, the film circuit, and the semiconductor element are sealed from each other, the film circuit has a wiring film forming a ground line formed on the surface thereof, and The board has conductivity, and the wiring film forming the ground line and the conductive reinforcing plate are electrically connected to each other in and around the film circuit. The insulating layer of the film circuit is made of, for example, a resin such as polyimide or epoxy. The wiring film forming the lead and the ground line is made of, for example, copper or a copper alloy. The reinforcing plate may be made of any material as long as it has conductivity. For example, the reinforcing plate is made of aluminum.

【００１６】本発明半導体装置の製造方法は、フィルム
回路に補強板を接着し、その後、例えばダブルボンディ
ングによって、半導体素子を上記補強板で囲繞されたと
ころに位置させてその各電極をフィルム回路の半導体素
子側端子とボンディングし、同時に、グランドラインを
成す配線膜を半導体素子側端子において補強板とボンデ
ィングし、しかる後、補強板、フィルム回路及び半導体
素子の相互間を封止する。According to the method of manufacturing a semiconductor device of the present invention, a reinforcing plate is adhered to a film circuit, and thereafter, by, for example, double bonding, the semiconductor element is positioned at a position surrounded by the reinforcing plate, and each electrode thereof is connected to the film circuit. At the same time, the wiring film forming the ground line is bonded to the reinforcing plate at the semiconductor element side terminal, and then the reinforcing plate, the film circuit and the semiconductor element are sealed.

【００１７】[0017]

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）、（Ｂ）は本発明半導体装置の実施
例を示すもので、（Ａ）は断面図、（Ｂ）は一部を示す
平面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. 1A and 1B show an embodiment of the semiconductor device of the present invention, wherein FIG. 1A is a sectional view and FIG. 1B is a plan view showing a part thereof.

【００１８】図面において、１はフィルム回路で、絶縁
層２の裏面側にリードを成す配線膜３が多数形成されて
いる。３Ｅは配線膜３のうちフィルム回路１の表面に形
成されたグランドラインである。このグランドラインと
なる配線膜３Ｅは、予めその他の配線膜３よりも内部の
方向に長く形成されている。これは、後述するようにグ
ランドライン３Ｅを半導体素子（４）のアース電極にボ
ンディングする際に、同時に補強板（２５）にもボンデ
ィングする必要上、余分の長さを確保しておくためであ
る。３ｅは該グランドライン３Ｅに接続されたリードを
成す配線膜である。各リード３及び３Ｅの内端は絶縁層
２のデバイスホール１ｈへ突出せしめられて半導体素子
（４）の電極と接続される接続端となる。６はボール電
極で、上記絶縁層２に形成されてリード３及び３Ｅを露
出させる開口２１にメッキにより形成されており、例え
ばニッケルと半田或いは金からなる二層構造を有してい
る。In the drawings, reference numeral 1 denotes a film circuit, and a large number of wiring films 3 forming leads are formed on the back surface of an insulating layer 2. Reference numeral 3E denotes a ground line formed on the surface of the film circuit 1 in the wiring film 3. The wiring film 3E serving as the ground line is formed to be longer in the inner direction than the other wiring films 3 in advance. This is because, when bonding the ground line 3E to the ground electrode of the semiconductor element (4), it is necessary to bond the ground line 3E to the reinforcing plate (25) at the same time as described later, so that an extra length is secured. . 3e is a wiring film forming a lead connected to the ground line 3E. The inner ends of the leads 3 and 3E protrude into the device holes 1h of the insulating layer 2 and become connection ends connected to the electrodes of the semiconductor element (4). Reference numeral 6 denotes a ball electrode, which is formed by plating in an opening 21 formed in the insulating layer 2 and exposing the leads 3 and 3E, and has, for example, a two-layer structure made of nickel and solder or gold.

【００１９】２５は例えばアルミニウムからなる矩形リ
ング状の補強板で、この表面にはグランドライン３Ｅを
ボンディングするとき圧着し易くなるように表面処理層
２９が形成されていて、この表面処理層２９がフィルム
回路１の裏面に弾性接着剤７を介して接着されている。
該補強板２５は、表面処理層２９が周辺部及び内部にお
いて露出するように弾性接着剤７によってフィルム回路
１の裏面に接着されている。Reference numeral 25 denotes a rectangular ring-shaped reinforcing plate made of, for example, aluminum. A surface treatment layer 29 is formed on the surface of the reinforcing plate so that the ground line 3E can be easily pressed when bonding the same. It is adhered to the back surface of the film circuit 1 via an elastic adhesive 7.
The reinforcing plate 25 is adhered to the back surface of the film circuit 1 by the elastic adhesive 7 so that the surface treatment layer 29 is exposed at the peripheral portion and inside.

【００２０】４は半導体素子で、その電極がリード３の
先端のバンプ１６とボンディングされ、またそのアース
電極がグランドライン３Ｅの先端のバンプ１６とボンデ
ィングされている。この内、特にグランドライン３Ｅは
補強板２５の内部における表面処理層２９にもボンディ
ングされている。２４は半導体素子４・フィルム回路１
・補強板２５間を封止する樹脂、２６は上記グランドラ
イン３Ｅと補強板２５とをフィルム回路１周辺部にて接
続する導電性ペースト膜、２７は半導体素子４及び補強
板２５の底面に接着されたヒートシンクであり、例えば
アルミニウムからなる。Reference numeral 4 denotes a semiconductor element whose electrode is bonded to the bump 16 at the tip of the lead 3 and whose ground electrode is bonded to the bump 16 at the tip of the ground line 3E. Of these, the ground line 3E is also bonded to the surface treatment layer 29 inside the reinforcing plate 25. 24 is a semiconductor element 4 and a film circuit 1
A resin for sealing between the reinforcing plates 25, a conductive paste film 26 for connecting the ground line 3E and the reinforcing plate 25 at the periphery of the film circuit 1, and a bonding agent 27 for bonding to the bottom surface of the semiconductor element 4 and the reinforcing plate 25 The heat sink is made of, for example, aluminum.

【００２１】このような半導体装置によれば、半導体素
子４を囲繞する補強板２５とグランドライン３Ｅとの電
気的接続は、フィルム回路１の周辺部だけでなく、内部
においても行われている。従って、フィルム回路１のリ
ターン電流の経路が短くなるので、半導体素子４と実装
ボード間のグランドラインに寄生するインダクタンスを
小さくすることができる。また、補強板２５に接続され
たリード３ｅによって半導体素子内部におけるクロスト
ークを防止することが可能になる。According to such a semiconductor device, the electrical connection between the reinforcing plate 25 surrounding the semiconductor element 4 and the ground line 3E is made not only in the peripheral portion of the film circuit 1 but also inside. Therefore, since the path of the return current of the film circuit 1 is shortened, the inductance parasitic on the ground line between the semiconductor element 4 and the mounting board can be reduced. In addition, the leads 3e connected to the reinforcing plate 25 can prevent crosstalk inside the semiconductor element.

【００２２】特に、シンクロナウスＤＲＡＭの如き多数
のバッファが同じタイミングで高い周波数のパルスでオ
ン、オフするような半導体装置の場合、スイッチングノ
イズによる悪い影響という問題は無視できないが、その
影響は本半導体装置のようにリード３ｅを要所要所に
（例えば入力側と出力側との間毎に）配置し、そして、
それが接続されたグランドライン３Ｅを補強板２５の周
辺部及び内部の双方に接続した構成にすることによって
著しく軽減することができる。In particular, in the case of a semiconductor device such as a synchronous DRAM in which a large number of buffers are turned on and off with high-frequency pulses at the same timing, the problem of adverse effects due to switching noise cannot be ignored. Like the device, the lead 3e is arranged at a required place (for example, between the input side and the output side), and
This can be remarkably reduced by using a configuration in which the ground line 3E to which it is connected is connected to both the peripheral portion and the inside of the reinforcing plate 25.

【００２３】図２（Ａ）乃至（Ｈ）はフィルム回路の形
成及び補強板の接着を工程順に示す断面図である。FIGS. 2A to 2H are sectional views showing the formation of a film circuit and the bonding of a reinforcing plate in the order of steps.

【００２４】（Ａ）先ず、三層構造の金属積層板１１を
用意する。該積層板１１は、厚さ例えば１５０μｍの銅
層１２と、エッチングストッパとしての役割を担う厚さ
例えば３μｍのアルミニウム層１３と、厚さ例えば２μ
ｍの銅あるいはニッケルからなるメッキ下地層１４を積
層したものである。尚、メッキ下地層１４は、例えばク
ロム層（厚さ例えば０．２μｍ）の上にニッケル層（厚
さ例えば２μｍ）を形成した多層構造にしても良い。(A) First, a metal laminate 11 having a three-layer structure is prepared. The laminated plate 11 includes a copper layer 12 having a thickness of, for example, 150 μm, an aluminum layer 13 having a thickness of, for example, 3 μm serving as an etching stopper, and a thickness of, for example, 2 μm.
The plating base layer 14 made of copper or nickel having a thickness of m is laminated. The plating underlayer 14 may have a multilayer structure in which, for example, a nickel layer (eg, 2 μm) is formed on a chromium layer (eg, 0.2 μm).

【００２５】次に、図２（Ａ）に示すように、上記メッ
キ下地層１４上にグランドライン３Ｅ及びその他のリー
ド３、３、・・・を形成する。この際、グランドライン
３Ｅは、その他のリード３よりも内部の方向に長く形成
するようにする。これは、後述するようにグランドライ
ン３Ｅを半導体素子（４）のアース電極にボンディング
する際に、同時に補強板（２５）にもボンディングする
必要上、余分の長さを確保しておくためである。具体的
には、該リード３Ｅ及び３、３、・・・を形成すべきパ
ターンに対してネガのパターンのレジストを塗布し、該
レジストをマスクとして層１４を下地として銅（あるい
はニッケル）メッキ（メッキ厚さ例えば３０μｍ）する
ことにより形成する。このようにすると、サイドエッチ
ングなるものがないので、微細なリードを高精度に形成
することができる。Next, as shown in FIG. 2A, a ground line 3E and other leads 3, 3,... Are formed on the plating underlayer 14. At this time, the ground line 3E is formed to be longer in the inner direction than the other leads 3. This is because when the ground line 3E is bonded to the ground electrode of the semiconductor element (4), it must be bonded to the reinforcing plate (25) at the same time as described later, so that an extra length is secured. . Specifically, a resist having a negative pattern is applied to the pattern in which the leads 3E, 3, 3,... Are to be formed, and copper (or nickel) plating ( The plating thickness is, for example, 30 μm). In this case, since there is no side etching, fine leads can be formed with high precision.

【００２６】（Ｂ）次に、図２（Ｂ）に示すように、金
属積層板１１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。該エッチ
ングは例えば塩化第２鉄系のエッチング液を用いて行
う。３０はこのエッチングにより形成された外形孔であ
る。(B) Next, as shown in FIG. 2 (B), a plurality of film circuits are integrally connected by selectively performing etching through the metal laminated plate 11 from both sides. Form into a lead frame shape. The etching is performed using, for example, a ferric chloride-based etchant. Reference numeral 30 denotes an outer shape hole formed by this etching.

【００２７】（Ｃ）次に、図２（Ｃ）に示すように、上
記積層板１１のリード形成面側の表面に絶縁層（絶縁フ
ィルム）２を選択的に形成する。該絶縁層２は感光性を
有する樹脂材料を用い、それを塗布し、露光、現像する
ことにより所望のパターンに形成する。２１、２１、・
・・は絶縁層２の各リード３Ｅ及び３、３、・・・のボ
ール電極（６）を形成すべき部分を露出させる開口であ
り、該開口２１、２１、・・・を有するように絶縁層２
の選択的形成が行われる。従って、後で絶縁層２を例え
ばレーザ加工によりパターニングすることは必要ではな
い。(C) Next, as shown in FIG. 2 (C), an insulating layer (insulating film) 2 is selectively formed on the surface of the laminate 11 on the lead forming surface side. The insulating layer 2 is made of a photosensitive resin material, and is coated, exposed, and developed to form a desired pattern. 21, 21, ...
.. Are openings for exposing portions of the insulating layer 2 where the ball electrodes (6) of the leads 3E and 3, 3,... Are to be formed, and are insulated so as to have the openings 21, 21,. Layer 2
Is selectively formed. Therefore, it is not necessary to pattern the insulating layer 2 later by, for example, laser processing.

【００２８】その後、樹脂膜からなるリング状ダム２８
を形成する。該ダム２８は後に、具体的には半導体素子
４の各電極をフィルム回路１のリード３Ｅ及び３、３、
・・・の内端にボンディングした後行う樹脂２４による
封止のときに、封止用樹脂２４が外側に溢れようとする
のを堰止める役割を果たす。しかし、必ずしも不可欠で
はない。図２（Ｃ）はダム２８形成後の状態を示す。Thereafter, a ring-shaped dam 28 made of a resin film is formed.
To form The dam 28 later connects each electrode of the semiconductor element 4 specifically with the leads 3E and 3, 3,
When sealing with the resin 24 after bonding to the inner end, the sealing resin 24 plays a role of blocking the overflow of the sealing resin 24 to the outside. However, it is not always essential. FIG. 2C shows a state after the dam 28 is formed.

【００２９】（Ｄ）次に、図２（Ｄ）に示すように、上
記リード３Ｅ及び３、３、・・・表面に上記絶縁層２を
マスクとして外部端子となる半田ボール６、６、・・・
を形成する。該半田ボール６、６、・・・はニッケルメ
ッキ（厚さ例えば８０〜１１０μｍ）及び半田若しくは
金メッキ（厚さ例えば１０〜３０μｍ）により形成され
る。(D) Next, as shown in FIG. 2D, the solder balls 6, 6,... Serving as external terminals are formed on the surfaces of the leads 3E, 3, 3,.・ ・
To form The solder balls 6, 6,... Are formed by nickel plating (for example, 80 to 110 μm in thickness) and solder or gold plating (for example, 10 to 30 μm in thickness).

【００３０】（Ｅ）次に、図２（Ｅ）に示すように、積
層板１１の裏面側に位置する厚い銅層１２のフィルム回
路１の主部１５と対応する部分を裏面側からの選択的エ
ッチングにより除去する。このエッチングは、例えばＨ
2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を用いて行う。な
ぜならば、このエッチング液は銅を侵すが、アルミニウ
ムを侵さず、アルミニウム層１３にエッチングストッパ
としての役割を果たさせることができるからである。(E) Next, as shown in FIG. 2 (E), a portion corresponding to the main portion 15 of the film circuit 1 of the thick copper layer 12 located on the back side of the laminated board 11 is selected from the back side. Removed by selective etching. This etching is, for example, H
This is performed using a 2 SO 4 / H 2 O 2 type etching solution. The reason for this is that the etchant invades copper, but not aluminum, and allows the aluminum layer 13 to serve as an etching stopper.

【００３１】（Ｆ）次に、図２（Ｆ）に示すように、上
記リード３Ｅ及び３、３、・・・をマスクとしてその下
地であるメッキ下地層１４及びエッチングストッパであ
ったアルミニウム層１３をエッチングする。これによ
り、各リード３Ｅ及び３、３、・・・が独立し、ここで
初めて互いに電気的にショートした状態ではなくなる。(F) Next, as shown in FIG. 2 (F), using the leads 3E, 3, 3,... As a mask, a plating underlayer 14 as an underlayer and an aluminum layer 13 as an etching stopper. Is etched. As a result, the leads 3E and 3, 3,... Become independent, and are not in a state where they are electrically shorted to each other for the first time.

【００３２】（Ｇ）次に、図２（Ｇ）に示すように、フ
ィルム回路１の主部の裏面に矩形リング状の補強板２５
をクッション性を有した接着剤７を介して接着する。補
強板２５は、この表面にグランドライン３Ｅをボンディ
ングするとき圧着し易くなるように表面処理層２９が形
成されているものを用いる。また、表面処理層２９が周
辺部及び内部において露出するように弾性接着剤７によ
ってフィルム回路１の裏面に接着する。(G) Next, as shown in FIG. 2 (G), a rectangular ring-shaped reinforcing plate 25 is provided on the back surface of the main part of the film circuit 1.
Is bonded via an adhesive 7 having a cushioning property. The reinforcing plate 25 has a surface treatment layer 29 formed thereon so that the surface can be easily pressed when bonding the ground line 3E to the surface. Further, the surface treatment layer 29 is adhered to the back surface of the film circuit 1 by the elastic adhesive 7 so that the surface treatment layer 29 is exposed at the peripheral portion and inside.

【００３３】（Ｈ）次に、図２（Ｈ）に示すように、各
リード３Ｅ及び３、３、・・・の先端にバンプ１６、１
６、・・・を形成する。尚、バンプ１６は半導体素子４
側に形成する場合もあるし、全く形成しない場合もあ
る。(H) Next, as shown in FIG. 2H, bumps 16, 1
6,... Are formed. In addition, the bump 16 is a semiconductor element 4
It may be formed on the side or not formed at all.

【００３４】尚、本実施例においてリード３Ｅ及び３は
メッキ下地膜上に選択的に形成したレジスト膜をマスク
としてメッキ膜を成長させることにより形成していた
が、銅あるいはニッケルからなる層１４を厚めに形成し
ておくこととし、それを選択エッチングによりパターニ
ングすることによってリードを形成するようにしても良
い。In this embodiment, the leads 3E and 3 are formed by growing a plating film using a resist film selectively formed on a plating base film as a mask. The leads may be formed thicker and patterned by selective etching to form leads.

【００３５】次に、図３（Ａ）乃至（Ｅ）に従って補強
板付きフィルム回路への半導体素子の組付け及びヒート
シンクの組付けを工程順に説明する。Next, assembling of the semiconductor element to the film circuit with the reinforcing plate and assembling of the heat sink will be described in the order of steps with reference to FIGS. 3 (A) to 3 (E).

【００３６】（Ａ）先ず、図３（Ａ）に示すように、グ
ランドライン３Ｅの先端から稍離間した部分を補強板２
５の内部の表面処理層２９に接続すると同時に、このグ
ランドライン３Ｅの先端のバンプ１６、１６・・・を半
導体素子４のアース電極に例えばダブルボンディングに
より接続する。次に、各リード３、３、・・・の先端の
バンプ１６、１６、・・・を半導体素子４の電極パッド
に例えばシングルポイントボンディングにより接続す
る。(A) First, as shown in FIG. 3 (A), a part of the ground line 3E, which is slightly separated from the tip, is connected to the reinforcing plate 2A.
5 are connected to the ground electrode of the semiconductor element 4 by, for example, double bonding. Next, the bumps 16, 16,... Of the tips of the leads 3, 3,... Are connected to the electrode pads of the semiconductor element 4 by, for example, single point bonding.

【００３７】（Ｂ）次に、図３（Ｂ）に示すように、液
状樹脂２４を用いてポッティングすることにより、半導
体素子４・フィルム回路１・補強板２５間を封止する。
このとき、樹脂２４が封止部から周囲に溢れるのをダム
２８によって防止することができる。(B) Next, as shown in FIG. 3 (B), the space between the semiconductor element 4, the film circuit 1, and the reinforcing plate 25 is sealed by potting using a liquid resin 24.
At this time, the dam 28 can prevent the resin 24 from overflowing from the sealing portion to the periphery.

【００３８】（Ｃ）次に、図３（Ｃ）に示すように、半
導体素子４及び補強板２５の裏面にヒートシンク２７を
接着する。(C) Next, as shown in FIG. 3 (C), a heat sink 27 is bonded to the back surfaces of the semiconductor element 4 and the reinforcing plate 25.

【００３９】（Ｄ）次に、外部端子を成す半田電極６、
６、・・・の形状をリフローフュージングにより図３
（Ｄ）に示すように、ドーム状に整形する。(D) Next, a solder electrode 6 forming an external terminal,
The shape of 6,.
As shown in (D), it is shaped like a dome.

【００４０】その後、グランドライン３Ｅと補強板２５
の周辺部とを電気的に接続する導電ペースト膜２６を塗
布し、リードフレーム状金属積層体１１の不要部分を切
断除去し、各フィルム回路１を互いに他から分離独立
し、反転すると、図３（Ｅ）に示す本発明半導体装置が
出来上がる。Thereafter, the ground line 3E and the reinforcing plate 25
When a conductive paste film 26 for electrically connecting the peripheral portions of the lead frame-shaped metal laminate 11 is applied, unnecessary portions of the lead frame-shaped metal laminate 11 are cut and removed. The semiconductor device of the present invention shown in FIG.

【００４１】このような、本実施例によれば、上述した
利点のほかに、下記のような利点がある。According to this embodiment, there are the following advantages in addition to the advantages described above.

【００４２】第１に、フィルム回路１の凹凸のない面に
補強板２５を接着することができる利点がある。First, there is an advantage that the reinforcing plate 25 can be bonded to the surface of the film circuit 1 having no irregularities.

【００４３】即ち、本実施例においては、リード３はフ
ィルム回路１のエッチングストップ層１４の一方の側に
形成し、その後、絶縁層２を形成し、そして、そのリー
ド形成及び絶縁層形成における下地側（エッチングスト
ップ層１３及びメッキ下地層１４）を除去するので、リ
ード３及び絶縁層２の表面が同一平面上に位置した凹凸
のない面、つまり平面となり、その平面が半導体素子４
側の面となる。That is, in this embodiment, the leads 3 are formed on one side of the etching stop layer 14 of the film circuit 1 and then the insulating layer 2 is formed. Since the sides (the etching stop layer 13 and the plating underlayer 14) are removed, the surfaces of the leads 3 and the insulating layer 2 are formed on the same plane without unevenness, that is, the plane, and the plane is formed by the semiconductor element 4
Side surface.

【００４４】従って、フィルム回路１の凹凸のない面に
補強板２５をクッション性のある接着層７を介して接着
することができるので、従来におけるように凹凸のある
面に補強板２５を接着する場合に生じるところの接着剤
中にボイドが発生して充分な接着力が得られない等の問
題を回避することができる。Therefore, since the reinforcing plate 25 can be bonded to the surface of the film circuit 1 having no unevenness via the adhesive layer 7 having cushioning properties, the reinforcing plate 25 is bonded to the uneven surface as in the related art. In such a case, it is possible to avoid a problem that a void is generated in the adhesive and a sufficient adhesive force cannot be obtained.

【００４５】第２に、本実施例においては、電極６の形
成をメッキ技術を駆使して為すことができ、しかも、メ
ッキ下地層として全面的に形成した銅層１４を用いるの
で、メッキのために必要なリード３への電位に付与はそ
の銅層１３を介して為すことができ、電位を付与するた
めだけの配線膜を形成することは必要としないという利
点がある。Second, in the present embodiment, the electrode 6 can be formed by making full use of the plating technique, and furthermore, since the copper layer 14 formed over the entire surface is used as the plating underlayer, The potential required for the lead 3 can be applied through the copper layer 13, and there is an advantage that it is not necessary to form a wiring film only for applying the potential.

【００４６】即ち、従来の技術においてはポリイミドテ
ープ表面に配線膜を形成したものをフィルム回路として
用いていたので、リードに電極を形成する場合、メッキ
技術を駆使することは難しい。従って、溶融半田を単に
外部電極形成部に落とすというような比較的単純な技術
により半田ボール電極の形成が行われている。しかし、
このような技術でつくられた半田ボール電極は割れ等が
発生し易いという問題がある。特に、補強板２５とフィ
ルム回路１との熱膨張係数の違いによる熱ストレスによ
り半田電極６に割れが生じるおそれが少なくない。That is, in the prior art, a wiring formed on the surface of a polyimide tape is used as a film circuit, so it is difficult to make full use of the plating technique when forming electrodes on the leads. Therefore, a solder ball electrode is formed by a relatively simple technique, such as simply dropping molten solder onto an external electrode forming portion. But,
There is a problem that a solder ball electrode made by such a technique is liable to crack or the like. In particular, there is not a small possibility that the solder electrode 6 may be cracked by thermal stress due to a difference in thermal expansion coefficient between the reinforcing plate 25 and the film circuit 1.

【００４７】それに対して、先ずリードの開口に露出し
た表面部に例えばニッケルなどによりメッキ膜を形成
し、更にその上に半田を形成、或いは金をメッキすると
いう技術を駆使すると、非常に良質で割れ等の問題の生
じにくい半田ボール電極を形成することができる。On the other hand, very good quality can be obtained by first forming a plating film of nickel or the like on the surface exposed at the lead opening, and further forming a solder thereon or plating gold. It is possible to form a solder ball electrode that does not easily cause a problem such as cracking.

【００４８】しかし、それには半田を形成すべき各リー
ドに対して電位を与える必要がある。さもないと、電気
メッキができないからである。ところが、従来において
は各リードは当初から電気的に独立しているので、電気
メッキするには各リードに電位を与えるためだけの配線
膜を形成しなければならなくなる。そして、それを形成
した場合には、当然のことながらメッキのためだけの配
線膜によりフィルム回路の集積度が制約されるという問
題が生じる。However, this requires applying a potential to each lead on which solder is to be formed. Otherwise, electroplating cannot be performed. However, conventionally, since each lead is electrically independent from the beginning, in order to perform electroplating, it is necessary to form a wiring film only for applying a potential to each lead. Then, when it is formed, naturally, there is a problem that the degree of integration of the film circuit is restricted by the wiring film only for plating.

【００４９】しかるに、本実施例によれば、三層構造の
金属積層板１１を用い、その薄い方の銅層４をメッキ下
地層として用いて各リード３Ｅ及び３、３、・・・を形
成し、電極６、６、・・・形成時にはそのメッキ下地層
４を介して各リード３Ｅ及び３、３、・・・にメッキ用
電位を付与することができる。従って、メッキ用の配線
膜を形成しなくともメッキによる電極６、６、・・・を
形成し、良好な電極の得ることができるのである。However, according to the present embodiment, the leads 3E, 3, 3,... Are formed by using the metal laminate 11 having a three-layer structure and using the thinner copper layer 4 as a plating base layer. When forming the electrodes 6, 6,..., A plating potential can be applied to the leads 3E, 3, 3,. Therefore, the electrodes 6, 6,... By plating can be formed without forming a wiring film for plating, and good electrodes can be obtained.

【００５０】また、金属積層板１１をベースにして各リ
ード３Ｅ及び３、３、・・・の形成等の各種処理がで
き、そのベースとする金属積層板１１は樹脂フィルムと
は異なり剛性が強いので、微細なリードを高精度に且つ
高い位置決め精度で形成することが可能である。Further, various processes such as formation of the leads 3E, 3, 3,... Can be performed based on the metal laminated plate 11, and the metal laminated plate 11 on which the base is formed has a high rigidity unlike a resin film. Therefore, fine leads can be formed with high accuracy and high positioning accuracy.

【００５１】即ち、従来においては、フィルム回路が非
常に薄い樹脂フィルムをベースとし、それに様々な処理
を施したり、それを加工したりするので、良好な処理や
加工が難しいという問題がある。特に、リードの良好な
パターニングが非常に難しく、そのためリードの微細
化、多ピン化が制約されるのである。また、パターニン
グにおける位置精度もベースの撓み等の変形により低下
し易い。That is, conventionally, since the film circuit is based on a very thin resin film, and various processes are performed on the resin film and processed, the problem is that good processing and processing are difficult. Particularly, good patterning of the leads is very difficult, which limits the miniaturization of the leads and the increase in the number of pins. In addition, the positional accuracy in patterning is likely to be reduced due to deformation such as bending of the base.

【００５２】しかるに、本実施例によれば、剛性の強い
状態の金属積層体１１をベースにし、それに対して加工
したり各種処理を施したりすることによりフィルム回路
１の形成等を行うので、撓みが生じるというような問題
が生じないのである。However, according to the present embodiment, the film circuit 1 is formed by processing or performing various processes on the metal laminate 11 having a high rigidity as a base. That is, there is no problem such as the occurrence of the problem.

【００５３】そして、本実施例においては、フィルム回
路１に補強板２５を接着し、その後、半導体素子４を補
強板２５で囲繞されたところに位置させてその各電極を
フィルム回路１のリード３、３、・・・の半導体素子側
端子とボンディングし、同時に、グランドラインのリー
ド３Ｅを半導体素子側端子において補強板２５とボンデ
ィングし、しかる後、補強板２５、フィルム回路１及び
半導体素子４の相互間を樹脂２４で封止するので、半導
体素子４・フィルム回路１間を封止する封止剤２４が補
強板２５のフィルム回路１への接着を阻むというおそれ
が全くなくなる。従って、補強板を支障なく取り付ける
ことができ、取り付け性を考慮して補強板として孔の大
きめなものを用いる必要がない。従って、補強効果の低
減を余儀なくされるということもない。In the present embodiment, the reinforcing plate 25 is bonded to the film circuit 1, and thereafter, the semiconductor element 4 is positioned at a position surrounded by the reinforcing plate 25, and its electrodes are connected to the leads 3 of the film circuit 1. , 3,... At the same time, the lead 3E of the ground line is bonded to the reinforcing plate 25 at the semiconductor device side terminal, and then the reinforcing plate 25, the film circuit 1, and the semiconductor device 4 are connected. Since they are sealed with the resin 24, there is no possibility that the sealant 24 for sealing between the semiconductor element 4 and the film circuit 1 prevents the reinforcing plate 25 from adhering to the film circuit 1. Therefore, the reinforcing plate can be mounted without any trouble, and it is not necessary to use a reinforcing plate having a large hole in consideration of the mounting property. Therefore, there is no need to reduce the reinforcing effect.

【００５４】勿論、ヒートシンク２７により、半導体素
子４から発生する熱を有効に放熱することができる。Of course, the heat generated by the semiconductor element 4 can be effectively radiated by the heat sink 27.

【００５５】尚、この本発明の補強板をフィルム回路裏
面に形成後、半導体素子のフィルム回路への接続を行
い、その後、封止するという技術的思想は、図４に示す
ようなグランドラインを有しない半導体装置にも適用す
ることができる。Incidentally, the technical idea of forming the reinforcing plate of the present invention on the back surface of the film circuit, connecting the semiconductor element to the film circuit, and then sealing it is based on a ground line as shown in FIG. The present invention can be applied to a semiconductor device having no such device.

【００５６】[0056]

【発明の効果】以上に述べたところから明らかなよう
に、本発明半導体装置によれば、フィルム回路のリター
ン電流の経路を短くすることができ、延いては半導体素
子と実装ボード間のグランドラインに寄生するインダク
タンスを小さくすることができる。As is apparent from the above description, according to the semiconductor device of the present invention, the path of the return current of the film circuit can be shortened, and the ground line between the semiconductor element and the mounting board can be extended. Parasitic inductance can be reduced.

【００５７】また、本発明半導体装置の製造方法によれ
ば、フィルム回路に補強板を接着し、その後、半導体素
子を補強板で囲繞されたところに位置させてその各電極
をフィルム回路の半導体素子側端子とボンディングし、
同時に、グランドラインを成す配線膜を半導体素子側端
子において補強板とボンディングするので、工程数を増
加させることなくフィルム回路のリターン電流の経路を
短くする構造の半導体装置を製造することができる。ま
た、半導体素子・フィルム回路間を封止する封止剤が補
強板のフィルム回路への接着を阻むというおそれが全く
なくなる。従って、補強板を支障なく取り付けることが
でき、取り付け性を考慮して補強板として孔の大きめな
ものを用いる必要がない。従って、補強効果の低減を余
儀なくされるということもない。Further, according to the method of manufacturing a semiconductor device of the present invention, a reinforcing plate is bonded to a film circuit, and thereafter, the semiconductor element is positioned at a position surrounded by the reinforcing plate, and each electrode thereof is connected to the semiconductor element of the film circuit. Bond with the side terminal,
At the same time, since the wiring film forming the ground line is bonded to the reinforcing plate at the semiconductor element side terminal, a semiconductor device having a structure in which the return current path of the film circuit is shortened without increasing the number of steps can be manufactured. Further, there is no possibility that the sealant for sealing between the semiconductor element and the film circuit prevents the adhesion of the reinforcing plate to the film circuit. Therefore, the reinforcing plate can be mounted without any trouble, and it is not necessary to use a reinforcing plate having a large hole in consideration of the mounting property. Therefore, there is no need to reduce the reinforcing effect.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（Ａ）、（Ｂ）は本発明半導体装置の実施例を
示すもので、（Ａ）は断面図、（Ｂ）は一部を示す平面
図である。FIGS. 1A and 1B show an embodiment of the semiconductor device of the present invention, in which FIG. 1A is a cross-sectional view and FIG.

【図２】（Ａ）乃至（Ｈ）は図１に示した半導体装置の
フィルム回路の形成と、補強板の組み付けを工程順に示
す断面図である。2 (A) to 2 (H) are cross-sectional views showing the formation of a film circuit of the semiconductor device shown in FIG. 1 and the assembly of a reinforcing plate in the order of steps.

【図３】（Ａ）乃至（Ｅ）は図１に示した半導体装置の
補強板付きフィルム回路への半導体素子の組み付け等半
導体装置の完成までを示す断面図である。3 (A) to 3 (E) are cross-sectional views showing processes until completion of a semiconductor device such as assembly of a semiconductor element to a film circuit with a reinforcing plate of the semiconductor device shown in FIG. 1;

【図４】本発明半導体装置の製造方法を適用することの
できる半導体装置を示す断面図である。FIG. 4 is a cross-sectional view showing a semiconductor device to which the method for manufacturing a semiconductor device of the present invention can be applied.

【図５】（Ａ）、（Ｂ）は半導体装置の従来技術を示す
もので、（Ａ）は断面図、（Ｂ）は一部を示す平面図で
ある。FIGS. 5A and 5B show a prior art of a semiconductor device, in which FIG. 5A is a sectional view and FIG. 5B is a plan view showing a part thereof.

【符号の説明】[Explanation of symbols]

１・・・フィルム回路、２・・・絶縁層、３・・・リー
ド（配線膜）、３ｅ、３Ｅ・・・グランドライン、４・
・・半導体素子、７・・・接着剤（弾性接着剤）、２４
・・・封止剤、２５・・・補強板、２６・・・グランド
ラインと補強板との接続手段、２７・・・ヒートシン
ク。DESCRIPTION OF SYMBOLS 1 ... Film circuit, 2 ... Insulating layer, 3 ... Lead (wiring film), 3e, 3E ... Ground line, 4
..Semiconductor element, 7 ... adhesive (elastic adhesive), 24
... Sealant, 25 ... Reinforcement plate, 26 ... Connecting means between ground line and reinforcement plate, 27 ... Heat sink.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 絶縁層をベースとして複数の配線膜を形
成し、該配線膜の一端を半導体素子の電極と接続される
半導体素子側端子とし、他端に外部端子を形成したフィ
ルム回路と、上記配線膜の半導体素子側端子に各電極が
接続された半導体素子と、該半導体素子を囲繞し上記フ
ィルム回路に接着されたリング状の補強板とからなり、
該補強板、フィルム回路及び半導体素子の相互間が封止
された半導体装置であって、 上記フィルム回路は、その表面に形成されたグランドラ
インを成す配線膜を有し、 上記補強板が導電性を有し、 上記グランドラインを成す配線膜と、上記導電性補強板
とが上記フィルム回路周辺部及び内部にて電気的に接続
されてなることを特徴とする半導体装置1. A film circuit comprising: a plurality of wiring films formed based on an insulating layer; one end of the wiring film serving as a semiconductor element side terminal connected to an electrode of the semiconductor element; and the other end formed with an external terminal; A semiconductor element in which each electrode is connected to a semiconductor element side terminal of the wiring film, and a ring-shaped reinforcing plate surrounding the semiconductor element and bonded to the film circuit;
A semiconductor device in which the reinforcing plate, the film circuit, and the semiconductor element are sealed with each other, wherein the film circuit has a wiring film forming a ground line formed on a surface thereof, and the reinforcing plate is electrically conductive. Wherein the wiring film forming the ground line and the conductive reinforcing plate are electrically connected in and around the film circuit. 【請求項２】 フィルム回路に補強板を接着し、 その後、半導体素子を上記補強板で囲繞されたところに
位置させてその各電極をフィルム回路の半導体素子側端
子とボンディングし、同時に、グランドラインを成す配
線膜を半導体素子側端子において補強板とボンディング
し、 しかる後、補強板、フィルム回路及び半導体素子の相互
間を封止することを特徴とする請求項１記載の半導体装
置の製造方法2. A reinforcing plate is bonded to the film circuit, and thereafter, the semiconductor element is positioned at a position surrounded by the reinforcing plate, and each electrode thereof is bonded to a semiconductor element side terminal of the film circuit. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the wiring film is bonded to the reinforcing plate at the semiconductor element side terminal, and thereafter, the space between the reinforcing plate, the film circuit and the semiconductor element is sealed.
JP9193521A 1997-07-18 1997-07-18 Semiconductor device and its manufacture Pending JPH1140604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9193521A JPH1140604A (en) 1997-07-18 1997-07-18 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9193521A JPH1140604A (en) 1997-07-18 1997-07-18 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH1140604A true JPH1140604A (en) 1999-02-12

Family

ID=16309462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9193521A Pending JPH1140604A (en) 1997-07-18 1997-07-18 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH1140604A (en)

Similar Documents

Publication Publication Date Title
US5945741A (en) Semiconductor chip housing having a reinforcing plate
US6093970A (en) Semiconductor device and method for manufacturing the same
JP2967697B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JPH11163022A (en) Semiconductor and manufacture of the same and electronic equipment
JP2005294547A (en) Semiconductor device and manufacturing method thereof
US6107678A (en) Lead frame and semiconductor package having a lead frame
JP3003624B2 (en) Semiconductor device
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR100679470B1 (en) Lead frame and production method thereof, and semiconductor device and fabrication method thereof
JP2000138317A (en) Semiconductor device and its manufacture
JP3039355B2 (en) Manufacturing method of film circuit
JP2937111B2 (en) Semiconductor device and manufacturing method thereof
KR19990067806A (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2002280491A (en) Electronic component and its manufacturing method
JP2002076166A (en) Resin sealing type semiconductor device and its manufacturing method
JPH1140604A (en) Semiconductor device and its manufacture
JP2982703B2 (en) Semiconductor package and manufacturing method thereof
JP2894267B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
JP3196758B2 (en) Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device
JP3285017B2 (en) Semiconductor device
KR20000011643A (en) Device and method for connecting two electronic components
JP2917932B2 (en) Semiconductor package
US7019409B2 (en) Circuit device
JP2666569B2 (en) Manufacturing method of substrate with lead for semiconductor mounting