JPH1140474A - 電子線の描画方法およびその露光装置 - Google Patents
電子線の描画方法およびその露光装置Info
- Publication number
- JPH1140474A JPH1140474A JP9192519A JP19251997A JPH1140474A JP H1140474 A JPH1140474 A JP H1140474A JP 9192519 A JP9192519 A JP 9192519A JP 19251997 A JP19251997 A JP 19251997A JP H1140474 A JPH1140474 A JP H1140474A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- pattern
- exposed
- variable shaped
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31776—Shaped beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 電子線露光用マスクを用いて露光されるパタ
ーンと可変成形電子線を用いて露光されるパターンとの
接続領域での寸法精度を向上させ、かつ、既に形成され
た下地パターンとの高い重ね合わせ精度を確保する。 【解決手段】 成形された可変成形電子線の寸法を任意
の大きさでリサイズし、電子線ショット位置をリサイズ
寸法の１／２の大きさを用いてシフトさせて露光する。
これにより、電子線のリサイズによって生じる下地パタ
ーンとの整合性（重ね合わせ精度）を損なうことなく、
電子線露光用マスクを用いて露光されるパターンと可変
成形電子線を用いて露光されるパターンを整合性良く接
続させ、寸法差精度劣化を抑えることができる。
ーンと可変成形電子線を用いて露光されるパターンとの
接続領域での寸法精度を向上させ、かつ、既に形成され
た下地パターンとの高い重ね合わせ精度を確保する。 【解決手段】 成形された可変成形電子線の寸法を任意
の大きさでリサイズし、電子線ショット位置をリサイズ
寸法の１／２の大きさを用いてシフトさせて露光する。
これにより、電子線のリサイズによって生じる下地パタ
ーンとの整合性（重ね合わせ精度）を損なうことなく、
電子線露光用マスクを用いて露光されるパターンと可変
成形電子線を用いて露光されるパターンを整合性良く接
続させ、寸法差精度劣化を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は電子線を用いてレジ
ストに所望パターンを直接露光する電子線の描画方法お
よびその露光装置に関するものである。
ストに所望パターンを直接露光する電子線の描画方法お
よびその露光装置に関するものである。
【０００２】
【従来の技術】 近年、半導体の製造には高いスループ
ットが要求されており、これは微細パターンを半導体ウ
ェハ上に形成するリソグラフィ工程においても例外でな
い。このため、紫外光を用いる光リソグラフィやＸ線を
用いるＸ線リソグラフィばかりでなく、電子線を用いる
電子線リソグラフイにおいても、予め所望パターンが形
成された光やＸ線用のマスクやレチクルと同等である電
子線露光用マスクを使用する転写法が用いられている。
このマスクを用いた露光方法は、通常、繰り返しパター
ンが多く存在するＤＲＡＭ、ＳＲＡＭ等のメモリデバイ
スのメモリセルパターンに適用されるが、周辺回路を構
成するランダムパターンに対しては従来法である可変成
形電子線による露光が適用される。そのため、図３に示
すように、繰り返しパターンとランダムパターンの境界
領域、すなわち電子線露光用マスクを用いて露光する領
域２と可変成形電子線を用いて露光する領域３の境界領
域において、電子線露光用マスクを用いて露光されるパ
ターン１１と可変成形電子線を用いて露光されるパター
ン４の接続部にパターン接続部１８が生じる。
ットが要求されており、これは微細パターンを半導体ウ
ェハ上に形成するリソグラフィ工程においても例外でな
い。このため、紫外光を用いる光リソグラフィやＸ線を
用いるＸ線リソグラフィばかりでなく、電子線を用いる
電子線リソグラフイにおいても、予め所望パターンが形
成された光やＸ線用のマスクやレチクルと同等である電
子線露光用マスクを使用する転写法が用いられている。
このマスクを用いた露光方法は、通常、繰り返しパター
ンが多く存在するＤＲＡＭ、ＳＲＡＭ等のメモリデバイ
スのメモリセルパターンに適用されるが、周辺回路を構
成するランダムパターンに対しては従来法である可変成
形電子線による露光が適用される。そのため、図３に示
すように、繰り返しパターンとランダムパターンの境界
領域、すなわち電子線露光用マスクを用いて露光する領
域２と可変成形電子線を用いて露光する領域３の境界領
域において、電子線露光用マスクを用いて露光されるパ
ターン１１と可変成形電子線を用いて露光されるパター
ン４の接続部にパターン接続部１８が生じる。
【０００３】この際、電子線露光用マスクを用いて露光
されるパターン１１は予め作製されたマスク開口部を通
過した電子線によって形成され、また、可変成形電子線
を用いて露光されるパターン４は事前に行われる電子線
寸法較正によって決められた大きさ（サイズ）を持った
電子線によって形成される。この際、事前に行われる電
子線寸法較正誤差によって、図３（ｂ）に示すように、
電子線露光用マスクを用いて露光されたレジストパター
ン１９と可変成形電子線を用いて露光されたレジストパ
ターン２０の寸法差が生じ、結果的に得られるレジスト
パターンの寸法精度劣化を生じさせる。なお、図３
（ｂ）に示されているパターンは電子線露光、現像後に
得られるレジストパターンである。この寸法劣化を抑え
るため、可変成形電子線を用いて露光する際に用いる成
形電子線の寸法に対し、任意の大きさでリサイズさせて
露光することが必要になる。つまり、ある軸方向に寸法
を小さくするわけである。図４に示すように、通常、可
変成形電子線２１は電子銃から放射された電子線２２が
第１アパーチャ２３の絞り、及び第２アパーチャ２４の
絞りを通過して成形される。例えば、ある軸方向に寸法
を小さくする場合、第１アパーチャ絞り２３から第２ア
パーチャ絞り２４に通る電子線を照射レンズ系の偏向器
２５を用いて偏向位置を変え、可変成形電子線２１の寸
法を変える。しかし、図５（ａ）のように、可変成形電
子線の寸法をある寸法シフト量２６で小さくした場合、
得られる可変成形電子線ショット原点位置８は固定され
たままであるため、図５（ｂ）のようにパターン接続部
１８において、可変成形電子線によって得られるパター
ン右辺２７は一致するが、左辺２８が一致しないことに
なる。電子線で露光される全てのパターンに対して一様
にオフセットを乗せて、左辺２８の接続を調整すること
は可能であるが、実際の重ね合わせ露光を行う場合、既
に下地パターン７との相対位置がそれぞれのパターン毎
に決められているため、パターン２０のみを考慮した調
整はできず、結果的に重ね合わせ精度の劣化を生じさせ
てしまう。つまり、下地との重ね合わせのバランスが損
なわれることになる。
されるパターン１１は予め作製されたマスク開口部を通
過した電子線によって形成され、また、可変成形電子線
を用いて露光されるパターン４は事前に行われる電子線
寸法較正によって決められた大きさ（サイズ）を持った
電子線によって形成される。この際、事前に行われる電
子線寸法較正誤差によって、図３（ｂ）に示すように、
電子線露光用マスクを用いて露光されたレジストパター
ン１９と可変成形電子線を用いて露光されたレジストパ
ターン２０の寸法差が生じ、結果的に得られるレジスト
パターンの寸法精度劣化を生じさせる。なお、図３
（ｂ）に示されているパターンは電子線露光、現像後に
得られるレジストパターンである。この寸法劣化を抑え
るため、可変成形電子線を用いて露光する際に用いる成
形電子線の寸法に対し、任意の大きさでリサイズさせて
露光することが必要になる。つまり、ある軸方向に寸法
を小さくするわけである。図４に示すように、通常、可
変成形電子線２１は電子銃から放射された電子線２２が
第１アパーチャ２３の絞り、及び第２アパーチャ２４の
絞りを通過して成形される。例えば、ある軸方向に寸法
を小さくする場合、第１アパーチャ絞り２３から第２ア
パーチャ絞り２４に通る電子線を照射レンズ系の偏向器
２５を用いて偏向位置を変え、可変成形電子線２１の寸
法を変える。しかし、図５（ａ）のように、可変成形電
子線の寸法をある寸法シフト量２６で小さくした場合、
得られる可変成形電子線ショット原点位置８は固定され
たままであるため、図５（ｂ）のようにパターン接続部
１８において、可変成形電子線によって得られるパター
ン右辺２７は一致するが、左辺２８が一致しないことに
なる。電子線で露光される全てのパターンに対して一様
にオフセットを乗せて、左辺２８の接続を調整すること
は可能であるが、実際の重ね合わせ露光を行う場合、既
に下地パターン７との相対位置がそれぞれのパターン毎
に決められているため、パターン２０のみを考慮した調
整はできず、結果的に重ね合わせ精度の劣化を生じさせ
てしまう。つまり、下地との重ね合わせのバランスが損
なわれることになる。
【０００４】
【発明が解決しようとする課題】ロジックデバイスへ適
用される可変成形電子線による従来の電子線リソグラフ
ィ工程の場合、上記したように設計寸法の異なる製品毎
に可変成形電子線の寸法を較正し、所望のレジストパタ
ーン寸法を得るための最適露光量条件を抽出するための
パイロット描画も行わなければならない。そのため、電
子線リソグラフィ工程にかかる時間（ＴＡＴ）が数時間
にも及んでしまう。更に、エッチング工程時に生じる設
計寸法からのエッチング後の寸法シフトを見込む必要が
あるため、設計寸法、下地材料、構造、膜厚等が異なる
製品毎に行わなければならなくなっており、同様にＴＡ
Ｔが大幅に延びている。また、可変成形電子線を用いて
いるため、２個のアパーチャの調整方法や成形レンズの
電圧変動等によって、得られるレジストパターンの寸法
バラツキ精度が低下してしまう。特に、コンタクトパタ
ーンを描画する場合、微細なルールで設計された矩形
（四角）パターンを可変成形電子線で描画することにな
るため、得られる寸法バラツキ精度の劣化が顕著になっ
てしまう。
用される可変成形電子線による従来の電子線リソグラフ
ィ工程の場合、上記したように設計寸法の異なる製品毎
に可変成形電子線の寸法を較正し、所望のレジストパタ
ーン寸法を得るための最適露光量条件を抽出するための
パイロット描画も行わなければならない。そのため、電
子線リソグラフィ工程にかかる時間（ＴＡＴ）が数時間
にも及んでしまう。更に、エッチング工程時に生じる設
計寸法からのエッチング後の寸法シフトを見込む必要が
あるため、設計寸法、下地材料、構造、膜厚等が異なる
製品毎に行わなければならなくなっており、同様にＴＡ
Ｔが大幅に延びている。また、可変成形電子線を用いて
いるため、２個のアパーチャの調整方法や成形レンズの
電圧変動等によって、得られるレジストパターンの寸法
バラツキ精度が低下してしまう。特に、コンタクトパタ
ーンを描画する場合、微細なルールで設計された矩形
（四角）パターンを可変成形電子線で描画することにな
るため、得られる寸法バラツキ精度の劣化が顕著になっ
てしまう。
【０００５】近年、ロジックデバイスの多品種化、少量
生産化に伴い、作製期間の短時間化（短ＴＡＴ化）が求
められており、短ＴＡＴ化を妨げる処理工程の削減が求
められている。また、デバイスの高集積化、微細化に伴
い、特に最小設計ルールが用いられるコンタクト描画工
程において、設計寸法に対して±１０％である０．０３
μｍ以下の寸法精度（バラツキ）が必要となっているた
め、この寸法精度を劣化させる原因となる可変成形電子
線による描画精度不足を回避することが不可欠になって
いる。
生産化に伴い、作製期間の短時間化（短ＴＡＴ化）が求
められており、短ＴＡＴ化を妨げる処理工程の削減が求
められている。また、デバイスの高集積化、微細化に伴
い、特に最小設計ルールが用いられるコンタクト描画工
程において、設計寸法に対して±１０％である０．０３
μｍ以下の寸法精度（バラツキ）が必要となっているた
め、この寸法精度を劣化させる原因となる可変成形電子
線による描画精度不足を回避することが不可欠になって
いる。
【０００６】
【課題を解決するための手段】本発明による電子線の描
画方法およびその装置は、可変成形された電子線の寸法
を任意の大きさでリサイズし、電子線ショット位置をリ
サイズ寸法の１／２の大きさを用いてシフトさせて描画
することを特徴とする。これにより、電子線のリサイズ
によって生じる下地パターンとの整合性を損なうことな
く、電子線露光用マスクを用いて露光されるパターンと
可変成形電子線を用いて露光されるパターンを整合性良
く接続させ、寸法差精度劣化を抑えることができる。
画方法およびその装置は、可変成形された電子線の寸法
を任意の大きさでリサイズし、電子線ショット位置をリ
サイズ寸法の１／２の大きさを用いてシフトさせて描画
することを特徴とする。これにより、電子線のリサイズ
によって生じる下地パターンとの整合性を損なうことな
く、電子線露光用マスクを用いて露光されるパターンと
可変成形電子線を用いて露光されるパターンを整合性良
く接続させ、寸法差精度劣化を抑えることができる。
【０００７】
【発明の実施の形態】本発明の実施の形態を実施例と共
に図面を参照して説明する。 （実施例１）図１において、電子線露光用マスクを用い
て１度のショットで露光されるパターン群１によって露
光される電子線用マスクを用いて露光する領域２、およ
び、可変成形電子線を用いて露光する領域３に分けられ
て、所望パターンは露光される。設計寸法Ｓを持つ可変
成形電子線を用いて露光されるパターン４により露光す
る場合、予め較正された可変成形電子線寸法に対して、
任意に設定されたリサイズ幅 （Ａ／２）５の２倍の寸
法（リサイズ寸法Ａ）を差し引いた寸法Ｓ−Ａを持った
可変成形電子線によって、リサイズされたパターン６の
露光を行う。この際、下地に既に形成された下地パター
ン７との重ね合わせを考慮するため、可変成形電子線を
用いて露光されるパターン４が持つ設計位置（可変成形
電子線ショット原点位置）８をシフト量（Ａ／２）９で
シフトさせた位置（シフトした電子線ショット原点位
置）１０として露光する。この方法を可変成形電子線を
用いて描画するパターン全てに対して適用する。この方
法により、電子線露光用マスクを用いて露光されるパタ
ーン１１、及び、可変成形電子線を用いて露光されるパ
ターン４との寸法差を解消し、また、下地パターンとの
高い重ね合わせ精度を確保することができる。 （実施例２）図２に設計寸法毎にリサイズ幅を変えて露
光する場合の一例を示す。所望パターンに種々の寸法を
持った設計パターン（可変成形電子線を用いて露光する
設計パターン）１２、１３、１４が存在する場合、それ
ぞれ異なる寸法でリサイズする必要がある。これは自己
近接効果により、設計寸法毎に最適露光量が異なるため
である。つまり、全てのパターンを同一露光量で描画す
るためには、それぞれ異なる寸法でリサイズする必要が
生じる。図２に示すように、予め決められた異なったリ
サイズ寸法Ｂ、Ｃ、Ｄに対するリサイズ幅（Ｂ／２）１
５、（Ｃ／２）ｌ６、（Ｄ／２）ｌ７を用いて、設計寸
法に対して可変成形電子線の寸法を変え、かつ、ショッ
ト原点位置をシフトさせる。この方法を行うには、予
め、各リサイズ寸法を電子線露光装置内部の寸法リサイ
ズ用メモリにテーブル形式で格納し、可変成形電子線を
用いて所望パターンを露光する際に、順次、寸法を決め
る成形レンズ系の偏向器、及び、描画位置を決める電子
線偏向器にフィードバックをかければ良い。
に図面を参照して説明する。 （実施例１）図１において、電子線露光用マスクを用い
て１度のショットで露光されるパターン群１によって露
光される電子線用マスクを用いて露光する領域２、およ
び、可変成形電子線を用いて露光する領域３に分けられ
て、所望パターンは露光される。設計寸法Ｓを持つ可変
成形電子線を用いて露光されるパターン４により露光す
る場合、予め較正された可変成形電子線寸法に対して、
任意に設定されたリサイズ幅 （Ａ／２）５の２倍の寸
法（リサイズ寸法Ａ）を差し引いた寸法Ｓ−Ａを持った
可変成形電子線によって、リサイズされたパターン６の
露光を行う。この際、下地に既に形成された下地パター
ン７との重ね合わせを考慮するため、可変成形電子線を
用いて露光されるパターン４が持つ設計位置（可変成形
電子線ショット原点位置）８をシフト量（Ａ／２）９で
シフトさせた位置（シフトした電子線ショット原点位
置）１０として露光する。この方法を可変成形電子線を
用いて描画するパターン全てに対して適用する。この方
法により、電子線露光用マスクを用いて露光されるパタ
ーン１１、及び、可変成形電子線を用いて露光されるパ
ターン４との寸法差を解消し、また、下地パターンとの
高い重ね合わせ精度を確保することができる。 （実施例２）図２に設計寸法毎にリサイズ幅を変えて露
光する場合の一例を示す。所望パターンに種々の寸法を
持った設計パターン（可変成形電子線を用いて露光する
設計パターン）１２、１３、１４が存在する場合、それ
ぞれ異なる寸法でリサイズする必要がある。これは自己
近接効果により、設計寸法毎に最適露光量が異なるため
である。つまり、全てのパターンを同一露光量で描画す
るためには、それぞれ異なる寸法でリサイズする必要が
生じる。図２に示すように、予め決められた異なったリ
サイズ寸法Ｂ、Ｃ、Ｄに対するリサイズ幅（Ｂ／２）１
５、（Ｃ／２）ｌ６、（Ｄ／２）ｌ７を用いて、設計寸
法に対して可変成形電子線の寸法を変え、かつ、ショッ
ト原点位置をシフトさせる。この方法を行うには、予
め、各リサイズ寸法を電子線露光装置内部の寸法リサイ
ズ用メモリにテーブル形式で格納し、可変成形電子線を
用いて所望パターンを露光する際に、順次、寸法を決め
る成形レンズ系の偏向器、及び、描画位置を決める電子
線偏向器にフィードバックをかければ良い。
【０００８】
【発明の効果】本発明による電子線の検出方法およびそ
の露光装置は、以上のように構成されているため、リサ
イズによって生じる下地パターンとの整合性を損なうこ
となく、電子線露光用マスクを用いて露光されるパター
ンと可変成形電子線を用いて露光されるパターンを整合
性良く接続させ、寸法差精度劣化を抑えることができ
る。
の露光装置は、以上のように構成されているため、リサ
イズによって生じる下地パターンとの整合性を損なうこ
となく、電子線露光用マスクを用いて露光されるパター
ンと可変成形電子線を用いて露光されるパターンを整合
性良く接続させ、寸法差精度劣化を抑えることができ
る。
【図１】本発明による第１の実施例を説明する図であ
る。
る。
【図２】本発明による第２の実施例を説明する図であ
る。
る。
【図３】繰り返しパターンとランダムパターンの境界領
域を説明する図である。
域を説明する図である。
【図４】電子線の寸法をリサイズする方法を説明する図
である。
である。
【図５】従来の電子線の描画方法を説明する図である。
１ 電子線露光用マスクを用いて１度のショットで露光
されるパターン群 ２ 電子線露光用マスクを用いて露光する領域 ３ 可変成形電子線を用いて露光する領域 ４ 可変成形電子線を用いて露光されるパターン ５ リサイズ幅（Ａ／２） ６ リサイズされたパターン ７ 下地パターン ８ 可変成形電子線ショット原点位置 ９ シフト量（Ａ／２） １０ シフトした電子線ショット原点位置 １１ 電子線露光用マスクを用いて露光されるパターン １２ 可変成形電子線を用いて露光する設計パターン １３ 可変成形電子線を用いて露光する設計パターン １４ 可変成形電子線を用いて露光する設計パターン １５ リサイズ幅（Ｂ／２） １６ リサイズ幅（Ｃ／２） １７ リサイズ幅（Ｄ／２） １８ パターン接続部 １９ 電子線露光用マスクを用いて露光されたレジスト
パターン ２０ 可変成形電子線を用いて露光されたレジストパタ
ーン ２１ 可変成形電子線 ２２ 電子線 ２３ 第１アパーチャ ２４ 第２アパーチャ ２５ 偏向器 ２６ 寸法シフト量 ２７ パターン右辺 ２８ パターン左辺
されるパターン群 ２ 電子線露光用マスクを用いて露光する領域 ３ 可変成形電子線を用いて露光する領域 ４ 可変成形電子線を用いて露光されるパターン ５ リサイズ幅（Ａ／２） ６ リサイズされたパターン ７ 下地パターン ８ 可変成形電子線ショット原点位置 ９ シフト量（Ａ／２） １０ シフトした電子線ショット原点位置 １１ 電子線露光用マスクを用いて露光されるパターン １２ 可変成形電子線を用いて露光する設計パターン １３ 可変成形電子線を用いて露光する設計パターン １４ 可変成形電子線を用いて露光する設計パターン １５ リサイズ幅（Ｂ／２） １６ リサイズ幅（Ｃ／２） １７ リサイズ幅（Ｄ／２） １８ パターン接続部 １９ 電子線露光用マスクを用いて露光されたレジスト
パターン ２０ 可変成形電子線を用いて露光されたレジストパタ
ーン ２１ 可変成形電子線 ２２ 電子線 ２３ 第１アパーチャ ２４ 第２アパーチャ ２５ 偏向器 ２６ 寸法シフト量 ２７ パターン右辺 ２８ パターン左辺
Claims (5)
- 【請求項１】 成形された可変成形電子線の寸法を任意
の大きさでリサイズし、電子線ショット位置を任意にシ
フトさせて描画することを特徴とする電子線の描画方
法。 - 【請求項２】 前記電子線ショット位置を前記電子線の
リサイズ寸法の１／２の大きさを用いてシフトさせるこ
とを特徴とする請求項１記載の電子線の描画方法。 - 【請求項３】 前記電子線のリサイズ寸法を、予め設計
寸法毎に設定することを特徴とする請求項１または２記
載の電子線の描画方法。 - 【請求項４】 前記可変成形電子線を用いた露光パター
ンを電子線露光用マスクを用いた露光パターンに接続す
ることを特徴とする請求項１、２または３記載の電子線
の描画方法。 - 【請求項５】 請求項１〜４のいずれか１項に記載の方
法の実施に使用する電子線の露光装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192519A JPH1140474A (ja) | 1997-07-17 | 1997-07-17 | 電子線の描画方法およびその露光装置 |
| US09/114,912 US6093932A (en) | 1997-07-17 | 1998-07-14 | Method of writing any patterns on a resist by an electron beam exposure and electron beam exposure system |
| KR1019980028971A KR100306406B1 (ko) | 1997-07-17 | 1998-07-16 | 전자빔노광에의해레지스트에패턴을기록하는방법및전자빔노광시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192519A JPH1140474A (ja) | 1997-07-17 | 1997-07-17 | 電子線の描画方法およびその露光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140474A true JPH1140474A (ja) | 1999-02-12 |
Family
ID=16292643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9192519A Pending JPH1140474A (ja) | 1997-07-17 | 1997-07-17 | 電子線の描画方法およびその露光装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6093932A (ja) |
| JP (1) | JPH1140474A (ja) |
| KR (1) | KR100306406B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376847B1 (en) * | 1998-08-24 | 2002-04-23 | Matsushia Electric Industrial Co., Ltd. | Charged particle lithography method and system |
| US6799312B1 (en) * | 2000-06-05 | 2004-09-28 | Taiwan Semiconductor Manufacturing Company | Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making |
| JP2002118060A (ja) * | 2000-07-27 | 2002-04-19 | Toshiba Corp | 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体 |
| JP2015050439A (ja) * | 2013-09-04 | 2015-03-16 | 株式会社東芝 | 描画データの補正方法、描画方法、及びリソグラフィ用のマスク又はテンプレートの製造方法 |
| US10804170B2 (en) * | 2019-03-11 | 2020-10-13 | Globalfoundries Inc. | Device/health of line (HOL) aware eBeam based overlay (EBO OVL) structure |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349197A (en) * | 1991-09-30 | 1994-09-20 | Fujitsu Limited | Method for exposing a pattern on an object by a charged particle beam |
| JP2757647B2 (ja) * | 1992-01-27 | 1998-05-25 | 日本電気株式会社 | メッキ膜厚均一化方式 |
| JP3159810B2 (ja) * | 1992-11-30 | 2001-04-23 | 株式会社日立製作所 | 電子線描画方法及びその装置 |
| US5703376A (en) * | 1996-06-05 | 1997-12-30 | Lsi Logic Corporation | Multi-level resolution lithography |
| US5876902A (en) * | 1997-01-28 | 1999-03-02 | Etec Systems, Inc. | Raster shaped beam writing strategy system and method for pattern generation |
-
1997
- 1997-07-17 JP JP9192519A patent/JPH1140474A/ja active Pending
-
1998
- 1998-07-14 US US09/114,912 patent/US6093932A/en not_active Expired - Lifetime
- 1998-07-16 KR KR1019980028971A patent/KR100306406B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6093932A (en) | 2000-07-25 |
| KR100306406B1 (ko) | 2001-10-19 |
| KR19990013973A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804339A (en) | Fidelity ratio corrected photomasks and methods of fabricating fidelity ratio corrected photomasks | |
| US20020036273A1 (en) | Methods for manufacturing reticles for charged-particle-beam microlithography exhibiting reduced proximity effects, and reticles produced using same | |
| US20140146298A1 (en) | Device for manufacturing a surface using character projection lithography with variable magnification | |
| US6262427B1 (en) | Variable transmission reticle for charged particle beam lithography tool | |
| US20050085085A1 (en) | Composite patterning with trenches | |
| JPH0831407B2 (ja) | Ｘ線リソグラフィックマスク、及びｘ線リソグラフィック方法 | |
| JPH1083945A (ja) | 電子線露光装置及びその露光方法 | |
| US6433347B1 (en) | Charged-particle-beam projection-exposure methods and apparatus that selectively expose desired exposure units of a reticle pattern | |
| US6906336B2 (en) | Methods for reducing blur and variation in blur in projected images produced by charged-particle-beam microlithography | |
| JPH1140474A (ja) | 電子線の描画方法およびその露光装置 | |
| JPH10149972A (ja) | 電子線露光装置及びその露光方法 | |
| JP2002217100A (ja) | 電子ビーム近接露光用マスクの製作方法及びマスク | |
| JP2874688B2 (ja) | マスク及びそれを用いた電子線露光方法 | |
| JP3206558B2 (ja) | 電子ビーム描画用アパーチャ | |
| JP3080006B2 (ja) | 電子ビーム露光補正方法 | |
| JP2002099073A (ja) | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 | |
| JP5211635B2 (ja) | ダミーチップ露光方法及び半導体集積回路装置の製造方法 | |
| US6211528B1 (en) | Electron beam drawing method in which cell projection manner and variably shaped beam manner are used in combination | |
| US6277531B1 (en) | Charged-particle-beam microlithography apparatus and methods including focal-point correction | |
| JPH10289856A (ja) | 電子線露光用マスク及び電子線描画方法 | |
| JP2003077798A (ja) | 近接効果補正方法及びデバイス製造方法 | |
| US6300023B1 (en) | Microlithographic pattern-transfer methods for large segmented reticles, and device manufacturing methods using same | |
| JP3140041B2 (ja) | 電子線描画露光方法 | |
| JP2000195781A (ja) | 電子ビ―ム露光装置用ブロックマスクの作成方法及びブロックマスク | |
| US6756182B2 (en) | Charged-particle-beam microlithography methods exhibiting reduced coulomb effects |