JPH11355188A - Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the device - Google Patents
Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the deviceInfo
- Publication number
- JPH11355188A JPH11355188A JP10161189A JP16118998A JPH11355188A JP H11355188 A JPH11355188 A JP H11355188A JP 10161189 A JP10161189 A JP 10161189A JP 16118998 A JP16118998 A JP 16118998A JP H11355188 A JPH11355188 A JP H11355188A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- tap coefficient
- carrier
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、受信信号を復調
する復調装置およびこれに用いることができる搬送波再
生回路ならびに等化回路に係り、詳しくは、トレーニン
グ信号や同期信号を用いないでも実用性を得られる程に
搬送波再生能力を向上させ、高い耐フェージング特性を
有する復調装置およびこれに用いることができる搬送波
再生回路ならびに等化回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulation device for demodulating a received signal, a carrier recovery circuit and an equalization circuit that can be used for the demodulation device, and more particularly to a practicality without using a training signal or a synchronization signal. TECHNICAL FIELD The present invention relates to a demodulator having improved carrier recovery capability as high as possible and having high anti-fading characteristics, and a carrier recovery circuit and an equalization circuit that can be used in the demodulator.
【０００２】[0002]
【従来の技術】図１１は特開平７−５８６７９号公報な
どに開示される従来の復調装置の構成例を示すブロック
図である。図において、３４は受信信号に基づいてこれ
に同期した再生搬送波を発生する受信同期型搬送波再生
回路、２は受信信号と再生搬送波とを乗算して乗算信号
を出力する乗算回路、３は乗算信号に含まれる復調信号
を出力するローパスフィルタ、４はこの復調信号に基づ
いて受信信号の判定を行い、判定信号を出力する等化回
路である。2. Description of the Related Art FIG. 11 is a block diagram showing a configuration example of a conventional demodulator disclosed in Japanese Patent Application Laid-Open No. 7-58679. In the figure, reference numeral 34 denotes a reception-synchronous carrier recovery circuit that generates a reproduction carrier synchronized with the reception signal based on the reception signal, 2 denotes a multiplication circuit that multiplies the reception signal by the reproduction carrier and outputs a multiplication signal, and 3 denotes a multiplication signal. Is a low-pass filter that outputs a demodulated signal included in the demodulated signal, and 4 is an equalization circuit that determines a received signal based on the demodulated signal and outputs a determination signal.
【０００３】次に動作について説明する。受信信号が復
調装置に入力されると、この受信信号に同期した再生搬
送波が受信同期型搬送波再生回路３４から出力される。
そして、乗算回路２は、これら２つの信号同士を乗算し
て乗算信号を出力し、ローパスフィルタ３からは復調信
号が出力される。等化回路４は、この復調信号に基づい
て等化動作を行い、硬判定信号を出力する。Next, the operation will be described. When the reception signal is input to the demodulation device, a reproduction carrier synchronized with the reception signal is output from the reception synchronization type carrier recovery circuit 34.
Then, the multiplying circuit 2 multiplies the two signals by each other to output a multiplied signal, and the low-pass filter 3 outputs a demodulated signal. The equalizing circuit 4 performs an equalizing operation based on the demodulated signal and outputs a hard decision signal.
【０００４】[0004]
【発明が解決しようとする課題】従来の復調装置は以上
のように構成されているので、トレーニング信号を使用
しない場合には、フェージングが発生すると、受信信号
が乱れてしまい、この受信信号に同期した再生搬送波を
生成することができなくなってしまう。従って、トレー
ニング信号を使用しない状態で、フェージングが発生し
てしまうと硬判定信号を正しく出力することができなく
なってしまう（硬判定信号の信頼性が低下してしまう）
などの課題があった。Since the conventional demodulating apparatus is configured as described above, when a training signal is not used, if a fading occurs, the received signal is disturbed and synchronized with the received signal. This makes it impossible to generate a reproduced carrier wave. Therefore, if fading occurs in a state where the training signal is not used, the hard decision signal cannot be output correctly (the reliability of the hard decision signal decreases).
There were issues such as.
【０００５】この発明は上記のような課題を解決するた
めになされたもので、フェージングが発生した状態にお
いても、トレーニング信号等が無いブラインド信号に対
して同期を図ることが可能な復調装置およびこれに用い
ることができる搬送波再生回路ならびに等化回路を得る
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a demodulation apparatus capable of achieving synchronization with a blind signal having no training signal or the like even in a state where fading has occurred. An object of the present invention is to obtain a carrier recovery circuit and an equalization circuit that can be used.
【０００６】[0006]
【課題を解決するための手段】この発明に係る復調装置
は、受信信号に基づいて再生搬送波を生成し、この再生
搬送波を基準として受信信号の判定信号を出力する復調
装置において、上記受信信号と上記再生搬送波とを乗算
して乗算信号を出力する乗算回路と、上記乗算信号に含
まれる復調信号を出力するローパスフィルタと、上記復
調信号に基づいて上記受信信号の判定を行い、上記判定
信号を出力する等化回路と、上記判定信号に基づいて上
記再生搬送波を生成して出力する搬送波再生回路とを備
えたものである。According to the present invention, there is provided a demodulation apparatus for generating a reproduced carrier based on a received signal and outputting a determination signal of the received signal based on the reproduced carrier. A multiplication circuit that multiplies the reproduction carrier wave to output a multiplication signal; a low-pass filter that outputs a demodulation signal included in the multiplication signal; and a determination of the reception signal based on the demodulation signal. An equalizing circuit for outputting the signal; and a carrier recovery circuit for generating and outputting the reproduced carrier based on the determination signal.
【０００７】この発明に係る搬送波再生回路は、受信信
号の軟判定信号および硬判定信号に基づいて周波数の偏
差の方向を判別し、この周波数偏差に応じた周波数偏差
信号を出力する周波数偏差方向検出回路と、受信信号の
軟判定信号および硬判定信号に基づいて位相の誤差の方
向を判別し、この位相誤差に応じた位相誤差信号を出力
する位相誤差方向検出回路と、これら周波数偏差信号お
よび位相誤差信号が入力され、一方の信号に応じたレベ
ルを有する電圧を出力するループフィルタと、このルー
プフィルタの出力電圧に応じた周波数で再生搬送波を発
振する電圧制御発振回路とを備えたものである。A carrier recovery circuit according to the present invention determines a direction of a frequency deviation based on a soft decision signal and a hard decision signal of a received signal, and outputs a frequency deviation direction corresponding to the frequency deviation. A phase error direction detection circuit that determines the direction of the phase error based on the soft decision signal and the hard decision signal of the received signal, and outputs a phase error signal corresponding to the phase error; An error signal is input, the loop filter outputs a voltage having a level corresponding to one of the signals, and a voltage-controlled oscillation circuit that oscillates a reproduced carrier at a frequency corresponding to the output voltage of the loop filter. .
【０００８】この発明に係る搬送波再生回路は、同期引
込開始時には、まず、周波数偏差方向検出回路の周波数
偏差信号出力をループフィルタに入力し、次に、位相誤
差方向検出回路の位相誤差信号出力をループフィルタに
入力するものである。In the carrier recovery circuit according to the present invention, at the start of synchronization pull-in, first, the frequency deviation signal output of the frequency deviation direction detection circuit is input to the loop filter, and then the phase error signal output of the phase error direction detection circuit is input. This is input to the loop filter.
【０００９】この発明に係る等化回路は、入力信号を所
定のタップ係数に基づいて畳み込み演算を行い軟判定信
号を出力する畳み込み演算回路と、上記軟判定信号に基
づいて硬判定信号を出力する硬判定回路と、上記軟判定
信号および上記硬判定信号に基づいて誤差信号を出力す
る誤差算出回路と、上記入力信号、軟判定信号、硬判定
信号のうちの少なくとも１つの信号に基づいて第一タッ
プ係数信号を求める第一タップ係数演算手段と、少なく
とも誤差信号に基づいて第二タップ係数信号を求める第
二タップ係数演算手段と、上記第一タップ係数信号ある
いは上記第二タップ係数信号のうちのいずれか一方を上
記畳み込み演算回路のタップ係数として出力するタップ
セレクタとを備えたものである。An equalization circuit according to the present invention performs a convolution operation on an input signal based on a predetermined tap coefficient and outputs a soft decision signal, and outputs a hard decision signal based on the soft decision signal. A hard decision circuit, an error calculation circuit that outputs an error signal based on the soft decision signal and the hard decision signal, and a first signal based on at least one of the input signal, the soft decision signal, and the hard decision signal. First tap coefficient calculating means for obtaining a tap coefficient signal, second tap coefficient calculating means for obtaining a second tap coefficient signal based on at least an error signal, and the first tap coefficient signal or the second tap coefficient signal And a tap selector for outputting either one as a tap coefficient of the convolution operation circuit.
【００１０】この発明に係る等化回路は、同期引込開始
時には、まず、第一タップ係数演算手段の第一タップ係
数信号を畳み込み演算回路に入力し、次に、第二タップ
係数演算手段の第二タップ係数信号を畳み込み演算回路
に入力するものである。In the equalization circuit according to the present invention, at the start of synchronization pull-in, first, the first tap coefficient signal of the first tap coefficient calculation means is input to the convolution calculation circuit, and then the second tap coefficient calculation means of the second tap coefficient calculation means. The two-tap coefficient signal is input to the convolution operation circuit.
【００１１】[0011]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による受
信装置の受信部の構成を示すブロック図である。図にお
いて、２６はアンテナ、２７は高周波増幅回路、２８は
高周波フィルタ、２９は局部発振回路、３０は周波数変
換回路、３１はバンドパスフィルタ、３２は受信信号増
幅回路、３３は復調回路（復調装置）である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing a configuration of a receiving section of a receiving apparatus according to Embodiment 1 of the present invention. In the figure, 26 is an antenna, 27 is a high-frequency amplifier circuit, 28 is a high-frequency filter, 29 is a local oscillation circuit, 30 is a frequency conversion circuit, 31 is a band-pass filter, 32 is a reception signal amplifier circuit, 33 is a demodulation circuit (demodulation device). ).
【００１２】図２はこの発明の実施の形態１による復調
回路３３の構成を示すブロック図である。図において、
１は増幅受信信号を２つに分配して分配信号を出力する
分配器、２はそれぞれ分配信号と再生搬送波とを乗算し
て乗算信号を出力する乗算回路、３はそれぞれ乗算信号
に含まれる復調信号を出力するローパスフィルタ、４は
受信電界信号が入力されるとともに、これら２つの復調
信号に基づいて増幅受信信号の判定を行い、判定信号を
出力する等化回路、５はこの判定信号に基づいて再生搬
送波を発生する搬送波再生回路、６は再生搬送波の位相
を９０度ずらして一方の乗算回路２へ入力させる位相制
御回路である。FIG. 2 is a block diagram showing a configuration of the demodulation circuit 33 according to the first embodiment of the present invention. In the figure,
1 is a distributor which distributes the amplified reception signal into two and outputs a distribution signal, 2 is a multiplication circuit which multiplies the distribution signal and the reproduced carrier and outputs a multiplication signal, and 3 is a demodulation included in the multiplication signal, respectively. A low-pass filter that outputs a signal, a reception electric field signal is input, and an equalization circuit that determines an amplified reception signal based on these two demodulated signals based on these two demodulated signals and outputs a determination signal. And a carrier control circuit 6 for generating a reproduced carrier by shifting the phase of the reproduced carrier by 90 degrees and inputting it to one of the multiplying circuits 2.
【００１３】図３はこの発明の実施の形態１によるロー
パスフィルタ３の構成を示すブロック図である。図にお
いて、７は増幅受信信号をデジタル増幅受信信号に変換
するフィルタ用Ａ／Ｄコンバータであり、８はそれぞれ
互いに直列に接続され、デジタル増幅受信信号を所定の
時間ずつ遅延させるフィルタ用遅延回路であり、９はそ
れぞれ所定のタップ係数を当該遅延させたデジタル増幅
受信信号に乗算するフィルタ用乗算回路であり、１０は
これら複数の乗算値を加算するフィルタ用加算回路であ
る。そして、この加算値が復調信号として出力される。FIG. 3 is a block diagram showing a configuration of the low-pass filter 3 according to the first embodiment of the present invention. In the figure, reference numeral 7 denotes a filter A / D converter for converting an amplified received signal into a digital amplified received signal, and 8 denotes a filter delay circuit which is connected in series with each other and delays the digital amplified received signal by a predetermined time. Reference numeral 9 denotes a filter multiplication circuit for multiplying the delayed digital amplified reception signal by a predetermined tap coefficient, and reference numeral 10 denotes a filter addition circuit for adding the plurality of multiplied values. Then, the added value is output as a demodulated signal.
【００１４】次に動作について説明する。アンテナ２６
に受信された受信電波は、高周波増幅回路２７および高
周波フィルタ２８により所定の高周波成分が取り出され
た後、周波数変換回路３０にて局部発振回路２９の出力
と乗算され、中間周波数帯に周波数変換される。その
後、この中間周波数帯の信号はバンドパスフィルタ３１
および受信信号増幅回路３２を通って増幅受信信号とな
り、復調回路３３からはその増幅受信信号に基づいた硬
判定信号が復調信号として出力される。また、これとと
もに、この実施の形態１による受信部では、受信信号増
幅回路３２においてバンドパスフィルタ３１から出力さ
れた受信信号の電界強度が判断され、この電界強度信号
が復調回路３３に入力される。Next, the operation will be described. Antenna 26
After a predetermined high-frequency component is extracted from the received radio wave by the high-frequency amplifier circuit 27 and the high-frequency filter 28, the received radio wave is multiplied by the output of the local oscillation circuit 29 by the frequency conversion circuit 30 and frequency-converted to an intermediate frequency band. You. Thereafter, the signal of this intermediate frequency band is converted to a band-pass filter 31.
The signal passes through the reception signal amplification circuit 32 to become an amplified reception signal, and the demodulation circuit 33 outputs a hard decision signal based on the amplified reception signal as a demodulation signal. At the same time, in the receiving unit according to the first embodiment, the received signal amplifying circuit 32 determines the electric field strength of the received signal output from the band-pass filter 31, and the electric field intensity signal is input to the demodulation circuit 33. .
【００１５】次に復調回路３３の動作について説明す
る。初期設定に応じた再生搬送波を搬送波再生回路５か
ら出力した状態で、分配器１に増幅受信信号が入力され
ると、これら２つの信号に基づいて各乗算回路２，２か
ら乗算信号が出力される。そして、ローパスフィルタ
３，３からは復調信号が出力される。なお、この際、２
つのローパスフィルタ３，３から出力される復調信号は
乗算回路２，２に入力される再生搬送波が９０度位相が
ずれているので、まったく異なる値をとる。そして、等
化回路４は、これら２つの復調信号に基づいて等化動作
を行い、軟判定信号および硬判定信号ならびにこれらの
誤差である誤差信号を出力する。Next, the operation of the demodulation circuit 33 will be described. When the amplified received signal is input to the distributor 1 in a state where the reproduced carrier according to the initial setting is output from the carrier recovery circuit 5, a multiplied signal is output from each of the multiplication circuits 2 and 2 based on these two signals. You. Then, demodulated signals are output from the low-pass filters 3 and 3. At this time, 2
The demodulated signals output from the two low-pass filters 3 and 3 have completely different values because the reproduced carrier waves input to the multiplication circuits 2 and 2 are 90 degrees out of phase. Then, the equalizing circuit 4 performs an equalizing operation based on these two demodulated signals, and outputs a soft decision signal, a hard decision signal, and an error signal that is an error between them.
【００１６】これに応じて搬送波再生回路５は、軟判定
信号あるいは硬判定信号を基準とする再生搬送波を生成
して出力し、これに基づいて次の増幅受信信号の復号化
が行われる。In response to this, the carrier recovery circuit 5 generates and outputs a recovered carrier based on the soft decision signal or the hard decision signal, and decodes the next amplified reception signal based on this.
【００１７】以上のように、この実施の形態１によれ
ば、受信信号に基づいて再生搬送波を生成し、この再生
搬送波を基準として受信信号の判定信号を出力する復調
回路３３において、上記受信信号と上記再生搬送波とを
乗算して乗算信号を出力する乗算回路２と、上記乗算信
号に含まれる復調信号を出力するローパスフィルタ３
と、上記復調信号に基づいて上記受信信号の判定を行
い、上記判定信号を出力する等化回路４と、上記判定信
号に基づいて上記再生搬送波を生成して出力する搬送波
再生回路５とを備えたので、搬送波再生回路５は、等化
処理後の判定信号に基づいて再生搬送波を生成すること
になる。従って、従来のように受信信号を基準としてこ
れに同期する再生搬送波を発生した場合においてはフェ
ージングの影響により搬送波成分を抽出することができ
ない場合であっても、当該フェージングの影響がある程
度取り除かれた等化処理後の信号に基づいて再生搬送波
を生成することができ、従来の復調回路よりも引き込み
特性が改善される。その結果、従来の復調回路では対応
することができないフェージングが発生した状態におい
ても、トレーニング信号等が無いブラインド信号に対し
て同期を図ることが可能となる効果がある。As described above, according to the first embodiment, the demodulation circuit 33 that generates a reproduced carrier based on the received signal and outputs a determination signal of the received signal based on the reproduced carrier is used in the demodulation circuit 33. Multiplication circuit 2 for multiplying the multiplication signal by the reproduction carrier and outputting a multiplication signal, and a low-pass filter 3 for outputting a demodulation signal included in the multiplication signal
An equalizing circuit 4 for determining the received signal based on the demodulated signal and outputting the determination signal, and a carrier recovery circuit 5 for generating and outputting the recovered carrier based on the determination signal. Therefore, the carrier recovery circuit 5 generates a recovered carrier based on the determination signal after the equalization processing. Therefore, when a reproduced carrier wave synchronized with the received signal is generated based on the received signal as in the related art, even if the carrier wave component cannot be extracted due to the effect of fading, the effect of the fading is removed to some extent. A reproduced carrier can be generated based on the signal after the equalization processing, and the pull-in characteristic is improved as compared with the conventional demodulation circuit. As a result, there is an effect that it is possible to achieve synchronization with a blind signal having no training signal or the like even in a state where fading which cannot be handled by the conventional demodulation circuit occurs.
【００１８】実施の形態２．図４はこの発明の実施の形
態２による搬送波再生回路５の構成を示すブロック図で
ある。図において、１１は軟判定信号と硬判定信号とに
基づいて増幅受信信号に対する再生搬送波の周波数偏差
を検出し、周波数偏差信号を出力する周波数偏差方向検
出回路であり、１２は軟判定信号と硬判定信号とに基づ
いて増幅受信信号に対する再生搬送波の位相誤差を検出
し、位相誤差信号を出力する位相誤差方向検出回路であ
り、１３はこれら周波数偏差信号および位相誤差信号の
うちの一方を選択して基準誤差信号を出力する検出信号
セレクタであり、１４は当該基準誤差信号に応じたレベ
ルを有するレベル信号を出力するループフィルタであ
り、１５はこのレベル信号に応じた周波数の再生搬送波
を出力する電圧制御発振回路である。また、１７は等化
回路４から出力される誤差信号に基づいて上記検出信号
セレクタ１３およびループフィルタ１４に切替信号を出
力する同期引込制御回路である。Embodiment 2 FIG. FIG. 4 is a block diagram showing a configuration of the carrier recovery circuit 5 according to Embodiment 2 of the present invention. In the figure, reference numeral 11 denotes a frequency deviation direction detection circuit that detects a frequency deviation of a reproduced carrier with respect to an amplified received signal based on a soft decision signal and a hard decision signal, and outputs a frequency deviation signal. A phase error direction detection circuit that detects a phase error of the reproduced carrier with respect to the amplified reception signal based on the determination signal and outputs a phase error signal; and 13 selects one of the frequency deviation signal and the phase error signal. Is a detection signal selector that outputs a reference error signal, and 14 is a loop filter that outputs a level signal having a level corresponding to the reference error signal, and 15 outputs a reproduced carrier having a frequency corresponding to the level signal. This is a voltage-controlled oscillation circuit. A synchronization pull-in control circuit 17 outputs a switching signal to the detection signal selector 13 and the loop filter 14 based on the error signal output from the equalization circuit 4.
【００１９】図５はこの発明の実施の形態２によるルー
プフィルタ１４およびその周辺部の詳細な構成例を示す
ブロック図である。図において、１４ａ，１４ｂはそれ
ぞれ所定の段数を有し、この段数に対する設定値に応じ
た前進後退信号を出力するランダムウォークフィルタで
あり、１４ｃ，１４ｄはそれぞれ各前進後退信号が入力
され、これに応じた周波数制御信号を出力する周波数制
御発振回路であり、１４ｅは一方の周波数制御信号を遅
延させる遅延回路であり、１４ｆはこの遅延回路１４ｅ
の出力と上記一方の周波数制御信号とを加算する遅延加
算回路であり、１４ｇはこの遅延加算回路１４ｆの出力
と他方の周波数制御信号とを加算して、これを電圧制御
発振回路１５へ出力する総加算回路である。これ以外の
構成は実施の形態１と同様である。FIG. 5 is a block diagram showing a detailed configuration example of the loop filter 14 and its peripheral portion according to the second embodiment of the present invention. In the figure, reference numerals 14a and 14b denote random walk filters each having a predetermined number of stages and outputting a forward / backward signal in accordance with a set value for the number of stages, and 14c and 14d each receive a forward / backward signal, respectively. A frequency control oscillator circuit for outputting a frequency control signal according to the frequency control signal; 14e, a delay circuit for delaying one of the frequency control signals;
14g is a delay addition circuit for adding the output of the first frequency control signal to the output of the delay control circuit 14g. The output of the delay addition circuit 14f is added to the other frequency control signal, and the sum is output to the voltage control oscillation circuit 15. This is a total addition circuit. Other configurations are the same as in the first embodiment.
【００２０】次に動作について説明する。増幅受信信号
が復調回路に入力されると、これに応じて等化回路４か
ら軟判定信号、硬判定信号および誤差信号が出力され、
周波数偏差方向検出回路１１および位相誤差方向検出回
路１２はこれらに応じた信号を出力する。この一方で、
同期引込制御回路１７が誤差信号に基づいて切替信号を
出力する。Next, the operation will be described. When the amplified reception signal is input to the demodulation circuit, a soft decision signal, a hard decision signal, and an error signal are output from the equalization circuit 4 in response thereto,
The frequency deviation direction detection circuit 11 and the phase error direction detection circuit 12 output signals corresponding to these. On the other hand,
The synchronization pull-in control circuit 17 outputs a switching signal based on the error signal.
【００２１】図６はこの発明の実施の形態２における復
調回路の同期引込開始時の切り替え動作を示す動作説明
図である。図において、各定数は各増幅受信信号の受信
タイミングを示すものであり、同図に示すように、増幅
受信信号の復調回路への入力が開始されるタイミングな
どの同期引込開始時には、同期引込制御回路１７が周波
数偏差方向検出回路１１の周波数偏差信号出力をループ
フィルタ１４に出力させ、これに基づいて次の復調信号
の演算を行う。その後、所定のシーケンスにてループフ
ィルタ１４の各ランダムウォークフィルタ１４ａ，１４
ｂに設定する設定値（定数１，２，・・・）やアルゴリ
ズムを切り替え（位相誤差方向検出回路１２への切り替
え）、これに基づいて次の復調信号の演算を行う。そし
て、定常状態となる。なお、この発明の実施の形態２に
おける復調回路の同期引込開始時の切り替え動作は、同
期引込制御回路１７が、誤差信号の積算値が所定の引込
切替設定値を超えたと判断した場合に実施される。これ
以外の動作は実施の形態１と同様である。FIG. 6 is an operation explanatory diagram showing a switching operation at the start of synchronization pull-in of the demodulation circuit according to the second embodiment of the present invention. In the figure, each constant indicates the reception timing of each amplified reception signal. As shown in the figure, at the start of synchronization pull-in such as the timing at which the input of the amplified reception signal to the demodulation circuit starts, the synchronization pull-in control The circuit 17 outputs the frequency deviation signal output of the frequency deviation direction detection circuit 11 to the loop filter 14, and calculates the next demodulated signal based on the output. Thereafter, the random walk filters 14a, 14a of the loop filter 14 are arranged in a predetermined sequence.
The set value (constants 1, 2,...) and algorithm set in b are switched (switching to the phase error direction detection circuit 12), and the next demodulated signal is calculated based on this. Then, a steady state is set. The switching operation of the demodulation circuit at the start of synchronization pull-in according to the second embodiment of the present invention is performed when the synchronization pull-in control circuit 17 determines that the integrated value of the error signal has exceeded a predetermined pull-in switching set value. You. Other operations are the same as in the first embodiment.
【００２２】以上のように、この実施の形態２によれ
ば、受信信号の軟判定信号および硬判定信号に基づいて
周波数の偏差の方向を判別し、この周波数偏差に応じた
周波数偏差信号を出力する周波数偏差方向検出回路１１
と、受信信号の軟判定信号および硬判定信号に基づいて
位相の誤差の方向を判別し、この位相誤差に応じた位相
誤差信号を出力する位相誤差方向検出回路１２と、これ
ら周波数偏差信号および位相誤差信号が入力され、一方
の信号に応じたレベルを有する電圧を出力するループフ
ィルタ１４と、このループフィルタ１４の出力電圧に応
じた周波数で再生搬送波を発振する電圧制御発振回路１
５とを備えたので、例えば、周波数偏差が大きい場合に
は周波数偏差方向検出回路１１を使用し、安定した状態
では位相誤差方向検出回路１２を使用するように切り替
えることにより、例えば位相誤差方向検出回路１２のみ
を用いる搬送波再生回路５よりも早く再生搬送波を受信
信号に同期させることができる。つまり、搬送波引き込
み特性が改善される効果がある。As described above, according to the second embodiment, the direction of the frequency deviation is determined based on the soft decision signal and the hard decision signal of the received signal, and a frequency deviation signal corresponding to the frequency deviation is output. Frequency deviation direction detection circuit 11
A phase error direction detection circuit 12 for determining the direction of the phase error based on the soft decision signal and the hard decision signal of the received signal, and outputting a phase error signal corresponding to the phase error; A loop filter 14 to which an error signal is input and which outputs a voltage having a level corresponding to one of the signals; and a voltage controlled oscillator circuit 1 which oscillates a reproduced carrier at a frequency corresponding to the output voltage of the loop filter 14.
For example, when the frequency deviation is large, the frequency deviation direction detection circuit 11 is used, and when the frequency deviation is stable, the phase error direction detection circuit 12 is used. The recovered carrier can be synchronized with the received signal faster than the carrier recovery circuit 5 using only the circuit 12. That is, there is an effect that the carrier pull-in characteristic is improved.
【００２３】特に、同期引込開始時には、まず、周波数
偏差方向検出回路１１の周波数偏差信号出力をループフ
ィルタ１４に入力し、次に、位相誤差方向検出回路１２
の位相誤差信号出力をループフィルタ１４に入力するこ
とにより、同期引込時に周波数偏差が大きくなってしま
って硬判定信号の信頼性が低下している状況下でも判定
後の判定信号の信頼性を向上させつつ搬送波を再生する
ことができ、同期引込開始時の搬送波引き込み特性を改
善することができる効果がある。In particular, at the start of synchronization pull-in, first, the frequency deviation signal output of the frequency deviation direction detection circuit 11 is input to the loop filter 14, and then the phase error direction detection circuit 12
Is input to the loop filter 14 to improve the reliability of the judgment signal after the judgment even in a situation where the frequency deviation becomes large at the time of synchronization pull-in and the reliability of the hard decision signal is reduced. Thus, the carrier can be reproduced while the carrier is being drawn, and the carrier pull-in characteristic at the start of the synchronization pull-in can be improved.
【００２４】実施の形態３．図７はこの発明の実施の形
態３による等化回路４の構成を示すブロック図である。
図において、１８はローパスフィルタと同様のトランス
バーサル構造に基づいて２つの復調信号についての畳み
込み演算を行い、軟判定信号を出力する畳み込み演算回
路であり、１９はこの軟判定信号を所定の基準で判定
し、硬判定信号を出力する信号判定回路（硬判定回路）
であり、２０はこれら軟判定信号の硬判定信号に対する
誤差を誤差信号として出力する誤差算出回路であり、２
１は軟判定信号、硬判定信号、増幅受信信号の３つの信
号に基づいて畳み込み演算回路１８で使用するタップ係
数を算出する第一タップ係数算出回路（第一タップ係数
演算手段）であり、２２は誤差信号、硬判定信号、受信
信号の３つの信号に基づいて畳み込み演算回路１８で使
用するタップ係数を算出する第二タップ係数算出回路
（第二タップ係数演算手段）であり、２３はこれら第一
タップ係数算出回路２１からの第一タップ係数信号およ
び第二タップ係数算出回路２２からの第二タップ係数信
号が入力され、これらの内の一方を選択して畳み込み演
算回路１８へ出力するタップセレクタである。また、２
５はこの電界強度信号および誤差信号に基づいて上記タ
ップセレクタ２３にタップセレクト信号を出力する等化
用同期引込制御回路である。Embodiment 3 FIG. FIG. 7 is a block diagram showing a configuration of the equalization circuit 4 according to the third embodiment of the present invention.
In the figure, reference numeral 18 denotes a convolution operation circuit which performs convolution operation on two demodulated signals based on a transversal structure similar to a low-pass filter and outputs a soft decision signal, and 19 denotes a soft decision signal based on a predetermined reference. A signal decision circuit that makes a decision and outputs a hard decision signal (hard decision circuit)
Reference numeral 20 denotes an error calculation circuit that outputs an error of the soft decision signal with respect to the hard decision signal as an error signal.
Reference numeral 1 denotes a first tap coefficient calculation circuit (first tap coefficient calculation means) for calculating a tap coefficient used in the convolution operation circuit 18 based on three signals of a soft decision signal, a hard decision signal, and an amplified received signal. Is a second tap coefficient calculation circuit (second tap coefficient calculation means) for calculating a tap coefficient used in the convolution calculation circuit 18 based on three signals of an error signal, a hard decision signal, and a received signal. A tap selector that receives a first tap coefficient signal from one tap coefficient calculation circuit 21 and a second tap coefficient signal from second tap coefficient calculation circuit 22 and selects one of them to output to convolution operation circuit 18 It is. Also, 2
Reference numeral 5 denotes an equalization synchronization control circuit for outputting a tap select signal to the tap selector 23 based on the electric field strength signal and the error signal.
【００２５】なお、第一タップ係数算出回路２１は、誤
差信号以外の信号に基づいてタップ係数を演算するもの
であればよく、ここではゴダードのアルゴリズムを採用
し、第二タップ係数算出回路２２は、少なくとも誤差信
号に基づいてタップ係数を演算するものであればよく、
ここでは一般的な最小二乗平均化法（ＬＭＳアルゴリズ
ム）を採用している。なお、ゴダードのアルゴリズムは
タップ係数演算の際に誤差信号を利用していないので、
周波数偏差や位相誤差などが発生している状況において
もタップ係数を収束することができるものであり、他
方、ＬＭＳアルゴリズムは周波数偏差や位相誤差などが
発生している状況では誤差信号の信頼性がないためタッ
プ係数を収束することはできないが、このような周波数
偏差や位相誤差がある程度除去されて誤差信号が信頼で
きる状況においてはゴダードのアルゴリズムよりも優れ
た等化特性を得ることができるものである。これ以外の
構成は実施の形態１と同様である。The first tap coefficient calculating circuit 21 only needs to calculate tap coefficients based on signals other than the error signal. Here, the Goddard algorithm is employed. It suffices if the tap coefficient is calculated based on at least the error signal.
Here, a general least squares averaging method (LMS algorithm) is employed. Since Goddard's algorithm does not use the error signal when calculating the tap coefficients,
The tap coefficient can be converged even in a situation where a frequency deviation or a phase error occurs. On the other hand, the LMS algorithm can reduce the reliability of an error signal in a situation where a frequency deviation or a phase error occurs. Since the tap coefficients cannot be converged because there is no such signal, in a situation where such frequency deviation and phase error are removed to some extent and the error signal is reliable, an equalization characteristic superior to the Goddard algorithm can be obtained. is there. Other configurations are the same as in the first embodiment.
【００２６】次に動作について説明する。増幅受信信号
の復調回路への入力が開始されると、これに応じて２つ
のローパスフィルタ３，３から復調信号が出力され、畳
み込み演算回路１８はこの復調信号の畳み込み演算を行
って軟判定信号を出力し、信号判定回路１９はこの軟判
定信号を判定して硬判定信号を出力する。Next, the operation will be described. When the input of the amplified reception signal to the demodulation circuit is started, the demodulated signals are output from the two low-pass filters 3 in response to this, and the convolution operation circuit 18 performs the convolution operation of the demodulated signal to obtain the soft decision signal. And the signal determination circuit 19 determines the soft decision signal and outputs a hard decision signal.
【００２７】これとともに、誤差算出回路２０は軟判定
信号および硬判定信号に基づいて誤差信号を出力し、第
一タップ係数算出回路２１はゴダードのアルゴリズムに
基づいてタップ係数を演算し、第二タップ係数算出回路
２２はＬＭＳアルゴリズムに基づいてタップ係数を演算
する。At the same time, the error calculation circuit 20 outputs an error signal based on the soft decision signal and the hard decision signal, and the first tap coefficient calculation circuit 21 calculates the tap coefficient based on Goddard's algorithm, The coefficient calculation circuit 22 calculates a tap coefficient based on the LMS algorithm.
【００２８】図８はこの発明の実施の形態３における復
調回路の同期引込開始時の切り替え動作を示す動作説明
図である。図において、各定数は各増幅受信信号の受信
タイミングを示すものであり、同図に示すように、同期
引込開始時には、同期引込制御回路１７が周波数偏差方
向検出回路１１の周波数偏差信号出力をループフィルタ
１４に出力させるとともに、等化用同期引込制御回路２
５が第一タップ係数算出回路２１の出力を畳み込み演算
回路１８に出力させ、畳み込み演算回路１８はこのタッ
プ係数に基づいて次の復調信号の演算を行う。その後、
所定のシーケンスにてループフィルタ１４の定数やアル
ゴリズムの切り替え（例えば位相誤差方向検出回路１２
への切り替え）をなしつつ、等化用同期引込制御回路２
５は第二タップ係数算出回路２２の出力を畳み込み演算
回路１８に出力させるように切り替え、畳み込み演算回
路１８はこのタップ係数に基づいて次の復調信号の演算
を行う。そして、定常状態となる。FIG. 8 is an operation explanatory diagram showing a switching operation at the start of synchronization pull-in of the demodulation circuit according to Embodiment 3 of the present invention. In the figure, each constant indicates the reception timing of each amplified reception signal. As shown in the figure, at the start of synchronization pull-in, the synchronization pull-in control circuit 17 loops the frequency deviation signal output of the frequency deviation direction detection circuit 11 in a loop. Output to the filter 14 and the synchronization pull-in control circuit 2 for equalization
5 outputs the output of the first tap coefficient calculation circuit 21 to the convolution operation circuit 18, and the convolution operation circuit 18 calculates the next demodulated signal based on the tap coefficient. afterwards,
Switching of the constant of the loop filter 14 or the algorithm in a predetermined sequence (for example, the phase error direction detection circuit 12
), And the synchronization pull-in control circuit 2 for equalization
5 switches so that the output of the second tap coefficient calculation circuit 22 is output to the convolution operation circuit 18, and the convolution operation circuit 18 calculates the next demodulated signal based on this tap coefficient. Then, a steady state is set.
【００２９】図９はこの発明の実施の形態３における復
調回路のフェージング発生時の切り替え動作を示す動作
説明図である。同図に示すように、定常状態の下でフェ
ージングが発生した際には、まず、等化用同期引込制御
回路２５が第一タップ係数算出回路２１の出力を畳み込
み演算回路１８に出力させる。その後、所定のシーケン
スにて、等化用同期引込制御回路２５は第二タップ係数
算出回路２２の出力を畳み込み演算回路１８に出力させ
るように切り替える。これ以外の動作は実施の形態２と
同様であり説明を省略する。FIG. 9 is an operation explanatory diagram showing a switching operation at the time of fading of the demodulation circuit according to the third embodiment of the present invention. As shown in the figure, when fading occurs in a steady state, first, the synchronization pull-in control circuit 25 for equalization causes the convolution operation circuit 18 to output the output of the first tap coefficient calculation circuit 21. Thereafter, in a predetermined sequence, the equalization synchronization control circuit 25 switches the output of the second tap coefficient calculation circuit 22 to the convolution operation circuit 18. Other operations are the same as those in the second embodiment, and a description thereof will be omitted.
【００３０】従って、この実施の形態３では、通常の同
期引込開始時には、周波数偏差方向検出回路１１ととも
にゴダードのアルゴリズムによるタップ係数を利用して
同期引込動作を行うので、フェージングが発生した状況
においてもその影響を受けることなく、周波数偏差を行
って受信信号に同期した再生搬送波を生成し、その後、
位相誤差方向検出回路１２およびＬＭＳアルゴリズムに
よる正確なタップ係数を利用して同期引込み動作を行う
ので、フェージングが発生した状況においてもその影響
を受けることなく精度よく同期した再生搬送波を生成す
ることができる。なお、この発明の実施の形態３におけ
る復調回路の通常の同期引込開始時の切り替え動作は、
同期引込制御回路１７および等化用同期引込制御回路２
５がともに、誤差信号の積算値が所定の引込切替設定値
を超えたと判断した場合に実施される。Therefore, in the third embodiment, at the start of the normal synchronization pull-in operation, the synchronization pull-in operation is performed using the tap coefficient by the Godard algorithm together with the frequency deviation direction detection circuit 11, so that even in a situation where fading occurs. Without being affected, a frequency deviation is performed to generate a reproduced carrier synchronized with the received signal.
Since the synchronization pull-in operation is performed by using an accurate tap coefficient obtained by the phase error direction detection circuit 12 and the LMS algorithm, it is possible to accurately generate a synchronized reproduced carrier wave without being affected by fading. . Note that the switching operation of the demodulation circuit according to Embodiment 3 of the present invention at the time of starting normal synchronization pull-in is
Synchronization control circuit 17 and synchronization control circuit 2 for equalization
5 is performed when it is determined that the integrated value of the error signal exceeds a predetermined pull-in switching set value.
【００３１】また、この実施の形態３では、フェージン
グ発生時には、ゴダードのアルゴリズムによるタップ係
数を利用して同期引込動作を行うので、フェージングが
発生した状況においてもその影響を受けることなく受信
信号に同期した再生搬送波を生成し、その後、ＬＭＳア
ルゴリズムによる正確なタップ係数を利用して同期引込
み動作を行うので、フェージングが発生した状況におい
てもその影響を受けることなく精度よく同期した再生搬
送波を生成することができる。なお、この発明の実施の
形態３における復調回路のフェージングが発生した時の
切り替え動作は、等化用同期引込制御回路２５が、誤差
信号の積算値が所定の引込切替設定値を超えたと判断す
るとともに、電界強度信号が所定の基準強度よりも強い
と判断した場合に実施される。このような状態では、電
界強度が強いにも拘わらず、フェージングの影響により
等化誤差が大きくなるからである。Further, in the third embodiment, when fading occurs, a synchronization pull-in operation is performed using a tap coefficient by the Goddard algorithm. Therefore, even when fading occurs, synchronization with the received signal is not affected. Since the synchronized carrier is generated by using the accurate tap coefficient by the LMS algorithm after that, the synchronized carrier is accurately generated without being affected even in a situation where fading occurs. Can be. In the switching operation when fading of the demodulation circuit according to the third embodiment of the present invention occurs, the synchronization pull-in control circuit 25 for equalization determines that the integrated value of the error signal exceeds a predetermined pull-in switching setting value. At the same time, it is performed when it is determined that the electric field strength signal is stronger than a predetermined reference strength. This is because, in such a state, the equalization error increases due to the effect of fading despite the strong electric field strength.
【００３２】なお、この実施の形態３では、判定帰還型
の等化回路に本願発明を適用した例について説明した
が、図１０に示すように線形等化型の等化回路に適用す
ることもできる。In the third embodiment, an example in which the present invention is applied to a decision feedback equalizer is described. However, as shown in FIG. 10, the present invention may be applied to a linear equalizer. it can.
【００３３】また、この実施の形態３では、同期引込制
御回路１７および等化用同期引込制御回路２５が別々に
形成された例で説明したが、これらを共通化しても同様
の効果を得ることができる。Further, in the third embodiment, an example in which the synchronization pull-in control circuit 17 and the equalization synchronization pull-in control circuit 25 are formed separately has been described. Can be.
【００３４】以上のように、この実施の形態３によれ
ば、入力信号を所定のタップ係数に基づいて畳み込み演
算を行い軟判定信号を出力する畳み込み演算回路１８
と、上記軟判定信号に基づいて硬判定信号を出力する信
号判定回路１９と、上記軟判定信号および上記硬判定信
号に基づいて誤差信号を出力する誤差算出回路２０と、
上記入力信号、軟判定信号、硬判定信号のうちの少なく
とも１つの信号に基づいて第一タップ係数信号を求める
第一タップ係数算出回路２１と、少なくとも誤差信号に
基づいて第二タップ係数信号を求める第二タップ係数算
出回路２２と、上記第一タップ係数信号あるいは上記第
二タップ係数信号のうちのいずれか一方を上記畳み込み
演算回路１８のタップ係数として出力するタップセレク
タ２３とを備えたので、例えば、フェージングが発生し
た場合には第一タップ係数算出回路２１を利用し、安定
した状態では第二タップ係数算出回路２２を利用するこ
とにより、１つのタップ係数演算手段を用いた場合にお
いては不可能であった、トレーニング信号を受信しない
ブラインド動作の復調回路においてフェージングが発生
したとしても、等化回路を追従動作させることができる
効果がある。As described above, according to the third embodiment, convolution operation circuit 18 which performs convolution operation on an input signal based on a predetermined tap coefficient and outputs a soft decision signal
A signal decision circuit 19 that outputs a hard decision signal based on the soft decision signal, an error calculation circuit 20 that outputs an error signal based on the soft decision signal and the hard decision signal,
A first tap coefficient calculating circuit for obtaining a first tap coefficient signal based on at least one of the input signal, the soft decision signal and the hard decision signal; and a second tap coefficient signal based on at least an error signal A second tap coefficient calculating circuit 22; and a tap selector 23 that outputs one of the first tap coefficient signal and the second tap coefficient signal as a tap coefficient of the convolution operation circuit 18. When the fading occurs, the first tap coefficient calculating circuit 21 is used, and in a stable state, the second tap coefficient calculating circuit 22 is used. Even if fading occurs in the demodulation circuit of the blind operation that does not receive the training signal, etc. There is an effect that it is possible to follow-up operation of the circuit.
【００３５】特に、同期引込開始時には、まず、第一タ
ップ係数算出回路２１の第一タップ係数信号を畳み込み
演算回路１８に入力し、次に、第二タップ係数算出回路
２２の第二タップ係数信号を畳み込み演算回路１８に入
力するようにすれば、トレーニング信号がないブライン
ド動作状態であっても、フェージングの影響を受けるこ
とがなくなり、搬送波引き込み特性を改善することがで
きる効果がある。In particular, at the start of synchronization pull-in, first, the first tap coefficient signal of the first tap coefficient calculation circuit 21 is input to the convolution operation circuit 18, and then the second tap coefficient signal of the second tap coefficient calculation circuit 22 Is input to the convolution operation circuit 18, even in a blind operation state where there is no training signal, there is no effect of fading, and there is an effect that carrier wave pull-in characteristics can be improved.
【００３６】[0036]
【発明の効果】以上のように、この発明によれば、受信
信号に基づいて再生搬送波を生成し、この再生搬送波を
基準として受信信号の判定信号を出力する復調装置にお
いて、上記受信信号と上記再生搬送波とを乗算して乗算
信号を出力する乗算回路と、上記乗算信号に含まれる復
調信号を出力するローパスフィルタと、上記復調信号に
基づいて上記受信信号の判定を行い、上記判定信号を出
力する等化回路と、上記判定信号に基づいて上記再生搬
送波を生成して出力する搬送波再生回路とを備えたの
で、搬送波再生回路は、等化処理後の判定信号に基づい
て再生搬送波を生成することになる。従って、従来のよ
うに受信信号を基準としてこれに同期する再生搬送波を
発生した場合においてはフェージングの影響により搬送
波成分を抽出することができない場合であっても、当該
フェージングの影響がある程度取り除かれた等化処理後
の信号に基づいて再生搬送波を生成することができ、従
来の復調装置よりも引き込み特性が改善される。その結
果、従来の復調装置では対応することができないフェー
ジングが発生した状態においても、トレーニング信号等
が無いブラインド信号に対して同期を図ることが可能と
なる効果がある。As described above, according to the present invention, a demodulation apparatus for generating a reproduced carrier based on a received signal and outputting a received signal determination signal based on the reproduced carrier is provided. A multiplication circuit that multiplies the reproduction carrier wave to output a multiplication signal; a low-pass filter that outputs a demodulation signal included in the multiplication signal; and a determination of the reception signal based on the demodulation signal, and outputs the determination signal. And a carrier recovery circuit that generates and outputs the recovered carrier based on the determination signal, the carrier recovery circuit generates a recovered carrier based on the determination signal after the equalization processing. Will be. Therefore, when a reproduced carrier wave synchronized with the received signal is generated based on the received signal as in the related art, even if the carrier wave component cannot be extracted due to the effect of fading, the effect of the fading is removed to some extent. A reproduced carrier can be generated based on the signal after the equalization processing, and the pull-in characteristic is improved as compared with the conventional demodulator. As a result, there is an effect that it is possible to achieve synchronization with a blind signal having no training signal or the like even in a state where fading which cannot be dealt with by the conventional demodulation device has occurred.
【００３７】この発明によれば、受信信号の軟判定信号
および硬判定信号に基づいて周波数の偏差の方向を判別
し、この周波数偏差に応じた周波数偏差信号を出力する
周波数偏差方向検出回路と、受信信号の軟判定信号およ
び硬判定信号に基づいて位相の誤差の方向を判別し、こ
の位相誤差に応じた位相誤差信号を出力する位相誤差方
向検出回路と、これら周波数偏差信号および位相誤差信
号が入力され、一方の信号に応じたレベルを有する電圧
を出力するループフィルタと、このループフィルタの出
力電圧に応じた周波数で再生搬送波を発振する電圧制御
発振回路とを備えたので、例えば、周波数偏差が大きい
場合には周波数偏差方向検出回路を使用し、安定した状
態では位相誤差方向検出回路を使用するように切り替え
ることにより、例えば位相誤差方向検出回路のみを用い
る搬送波再生回路よりも早く再生搬送波を受信信号に同
期させることができる。つまり、搬送波引き込み特性が
改善される効果がある。According to the present invention, a frequency deviation direction detecting circuit for determining a direction of a frequency deviation based on a soft decision signal and a hard decision signal of a received signal, and outputting a frequency deviation signal according to the frequency deviation, A phase error direction detection circuit that determines the direction of the phase error based on the soft decision signal and the hard decision signal of the received signal and outputs a phase error signal corresponding to the phase error; Since it is provided with a loop filter that outputs a voltage having a level corresponding to one input signal and a voltage-controlled oscillation circuit that oscillates a reproduced carrier at a frequency corresponding to the output voltage of the loop filter, for example, Is large, the frequency deviation direction detection circuit is used, and in a stable state, the phase error direction detection circuit is switched to use. If it is possible to synchronize to the received signal faster playback carrier than the carrier recovery circuit using only the phase error direction detection circuit. That is, there is an effect that the carrier pull-in characteristic is improved.
【００３８】特に、同期引込開始時には、まず、周波数
偏差方向検出回路の周波数偏差信号出力をループフィル
タに入力し、次に、位相誤差方向検出回路の位相誤差信
号出力をループフィルタに入力することにより、同期引
込時にフェージングが発生していて硬判定信号の信頼性
が低下している状況下でも判定後の判定信号の信頼性を
向上させつつ搬送波を再生することができ、同期引込開
始時の搬送波引き込み特性を改善することができる効果
がある。In particular, at the start of synchronization pull-in, first, the frequency deviation signal output of the frequency deviation direction detection circuit is input to the loop filter, and then the phase error signal output of the phase error direction detection circuit is input to the loop filter. In the situation where fading has occurred at the time of synchronization pull-in and the reliability of the hard decision signal has been reduced, the carrier can be reproduced while improving the reliability of the decision signal after the decision, and the carrier at the start of the synchronization pull-in. There is an effect that the pull-in characteristics can be improved.
【００３９】この発明によれば、入力信号を所定のタッ
プ係数に基づいて畳み込み演算を行い軟判定信号を出力
する畳み込み演算回路と、上記軟判定信号に基づいて硬
判定信号を出力する硬判定回路と、上記軟判定信号およ
び上記硬判定信号に基づいて誤差信号を出力する誤差算
出回路と、上記入力信号、軟判定信号、硬判定信号のう
ちの少なくとも１つの信号に基づいて第一タップ係数信
号を求める第一タップ係数演算手段と、少なくとも誤差
信号に基づいて第二タップ係数信号を求める第二タップ
係数演算手段と、上記第一タップ係数信号あるいは上記
第二タップ係数信号のうちのいずれか一方を上記畳み込
み演算回路のタップ係数として出力するタップセレクタ
とを備えたので、例えば、フェージングが発生した場合
には第一タップ係数演算手段を利用し、安定した状態で
は第二タップ係数演算手段を利用することにより、１つ
のタップ係数演算手段を用いた場合においては不可能で
あった、トレーニング信号を受信しないブラインド動作
の復調装置においてフェージングが発生したとしても、
等化回路を追従動作させることができる効果がある。According to the present invention, a convolution operation circuit that performs a convolution operation on an input signal based on a predetermined tap coefficient and outputs a soft decision signal, and a hard decision circuit that outputs a hard decision signal based on the soft decision signal An error calculating circuit that outputs an error signal based on the soft decision signal and the hard decision signal; and a first tap coefficient signal based on at least one of the input signal, the soft decision signal, and the hard decision signal A first tap coefficient calculating means for obtaining a second tap coefficient signal based on at least an error signal, and one of the first tap coefficient signal or the second tap coefficient signal Is output as a tap coefficient of the convolution operation circuit. For example, when fading occurs, the first tap Utilizing the calculating means and utilizing the second tap coefficient calculating means in a stable state, the blind operation demodulating apparatus which does not receive the training signal, which is impossible when one tap coefficient calculating means is used. Even if fading occurs in
There is an effect that the equalizing circuit can be made to follow.
【００４０】特に、同期引込開始時には、まず、第一タ
ップ係数演算手段の第一タップ係数信号を畳み込み演算
回路に入力し、次に、第二タップ係数演算手段の第二タ
ップ係数信号を畳み込み演算回路に入力するようにすれ
ば、トレーニング信号がないブラインド動作状態であっ
ても、フェージングの影響を受けることがなくなり、搬
送波引き込み特性を改善することができる効果がある。In particular, at the start of synchronization pull-in, first, the first tap coefficient signal of the first tap coefficient calculating means is input to the convolution circuit, and then the second tap coefficient signal of the second tap coefficient calculating means is subjected to the convolution operation. If the signal is input to the circuit, even in a blind operation state where there is no training signal, there is no effect of fading, and there is an effect that the carrier pull-in characteristic can be improved.
【図１】 この発明の実施の形態１による受信装置の受
信部の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a receiving unit of a receiving device according to a first embodiment of the present invention.
【図２】 この発明の実施の形態１による復調回路の構
成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a demodulation circuit according to Embodiment 1 of the present invention.
【図３】 この発明の実施の形態１によるローパスフィ
ルタの構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a low-pass filter according to Embodiment 1 of the present invention.
【図４】 この発明の実施の形態２による搬送波再生回
路の構成を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of a carrier recovery circuit according to Embodiment 2 of the present invention;
【図５】 この発明の実施の形態２によるループフィル
タおよびその周辺部の詳細な構成例を示すブロック図で
ある。FIG. 5 is a block diagram showing a detailed configuration example of a loop filter according to a second embodiment of the present invention and a peripheral portion thereof.
【図６】 この発明の実施の形態２における復調回路の
同期引込開始時の切り替え動作を示す動作説明図であ
る。FIG. 6 is an operation explanatory diagram showing a switching operation at the start of synchronization pull-in of a demodulation circuit according to Embodiment 2 of the present invention.
【図７】 この発明の実施の形態３による等化回路の構
成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of an equalization circuit according to a third embodiment of the present invention.
【図８】 この発明の実施の形態３における復調回路の
通常の同期引込開始時の切り替え動作を示す動作説明図
である。FIG. 8 is an operation explanatory diagram showing a normal switching operation at the start of synchronization pull-in of the demodulation circuit according to Embodiment 3 of the present invention.
【図９】 この発明の実施の形態３における復調回路の
フェージングが発生した際の同期引込開始時の切り替え
動作を示す動作説明図である。FIG. 9 is an operation explanatory diagram showing a switching operation at the start of synchronization pull-in when fading of a demodulation circuit occurs in Embodiment 3 of the present invention.
【図１０】 この発明の実施の形態３における復調回路
を線形等化型の復調装置に適用した例である。FIG. 10 is an example in which the demodulation circuit according to Embodiment 3 of the present invention is applied to a linear equalization type demodulation device.
【図１１】 従来の復調装置の構成例を示すブロック図
である。FIG. 11 is a block diagram illustrating a configuration example of a conventional demodulation device.
２ 乗算回路、３ ローパスフィルタ、４ 等化回路、
５ 搬送波再生回路、１１ 周波数偏差方向検出回路、
１２ 位相誤差方向検出回路、１４ ループフィルタ、
１５ 電圧制御発振回路、１８ 畳み込み演算回路、１
９ 信号判定回路（硬判定回路）、２０ 誤差算出回
路、２１ 第一タップ係数算出回路（第一タップ係数演
算手段）、２２ 第二タップ係数算出回路（第二タップ
係数演算手段）、２３ タップセレクタ。2 multiplication circuit, 3 low-pass filter, 4 equalization circuit,
5 carrier recovery circuit, 11 frequency deviation direction detection circuit,
12 phase error direction detection circuit, 14 loop filter,
15 voltage controlled oscillation circuit, 18 convolution operation circuit, 1
Reference Signs List 9 signal determination circuit (hard decision circuit), 20 error calculation circuit, 21 first tap coefficient calculation circuit (first tap coefficient calculation means), 22 second tap coefficient calculation circuit (second tap coefficient calculation means), 23 tap selector .
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｌ 27/227 Ｈ０４Ｌ 27/22 Ｂ ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H04L 27/227 H04L 27/22 B
Claims (5)
し、この再生搬送波を基準として受信信号の判定信号を
出力する復調装置において、 上記受信信号と上記再生搬送波とを乗算して乗算信号を
出力する乗算回路と、 上記乗算信号に含まれる復調信号を出力するローパスフ
ィルタと、 上記復調信号に基づいて上記受信信号の判定を行い、上
記判定信号を出力する等化回路と、 上記判定信号に基づいて上記再生搬送波を生成して出力
する搬送波再生回路とを備えたことを特徴とする復調装
置。1. A demodulator for generating a reproduced carrier based on a received signal and outputting a judgment signal of a received signal based on the reproduced carrier, wherein a multiplication signal is output by multiplying the received signal by the reproduced carrier. A low-pass filter that outputs a demodulated signal included in the multiplied signal; an equalizing circuit that determines the received signal based on the demodulated signal and outputs the determined signal; And a carrier recovery circuit for generating and outputting the recovered carrier.
に基づいて周波数の偏差の方向を判別し、この周波数偏
差に応じた周波数偏差信号を出力する周波数偏差方向検
出回路と、 受信信号の軟判定信号および硬判定信号に基づいて位相
の誤差の方向を判別し、この位相誤差に応じた位相誤差
信号を出力する位相誤差方向検出回路と、 これら周波数偏差信号および位相誤差信号が入力され、
一方の信号に応じたレベルを有する電圧を出力するルー
プフィルタと、 このループフィルタの出力電圧に応じた周波数で再生搬
送波を発振する電圧制御発振回路とを備えた搬送波再生
回路。2. A frequency deviation direction detecting circuit for determining a direction of a frequency deviation based on a soft decision signal and a hard decision signal of a received signal, and outputting a frequency deviation signal according to the frequency deviation; A phase error direction detection circuit that determines a direction of a phase error based on the determination signal and the hard decision signal and outputs a phase error signal corresponding to the phase error; and a frequency error signal and a phase error signal,
A carrier recovery circuit comprising: a loop filter that outputs a voltage having a level corresponding to one of the signals; and a voltage-controlled oscillation circuit that oscillates a reproduction carrier at a frequency corresponding to an output voltage of the loop filter.
方向検出回路の周波数偏差信号出力をループフィルタに
入力し、次に、位相誤差方向検出回路の位相誤差信号出
力をループフィルタに入力することを特徴とする請求項
２記載の搬送波再生回路。3. At the start of synchronization pull-in, first, input the frequency deviation signal output of the frequency deviation direction detection circuit to the loop filter, and then input the phase error signal output of the phase error direction detection circuit to the loop filter. 3. The carrier recovery circuit according to claim 2, wherein:
畳み込み演算を行い軟判定信号を出力する畳み込み演算
回路と、 上記軟判定信号に基づいて硬判定信号を出力する硬判定
回路と、 上記軟判定信号および上記硬判定信号に基づいて誤差信
号を出力する誤差算出回路と、 上記入力信号、軟判定信号、硬判定信号のうちの少なく
とも１つの信号に基づいて第一タップ係数信号を求める
第一タップ係数演算手段と、 少なくとも誤差信号に基づいて第二タップ係数信号を求
める第二タップ係数演算手段と、 上記第一タップ係数信号あるいは上記第二タップ係数信
号のうちのいずれか一方を上記畳み込み演算回路のタッ
プ係数として出力するタップセレクタとを備えた等化回
路。4. A convolution operation circuit that performs a convolution operation on an input signal based on a predetermined tap coefficient and outputs a soft decision signal; a hard decision circuit that outputs a hard decision signal based on the soft decision signal; An error calculation circuit that outputs an error signal based on the determination signal and the hard decision signal; and a first circuit that determines a first tap coefficient signal based on at least one of the input signal, the soft decision signal, and the hard decision signal Tap coefficient calculating means, second tap coefficient calculating means for obtaining a second tap coefficient signal based on at least an error signal, and one of the first tap coefficient signal and the second tap coefficient signal is subjected to the convolution operation An equalization circuit including a tap selector that outputs a tap coefficient of the circuit.
係数演算手段の第一タップ係数信号を畳み込み演算回路
に入力し、次に、第二タップ係数演算手段の第二タップ
係数信号を畳み込み演算回路に入力することを特徴とす
る請求項４記載の等化回路。5. At the start of the synchronization pull-in, first, the first tap coefficient signal of the first tap coefficient calculating means is inputted to the convolution circuit, and then the second tap coefficient signal of the second tap coefficient calculating means is convolved. 5. The equalizing circuit according to claim 4, wherein the signal is input to a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161189A JPH11355188A (en) | 1998-06-09 | 1998-06-09 | Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161189A JPH11355188A (en) | 1998-06-09 | 1998-06-09 | Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11355188A true JPH11355188A (en) | 1999-12-24 |
Family
ID=15730288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10161189A Pending JPH11355188A (en) | 1998-06-09 | 1998-06-09 | Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11355188A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005523633A (en) * | 2002-04-16 | 2005-08-04 | トムソン ライセンシング ソシエテ アノニム | Decision feedback equalizer |
| JP2005523635A (en) * | 2002-04-17 | 2005-08-04 | トムソン ライセンシング ソシエテ アノニム | Equalizer mode switch |
| WO2008146922A1 (en) * | 2007-05-30 | 2008-12-04 | Kyocera Corporation | Receiver apparatus, wireless communication terminal, radio base station, and reception method |
-
1998
- 1998-06-09 JP JP10161189A patent/JPH11355188A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005523633A (en) * | 2002-04-16 | 2005-08-04 | トムソン ライセンシング ソシエテ アノニム | Decision feedback equalizer |
| JP4666920B2 (en) * | 2002-04-16 | 2011-04-06 | トムソン ライセンシング | Decision feedback equalizer |
| JP2005523635A (en) * | 2002-04-17 | 2005-08-04 | トムソン ライセンシング ソシエテ アノニム | Equalizer mode switch |
| WO2008146922A1 (en) * | 2007-05-30 | 2008-12-04 | Kyocera Corporation | Receiver apparatus, wireless communication terminal, radio base station, and reception method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325771B1 (en) | Automatic frequency tracking device of television signal receiving system and method | |
| JPS62247628A (en) | Radio receiver | |
| JP3099831B2 (en) | Automatic equalizer | |
| US5933200A (en) | Method for reducing carrier recovery time in high definition television receiver | |
| JPH08340359A (en) | Phase detecting method and phase tracking loop circuit for digital vestigal sideband modulating communication equipment | |
| US20110063519A1 (en) | Carrier recovery device and method, and demodulator | |
| JP3377035B2 (en) | Phase locked loop circuit using signal estimator | |
| US5912930A (en) | Phase shift keying signal demodulation method and device | |
| JPH11355188A (en) | Demodulation device, and carrier reproduction circuit and equalization circuit, applicable to the device | |
| JP2000269948A (en) | Phase-locked loop circuit and reception system | |
| JP4005710B2 (en) | Automatic frequency control device and automatic frequency control method | |
| JP2004096758A (en) | System for detecting characteristics of time varying multipath component | |
| JP4469515B2 (en) | Digital filter | |
| JPH06216954A (en) | Agc circuit for burst signal | |
| JP2570126B2 (en) | Demodulator | |
| JP2838962B2 (en) | Carrier recovery method | |
| JP2560979B2 (en) | Clock synchronization circuit | |
| JP2842349B2 (en) | Demodulator | |
| JP2658877B2 (en) | Demodulator | |
| JP3043655B2 (en) | Diversity method | |
| JPH03214820A (en) | Diversity reception circuit | |
| JPH01101040A (en) | Spread spectrum receiver | |
| JPH05207078A (en) | Msk demodulation circuit | |
| JP2008016902A (en) | Digital broadcast receiver and digital broadcast receiving method | |
| JPH0211047A (en) | Carrier regenerating circuit |