JPH11352937A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH11352937A JPH11352937A JP10160743A JP16074398A JPH11352937A JP H11352937 A JPH11352937 A JP H11352937A JP 10160743 A JP10160743 A JP 10160743A JP 16074398 A JP16074398 A JP 16074398A JP H11352937 A JPH11352937 A JP H11352937A
- Authority
- JP
- Japan
- Prior art keywords
- display control
- liquid crystal
- voltage
- signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
- B43K—IMPLEMENTS FOR WRITING OR DRAWING
- B43K8/00—Pens with writing-points other than nibs or balls
- B43K8/02—Pens with writing-points other than nibs or balls with writing-points comprising fibres, felt, or similar porous or capillary material
- B43K8/022—Pens with writing-points other than nibs or balls with writing-points comprising fibres, felt, or similar porous or capillary material with writing-points comprising fibres
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、液晶表示装置の消費電力を低減させる際に
有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a technique effective in reducing power consumption of the liquid crystal display device.
【０００２】[0002]
【従来の技術】単純マトリクス形液晶表示装置、あるい
は画素毎に能動素子（例えば、薄膜トランジスタ）を有
し、この能動素子をスイッチング駆動するアクティブマ
トリクス型液晶表示装置は、ノート型パソコン等の表示
装置として広く使用されている。これら液晶表示装置の
１つに、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍ
ａｔｉｃ）方式、あるいはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ
Ｔｒａｎｓｉｓｔｅｒ）方式の液晶表示モジュール
（ＬＣＭ）が知られている。2. Description of the Related Art A simple matrix type liquid crystal display device or an active matrix type liquid crystal display device having an active element (for example, a thin film transistor) for each pixel and switchingly driving the active element is used as a display device of a notebook personal computer or the like. Widely used. One of these liquid crystal display devices, STN (S uper T wisted N em
atic) method or TFT, (T hin F ilm
T ransister) mode liquid crystal display module of (LCM) is known.
【０００３】この液晶表示モジュールは、液晶表示パネ
ルと、液晶表示パネルの一側面に配置されるドレインド
ライバと、液晶表示パネルの他の側面に配置されるゲー
トドライバおよびインタフェース部とを備える。また、
液晶表示モジュールには、外部、例えば、パーソナルコ
ンピュータ（以下、パソコンと称する。）本体側から表
示データ、表示制御信号（クロック信号、水平同期信
号、垂直同期信号、ディスプレイタイミング信号）およ
び電源電圧が供給される。そして、液晶表示モジュール
のインタフェース部内には表示制御装置が設けられ、こ
の表示制御装置が、前記外部から供給される表示データ
および表示制御信号に基づき、ドレインドライバおよび
ゲートドライバを制御・駆動する。なお、このような技
術は、例えば、特願平８−８６６６８号に記載されてい
る。This liquid crystal display module includes a liquid crystal display panel, a drain driver disposed on one side of the liquid crystal display panel, and a gate driver and an interface section disposed on the other side of the liquid crystal display panel. Also,
To the liquid crystal display module, display data, a display control signal (clock signal, horizontal synchronizing signal, vertical synchronizing signal, display timing signal) and a power supply voltage are externally supplied from, for example, a personal computer (hereinafter referred to as a personal computer) main body. Is done. A display control device is provided in the interface section of the liquid crystal display module, and the display control device controls and drives the drain driver and the gate driver based on the display data and the display control signal supplied from the outside. Such a technique is described, for example, in Japanese Patent Application No. 8-866668.
【０００４】[0004]
【発明が解決しようとする課題】一般に、ノート型パソ
コンは、携帯して使用できることが特徴であり、そし
て、ノート型パソコンを携帯して使用する場合には、電
源として電池が用いられる。このノート型パソコンを携
帯して長時間使用可能とするために、ノート型パソコン
の消費電力を低減することが要望され、そのため、ノー
ト型パソコンの表示装置として使用される液晶表示モジ
ュールの低消費電力化が要望されている。そして、液晶
表示モジュールの低消費電力化を図る上で、表示制御装
置の低消費電力化が有効である。しかしながら、従来か
ら液晶表示モジュール等の液晶表示装置においては、液
晶表示パネルの高解像度化が要求されており、液晶表示
パネルの解像度が、例えば、ＶＧＡ表示モードの６４０
×４８０画素からＳＶＧＡ表示モードの８００×６００
画素と拡大されてきているが、近年、液晶表示パネルの
大画面化の要求に伴って、液晶表示パネルの解像度とし
て、ＸＧＡ表示モードの１０２４×７６８画素、ＳＸＧ
Ａ表示モードの１２８０×１０２４画素、ＵＸＧＡ表示
モードの１６００×１２００画素とさらなる高解像度化
が要求されている。さらに、液晶表示モジュール等の液
晶表示装置においては、６４階調表示から２５６階調表
示へとより多階調表示が進みつつある。このように、液
晶表示パネルの高解像度化・多階調表示に伴い、表示制
御装置の大規模化・高速動作が余儀なくされており、表
示制御装置の低消費電力化を図ることが困難であるとい
う問題点があった。Generally, a notebook personal computer is characterized in that it can be carried and used. When a portable notebook personal computer is used, a battery is used as a power source. In order to be able to use the notebook computer for a long time, it is necessary to reduce the power consumption of the notebook computer. Therefore, the low power consumption of the liquid crystal display module used as the display device of the notebook computer is required. Is required. In order to reduce the power consumption of the liquid crystal display module, it is effective to reduce the power consumption of the display control device. However, conventionally, in a liquid crystal display device such as a liquid crystal display module, a higher resolution of the liquid crystal display panel has been required, and the resolution of the liquid crystal display panel is, for example, 640 in a VGA display mode.
800 × 600 in SVGA display mode from × 480 pixels
In recent years, the resolution of the liquid crystal display panel has been increased to 1024 × 768 pixels in the XGA display mode and SXG
A higher resolution of 1280 × 1024 pixels in the A display mode and 1600 × 1200 pixels in the UXGA display mode is required. Further, in a liquid crystal display device such as a liquid crystal display module, multi-gradation display is progressing from 64 gradation display to 256 gradation display. As described above, with the increase in resolution and multi-gradation display of the liquid crystal display panel, the display control device has to be enlarged and operated at high speed, and it is difficult to reduce the power consumption of the display control device. There was a problem.
【０００５】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、表示制御装置の消費電力を低減し、も
って低消費電力化を図ることが可能となる技術を提供す
ることにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to reduce the power consumption of a display control device in a liquid crystal display device, thereby reducing power consumption. It is an object of the present invention to provide a technology capable of achieving the following.
【０００６】本発明の前記目的と新規な特徴は、本明細
書の記述及び添付図面によって明らかになるであろう。The above objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００７】[0007]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【０００８】即ち、本発明は、マトリクス状に配置され
た複数の画素を有する液晶表示素子と、前記マトリクス
状に配置された複数の画素の列（または行）方向の画素
に映像信号電圧を印加する第１駆動手段と、前記第１駆
動手段に対して、表示データおよび表示制御信号を送出
し、前記第１駆動手段を制御・駆動する表示制御装置
と、前記表示制御装置から送出される表示データおよび
表示制御信号を、前記第１駆動手段に入力する複数の信
号線とを備える液晶表示装置において、前記複数の信号
線の中の少なくとも１本の信号線上の表示データあるい
は表示制御信号の振幅を、前記表示制御装置内の表示デ
ータあるいは表示制御信号の振幅より小さくしたことを
特徴とする。That is, the present invention provides a liquid crystal display device having a plurality of pixels arranged in a matrix, and applying a video signal voltage to pixels in a column (or row) direction of the plurality of pixels arranged in a matrix. A first driving unit that transmits display data and a display control signal to the first driving unit to control and drive the first driving unit; and a display that is transmitted from the display control unit. In a liquid crystal display device comprising: a plurality of signal lines for inputting data and a display control signal to the first driving means, the display data on at least one of the plurality of signal lines or the amplitude of the display control signal. Is smaller than the amplitude of the display data or the display control signal in the display control device.
【０００９】また、本発明は、マトリクス状に配置され
た複数の画素を有する液晶表示素子と、前記マトリクス
状に配置された複数の画素の行（または列）方向の画素
に順次走査信号電圧を印加する第２駆動手段と、前記第
２駆動手段に対して表示制御信号を送出し、第２駆動手
段を制御・駆動する表示制御装置と、前記表示制御装置
から送出される表示制御信号を、前記第２駆動手段に入
力する複数の信号線とを備える液晶表示装置において、
前記複数の信号線の中の少なくとも１本の信号線上の表
示制御信号の振幅を、前記表示制御装置内の表示制御信
号の振幅より小さくしたことを特徴とする。Further, the present invention provides a liquid crystal display device having a plurality of pixels arranged in a matrix, and sequentially applying a scanning signal voltage to pixels in a row (or column) direction of the plurality of pixels arranged in the matrix. A second driving unit to be applied; a display control device that sends a display control signal to the second driving unit to control and drive the second driving unit; and a display control signal sent from the display control device. A liquid crystal display device comprising: a plurality of signal lines input to the second driving means;
An amplitude of a display control signal on at least one of the plurality of signal lines is smaller than an amplitude of a display control signal in the display control device.
【００１０】また、本発明は、前記表示制御装置が、そ
の出力段に出力バッファ部を備え、さらに、前記表示制
御装置には、電源電圧として、第１電圧と、前記第１電
圧より低電位の第２電圧とが供給され、前記バッファ部
の電源電圧として、前記第２電圧が供給されることを特
徴とする。Further, according to the present invention, the display control device includes an output buffer section at an output stage thereof, and the display control device further includes a first voltage as a power supply voltage and a lower potential than the first voltage. And the second voltage is supplied as a power supply voltage of the buffer unit.
【００１１】また、本発明は、前記第１駆動手段が、そ
の入力段に入力バッファ部を備え、さらに、前記第１駆
動手段には、電源電圧として前記第１電圧が供給され、
前記入力バッファ部は、前記少なくとも１本の信号線か
ら入力される表示データあるいは表示制御信号の振幅
を、前記第１電圧に基づく振幅に変換することを特徴と
する。Further, according to the present invention, the first driving means includes an input buffer section at an input stage thereof, and the first driving means is supplied with the first voltage as a power supply voltage,
The input buffer unit converts an amplitude of display data or a display control signal input from the at least one signal line into an amplitude based on the first voltage.
【００１２】[0012]
【発明の実施の形態】以下、本発明をＴＦＴ方式の液晶
表示モジュールに適用した実施の形態を図面を参照して
詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a TFT type liquid crystal display module will be described below in detail with reference to the drawings.
【００１３】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。In all the drawings for describing the embodiments of the present invention, those having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【００１４】［実施の形態１］図１は、本発明の実施の
形態１のＴＦＴ方式の液晶表示モジュールの概略構成を
示すブロック図である。本実施の形態の液晶表示モジュ
ール（ＬＣＭ）は、液晶表示パネル（ＴＦＴ−ＬＣＤ）
１０の上側にドレインドライバ１３０が配置され、ま
た、液晶表示パネル１０の側面に、ゲートドライバ１４
０、インタフェース部１００が配置される。インタフェ
ース部１００はインタフェース基板に実装され、また、
ドレインドライバ１３０、ゲートドライバ１４０も、そ
れぞれ専用のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）または直接液晶表示パネルに実装される。[First Embodiment] FIG. 1 is a block diagram showing a schematic configuration of a TFT type liquid crystal display module according to a first embodiment of the present invention. The liquid crystal display module (LCM) of the present embodiment is a liquid crystal display panel (TFT-LCD)
10, a drain driver 130 is disposed, and a gate driver 14 is disposed on a side surface of the liquid crystal display panel 10.
0, the interface unit 100 is arranged. The interface unit 100 is mounted on an interface board,
The drain driver 130 and the gate driver 140 are also dedicated TCP (Tape Carrier Pa).
Cage) or directly mounted on a liquid crystal display panel.
【００１５】図２は、図１に示す液晶表示パネル１０の
一例の等価回路を示す図である。FIG. 2 is a diagram showing an equivalent circuit of one example of the liquid crystal display panel 10 shown in FIG.
【００１６】この図２に示すように、液晶表示パネル１
０は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線（映
像信号線または垂直信号線）（Ｄ）と、ゲート信号線
（走査信号線または水平信号線）（Ｇ））と、隣接する
２本の信号線（ゲート信号線（Ｇ）またはドレイン信号
線（Ｄ））との交差領域内に配置される。各画素は薄膜
トランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画素の
薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極
は、画素電極（ＩＴＯ１）に接続される。また、画素電
極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間に液晶
層が設けられるので、画素電極（ＩＴＯ１）とコモン電
極（ＩＴＯ２）との間には、液晶容量（ＣLC）が等価的
に接続される。さらに、薄膜トランジスタ（ＴＦＴ１，
ＴＦＴ２）のソース電極と前段のゲート信号線（Ｇ）と
の間には、付加容量（ＣADD ）が接続される。As shown in FIG. 2, the liquid crystal display panel 1
0 has a plurality of pixels formed in a matrix.
Each pixel has two adjacent signal lines (a drain signal line (a video signal line or a vertical signal line) (D) and a gate signal line (a scanning signal line or a horizontal signal line) (G)) and two adjacent signal lines. It is arranged in a crossing region with one of the signal lines (the gate signal line (G) or the drain signal line (D)). Each pixel has a thin film transistor (TFT1, TFT2), and the source electrode of the thin film transistor (TFT1, TFT2) of each pixel is connected to the pixel electrode (ITO1). Since a liquid crystal layer is provided between the pixel electrode (ITO1) and the common electrode (ITO2), a liquid crystal capacitance (CLC) is equivalently provided between the pixel electrode (ITO1) and the common electrode (ITO2). Connected. Furthermore, thin film transistors (TFT1,
An additional capacitor (CADD) is connected between the source electrode of the TFT 2) and the previous gate signal line (G).
【００１７】図３は、図１に示す液晶表示パネル１０の
他の例の等価回路を示す図である。図２に示す例では、
全段のゲート信号線（Ｇ）とソース電極との間に付加容
量（ＣADD ）が形成されているが、図３に示す例の等価
回路では、共通信号線（ＣＯＭ）とソース電極との間に
保持容量（ＣＳＴＧ）が形成されている点が異なってい
る。本発明は、どちらにも適用可能であるが、前者の方
式では、全段のゲート信号線（Ｇ）パルスが付加容量
（ＣADD ）を介して画素電極（ＩＴＯ１）に飛び込むの
に対し、後者の方式では、飛び込みがないため、より良
好な表示が可能となる。なお、図２、図３は、縦電界方
式の液晶表示パネルの等価回路を示しており、図２、図
３において、ＡＲは表示領域である。また、図２、図３
は回路図であるが、実際の幾何学的配置に対応して描か
れている。FIG. 3 is a diagram showing an equivalent circuit of another example of the liquid crystal display panel 10 shown in FIG. In the example shown in FIG.
Although an additional capacitance (CADD) is formed between the gate signal lines (G) and the source electrodes in all stages, in the equivalent circuit of the example shown in FIG. 3, the capacitance between the common signal line (COM) and the source electrodes is increased. Are different in that a storage capacitor (CSTG) is formed in the storage capacitor. Although the present invention can be applied to both, in the former method, the gate signal line (G) pulse of all stages jumps into the pixel electrode (ITO1) via the additional capacitance (CADD), whereas the latter method. In the system, since there is no dive, better display is possible. 2 and 3 show an equivalent circuit of a vertical electric field type liquid crystal display panel. In FIGS. 2 and 3, AR is a display area. 2 and 3
Is a circuit diagram, which is drawn corresponding to the actual geometric arrangement.
【００１８】図２、図３に示す液晶表示パネル１０にお
いて、列方向に配置された各画素の薄膜トランジスタ
（ＴＦＴ）のドレイン電極は、それぞれドレイン信号線
（Ｄ）に接続され、各ドレイン信号線（Ｄ）は、列方向
の各画素の液晶に映像信号電圧（階調電圧）を印加する
ドレインドライバ１３０に接続される。In the liquid crystal display panel 10 shown in FIGS. 2 and 3, the drain electrodes of the thin film transistors (TFTs) of the respective pixels arranged in the column direction are connected to the drain signal lines (D), respectively. D) is connected to a drain driver 130 for applying a video signal voltage (grayscale voltage) to the liquid crystal of each pixel in the column direction.
【００１９】また、行方向に配置された各画素における
薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ
ゲート信号線（Ｇ）に接続され、各ゲート信号線（Ｇ）
は、１水平走査時間、行方向の各画素の薄膜トランジス
タ（ＴＦＴ）のゲート電極に走査信号電圧（正のバイア
ス電圧あるいは負のバイアス電圧）を供給するゲートド
ライバ１４０に接続される。The gate electrodes of the thin film transistors (TFTs) in the respective pixels arranged in the row direction are connected to gate signal lines (G), respectively.
Is connected to a gate driver 140 that supplies a scanning signal voltage (positive bias voltage or negative bias voltage) to the gate electrode of the thin film transistor (TFT) of each pixel in the row direction for one horizontal scanning time.
【００２０】図１に示すインタフェース部１００は、表
示制御装置１１０と電源回路１２０とから構成される。
表示制御装置１１０は、１個の半導体集積回路（ＬＳ
Ｉ）から構成され、パソコン本体側から送信されてくる
クロック信号、ディスプレイタイミング信号、水平同期
信号、垂直同期信号の各表示制御信号および表示用デー
タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、お
よび、ゲートドライバ１４０を制御・駆動する。表示制
御装置１１０は、ディスプレイタイミング信号が入力さ
れると、これを表示開始位置と判断し、スタートパルス
（表示データ取込開始信号）を信号線１３５を介して第
１番目のドレインドライバ１３０に出力し、さらに、受
け取った単純１列の表示データを、表示データのバスラ
イン１３３を介してドレインドライバ１３０に出力す
る。その際、表示制御装置１１０は、各ドレインドライ
バ１３０のデータラッチ回路に表示データをラッチする
ための表示制御信号である表示データラッチ用クロック
信号（ＣＬ２）（以下、単に、クロック（ＣＬ２）と称
する）を信号線１３１を介して出力する。本体コンピュ
ータ側からの表示データは６ビットで、１画素単位、即
ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの
組にして単位時間毎に転送される。The interface section 100 shown in FIG. 1 includes a display control device 110 and a power supply circuit 120.
The display control device 110 includes one semiconductor integrated circuit (LS
I), a drain driver based on clock display signals, display timing signals, horizontal synchronizing signals, vertical synchronizing signal display control signals and display data (R, G, B) transmitted from the personal computer. 130 and the gate driver 140 are controlled and driven. When the display timing signal is input, the display control device 110 determines that this is the display start position, and outputs a start pulse (display data capture start signal) to the first drain driver 130 via the signal line 135. Then, the received simple one-column display data is output to the drain driver 130 via the display data bus line 133. At this time, the display control device 110 uses the display data latch clock signal (CL2) (hereinafter simply referred to as a clock (CL2)) as a display control signal for latching display data in the data latch circuit of each drain driver 130. ) Is output via the signal line 131. The display data from the main body computer is 6 bits, and is transferred in units of one pixel, that is, data of red (R), green (G), and blue (B) as one set for each unit time.
【００２１】また、第１番目のドレインドライバ１３０
に入力されたスタートパルスにより第１番目のドレイン
ドライバ１３０におけるデータラッチ回路のラッチ動作
が制御され、この第１番目のドレインドライバ１３０に
おけるデータラッチ回路のラッチ動作が終了すると、第
１番目のドレインドライバ１３０からスタートパルス
が、第２番目のドレインドライバ１３０に入力され、第
２番目のドレインドライバ１３０におけるデータラッチ
回路のラッチ動作が制御される。以下、同様にして、各
ドレインドライバ１３０におけるデータラッチ回路のラ
ッチ動作が制御され、誤った表示データがデータラッチ
回路に書き込まれるのを防止している。表示制御装置１
１０は、ディスプレイタイミング信号の入力が終了する
か、または、ディスプレイタイミング信号が入力されて
から所定の一定時間が過ぎると、１水平分の表示データ
が終了したものとして、各ドレインドライバ１３０にお
けるデータラッチ回路に蓄えていた表示データを液晶表
示パネル１０のドレイン信号線（Ｄ）に出力するための
表示制御信号である出力タイミング制御用クロック信号
（ＣＬ１）（以下、単にクロック（ＣＬ１）と称する）
を信号線１３２を介して各ドレインドライバ１３０に出
力する。The first drain driver 130
The latch operation of the data latch circuit in the first drain driver 130 is controlled by the start pulse input to the first drain driver 130, and when the latch operation of the data latch circuit in the first drain driver 130 ends, the first drain driver The start pulse is input to the second drain driver 130 from 130, and the latch operation of the data latch circuit in the second drain driver 130 is controlled. Hereinafter, similarly, the latch operation of the data latch circuit in each drain driver 130 is controlled to prevent erroneous display data from being written to the data latch circuit. Display control device 1
The data latch 10 in each drain driver 130 determines that one horizontal display data has ended when the input of the display timing signal ends or when a predetermined time passes after the input of the display timing signal. An output timing control clock signal (CL1), which is a display control signal for outputting display data stored in the circuit to the drain signal line (D) of the liquid crystal display panel 10 (hereinafter, simply referred to as a clock (CL1))
Is output to each drain driver 130 via the signal line 132.
【００２２】また、表示制御装置１１０は、垂直同期信
号入力後に、第１番目のディスプレイタイミング信号が
入力されると、これを第１番目の表示ラインと判断して
信号線１４２を介してゲートドライバ１４０にフレーム
開始指示信号を出力する。さらに、表示制御装置１１０
は、水平同期信号に基づいて、１水平走査時間毎に、順
次液晶表示パネル１０の各ゲート信号線（Ｇ）に正のバ
イアス電圧を印加するように、信号線１４１を介してゲ
ートドライバ１４０へ１水平走査時間周期のシフトクロ
ック信号であるクロック（ＣＬ３）を出力する。これに
より、液晶表示パネル１０の各ゲート信号線（Ｇ）に接
続された複数の薄膜トランジスタ（ＴＦＴ）が、１水平
走査時間の間導通する。以上の動作により、液晶表示パ
ネル１０に画像が表示される。また、各ドレインドライ
バ１３０には、表示制御装置１１０からの交流化信号
（交流化タイミング信号；Ｍ）も、信号線１３４を介し
て供給される。When the first display timing signal is input after the input of the vertical synchronizing signal, the display control device 110 determines that the first display timing signal is the first display line, and determines whether the first display timing signal is the first display line. A frame start instruction signal is output to 140. Further, the display control device 110
Is applied to the gate driver 140 via the signal line 141 so that a positive bias voltage is sequentially applied to each gate signal line (G) of the liquid crystal display panel 10 every horizontal scanning time based on the horizontal synchronization signal. A clock (CL3) which is a shift clock signal of one horizontal scanning time period is output. Thereby, a plurality of thin film transistors (TFTs) connected to each gate signal line (G) of the liquid crystal display panel 10 conduct for one horizontal scanning time. By the above operation, an image is displayed on the liquid crystal display panel 10. Further, an AC signal (AC timing signal; M) from the display control device 110 is also supplied to each drain driver 130 via a signal line 134.
【００２３】図１に示す電源回路１２０は、正電圧生成
回路１２１、負電圧生成回路１２２、コモン電極（対向
電極）電圧生成回路１２３、ゲート電極電圧生成回路１
２４から構成される。一般に、液晶層は、長時間同じ電
圧（直流電圧）が印加されていると、液晶層の傾きが固
定化され、結果として残像現象を引き起こし、液晶層の
寿命を縮めることになる。これを防止するために、本実
施の形態では、液晶層に印加する電圧をある一定時間毎
に交流化、即ち、コモン電極に印加する電圧を基準にし
て、画素電極に印加する電圧を、一定時間毎に正電圧側
／負電圧側に変化させるようにしている。正電圧生成回
路１２１は、前記画素電極に印加する正電圧側の階調基
準電圧を生成する回路であり、この正電圧生成回路１２
１は直列抵抗分圧回路で構成され、正極性の５値の階調
基準電圧（Ｖ”０〜Ｖ”４）を出力する。また、負電圧
生成回路１２２は、前記画素電極に印加する負電圧側の
階調基準電圧を生成する回路であり、この負電圧生成回
路１２２は直列抵抗分圧回路で構成され、負極性の５値
の階調基準電圧（Ｖ”５〜Ｖ”９）を出力する。この正
極性の階調基準電圧（Ｖ”０〜Ｖ”４）、および負極性
の階調基準電圧（Ｖ”５〜Ｖ”９）は、各ドレインドラ
イバ１３０に供給される。コモン電極電圧生成回路１２
３はコモン電極（ＩＴＯ２）に印加する駆動電圧を、ゲ
ート電極電圧生成回路１２４は薄膜トランジスタ（ＴＦ
Ｔ）のゲート電極に印加する駆動電圧（正のバイアス電
圧および負のバイアス電圧）を生成する。The power supply circuit 120 shown in FIG. 1 includes a positive voltage generation circuit 121, a negative voltage generation circuit 122, a common electrode (counter electrode) voltage generation circuit 123, and a gate electrode voltage generation circuit 1.
24. In general, when the same voltage (DC voltage) is applied to the liquid crystal layer for a long time, the inclination of the liquid crystal layer is fixed, and as a result, an afterimage phenomenon is caused, and the life of the liquid crystal layer is shortened. In order to prevent this, in the present embodiment, the voltage applied to the liquid crystal layer is converted into an alternating voltage every certain time, that is, the voltage applied to the pixel electrode is fixed at a constant voltage with respect to the voltage applied to the common electrode. The voltage is changed to the positive voltage side / negative voltage side every time. The positive voltage generation circuit 121 is a circuit that generates a gray scale reference voltage on the positive voltage side to be applied to the pixel electrode.
Reference numeral 1 denotes a series resistance voltage dividing circuit, which outputs five-valued grayscale reference voltages (V "0 to V" 4) of positive polarity. The negative voltage generating circuit 122 is a circuit for generating a negative gray scale reference voltage to be applied to the pixel electrode. The negative voltage generating circuit 122 is constituted by a series resistance voltage dividing circuit, The tone reference voltage (V "5 to V" 9) of the value is output. The grayscale reference voltages (V "0 to V" 4) of the positive polarity and the grayscale reference voltages (V "5 to V" 9) of the negative polarity are supplied to each drain driver 130. Common electrode voltage generation circuit 12
3 is a drive voltage applied to the common electrode (ITO2), and the gate electrode voltage generation circuit 124 is a thin film transistor (TF
A drive voltage (positive bias voltage and negative bias voltage) to be applied to the gate electrode of T) is generated.
【００２４】図４は、本実施の形態における信号線上の
表示データおよび表示制御信号（クロック（ＣＬ１），
クロック（ＣＬ２），クロック（ＣＬ３）等）の振幅を
説明するための図である。図４に示すように、本実施の
形態では、表示制御装置１１０は、表示データおよび表
示制御信号を生成する本体制御部（論理部）１１１と、
この本体制御部１１１からの表示データおよび表示制御
信号を電流増幅して、各信号線に出力する出力バッファ
部１１２とから構成される。また、表示制御装置１１０
には、基準電位（ＧＮＤ）に対して、３．３Ｖと、３．
３Ｖより低電位の２．５Ｖとの２つの電源電位が供給さ
れ、３．３Ｖの電源電位は本体制御部１１１の電源電位
として、また、２．５Ｖの電源電位は出力バッファ部１
１２の電源電位として供給される。したがって、出力バ
ッファ部１１２は、本体制御部１１１から入力される振
幅が３．３Ｖの表示データあるいは表示制御信号を、振
幅が２．５Ｖの表示データあるいは表示制御信号に変換
して、各信号線に出力する。FIG. 4 shows display data and display control signals (clock (CL1),
It is a figure for explaining the amplitude of clock (CL2), clock (CL3), etc. As shown in FIG. 4, in the present embodiment, the display control device 110 includes a main body control unit (logic unit) 111 that generates display data and a display control signal,
An output buffer unit 112 amplifies current of the display data and display control signal from the main body control unit 111 and outputs the amplified signal to each signal line. Also, the display control device 110
Are 3.3 V with respect to the reference potential (GND) and 3.
Two power supply potentials of 2.5 V, which is lower than 3 V, are supplied. The power supply potential of 3.3 V is used as the power supply potential of the main body control unit 111, and the power supply potential of 2.5 V is used as the output
12 are supplied as power supply potentials. Therefore, the output buffer unit 112 converts the display data or the display control signal having the amplitude of 3.3 V input from the main body control unit 111 into the display data or the display control signal having the amplitude of 2.5 V, and outputs each signal line. Output to
【００２５】それに合わせて、図４に示すように、各ド
ライバ（ドレインドライバ１３０またはゲートドライバ
１４０）２３０は、信号線からの表示データあるいは表
示制御信号が入力される入力バッファ部２３２と、液晶
表示パネル（ＴＦＴ−ＬＣＤ）の信号線（ドレイン信号
線（Ｄ）またはゲート信号線（Ｇ））に、信号電圧（映
像信号電圧または走査信号電圧）を出力する信号出力部
１３２とから構成される。そして、ドライバ２３０に
は、３．３Ｖの電源電位が供給されるので、入力バッフ
ァ部２３２は、信号線から入力される振幅が２．５Ｖの
表示データあるいは表示制御信号を、振幅が３．３Ｖの
表示データおよび表示制御信号に変換して、信号出力部
２３２に出力する。In accordance with this, as shown in FIG. 4, each driver (drain driver 130 or gate driver 140) 230 includes an input buffer unit 232 to which display data or a display control signal from a signal line is input, and a liquid crystal display. A signal output unit 132 that outputs a signal voltage (a video signal voltage or a scanning signal voltage) to a signal line (a drain signal line (D) or a gate signal line (G)) of a panel (TFT-LCD). Since a power supply potential of 3.3 V is supplied to the driver 230, the input buffer unit 232 transmits display data or a display control signal having an amplitude of 2.5 V input from the signal line to an output buffer having an amplitude of 3.3 V. , And output to the signal output unit 232.
【００２６】表示制御装置１１０の全体の消費電力の殆
ど（約８０％程度）は、出力バッファ部１１２で消費さ
れる消費電力である。一般に、出力バッファ部１１２の
出力一本当たりの消費電力（Ｐ）は、信号線の全容量を
Ｃ、表示データあるいは表示制御信号の周波数をｆとす
るとき、下記（１）のように表せる。Almost (about 80%) of the entire power consumption of the display control device 110 is consumed by the output buffer unit 112. In general, the power consumption (P) per output of the output buffer unit 112 can be expressed as the following (1) when the total capacity of the signal line is C and the frequency of the display data or the display control signal is f.
【００２７】[0027]
【数１】 Ｐ＝ｆ×Ｃ×Ｖ×Ｖ ・・・・・・・・・・・・・・・・・・ （１） したがって、本実施の形態のように、各信号線上の表示
データあるいは表示制御信号の振幅が２．５Ｖの場合、
出力バッファ部１１２の出力一本当たりの消費電力（Ｐ
１）は下記（２）式のように表される。P = f × C × V × V (1) Therefore, as in the present embodiment, display data on each signal line Alternatively, when the amplitude of the display control signal is 2.5 V,
Power consumption per output of the output buffer unit 112 (P
1) is represented by the following equation (2).
【００２８】[0028]
【数２】 Ｐ１＝ｆ×Ｃ×２．５×２．５ ・・・・・・・・・・・・・ （２） 従来のＴＦＴ液晶表示モジュールでは、表示制御装置１
１０には、３．３Ｖの電源電位が供給されているだけて
あるので、各信号線に出力される表示データあるいは表
示制御信号の振幅は、３．３Ｖであった。この従来例で
は、出力バッファ部１１２の出力一本当たりの消費電力
（Ｐ２）は下記（３）式のように表される。P1 = f × C × 2.5 × 2.5 (2) In the conventional TFT liquid crystal display module, the display control device 1
Since only the power supply potential of 3.3 V was supplied to 10, the amplitude of the display data or display control signal output to each signal line was 3.3 V. In this conventional example, the power consumption (P2) per output of the output buffer unit 112 is expressed by the following equation (3).
【００２９】[0029]
【数３】 Ｐ２＝ｆ×Ｃ×３．３×３．３ ・・・・・・・・・・・・・ （３） したがって、Ｐ１／Ｐ２は下記（４）式のように表され
る。P3 = f × C × 3.3 × 3.3 (3) Therefore, P1 / P2 is represented by the following equation (4). .
【００３０】[0030]
【数４】 Ｐ１／Ｐ２＝（ｆ×Ｃ×２．５×２．５）／（ｆ×Ｃ×３．３×３．３） ≒０．５７ ・・・・・・・・・・・・・・・・・ （４） 式（４）から理解できるように、本実施の形態では、信
号線の全容量Ｃ、および、表示データあるいは表示制御
信号の周波数ｆが同じであれば、従来例と比して、消費
電力を約５７％に低減することができ、もって、液晶表
示モジュールの消費電力を低減することができる。した
がって、本実施の形態の液晶表示モジュールを表示装置
として使用するノート型パソコンを電池駆動で使用する
場合に、電池の寿命を延ばすことができ、当該ノート型
パソコンを携帯して使用する場合に、より長時間使用可
能となる。また、液晶表示パネルの高解像化に伴って、
表示データあるいは表示制御信号の周波数ｆが高くなっ
たり、あるいは信号線が長くなって信号線の全容量Ｃが
増えたとしても、表示制御装置１１０での消費電力を、
従来例と同等程度に低減することができる。これによ
り、表示制御装置１１０の発熱も、従来例と同等程度す
ることができるので、表示制御装置１１０を構成する半
導体集積回路（ＬＳＩ）のパッケージとして、放熱手段
を付加したパッケージ、あるいは、放熱性の良いパッケ
ージを使用することなく、低コスト型の樹脂モールパッ
ケージを使用することができる。同様に、液晶表示パネ
ルの多階調表示に伴って、表示データのバスラインの本
数が増えたとしても、表示制御装置１１０での消費電力
を低減することができる。P1 / P2 = (f × C × 2.5 × 2.5) / (f × C × 3.3 × 3.3) ≒ 0.57 (4) As can be understood from Equation (4), in the present embodiment, if the total capacitance C of the signal line and the frequency f of the display data or the display control signal are the same, Compared with the example, the power consumption can be reduced to about 57%, so that the power consumption of the liquid crystal display module can be reduced. Therefore, when a notebook computer using the liquid crystal display module of this embodiment as a display device is used with a battery, the life of the battery can be extended, and when the notebook computer is used in a portable manner, It can be used for a longer time. Also, with the high resolution of the liquid crystal display panel,
Even if the frequency f of the display data or the display control signal increases, or the signal line becomes longer and the total capacity C of the signal line increases, the power consumption of the display control device 110 is reduced.
It can be reduced to the same degree as the conventional example. As a result, the heat generation of the display control device 110 can be reduced to the same level as that of the conventional example. Therefore, as a package of the semiconductor integrated circuit (LSI) constituting the display control device 110, A low-cost resin molding package can be used without using a good package. Similarly, even if the number of bus lines for display data increases with the multi-gradation display of the liquid crystal display panel, the power consumption of the display control device 110 can be reduced.
【００３１】なお、本体制御部１１１と出力バッファ部
１１２の電源電位として、２．５Ｖの電源電位を供給し
ても、本実施の形態と同様の効果が得られるが、本体制
御部１１１と出力バッファ部１１２に、２．５Ｖの電源
電位を供給する場合には、表示データあるいは表示制御
信号の遅延時間等が変化するので、表示制御装置１１０
の回路設計を始めからやり直す必要があり、それに応じ
て、表示制御装置１１０を構成する半導体集積回路（Ｌ
ＳＩ）を製造するためのマスク等を新規に作成する必要
があり、コストが高くなるという欠点がある。しかしな
がら、本実施の形態では、表示制御装置１１０の出力段
の出力バッファ部のみに、２．５Ｖの電源電位を供給す
るだけでよいので、表示制御装置１１０の回路設計を大
幅に変更する必要がないので、コストの上昇を避けるこ
とができる。また、本実施の形態では、各信号線上の表
示データあるいは表示制御信号の振幅が２．５Ｖである
ので、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎ
ｔｅｒｆｅｒｅｎｃｅ）特性を向上させることもでき
る。The same effects as in the present embodiment can be obtained by supplying a power supply potential of 2.5 V as the power supply potential of the main body control section 111 and the output buffer section 112. When the power supply potential of 2.5 V is supplied to the buffer unit 112, the display data or the delay time of the display control signal and the like change.
It is necessary to redo the circuit design from the beginning, and accordingly, the semiconductor integrated circuit (L
It is necessary to newly create a mask or the like for manufacturing SI), which has a disadvantage of increasing costs. However, in the present embodiment, it is only necessary to supply the power supply potential of 2.5 V only to the output buffer unit of the output stage of the display control device 110, so it is necessary to largely change the circuit design of the display control device 110. No cost can be increased. Further, in the present embodiment, since the amplitude of the display data or the display control signal on each signal line is 2.5 V, the EMI (electromagnetic in
It is also possible to improve the characteristics.
【００３２】図５は、図４に示す出力バッファ部１１２
と、入力バッファ部２３２の一例を示す回路図である。
図５（ａ）に示す出力バッファ部１１２は、ＰＭＯＳト
ランジスタ（ＰＭ１１）とＮＭＯＳトランジスタ（ＮＭ
１１）とから構成されるＣＭＯＳインバータ回路であ
り、このＰＭＯＳトランジスタ（ＰＭ１１）とＮＭＯＳ
トランジスタ（ＮＭ１１）との両端には、２．５Ｖの電
源電位が印加され、そのゲート電極（制御電極）には、
３．３Ｖの信号電圧が印加される。図５（ｂ）に示す入
力バッファ部２３２は、ＰＭＯＳトランジスタ（ＰＭ１
２）とＮＭＯＳトランジスタ（ＮＭ１２）とから構成さ
れるＣＭＯＳインバータ回路であり、このＰＭＯＳトラ
ンジスタ（ＰＭ１２）とＮＭＯＳトランジスタ（ＮＭ１
２）との両端には、３．３Ｖの電源電位が印加され、そ
のゲート電極（制御電極）には、２．５Ｖの信号電圧が
印加される。そのため、このＰＭＯＳトランジスタ（Ｐ
Ｍ１２）とＮＭＯＳトランジスタ（ＮＭ１２）とは、図
５（ｃ）示すように、２．５Ｖの中間の電圧である１．
２５Ｖ付近で飽和電流が等しくなるように、しきい値電
圧が調整されている。なお、ＰＭＯＳトランジスタ（Ｐ
Ｍ１２）とＮＭＯＳトランジスタ（ＮＭ１２）のしきい
値電圧を調整するには、ゲート電極下のｐ型あるいはｎ
型のチャネル層を形成する不純物濃度を調整すればよ
い。FIG. 5 shows the output buffer section 112 shown in FIG.
FIG. 3 is a circuit diagram showing an example of an input buffer unit 232.
The output buffer unit 112 shown in FIG. 5A includes a PMOS transistor (PM11) and an NMOS transistor (NM).
11), the PMOS transistor (PM11) and the NMOS transistor
A power supply potential of 2.5 V is applied to both ends of the transistor (NM11), and its gate electrode (control electrode) is
A signal voltage of 3.3 V is applied. The input buffer unit 232 shown in FIG. 5B includes a PMOS transistor (PM1
2) and an NMOS transistor (NM12). The CMOS inverter circuit includes a PMOS transistor (PM12) and an NMOS transistor (NM1).
A power supply potential of 3.3 V is applied to both ends of 2) and a signal voltage of 2.5 V is applied to its gate electrode (control electrode). Therefore, this PMOS transistor (P
M12) and the NMOS transistor (NM12) are intermediate voltages of 2.5 V as shown in FIG.
The threshold voltage is adjusted so that the saturation current becomes equal around 25V. The PMOS transistor (P
M12) and the threshold voltage of the NMOS transistor (NM12) are adjusted by adjusting the p-type or n-type
What is necessary is just to adjust the impurity concentration which forms the type channel layer.
【００３３】また、前記各実施の形態では、縦電界方式
の液晶表示パネルに本発明を適用した実施の形態につい
て説明したが、本発明はこれに限定されるわけではな
く、本発明は、図６に示す横電界方式の液晶表示パネル
にも適用可能である。図６は、電界方式の液晶表示パネ
ルの等価回路を示す図である。図２または図３に示す縦
電界方式の液晶表示パネルでは、カラーフィルタ基板に
コモン電極（ＩＴＯ２）が設けられるのに対して、横電
界方式の液晶表示パネルでは、ＴＦＴ基板に対向電極
（ＣＴ）、および対向電極（ＣＴ）に駆動電圧（ＶＣＯ
Ｍ）を印加するための対向電極信号線（ＣＬ）が設けら
れる。そのため、液晶容量（Ｃpix ）は、画素電極（Ｐ
Ｘ）と対向電極（ＣＴ）と間に等価的に接続される。ま
た、画素電極（ＰＸ）と対向電極（ＣＴ）と間には蓄積
容量（Ｃstg ）も形成される。また、前記各実施の形態
では、液晶表示パネルの駆動方法については何ら言及し
なかったが、本発明は、ドット反転方式等のコモン対称
方式、あるいは、コモン反転方式のどちらの方式にも適
用可能である。In each of the above embodiments, the embodiment in which the present invention is applied to a vertical electric field type liquid crystal display panel has been described. However, the present invention is not limited to this. 6 can also be applied to the liquid crystal display panel of the horizontal electric field type. FIG. 6 is a diagram showing an equivalent circuit of an electric field type liquid crystal display panel. In the vertical electric field type liquid crystal display panel shown in FIG. 2 or FIG. 3, the common electrode (ITO2) is provided on the color filter substrate, whereas in the horizontal electric field type liquid crystal display panel, the counter electrode (CT) is provided on the TFT substrate. , And the driving voltage (VCO) to the counter electrode (CT).
M) is provided with a counter electrode signal line (CL). Therefore, the liquid crystal capacitance (Cpix) is equal to the pixel electrode (P
X) and the counter electrode (CT) are equivalently connected. Further, a storage capacitor (Cstg) is also formed between the pixel electrode (PX) and the counter electrode (CT). Further, in each of the above embodiments, the driving method of the liquid crystal display panel is not mentioned at all, but the present invention is applicable to either a common symmetric method such as a dot inversion method or a common inversion method. It is.
【００３４】さらに、前記各実施の形態では、ＴＦＴ方
式の液晶表示モジュールに本発明を適用した実施の形態
について説明したが、本発明はこれに限定されるもので
はなく、本発明は、ＳＴＮ方式の液晶表示モジュールに
も適用可能であることは言うまでもない。以上、本発明
者によってなされた発明を、前記発明の実施の形態に基
づき具体的に説明したが、本発明は、前記発明の実施の
形態に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能であることは勿論である。Further, in each of the above embodiments, the embodiment in which the present invention is applied to a TFT type liquid crystal display module has been described. However, the present invention is not limited to this. It is needless to say that the present invention can be applied to the liquid crystal display module. As described above, the invention made by the inventor has been specifically described based on the embodiment of the present invention. However, the present invention is not limited to the embodiment of the invention, and does not depart from the gist of the invention. It goes without saying that various changes can be made in.
【００３５】[0035]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【００３６】（１）本発明によれば、表示制御装置での
消費電力を低減させることができ、それにより、液晶表
示装置の消費電力化を低減させることが可能となる。 （２）本発明によれば、表示制御装置および液晶表示装
置のＥＭＩの低減化を図ることが可能となる。 （３）本発明によれば、表示制御装置での消費電力を低
減することができるので、表示制御装置の発熱を抑える
ことができ、表示制御装置を構成する半導体集積回路の
パッケージとして、低コスト型の樹脂モールドパッケー
ジを使用することが可能となる。(1) According to the present invention, the power consumption of the display control device can be reduced, thereby making it possible to reduce the power consumption of the liquid crystal display device. (2) According to the present invention, EMI of the display control device and the liquid crystal display device can be reduced. (3) According to the present invention, since the power consumption of the display control device can be reduced, the heat generation of the display control device can be suppressed, and the cost of the semiconductor integrated circuit package constituting the display control device can be reduced. It becomes possible to use a mold resin mold package.
【図１】本発明の実施の形態のＴＦＴ方式の液晶表示モ
ジュールの概略構成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a TFT-type liquid crystal display module according to an embodiment of the present invention.
【図２】図１に示す液晶表示パネルの一例の等価回路を
示す図である。FIG. 2 is a diagram showing an equivalent circuit of an example of the liquid crystal display panel shown in FIG.
【図３】図１に示す液晶表示パネルの他の例の等価回路
を示す図である。FIG. 3 is a diagram showing an equivalent circuit of another example of the liquid crystal display panel shown in FIG.
【図４】本実施の形態における信号線上の表示データお
よび表示制御信号の振幅を説明するための図である。FIG. 4 is a diagram for explaining the amplitude of display data and a display control signal on a signal line in the present embodiment.
【図５】図４に示す出力バッファ部と、入力バッファ部
の一例を示す回路図である。FIG. 5 is a circuit diagram illustrating an example of an output buffer unit and an input buffer unit illustrated in FIG. 4;
【図６】図１に示す液晶表示パネルの他の例の等価回路
を示す図である。6 is a diagram showing an equivalent circuit of another example of the liquid crystal display panel shown in FIG.
１０…液晶表示パネル（ＴＦＴ−ＬＣＤ）、１００…イ
ンタフェース部、１１０…表示制御装置、１１１…本体
制御部、１１２…出力バッファ部、１２０…電源回路、
１２１，１２２…電圧生成回路、１２３…コモン電極電
圧生成回路、１２４…ゲート電極電圧生成回路、１３０
…ドレインドライバ、１３１，１３２，１３４，１３
５，１４１，１４２…信号線、１３３…表示データのバ
スライン、１４０…ゲートドライバ、２３０…ドライ
バ、２３１…信号出力部、２３２…入力バッファ部、Ｄ
…ドレイン信号線（映像信号線または垂直信号線）、Ｇ
…ゲート信号線（走査信号線または水平信号線）、ＩＴ
Ｏ１，ＣＸ…画素電極、ＩＴＯ２…コモン電極、ＣＴ…
対向電極、ＣＬ…対向電極信号線、ＴＦＴ…薄膜トラン
ジスタ、ＣLC，Ｃpix …液晶容量、ＣＳＴＧ…保持容
量、ＣADD …付加容量、Ｃstg …蓄積容量、ＰＭ…ＰＭ
ＯＳトランジスタ、ＮＭ…ＮＭＯＳトランジスタ。DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display panel (TFT-LCD), 100 ... Interface part, 110 ... Display control device, 111 ... Body control part, 112 ... Output buffer part, 120 ... Power supply circuit,
121, 122: voltage generation circuit, 123: common electrode voltage generation circuit, 124: gate electrode voltage generation circuit, 130
... Drain driver, 131, 132, 134, 13
5, 141, 142 ... signal line, 133 ... bus line of display data, 140 ... gate driver, 230 ... driver, 231 ... signal output section, 232 ... input buffer section, D
... Drain signal line (video signal line or vertical signal line), G
... Gate signal lines (scanning signal lines or horizontal signal lines), IT
O1, CX: pixel electrode, ITO2: common electrode, CT ...
Counter electrode, CL: Counter electrode signal line, TFT: Thin film transistor, CLC, Cpix: Liquid crystal capacity, CSTG: Storage capacity, CADD: Additional capacity, Cstg: Storage capacity, PM: PM
OS transistor, NM ... NMOS transistor.
Claims (6)
有する液晶表示素子と、 前記マトリクス状に配置された複数の画素の列（または
行）方向の画素に映像信号電圧を印加する第１駆動手段
と、 前記第１駆動手段に対して、表示データおよび表示制御
信号を送出し、前記第１駆動手段を制御・駆動する表示
制御装置と、 前記表示制御装置から送出される表示データおよび表示
制御信号を、前記第１駆動手段に入力する複数の信号線
とを備える液晶表示装置において、 前記複数の信号線の中の少なくとも１本の信号線上の表
示データあるいは表示制御信号の振幅を、前記表示制御
装置内の表示データあるいは表示制御信号の振幅より小
さくしたことを特徴とする液晶表示装置。1. A liquid crystal display device having a plurality of pixels arranged in a matrix, and a first drive for applying a video signal voltage to pixels in a column (or row) direction of the plurality of pixels arranged in a matrix. Means for transmitting display data and a display control signal to the first driving means to control and drive the first driving means; and display data and display control transmitted from the display control apparatus. A liquid crystal display device comprising: a plurality of signal lines for inputting a signal to the first driving means; and displaying the amplitude of display data or a display control signal on at least one of the plurality of signal lines. A liquid crystal display device characterized in that the amplitude is smaller than the amplitude of display data or a display control signal in a control device.
有する液晶表示素子と、 前記マトリクス状に配置された複数の画素の行（または
列）方向の画素に順次走査信号電圧を印加する第２駆動
手段と、 前記第２駆動手段に対して表示制御信号を送出し、第２
駆動手段を制御・駆動する表示制御装置と、 前記表示制御装置から送出される表示制御信号を、前記
第２駆動手段に入力する複数の信号線とを備える液晶表
示装置において、 前記複数の信号線の中の少なくとも１本の信号線上の表
示制御信号の振幅を、前記表示制御装置内の表示制御信
号の振幅より小さくしたことを特徴とする液晶表示装
置。2. A liquid crystal display device having a plurality of pixels arranged in a matrix, and a second method for sequentially applying a scanning signal voltage to pixels in a row (or column) direction of the plurality of pixels arranged in a matrix. A display control signal to the driving means;
A liquid crystal display device comprising: a display control device that controls and drives a driving unit; and a plurality of signal lines that input a display control signal transmitted from the display control device to the second driving unit. Wherein the amplitude of the display control signal on at least one of the signal lines is smaller than the amplitude of the display control signal in the display control device.
バッファ部を備え、 また、前記表示制御装置には、電源電圧として、第１電
圧と、前記第１電圧より低電位の第２電圧とが供給さ
れ、 前記バッファ部の電源電圧として、前記第２電圧が供給
されることを特徴とする請求項１または請求項２に記載
の液晶表示装置。3. The display control device includes an output buffer unit at an output stage thereof. The display control device includes a first voltage and a second voltage lower than the first voltage as a power supply voltage. 3. The liquid crystal display device according to claim 1, wherein the second voltage is supplied as a power supply voltage of the buffer unit. 4.
バッファ部を備え、 また、前記第１駆動手段には、電源電圧として前記第１
電圧が供給され、 前記入力バッファ部は、前記少なくとも１本の信号線か
ら入力される表示データあるいは表示制御信号の振幅
を、前記第１電圧に基づく振幅に変換することを特徴と
する請求項１または請求項３に記載の液晶表示装置。4. The first driving means includes an input buffer section at an input stage thereof, and the first driving means has a first power supply voltage as the power supply voltage.
A voltage is supplied, and the input buffer unit converts an amplitude of display data or a display control signal input from the at least one signal line into an amplitude based on the first voltage. Or the liquid crystal display device according to claim 3.
ファ部を備え、 また、第２駆動手段には、電源電圧として前記第１電圧
が供給され、 前記入力バッファ部は、前記少なくとも１本の信号線か
ら入力される表示制御信号の振幅を、前記第１電圧に基
づく振幅に変換することを特徴とする請求項２または請
求項３に記載の液晶表示装置。5. The second driving unit includes an input buffer unit at an input stage thereof, and the second driving unit is supplied with the first voltage as a power supply voltage; 4. The liquid crystal display device according to claim 2, wherein an amplitude of a display control signal input from the signal line is converted into an amplitude based on the first voltage.
のトランジスタと、前記一導電型と逆導電型の第２のト
ランジスタで、各制御電極に前記信号線から入力される
表示データあるいは表示制御信号が印加される第１のト
ランジスタと第２のトランジスタとの直列回路を含み、 前記第１トランジスタと前記第２のトランジスタとは、
前記信号線から入力される表示データあるいは表示制御
信号の振幅に合わせたしきい値電圧を有することを特徴
とする請求項４または請求項５に記載の液晶表示装置。6. The input buffer section includes a first conductivity type first buffer.
And a second transistor of the one conductivity type and the opposite conductivity type, wherein a first transistor and a second transistor to which display data or a display control signal input from the signal line is applied to each control electrode. The first transistor and the second transistor,
6. The liquid crystal display device according to claim 4, wherein the liquid crystal display device has a threshold voltage corresponding to the amplitude of display data or a display control signal input from the signal line.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160743A JPH11352937A (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display device |
| TW088109558A TW529007B (en) | 1998-06-09 | 1999-06-08 | Liquid crystal display device |
| KR1019990021287A KR20000006024A (en) | 1998-06-09 | 1999-06-09 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160743A JPH11352937A (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352937A true JPH11352937A (en) | 1999-12-24 |
Family
ID=15721505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160743A Pending JPH11352937A (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11352937A (en) |
| KR (1) | KR20000006024A (en) |
| TW (1) | TW529007B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154490B2 (en) * | 2003-11-19 | 2012-04-10 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW502236B (en) * | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
| US8035588B2 (en) | 2004-03-03 | 2011-10-11 | Hannstar Display Corp. | Liquid crystal display panel with auxiliary line disposed between boundary data line and pixel electrode and driving method thereof |
| EP1966740B1 (en) | 2005-12-27 | 2016-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI409772B (en) * | 2008-10-06 | 2013-09-21 | Innolux Corp | Pixel structure, display panel and driving methods thereof |
-
1998
- 1998-06-09 JP JP10160743A patent/JPH11352937A/en active Pending
-
1999
- 1999-06-08 TW TW088109558A patent/TW529007B/en not_active IP Right Cessation
- 1999-06-09 KR KR1019990021287A patent/KR20000006024A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154490B2 (en) * | 2003-11-19 | 2012-04-10 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| TW529007B (en) | 2003-04-21 |
| KR20000006024A (en) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3892650B2 (en) | Liquid crystal display | |
| US6980190B2 (en) | Liquid crystal display device having an improved precharge circuit and method of driving same | |
| JP4762431B2 (en) | Liquid crystal display device and driving method thereof | |
| JP4269582B2 (en) | Liquid crystal display device, control method thereof, and portable terminal | |
| KR100659621B1 (en) | Active matrix type liquid crystal display device | |
| KR101260838B1 (en) | Liquid crystal display device | |
| KR20020017340A (en) | Method of Driving Liquid Crystal Panel in Dot Inversion and Apparatus thereof | |
| JPH09134152A (en) | Liquid-crystal display device | |
| JP2008003546A (en) | Liquid crystal panel, liquid crystal display device, and method for driving same | |
| JP2003316328A (en) | Liquid crystal display device | |
| JP2001166741A (en) | Semiconductor integrated circuit device and liquid crystal display device | |
| US20100118016A1 (en) | Video voltage supplying circuit, electro-optical apparatus and electronic apparatus | |
| US20060238479A1 (en) | Display device | |
| US8581940B2 (en) | Display device | |
| US8264444B2 (en) | Low-flickering display device | |
| JPH11352937A (en) | Liquid crystal display device | |
| JP4170309B2 (en) | Liquid crystal display | |
| US9165523B2 (en) | Driver circuit for image lines of a display device with arrangement to improve multi-level grayscale display | |
| JPH10301087A (en) | Liquid crystal display device | |
| JP2001174784A (en) | Liquid crystal display device | |
| KR101662839B1 (en) | Liquid Crystal Display device | |
| JP2002055323A (en) | Liquid crystal display device | |
| JP2002140042A (en) | Liquid crystal display device | |
| JPH11282422A (en) | Liquid crystal display device | |
| EP1249819A2 (en) | Display device |