JPH11352504A - 液晶デバイス - Google Patents
液晶デバイスInfo
- Publication number
- JPH11352504A JPH11352504A JP11150773A JP15077399A JPH11352504A JP H11352504 A JPH11352504 A JP H11352504A JP 11150773 A JP11150773 A JP 11150773A JP 15077399 A JP15077399 A JP 15077399A JP H11352504 A JPH11352504 A JP H11352504A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal device
- pixels
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高解像度でスイッチング可能な電極構造を有
する液晶デバイスを提供する。 【解決手段】 液晶デバイスが、液晶７を含むセルを規
定する第１の基板１および第２の基板２を含む。複数の
第１の電極３が第１の基板１上に形成される。電極３が
絶縁層４によって覆われ、ストライプ状の電極等の、横
方向に空間を空けられた電極５が絶縁層４上に形成され
る。第２の基板２は第３の電極８を有する。第１および
第３の電極が画素ＡおよびＢを規定し、ストライプ状電
極５に対して横方向の画素のピッチは電極５のピッチよ
りも実質的に大きく、例えば、３倍以上である。
する液晶デバイスを提供する。 【解決手段】 液晶デバイスが、液晶７を含むセルを規
定する第１の基板１および第２の基板２を含む。複数の
第１の電極３が第１の基板１上に形成される。電極３が
絶縁層４によって覆われ、ストライプ状の電極等の、横
方向に空間を空けられた電極５が絶縁層４上に形成され
る。第２の基板２は第３の電極８を有する。第１および
第３の電極が画素ＡおよびＢを規定し、ストライプ状電
極５に対して横方向の画素のピッチは電極５のピッチよ
りも実質的に大きく、例えば、３倍以上である。
Description
【０００１】
【発明の属する技術分野】本発明は液晶デバイスに関す
る。例えば、ネマティック液晶（ＮＬＣ）、強誘電性液
晶（ＦＬＣ）、および反強誘電性液晶（ＡＦＬＣ）を用
いた回折に基づく液晶ディスプレイにおいて、このよう
なデバイスが使用され得る。
る。例えば、ネマティック液晶（ＮＬＣ）、強誘電性液
晶（ＦＬＣ）、および反強誘電性液晶（ＡＦＬＣ）を用
いた回折に基づく液晶ディスプレイにおいて、このよう
なデバイスが使用され得る。
【０００２】
【従来の技術】基板上に多層電極構造を有する液晶デバ
イスが公知である。例えば、ＵＳ ５１２６ ８６５、
ＵＳ ５ ３２１ ５３５、ＵＳ ５ ５７６ ８６３
およびＵＳ ５ ６１０ ７３９が、グレースケール能
力を提供するために各画素（ｐｉｘｅｌ）がサブ画素
（ｓｕｂｐｉｘｅｌ）に分割された液晶ディスプレイを
開示している。これらの公知のデバイスにおけるアドレ
シング配列は多層電極構成を用いて、グレーレベルを達
成するようにサブ画素のアドレシングを制御する。
イスが公知である。例えば、ＵＳ ５１２６ ８６５、
ＵＳ ５ ３２１ ５３５、ＵＳ ５ ５７６ ８６３
およびＵＳ ５ ６１０ ７３９が、グレースケール能
力を提供するために各画素（ｐｉｘｅｌ）がサブ画素
（ｓｕｂｐｉｘｅｌ）に分割された液晶ディスプレイを
開示している。これらの公知のデバイスにおけるアドレ
シング配列は多層電極構成を用いて、グレーレベルを達
成するようにサブ画素のアドレシングを制御する。
【０００３】ＵＳ ５ ６０８ ５５６は、より広い視
角を提供することを目的とした液晶ディスプレイを開示
している。１つの基板上の多層電極構成は、通常、放射
状電場成分を垂直電場に提供し、液晶分子のスイッチさ
れた配向を画素に亘って変化させる。
角を提供することを目的とした液晶ディスプレイを開示
している。１つの基板上の多層電極構成は、通常、放射
状電場成分を垂直電場に提供し、液晶分子のスイッチさ
れた配向を画素に亘って変化させる。
【０００４】ＥＰ ０ ７４９ ０２９は、通常電場が
基板に対して平行である液晶ディスプレイを開示してい
る。両方ともデバイスの下部基板上に配置された共通の
電極と画素電極との間に電場が生成される。
基板に対して平行である液晶ディスプレイを開示してい
る。両方ともデバイスの下部基板上に配置された共通の
電極と画素電極との間に電場が生成される。
【０００５】単位相回折格子技術（ｐｈａｓｅ−ｏｎｌ
ｙ ｇｒａｔｉｎｇ ｔｅｃｈｎｉｑｕｅ）を用いる回
折型デバイスがＧＢ ２ ３１３ ９２０およびＥＰ
０８１１ ８７２に開示されている。このようなデバイ
スについてのアドレシング構成は、英国特許出願番号９
７０２０７６．２、９７０９４６７．６、９７１２１３
４．７および９７１６１１２．９に開示されている。こ
のようなデバイスは高解像度の電極の使用を必要とし、
高い輝度および優れたコントラスト比を提供する投影デ
ィスプレイでの使用に適している。
ｙ ｇｒａｔｉｎｇ ｔｅｃｈｎｉｑｕｅ）を用いる回
折型デバイスがＧＢ ２ ３１３ ９２０およびＥＰ
０８１１ ８７２に開示されている。このようなデバイ
スについてのアドレシング構成は、英国特許出願番号９
７０２０７６．２、９７０９４６７．６、９７１２１３
４．７および９７１６１１２．９に開示されている。こ
のようなデバイスは高解像度の電極の使用を必要とし、
高い輝度および優れたコントラスト比を提供する投影デ
ィスプレイでの使用に適している。
【０００６】ＵＳ−Ａ−５ １８２ ６６５は、１対の
相互指電極（ｉｎｔｅｒ−ｄｉｇｉｔａｔｅｄ ｅｌｅ
ｃｔｒｏｄｅ）からなる電極層を含む液晶デバイスを開
示している。逆符号の電圧を２つの相互指電極に印加す
ることによって、液晶層における回折格子を規定するこ
とが可能である。ＵＳ−Ａ−５ １８２ ６６５の別の
実施形態において、電極層は、連続する下部電極層上に
配置された櫛形状の上部電極層からなり、２つの電極層
に逆符号の電圧を印加することによって、液晶層内の回
折格子を規定することができる。
相互指電極（ｉｎｔｅｒ−ｄｉｇｉｔａｔｅｄ ｅｌｅ
ｃｔｒｏｄｅ）からなる電極層を含む液晶デバイスを開
示している。逆符号の電圧を２つの相互指電極に印加す
ることによって、液晶層における回折格子を規定するこ
とが可能である。ＵＳ−Ａ−５ １８２ ６６５の別の
実施形態において、電極層は、連続する下部電極層上に
配置された櫛形状の上部電極層からなり、２つの電極層
に逆符号の電圧を印加することによって、液晶層内の回
折格子を規定することができる。
【０００７】ＷＯ ８９／１２０３３は、膜の伝導率ま
たは光学的特性に悪影響を与えずに導電膜の物理的強度
を向上させることを目的としている。これは、透明絶縁
層および透明導電層を含む透明導電コーティングを開示
している。ここで、これらの２層は実質的に同じ屈折率
を有する。透明導電コーティングは任意の所望の厚さお
よび任意の所望の導電率を有するように設定され得る。
コーティングの光学的特性は、２つの層を結合した厚さ
によって決定され、２つの層の屈折率が等しくなるよう
に提供される。
たは光学的特性に悪影響を与えずに導電膜の物理的強度
を向上させることを目的としている。これは、透明絶縁
層および透明導電層を含む透明導電コーティングを開示
している。ここで、これらの２層は実質的に同じ屈折率
を有する。透明導電コーティングは任意の所望の厚さお
よび任意の所望の導電率を有するように設定され得る。
コーティングの光学的特性は、２つの層を結合した厚さ
によって決定され、２つの層の屈折率が等しくなるよう
に提供される。
【０００８】ＥＰ−Ａ−０ ８２３ ６５４は反射型液
晶デバイスを開示している。このデバイスにおいて、下
部基板上の走査電極は金属であり、反射性で拡散性の上
部表面を備えている。
晶デバイスを開示している。このデバイスにおいて、下
部基板上の走査電極は金属であり、反射性で拡散性の上
部表面を備えている。
【０００９】ＵＳ ５ ７３７ ０５０は、隣接する画
素間のクロストークを防ぐために、液晶ディスプレイデ
バイスの光基板の散乱を低減することを目的としてい
る。これは、ＩＴＯ層上に配置された誘電膜からなる
「反射防止対向電極」を開示している。ＩＴＯ層は電極
として機能し、誘電膜は基板と電極との界面に発生する
反射を低減する。これはまた、誘電膜、ＩＴＯ層、およ
び第２の誘電膜からなる反射防止対向電極も開示してい
る。各誘電膜は、それぞれ低い屈折率、高い屈折率、お
よび低い屈折率を有する３つの誘電層からなる。
素間のクロストークを防ぐために、液晶ディスプレイデ
バイスの光基板の散乱を低減することを目的としてい
る。これは、ＩＴＯ層上に配置された誘電膜からなる
「反射防止対向電極」を開示している。ＩＴＯ層は電極
として機能し、誘電膜は基板と電極との界面に発生する
反射を低減する。これはまた、誘電膜、ＩＴＯ層、およ
び第２の誘電膜からなる反射防止対向電極も開示してい
る。各誘電膜は、それぞれ低い屈折率、高い屈折率、お
よび低い屈折率を有する３つの誘電層からなる。
【００１０】
【発明が解決しようとする課題】上述のように、従来、
十分の高解像度でスイッチング可能な電極構造を有する
液晶デバイスを提供することができなかった。
十分の高解像度でスイッチング可能な電極構造を有する
液晶デバイスを提供することができなかった。
【００１１】
【課題を解決するための手段】本発明による液晶デバイ
スは、第１の基板および第２の基板と、該第１の基板と
該第２の基板との間に配置された液晶層と、複数の画素
と、を含む液晶デバイスであって、該複数の画素の各々
が、該第１の基板上に配置された第１の電極と、該第１
の基板に対応する該第１の電極から電気的に絶縁され、
且つ、該第１の電極上に配置された第２の電極と、該第
２の基板上に配置された第３の電極と、を含み、このこ
とにより、上記の目的が達成される。
スは、第１の基板および第２の基板と、該第１の基板と
該第２の基板との間に配置された液晶層と、複数の画素
と、を含む液晶デバイスであって、該複数の画素の各々
が、該第１の基板上に配置された第１の電極と、該第１
の基板に対応する該第１の電極から電気的に絶縁され、
且つ、該第１の電極上に配置された第２の電極と、該第
２の基板上に配置された第３の電極と、を含み、このこ
とにより、上記の目的が達成される。
【００１２】前記複数の画素の各々において、前記第２
の電極が複数の横方向に間隔を空けた第２の電極を含
み、該第２の電極の少なくとも１つが前記第３の電極に
電気的に接続されてもよい。
の電極が複数の横方向に間隔を空けた第２の電極を含
み、該第２の電極の少なくとも１つが前記第３の電極に
電気的に接続されてもよい。
【００１３】前記複数の第２の電極が電気的に一体に接
続されてもよい。
続されてもよい。
【００１４】前記複数の画素の各々において、前記第２
の電極が、接地電位に電気的に接続された複数の横方向
に間隔を空けた第２の電極を含んでもよい。
の電極が、接地電位に電気的に接続された複数の横方向
に間隔を空けた第２の電極を含んでもよい。
【００１５】前記複数の画素がレギュラーアレイに配列
され、該複数の画素の各々において、前記第２の電極が
複数の横方向に間隔を空けた第２の電極を含み、該デバ
イスが、他の行または列の画素から独立して、画素のレ
ギュラーアレイの行または列に対応する第２の電極にア
ドレスするためのアドレシング手段を更に含んでもよ
い。
され、該複数の画素の各々において、前記第２の電極が
複数の横方向に間隔を空けた第２の電極を含み、該デバ
イスが、他の行または列の画素から独立して、画素のレ
ギュラーアレイの行または列に対応する第２の電極にア
ドレスするためのアドレシング手段を更に含んでもよ
い。
【００１６】前記複数の画素がレギュラーアレイとして
配列されてもよい。
配列されてもよい。
【００１７】前記複数の画素の各々において、前記第２
の電極がストライプ状の実質的に平行な電極を含んでも
よい。
の電極がストライプ状の実質的に平行な電極を含んでも
よい。
【００１８】前記第２の電極の前記ストライプ状の実質
的に平行な電極が、実質的に均一に間隔を空けて離され
てもよい。
的に平行な電極が、実質的に均一に間隔を空けて離され
てもよい。
【００１９】第３の電極の各々が一列の画素に沿って延
び、且つ、一列の画素に共通であり、第１の電極の各々
が一行の画素に沿って延び、且つ、一行の画素に共通で
あり、それにより、パッシブマトリクスアドレシング配
列を形成してもよい。
び、且つ、一列の画素に共通であり、第１の電極の各々
が一行の画素に沿って延び、且つ、一行の画素に共通で
あり、それにより、パッシブマトリクスアドレシング配
列を形成してもよい。
【００２０】前記複数の画素の各々において、前記第２
の電極が、それぞれが前記第１または第３の電極に対し
て実質的に平行に延びる複数の横方向に間隔を空けた第
２の電極含んでもよい。
の電極が、それぞれが前記第１または第３の電極に対し
て実質的に平行に延びる複数の横方向に間隔を空けた第
２の電極含んでもよい。
【００２１】前記複数の画素の各々において、前記第２
の電極が、それぞれが前記第１の電極に対して実質的に
４５°の角度で延びる複数の横方向に間隔を空けた第２
の電極含てもよい。
の電極が、それぞれが前記第１の電極に対して実質的に
４５°の角度で延びる複数の横方向に間隔を空けた第２
の電極含てもよい。
【００２２】前記第３の電極が全ての画素に共通であ
り、前記第１の電極の各々がアクティブ非線形デバイス
に接続された画素電極を含み、それにより、アクティブ
マトリクスアドレシング配列を形成してもよい。
り、前記第１の電極の各々がアクティブ非線形デバイス
に接続された画素電極を含み、それにより、アクティブ
マトリクスアドレシング配列を形成してもよい。
【００２３】前記複数の画素が行および列に配列され、
前記複数の画素の各々において、前記第２の電極が、そ
れぞれが実質的に行または列の方向に延びる複数の横方
向に間隔を空けた第２の電極を含んでもよい。
前記複数の画素の各々において、前記第２の電極が、そ
れぞれが実質的に行または列の方向に延びる複数の横方
向に間隔を空けた第２の電極を含んでもよい。
【００２４】前記複数の画素が行および列に配列され、
前記複数の画素の各々において、前記第２の電極が、そ
れぞれが行の方向に対して実質的に４５°の角度で延び
る複数の横方向に間隔を空けた第２の電極含んでもよ
い。
前記複数の画素の各々において、前記第２の電極が、そ
れぞれが行の方向に対して実質的に４５°の角度で延び
る複数の横方向に間隔を空けた第２の電極含んでもよ
い。
【００２５】前記第２の電極が対応する画素の中央領域
上を延び、複数の開口部が該第２の電極に提供されても
よい。
上を延び、複数の開口部が該第２の電極に提供されても
よい。
【００２６】前記第２の電極が前記第３の電極に電気的
に接続されてもよい。
に接続されてもよい。
【００２７】前記第２の電極が接地電位に電気的に接続
されてもよい。
されてもよい。
【００２８】他の画素の第２の電極から独立して、１つ
の画素の第２の電極にアドレスするためのアドレシング
手段を更に含んでもよい。
の画素の第２の電極にアドレスするためのアドレシング
手段を更に含んでもよい。
【００２９】前記複数の画素がレギュラーアレイに配列
されてもよい。
されてもよい。
【００３０】前記複数の画素がレギュラーアレイに配列
され、該デバイスが、他の行または列の画素から独立し
て、画素のレギュラーアレイの行または列に対応する第
２の電極にアドレスするためのアドレシング手段を更に
含んでもよい。
され、該デバイスが、他の行または列の画素から独立し
て、画素のレギュラーアレイの行または列に対応する第
２の電極にアドレスするためのアドレシング手段を更に
含んでもよい。
【００３１】前記第２の電極が対応する画素の実質的に
全領域上を延びてもよい。
全領域上を延びてもよい。
【００３２】前記第３の電極の各々が一列の画素に沿っ
て延び、且つ、一列の画素に共通であり、前記第１の電
極の各々が一行の画素に沿って延び、且つ、一行の画素
に共通であり、それにより、パッシブマトリクスアドレ
シング配列を形成してもよい。
て延び、且つ、一列の画素に共通であり、前記第１の電
極の各々が一行の画素に沿って延び、且つ、一行の画素
に共通であり、それにより、パッシブマトリクスアドレ
シング配列を形成してもよい。
【００３３】前記第３の電極が全ての画素に共通であ
り、前記第１の電極の各々がアクティブ非線形デバイス
に接続された画素電極を含み、それにより、アクティブ
マトリクスアドレシング配列を形成してもよい。
り、前記第１の電極の各々がアクティブ非線形デバイス
に接続された画素電極を含み、それにより、アクティブ
マトリクスアドレシング配列を形成してもよい。
【００３４】前記第２の電極上に配置された第１の電気
的絶縁層を更に含んでもよい。
的絶縁層を更に含んでもよい。
【００３５】前記第２の電極が透明であり、前記第１の
電気的絶縁層の屈折率が該第２の電極の屈折率に実質的
に等しくてもよい。
電気的絶縁層の屈折率が該第２の電極の屈折率に実質的
に等しくてもよい。
【００３６】前記第１の電極と前記第２の電極との間に
配置された第２の電気的絶縁層を更に含んでもよい。
配置された第２の電気的絶縁層を更に含んでもよい。
【００３７】前記第２の電気的絶縁層が、前記第２の電
極の屈折率に実質的に等しい屈折率を有してもよい。
極の屈折率に実質的に等しい屈折率を有してもよい。
【００３８】前記複数の画素の各々において、前記第２
の電極が複数の横方向に間隔を空けた第２の電極を含
み、前記デバイスが該第２の電極上に配置された第１の
電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折
率が該第２の電極の屈折率に実質的に等しくてもよい。
の電極が複数の横方向に間隔を空けた第２の電極を含
み、前記デバイスが該第２の電極上に配置された第１の
電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折
率が該第２の電極の屈折率に実質的に等しくてもよい。
【００３９】前記第２の電極が対応する画素の中央領域
上を延び、複数の開口部が該第２の電極に提供され、前
記デバイスが該第２の電極上に配置された第１の電気的
絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該
第２の電極の屈折率に実質的に等しくてもよい。
上を延び、複数の開口部が該第２の電極に提供され、前
記デバイスが該第２の電極上に配置された第１の電気的
絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該
第２の電極の屈折率に実質的に等しくてもよい。
【００４０】前記第２の電極が対応する画素の実質的に
全領域上を延びてもよい。
全領域上を延びてもよい。
【００４１】前記第２の電極が透明であり、前記第１の
電気的絶縁層が平坦化されてもよい。
電気的絶縁層が平坦化されてもよい。
【００４２】前記第２の電極が透明であり、前記第１の
電気的絶縁層が平坦化されてもよい。
電気的絶縁層が平坦化されてもよい。
【００４３】前記第２の電極が透明であり、前記第１の
電気的絶縁層が平坦化されてもよい。
電気的絶縁層が平坦化されてもよい。
【００４４】前記第１の基板上に配置された波長板を更
に含んでもよい。
に含んでもよい。
【００４５】前記波長板が前記第１の電極と前記第２の
電極との間に配置された第２の電気的絶縁層を含んでも
よい。
電極との間に配置された第２の電気的絶縁層を含んでも
よい。
【００４６】前記波長板が、前記第２の電極上に配置さ
れた第１の電気的絶縁層を含んでもよい。
れた第１の電気的絶縁層を含んでもよい。
【００４７】前記第１の基板上に配置された反射体を含
んでもよい。
んでもよい。
【００４８】前記反射体が誘電性の反射体を含んでもよ
い。
い。
【００４９】前記反射体が前記第１の電極を含んでもよ
い。
い。
【００５０】前記反射体が前記第２の電極を含んでもよ
い。
い。
【００５１】前記第１の基板上に配置された反射体を更
に含み、該反射体が前記第２の電極を含み、前記第２の
電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に
等しく、ｍがゼロより大きいまたはゼロに等しい整数で
あり、λが光放射の波長であり、ｎが該第２の電気的絶
縁層の屈折率であってもよい。
に含み、該反射体が前記第２の電極を含み、前記第２の
電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に
等しく、ｍがゼロより大きいまたはゼロに等しい整数で
あり、λが光放射の波長であり、ｎが該第２の電気的絶
縁層の屈折率であってもよい。
【００５２】前記第１の電気的絶縁層が厚さｄ2および
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
【００５３】前記第１の電気的絶縁層が厚さｄ2および
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
【００５４】前記第１の電気的絶縁層が厚さｄ2および
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第
３の電気的絶縁材料によって覆われ、基板に対応する上
部表面が少なくとも該第１の電気的絶縁層の上部表面と
同じ高さであり、該第１の電気的絶縁層の上部表面から
該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満た
し、該第１の電極および該第２の電極が反射電極であっ
てもよい。
【００５５】前記第３の電気的絶縁材料が前記第１の電
気的絶縁層上に配置されてもよい。
気的絶縁層上に配置されてもよい。
【００５６】前記第３の電気的絶縁材料が前記第１の電
気的絶縁層上に配置されてもよい。
気的絶縁層上に配置されてもよい。
【００５７】前記第３の電気的絶縁材料が前記第１の電
気的絶縁層上に配置されてもよい。
気的絶縁層上に配置されてもよい。
【００５８】前記第１の基板に対応する前記第１の電極
の間のギャップの下に配置された反射電極を更に含み、
第１の電極および反射電極が屈折率ｎを有する電気的絶
縁材料内に配置され、該反射電極が該第１の電極の下の
（２ｍ＋１）λ／２ｎに実質的に等しい深さに配置さ
れ、ｍがゼロより大きいまたはゼロに等しい整数であ
り、λが光放射の波長であってもよい。
の間のギャップの下に配置された反射電極を更に含み、
第１の電極および反射電極が屈折率ｎを有する電気的絶
縁材料内に配置され、該反射電極が該第１の電極の下の
（２ｍ＋１）λ／２ｎに実質的に等しい深さに配置さ
れ、ｍがゼロより大きいまたはゼロに等しい整数であ
り、λが光放射の波長であってもよい。
【００５９】前記第１の電極の間のギャップ上に配置さ
れた前記第２の電極が反射型であり、該第１の電極の間
のギャップ上に配置されない前記第２の電極が透明であ
り、前記第２の電気的絶縁層が（ｍ＋１）λ／２ｎに実
質的に等しい厚さを有し、ｍがゼロより大きいまたはゼ
ロに等しい整数であり、λが光放射の波長、ｎが該第２
の電気的絶縁層の屈折率であってもよい。
れた前記第２の電極が反射型であり、該第１の電極の間
のギャップ上に配置されない前記第２の電極が透明であ
り、前記第２の電気的絶縁層が（ｍ＋１）λ／２ｎに実
質的に等しい厚さを有し、ｍがゼロより大きいまたはゼ
ロに等しい整数であり、λが光放射の波長、ｎが該第２
の電気的絶縁層の屈折率であってもよい。
【００６０】前記波長λが５５０ナノメートルに実質的
に等しくてもよい。
に等しくてもよい。
【００６１】前記波長λが５５０ナノメートルに実質的
に等しくてもよい。
に等しくてもよい。
【００６２】前記波長λが５５０ナノメートルに実質的
に等しくてもよい。
に等しくてもよい。
【００６３】第２の電極が、画素の各々に提供された複
数の透明な第２の電極を含み、前記第１の電極が反射型
であり、複数の位相補償部材が、第２の電極間のギャッ
プに対する位置決めを行って該第１の電極上に配置さ
れ、該位相補償部材によって誘引される光学位相差が、
該第２の電極によって誘引される光学位相差に実質的に
等しくてもよい。
数の透明な第２の電極を含み、前記第１の電極が反射型
であり、複数の位相補償部材が、第２の電極間のギャッ
プに対する位置決めを行って該第１の電極上に配置さ
れ、該位相補償部材によって誘引される光学位相差が、
該第２の電極によって誘引される光学位相差に実質的に
等しくてもよい。
【００６４】前記位相補償部材が前記第１の電極上に配
置されてもよい。
置されてもよい。
【００６５】前記第１の基板上に配置された反射体をさ
らに有し、該反射体は前記第２の電極を有し、前記第２
の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的
に等しく、ｍがゼロより大きいかまたはゼロに等しい整
数であり、λが光放射波長であり、ｎが該第２の電気的
絶縁層の屈折率であり、前記第１の電極および該第２の
電極は反射電極であってもよい。
らに有し、該反射体は前記第２の電極を有し、前記第２
の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的
に等しく、ｍがゼロより大きいかまたはゼロに等しい整
数であり、λが光放射波長であり、ｎが該第２の電気的
絶縁層の屈折率であり、前記第１の電極および該第２の
電極は反射電極であってもよい。
【００６６】本明細書中で使用する「アクティブ非線形
デバイス」という言葉は、例えば、薄膜トランジスタ
（ＴＦＴ）等の３端子スイッチ、ならびに、薄膜ダイオ
ード（ＴＦＤ）または金属−絶縁体−金属（ＭＩＭ）デ
バイス等の２端子非線形デバイスのことである。
デバイス」という言葉は、例えば、薄膜トランジスタ
（ＴＦＴ）等の３端子スイッチ、ならびに、薄膜ダイオ
ード（ＴＦＤ）または金属−絶縁体−金属（ＭＩＭ）デ
バイス等の２端子非線形デバイスのことである。
【００６７】以下、作用を説明する。
【００６８】本発明の液晶デバイスは、複数の画素の各
々が、第１の基板上に配置された第１の電極と、第１の
基板に対応する第１の電極から電気的に絶縁され、且
つ、第１の電極上に配置された第２の電極と、第２の基
板上に配置された第３の電極と、を含むので、液晶材料
を非常に高い解像度でスイッチングできる電極構造を提
供することができる。
々が、第１の基板上に配置された第１の電極と、第１の
基板に対応する第１の電極から電気的に絶縁され、且
つ、第１の電極上に配置された第２の電極と、第２の基
板上に配置された第３の電極と、を含むので、液晶材料
を非常に高い解像度でスイッチングできる電極構造を提
供することができる。
【００６９】このような構造によって、基板に対して実
質的に垂直で且つ実質的に「正方形」のプロフィールか
らなる電場プロフィールを良好な電極ピッチ（例えば１
０マイクロメートル未満）で生成することができる。所
定のＮＬＣ、ＦＬＣおよびＡＦＬＣ液晶モードのスイッ
チングが高い解像度で達成され得る。所定のリソグラフ
ィー形状サイズについて、および、単層電極構造を有す
る公知のデバイス（例えばＧＢ ２ ３１３ ９２０お
よびＥＰ ０ ８１１ ８７２に開示されているデバイ
ス）と比較した場合、二層電極構造によって高い解像度
での液晶スイッチングが達成され得る。
質的に垂直で且つ実質的に「正方形」のプロフィールか
らなる電場プロフィールを良好な電極ピッチ（例えば１
０マイクロメートル未満）で生成することができる。所
定のＮＬＣ、ＦＬＣおよびＡＦＬＣ液晶モードのスイッ
チングが高い解像度で達成され得る。所定のリソグラフ
ィー形状サイズについて、および、単層電極構造を有す
る公知のデバイス（例えばＧＢ ２ ３１３ ９２０お
よびＥＰ ０ ８１１ ８７２に開示されているデバイ
ス）と比較した場合、二層電極構造によって高い解像度
での液晶スイッチングが達成され得る。
【００７０】所定のリソグラフィー形状サイズについて
単一マーク−スペース比として規定された最も高い解像
度の単層電極構造と比較した場合、二層電極構造はより
高い解像度の液晶レスポンスについて改良された電場の
形状を提供する。例えば、２マイクロメートル程度のピ
ッチはＮＬＣおよびＦＬＣで達成され得る。公知のタイ
プの単層電極構成は、同じピッチを達成するために相互
指電極を備える必要があり、電場の形状は、非常に高い
解像度のリソグラフィー法を用いない限り、二層構造に
よって生成される電場の形状と等しくならない。
単一マーク−スペース比として規定された最も高い解像
度の単層電極構造と比較した場合、二層電極構造はより
高い解像度の液晶レスポンスについて改良された電場の
形状を提供する。例えば、２マイクロメートル程度のピ
ッチはＮＬＣおよびＦＬＣで達成され得る。公知のタイ
プの単層電極構成は、同じピッチを達成するために相互
指電極を備える必要があり、電場の形状は、非常に高い
解像度のリソグラフィー法を用いない限り、二層構造に
よって生成される電場の形状と等しくならない。
【００７１】本発明の電極構造は、薄膜トランジスタ
（ＴＦＴ）の背面および大規模集積回路（ＬＳＩ）の背
面等のアクティブマトリクスアドレシング構成ならびに
パッシブマトリクスアドレシング構成と物理的且つ電気
的に互換性を有する。例えば、この電極構造は、反射型
ＴＦＴの背面で、高い効率の開口率が得られる。また、
ＮＬＣ、ＦＬＣおよびＡＦＬＣで、大きな角度の回折液
晶デバイスを形成することができる。更に、画素間ギャ
ップスイッチングの改良された制御が、高い解像度の液
晶ディスプレイにおいて達成され得る。また、よりコン
パクトな画素レイアウトが得られる画素記憶容量を提供
するために、本発明の電極構造が使用され得る。このよ
うにして、回折型液晶空間光モジュレータが投影ディス
プレイに提供され得る。
（ＴＦＴ）の背面および大規模集積回路（ＬＳＩ）の背
面等のアクティブマトリクスアドレシング構成ならびに
パッシブマトリクスアドレシング構成と物理的且つ電気
的に互換性を有する。例えば、この電極構造は、反射型
ＴＦＴの背面で、高い効率の開口率が得られる。また、
ＮＬＣ、ＦＬＣおよびＡＦＬＣで、大きな角度の回折液
晶デバイスを形成することができる。更に、画素間ギャ
ップスイッチングの改良された制御が、高い解像度の液
晶ディスプレイにおいて達成され得る。また、よりコン
パクトな画素レイアウトが得られる画素記憶容量を提供
するために、本発明の電極構造が使用され得る。このよ
うにして、回折型液晶空間光モジュレータが投影ディス
プレイに提供され得る。
【００７２】
【発明の実施の形態】図１は、パッシブアドレスされた
透過性液晶デバイスの２つの隣接する画素ＡおよびＢを
示す。デバイスは例えば行および列として構成されたこ
のような画素のレギュラーアレイを含む。デバイスは、
例えば、単位相回折モードと非回折モードとの間の画素
のスイッチングに基づく投影ディスプレイにおいて、空
間光モジュレータまたはディスプレイとして使用され得
る。デバイスは、例えばガラス板から形成された第１の
基板１および第２の基板２を含む。基板１は、例えばイ
ンジウム−錫酸化物（ＩＴＯ）から形成された透明電極
３を含む電極構成を担持する。電極３は平行ストライプ
状列電極として構成され、平行ストライプ状列電極のそ
れぞれがその列内の画素に共通である。画素Ａは列デー
タドライバ（図示せず）からのデータｎを受け取り、そ
れに対して、画素Ｂはドライバからのデータｎ＋１を受
け取ることが図示されている。
透過性液晶デバイスの２つの隣接する画素ＡおよびＢを
示す。デバイスは例えば行および列として構成されたこ
のような画素のレギュラーアレイを含む。デバイスは、
例えば、単位相回折モードと非回折モードとの間の画素
のスイッチングに基づく投影ディスプレイにおいて、空
間光モジュレータまたはディスプレイとして使用され得
る。デバイスは、例えばガラス板から形成された第１の
基板１および第２の基板２を含む。基板１は、例えばイ
ンジウム−錫酸化物（ＩＴＯ）から形成された透明電極
３を含む電極構成を担持する。電極３は平行ストライプ
状列電極として構成され、平行ストライプ状列電極のそ
れぞれがその列内の画素に共通である。画素Ａは列デー
タドライバ（図示せず）からのデータｎを受け取り、そ
れに対して、画素Ｂはドライバからのデータｎ＋１を受
け取ることが図示されている。
【００７３】電極３は、スピンコーティングによって電
極３上に形成されたポリイミド等の絶縁材料の層を含む
絶縁体４に埋め込まれる。しかし、他の材料、ならびに
シリコン二酸化物でのスピンコーティング、シリコン二
酸化物の化学気相成長（ＣＶＤ）、およびシリコン窒化
物のＣＶＤ等の形成技術が使用され得る。電極３は、要
求される抵抗率および透過率によって決定される厚さを
有し、通常２０ナノメートルの厚さである。絶縁体４
は、電気絶縁を提供するのに十分な厚さからなり、通常
１００ナノメートルと２００ナノメートルとの間の厚さ
である。
極３上に形成されたポリイミド等の絶縁材料の層を含む
絶縁体４に埋め込まれる。しかし、他の材料、ならびに
シリコン二酸化物でのスピンコーティング、シリコン二
酸化物の化学気相成長（ＣＶＤ）、およびシリコン窒化
物のＣＶＤ等の形成技術が使用され得る。電極３は、要
求される抵抗率および透過率によって決定される厚さを
有し、通常２０ナノメートルの厚さである。絶縁体４
は、電気絶縁を提供するのに十分な厚さからなり、通常
１００ナノメートルと２００ナノメートルとの間の厚さ
である。
【００７４】第２の「指」電極５は絶縁体４の上部表面
上に形成される。電極５は透明であり、２０ナノメート
ルのオーダーの厚さのＩＴＯからも形成され得る。第２
の電極５は、デバイスの横方向の範囲に延びるストライ
プ平行均一間隔電極として形成され得る。第２の電極５
のピッチは画素ＡおよびＢの横方向のピッチよりもかな
り狭い。通常、横方向の画素ピッチは第２の電極５の横
方向の画素ピッチの少なくとも３倍である。例えば、横
方向の画素ピッチは２８マイクロメートルであり得、第
２の電極の横方向のピッチは７マイクロメートルであり
得る。しかし、好適なピッチの範囲はリソグラフィーの
制限および所望のデバイスサイズによってのみ制限され
る。（「横方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向
（ｌａｔｅｒａｌ）」は図２に示すように配向された画
素を指す。）電極５および絶縁体４は、基板１と２との
間の層の形態の液晶７を配向させるための配向層６によ
って覆われる。配向層または配向膜６は、約１００ナノ
メートルの厚さを有する層を形成するための、スピンコ
ート処理され、且つ、約２５０℃でイミド化されたポリ
イミドを含み得る。液晶７は、例えば、ＮＬＣ、ＦＬＣ
またはＡＦＬＣであり得る。
上に形成される。電極５は透明であり、２０ナノメート
ルのオーダーの厚さのＩＴＯからも形成され得る。第２
の電極５は、デバイスの横方向の範囲に延びるストライ
プ平行均一間隔電極として形成され得る。第２の電極５
のピッチは画素ＡおよびＢの横方向のピッチよりもかな
り狭い。通常、横方向の画素ピッチは第２の電極５の横
方向の画素ピッチの少なくとも３倍である。例えば、横
方向の画素ピッチは２８マイクロメートルであり得、第
２の電極の横方向のピッチは７マイクロメートルであり
得る。しかし、好適なピッチの範囲はリソグラフィーの
制限および所望のデバイスサイズによってのみ制限され
る。（「横方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向
（ｌａｔｅｒａｌ）」は図２に示すように配向された画
素を指す。）電極５および絶縁体４は、基板１と２との
間の層の形態の液晶７を配向させるための配向層６によ
って覆われる。配向層または配向膜６は、約１００ナノ
メートルの厚さを有する層を形成するための、スピンコ
ート処理され、且つ、約２５０℃でイミド化されたポリ
イミドを含み得る。液晶７は、例えば、ＮＬＣ、ＦＬＣ
またはＡＦＬＣであり得る。
【００７５】好適なＮＬＣはＭｅｒｃｋのＥ７である。
これは、スーパーツイステッドネマチックパッシブアド
レスモードまたは双安定ツイステッドネマチックパッシ
ブアドレスモードで使用され得る。パッシブマトリクス
アドレシングに適したＦＬＣの一例はＨｏｅｃｈｓｔの
ＳＣＥ８であり、パッシブマトリクスアドレシングに適
したＡＦＬＣはＣｈｉｓｓｏ Ｃｏｒｐｏｒａｔｉｏｎ
のＣＳ４０００である。
これは、スーパーツイステッドネマチックパッシブアド
レスモードまたは双安定ツイステッドネマチックパッシ
ブアドレスモードで使用され得る。パッシブマトリクス
アドレシングに適したＦＬＣの一例はＨｏｅｃｈｓｔの
ＳＣＥ８であり、パッシブマトリクスアドレシングに適
したＡＦＬＣはＣｈｉｓｓｏ Ｃｏｒｐｏｒａｔｉｏｎ
のＣＳ４０００である。
【００７６】アクティブマトリクスアドレシングを用い
る、本発明の更なる実施形態を以下に説明する。アクテ
ィブマトリクスアドレシングに適したＮＬＣはＭｅｒｃ
ｋのＺＬＩ−４７９２である。上述のＦＬＣであるＨｏ
ｅｃｈｓｔのＳＣＥ８は、アクティブマトリクスデバイ
スでの使用にも適している。アクティブマトリクスアド
レシングにおそらく適しているＡＦＬＣは、Ｓ．Ｓ．Ｓ
ｅｏｍｕｎらの”Ｅｌｅｃｔｒｏｏｐｔｉｃｓ Ｐｒｏ
ｐｅｒｔｉｅｓ ｏｆ ａ Ｂｉｎａｒｙ Ｍｉｘｔｕ
ｒｅ ｏｆ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ａｎｄ Ａ
ｎｔｉ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｃｈｉｒａｌ
Ｃｏｍｐｏｎｅｎｔｓ ｓｈｏｗｉｎｇ Ｔｈｒｅｓｈ
ｏｌｄｌｅｓｓ Ｓ−ｓｈａｐｅｄ Ｓｗｉｔｃｈｉｎ
ｇ”， Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄ
ｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐ， Ｌｃｐ １−４
（１９９９） Ｐ６１−６４によって説明される無限
（ｔｈｒｅｓｈｏｌｄｌｅｓｓ）ＡＦＬＣ ＭＬＣ００
７６である。
る、本発明の更なる実施形態を以下に説明する。アクテ
ィブマトリクスアドレシングに適したＮＬＣはＭｅｒｃ
ｋのＺＬＩ−４７９２である。上述のＦＬＣであるＨｏ
ｅｃｈｓｔのＳＣＥ８は、アクティブマトリクスデバイ
スでの使用にも適している。アクティブマトリクスアド
レシングにおそらく適しているＡＦＬＣは、Ｓ．Ｓ．Ｓ
ｅｏｍｕｎらの”Ｅｌｅｃｔｒｏｏｐｔｉｃｓ Ｐｒｏ
ｐｅｒｔｉｅｓ ｏｆ ａ Ｂｉｎａｒｙ Ｍｉｘｔｕ
ｒｅ ｏｆ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ａｎｄ Ａ
ｎｔｉ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｃｈｉｒａｌ
Ｃｏｍｐｏｎｅｎｔｓ ｓｈｏｗｉｎｇ Ｔｈｒｅｓｈ
ｏｌｄｌｅｓｓ Ｓ−ｓｈａｐｅｄ Ｓｗｉｔｃｈｉｎ
ｇ”， Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄ
ｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐ， Ｌｃｐ １−４
（１９９９） Ｐ６１−６４によって説明される無限
（ｔｈｒｅｓｈｏｌｄｌｅｓｓ）ＡＦＬＣ ＭＬＣ００
７６である。
【００７７】上記の液晶モードについて、ＢＴＮおよび
ＦＬＣがバイナリモードを提供し、それに対して、他の
ものはアナログモードを提供する。しかし、同時継続出
願の英国特許出願番号第９７１２１３４．７に説明され
ているように、アナログモードでＢＴＮおよびＦＬＣを
使用することも可能である。
ＦＬＣがバイナリモードを提供し、それに対して、他の
ものはアナログモードを提供する。しかし、同時継続出
願の英国特許出願番号第９７１２１３４．７に説明され
ているように、アナログモードでＢＴＮおよびＦＬＣを
使用することも可能である。
【００７８】基板２は、例えばＩＴＯから形成され且つ
通常１００ナノメートルの厚さを有する第３の透明電極
８をその上に形成して有する。電極８は電極３と同じで
あるが、デバイスの横方向に延び、行電極を形成する。
行電極の各々はその行内の画素に共通である。電極８
は、ストローブ信号を電極８に供給するストローブ信号
生成器（図示せず）に接続され、その行についての最新
の映像データで各行の画素をリフレッシュする。このタ
イプのパッシブマトリクスアドレシング構成は周知であ
り、従って詳細には説明しない。
通常１００ナノメートルの厚さを有する第３の透明電極
８をその上に形成して有する。電極８は電極３と同じで
あるが、デバイスの横方向に延び、行電極を形成する。
行電極の各々はその行内の画素に共通である。電極８
は、ストローブ信号を電極８に供給するストローブ信号
生成器（図示せず）に接続され、その行についての最新
の映像データで各行の画素をリフレッシュする。このタ
イプのパッシブマトリクスアドレシング構成は周知であ
り、従って詳細には説明しない。
【００７９】電極８は、液晶７を配向させる配向層また
は配向膜９によって覆われる。配向層９は配向膜６と同
じ方法で形成され得、続いて、ラビングプロセスで処理
され、要求される方向の液晶配向を提供する。
は配向膜９によって覆われる。配向層９は配向膜６と同
じ方法で形成され得、続いて、ラビングプロセスで処理
され、要求される方向の液晶配向を提供する。
【００８０】各画素の範囲は、第１の「データ」電極３
と第３の「ストローブ」電極８との交差部またはオーバ
ーラップ部によって規定される。第１の電極３の各々は
画素の範囲に亘って横方向に連続する。同様に、電極８
の各々は画素の横方向の範囲に亘って連続する。（「横
方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向（ｌａｔｅｒ
ａｌ）」という語句は、図２に示すように配向された画
素を指す）。図１は、オフ状態の画素Ａおよびオン状態
の画素Ｂを模式的に示す。
と第３の「ストローブ」電極８との交差部またはオーバ
ーラップ部によって規定される。第１の電極３の各々は
画素の範囲に亘って横方向に連続する。同様に、電極８
の各々は画素の横方向の範囲に亘って連続する。（「横
方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向（ｌａｔｅｒ
ａｌ）」という語句は、図２に示すように配向された画
素を指す）。図１は、オフ状態の画素Ａおよびオン状態
の画素Ｂを模式的に示す。
【００８１】図１および図２に示すように、画素Ａおよ
びＢはパッシブマトリクス技術を用いてアドレスされ
る。第２電極または指電極５は一緒に接続され、接地さ
れる。第１の電極３はデータ信号を受け取り、第３の電
極８はストローブ信号を受け取る。電極１および８に供
給されるデータおよびストローブ信号のタイプは、デバ
イスで使用される特定的な液晶モードに依存する。スト
ローブ信号およびデータ信号は、電極３がストローブ信
号を受け取り、電極８がデータ信号を受け取るように交
換され得る。図２において、指電極５はデータ電極（第
３の電極）に対して平行になるように図示されている
が、第１の電極および第３の電極に対していかなる方向
も取り得る。
びＢはパッシブマトリクス技術を用いてアドレスされ
る。第２電極または指電極５は一緒に接続され、接地さ
れる。第１の電極３はデータ信号を受け取り、第３の電
極８はストローブ信号を受け取る。電極１および８に供
給されるデータおよびストローブ信号のタイプは、デバ
イスで使用される特定的な液晶モードに依存する。スト
ローブ信号およびデータ信号は、電極３がストローブ信
号を受け取り、電極８がデータ信号を受け取るように交
換され得る。図２において、指電極５はデータ電極（第
３の電極）に対して平行になるように図示されている
が、第１の電極および第３の電極に対していかなる方向
も取り得る。
【００８２】図３から図５は、３つの異なる電極構造の
状態で得られる等電位を示す。図３に示す電極構造は、
下部電極の構成がマーク−スペース比（電極：電極ギャ
ップ）が１である均一間隔平行ストライプ電極１０およ
び１１を含む従来の単層タイプである。別のストライプ
電極１０は、同じ電圧（図３に示す接地電位）になるよ
うに上部電極８に接続される。残りのストライプ電極１
１は、一体に接続され、且つ、電極８および１０に対し
て適切なバイアス電圧に維持される。
状態で得られる等電位を示す。図３に示す電極構造は、
下部電極の構成がマーク−スペース比（電極：電極ギャ
ップ）が１である均一間隔平行ストライプ電極１０およ
び１１を含む従来の単層タイプである。別のストライプ
電極１０は、同じ電圧（図３に示す接地電位）になるよ
うに上部電極８に接続される。残りのストライプ電極１
１は、一体に接続され、且つ、電極８および１０に対し
て適切なバイアス電圧に維持される。
【００８３】図３に示す構成から得られる等電位を１２
に示す。この構成は横方向に広がる電場を生成し、所望
の垂直方向の電場成分のみならず、比較的幅広い領域に
亘る面内電場成分を生成する。従って、電極マーク−ス
ペース比は１に等しいが、電場パターンのマーク−スペ
ース比、要するに、得られた液晶スイッチングプロフィ
ールのマーク−スペース比は１からは程遠い。電極１０
と１１との間のギャップで電場が適切に制御されないた
めに、このような結果となる。
に示す。この構成は横方向に広がる電場を生成し、所望
の垂直方向の電場成分のみならず、比較的幅広い領域に
亘る面内電場成分を生成する。従って、電極マーク−ス
ペース比は１に等しいが、電場パターンのマーク−スペ
ース比、要するに、得られた液晶スイッチングプロフィ
ールのマーク−スペース比は１からは程遠い。電極１０
と１１との間のギャップで電場が適切に制御されないた
めに、このような結果となる。
【００８４】図４に示すように、電場プロフィールは、
電極１０および１１のマーク−スペース比を修正するこ
とによって向上され得、電極１０と１１との間のギャッ
プの幅が狭くなる。図４は、電極１０および１１がギャ
ップの３倍の幅を有し、つまりマーク−スペース比が３
である場合を示す。この場合、電場プロフィールのマー
ク−スペース比は１にずっと近付き、等電位１３のプロ
フィールは、面内電場がより小さな領域に制限されるよ
うになっている。しかし、ピーク電場はかなり大きい。
面内電場領域の幅と面内電場の強度との間、および液晶
材料の電気特性と粘弾特性との間にはトレードオフがあ
る。図３および図４は電極の幅が要求される電場プロフ
ィールのマーク−スペース比について最適化され得る
が、所定のリソグラフィーラインの幅について、得られ
る格子ピッチをより広く取る必要がある。
電極１０および１１のマーク−スペース比を修正するこ
とによって向上され得、電極１０と１１との間のギャッ
プの幅が狭くなる。図４は、電極１０および１１がギャ
ップの３倍の幅を有し、つまりマーク−スペース比が３
である場合を示す。この場合、電場プロフィールのマー
ク−スペース比は１にずっと近付き、等電位１３のプロ
フィールは、面内電場がより小さな領域に制限されるよ
うになっている。しかし、ピーク電場はかなり大きい。
面内電場領域の幅と面内電場の強度との間、および液晶
材料の電気特性と粘弾特性との間にはトレードオフがあ
る。図３および図４は電極の幅が要求される電場プロフ
ィールのマーク−スペース比について最適化され得る
が、所定のリソグラフィーラインの幅について、得られ
る格子ピッチをより広く取る必要がある。
【００８５】図５は、図１および図２に示す電極構造に
ついての等電位１４を示す。電極３および指電極５を含
む二層電極構造は、電極１０と１１との間のギャップが
ゼロになり電極のマーク−スペース比が無限小である場
合を限界として、図４の単層電極構造から得られる電場
プロフィールを提供する。指電極を交互にバイアスする
必要が除去され、二層電極構造について、最小のリソグ
ラフィー形状サイズが２の因数ごとに増加する。従っ
て、電極のリソグラフィー法の解像度が同じ物につい
て、より高い解像度の液晶スイッチングが達成され得
る。従って、図１および図２に示す二層電極構造で、電
場パターンおよび得られた液晶スイッチプロフィールの
マーク−スペース比が１により近づき、より「正方形」
に近い電場プロフィールが達成される。
ついての等電位１４を示す。電極３および指電極５を含
む二層電極構造は、電極１０と１１との間のギャップが
ゼロになり電極のマーク−スペース比が無限小である場
合を限界として、図４の単層電極構造から得られる電場
プロフィールを提供する。指電極を交互にバイアスする
必要が除去され、二層電極構造について、最小のリソグ
ラフィー形状サイズが２の因数ごとに増加する。従っ
て、電極のリソグラフィー法の解像度が同じ物につい
て、より高い解像度の液晶スイッチングが達成され得
る。従って、図１および図２に示す二層電極構造で、電
場パターンおよび得られた液晶スイッチプロフィールの
マーク−スペース比が１により近づき、より「正方形」
に近い電場プロフィールが達成される。
【００８６】面内電場は、液晶７をディスプレイ効率ま
たはスイッチング速度が低下し得る望ましくない構成に
スイッチさせ得る。図６は、この効果が実質的に低減さ
れるデバイスを示す。図６のデバイスは、絶縁体１５が
配向層６と絶縁体４および電極５との間に層として形成
される点で図１のデバイスとは異なる。例えば、絶縁体
１５はポリイミド等の適切な材料でスピンコート法によ
って形成され得る。
たはスイッチング速度が低下し得る望ましくない構成に
スイッチさせ得る。図６は、この効果が実質的に低減さ
れるデバイスを示す。図６のデバイスは、絶縁体１５が
配向層６と絶縁体４および電極５との間に層として形成
される点で図１のデバイスとは異なる。例えば、絶縁体
１５はポリイミド等の適切な材料でスピンコート法によ
って形成され得る。
【００８７】図７は、図６に示すデバイスについての電
場ベクトル１６を示す。最も高い密度の等電位を有し、
最も高い面内電場を有する１７等の領域は、液晶７の面
内スイッチングについての性向を実質的に低減するよう
に絶縁体１５に制限される。結果的に、液晶７の異なる
ようにスイッチされた状態の領域の間に通常発生するド
メインエッジ欠陥またはツイスト境界線が減少する。
場ベクトル１６を示す。最も高い密度の等電位を有し、
最も高い面内電場を有する１７等の領域は、液晶７の面
内スイッチングについての性向を実質的に低減するよう
に絶縁体１５に制限される。結果的に、液晶７の異なる
ようにスイッチされた状態の領域の間に通常発生するド
メインエッジ欠陥またはツイスト境界線が減少する。
【００８８】電極５によって引き起こされる回折の影響
はデバイスの性能を低下させ得る。デバイスがディスプ
レイとして使用される場合、このことが輝度および／ま
たはコントラスト比を低下し得る。この影響を低減する
ために、電極５は、電極５の材料に屈折率が適合するＩ
ＴＯ等の材料を絶縁体１５に用いることにより「光学的
に埋め込まれる」。また、絶縁体１５の表面を平坦化す
ることにより、光学的回折の影響を更に低減する。層１
５は、研磨、リフロー平坦化ポリマー材料の使用、リフ
ロー平坦化材料の使用に続くエッチバック、スパッタ成
長、およびスパッタエッチ技術によって平坦化され得
る。
はデバイスの性能を低下させ得る。デバイスがディスプ
レイとして使用される場合、このことが輝度および／ま
たはコントラスト比を低下し得る。この影響を低減する
ために、電極５は、電極５の材料に屈折率が適合するＩ
ＴＯ等の材料を絶縁体１５に用いることにより「光学的
に埋め込まれる」。また、絶縁体１５の表面を平坦化す
ることにより、光学的回折の影響を更に低減する。層１
５は、研磨、リフロー平坦化ポリマー材料の使用、リフ
ロー平坦化材料の使用に続くエッチバック、スパッタ成
長、およびスパッタエッチ技術によって平坦化され得
る。
【００８９】それに対して、これまでに説明した実施形
態は透過型であるが、以下に説明する実施形態は反射型
である。従って、図８には第１の電極３が反射型である
点で図１に示すデバイスとは異なるパッシブアドレス型
の液晶デバイスを示す。例えば、電極３は銀または反射
性の高い別の金属から形成され得る。あるいは、また
は、更に、絶縁体４は絶縁性反射型誘電性多層スタック
から形成され得る。誘電性スタック内の反射電極３と比
較的少ない数の層とを組み合わせることが、全体の厚さ
を制限するのに有利である。
態は透過型であるが、以下に説明する実施形態は反射型
である。従って、図８には第１の電極３が反射型である
点で図１に示すデバイスとは異なるパッシブアドレス型
の液晶デバイスを示す。例えば、電極３は銀または反射
性の高い別の金属から形成され得る。あるいは、また
は、更に、絶縁体４は絶縁性反射型誘電性多層スタック
から形成され得る。誘電性スタック内の反射電極３と比
較的少ない数の層とを組み合わせることが、全体の厚さ
を制限するのに有利である。
【００９０】図９に示すデバイスは、波長板１５’が配
向層６および指電極５との間に形成される点で図８に示
すデバイスとは異なる。このような波長板は、所定の液
晶モードに有利であり得る。
向層６および指電極５との間に形成される点で図８に示
すデバイスとは異なる。このような波長板は、所定の液
晶モードに有利であり得る。
【００９１】波長板１５’は液晶反応性メソゲンから形
成され得る。波長板１５’を形成するために、絶縁体４
および指電極５は、例えば配向層６と同じタイプの配向
層または配向膜１８で覆われる。配向層１８は、反応性
メソゲンでスピンコーティングされ、次に反応性メソゲ
ンは配向層６を形成する前に硬化される。
成され得る。波長板１５’を形成するために、絶縁体４
および指電極５は、例えば配向層６と同じタイプの配向
層または配向膜１８で覆われる。配向層１８は、反応性
メソゲンでスピンコーティングされ、次に反応性メソゲ
ンは配向層６を形成する前に硬化される。
【００９２】反応性メソゲン波長板１５’は絶縁体であ
り、図６の絶縁体１５を参照して上で説明した最も高い
面内電場を含む「バッファ」層としても機能する。
り、図６の絶縁体１５を参照して上で説明した最も高い
面内電場を含む「バッファ」層としても機能する。
【００９３】波長板は反射型デバイスとして示すが、こ
のような波長板は透過型デバイスにも提供され得る。
のような波長板は透過型デバイスにも提供され得る。
【００９４】波長板１５’は、例えば８のオーダーの高
い誘電率を有し、通常、例えば８００ナノメートルの厚
い層を含む。従って、波長板１５’は、液晶層７と連続
してキャパシタンスとして機能する。従って、液晶７に
亘って要求される電場を達成するためにより高い画素駆
動電圧を提供する必要が生じ得る。
い誘電率を有し、通常、例えば８００ナノメートルの厚
い層を含む。従って、波長板１５’は、液晶層７と連続
してキャパシタンスとして機能する。従って、液晶７に
亘って要求される電場を達成するためにより高い画素駆
動電圧を提供する必要が生じ得る。
【００９５】図１０は、層４’が波長板を構成し、層１
５が平坦化された絶縁層を含む点で、図９のデバイスと
異なるデバイスを示す。波長板４’は、図９の波長板１
５’についてこれまでに説明したように形成され得、適
切な配向層または配向膜１９を図１０に示す。従って、
絶縁層１５はより薄く形成され得るので、要求される駆
動電圧は図９に示すデバイスと比較して低減され得る。
５が平坦化された絶縁層を含む点で、図９のデバイスと
異なるデバイスを示す。波長板４’は、図９の波長板１
５’についてこれまでに説明したように形成され得、適
切な配向層または配向膜１９を図１０に示す。従って、
絶縁層１５はより薄く形成され得るので、要求される駆
動電圧は図９に示すデバイスと比較して低減され得る。
【００９６】図１１は、平坦化絶縁体２０が絶縁体４と
配向層１８との間で指電極５上に形成される点で、図９
のデバイスと異なるデバイスを示す。絶縁体２０の材料
は、指電極５と屈折率が適合し、且つ、その上部表面が
平坦化されるので、これまでに説明した回折の影響は低
減される。
配向層１８との間で指電極５上に形成される点で、図９
のデバイスと異なるデバイスを示す。絶縁体２０の材料
は、指電極５と屈折率が適合し、且つ、その上部表面が
平坦化されるので、これまでに説明した回折の影響は低
減される。
【００９７】図１２は、図９に示すデバイスと同じ構造
を有するがアクティブマトリクス型である液晶デバイス
を示す。従って、平坦化されたアクティブマトリクス回
路２１は、デバイスの他のエレメントが形成される前に
基板１上に形成される。第１の電極３は、図１３に示す
ように画素の形状を規定する電極３の形状を有する反射
型画素電極を含む。電極８は、全ての画素に共通であり
且つ指電極５と共に接地された平面連続電極を含む。電
極３の各々は、ビアホールによって、回路２１の下に横
たわる駆動回路に接続される。
を有するがアクティブマトリクス型である液晶デバイス
を示す。従って、平坦化されたアクティブマトリクス回
路２１は、デバイスの他のエレメントが形成される前に
基板１上に形成される。第１の電極３は、図１３に示す
ように画素の形状を規定する電極３の形状を有する反射
型画素電極を含む。電極８は、全ての画素に共通であり
且つ指電極５と共に接地された平面連続電極を含む。電
極３の各々は、ビアホールによって、回路２１の下に横
たわる駆動回路に接続される。
【００９８】図１４は、図１２のデバイスの典型的な画
素回路を示す。各画素電極３は薄膜トランジスタ２２の
ソースに接続される。各行の画素のＴＦＴ２２のゲート
は一緒に共通のストローブラインまたは走査線に接続さ
れる。同様に、各列の画素のＴＦＴのドレインは一緒に
共通のデータラインに接続される。
素回路を示す。各画素電極３は薄膜トランジスタ２２の
ソースに接続される。各行の画素のＴＦＴ２２のゲート
は一緒に共通のストローブラインまたは走査線に接続さ
れる。同様に、各列の画素のＴＦＴのドレインは一緒に
共通のデータラインに接続される。
【００９９】図１２に示す二層電極構造は、各画素にお
いてキャパシタを形成する。特に、図１４においてキャ
パシタ２３によって模式的に示されるように、各画素の
電極３は一平面のキャパシタを形成し、それに対して、
画素の指電極５が他の平面を形成する。ＴＦＴディスプ
レイにおいて、ディスプレイ更新期間中に液晶７に亘っ
て所定の電圧を維持するために、通常、画素キャパシタ
が電荷蓄積に使用される。電極３および５によって形成
されたキャパシタ２３はこの機能を自動的に提供するの
で、分離したキャパシタは必要としなくてもよく、空間
を節約し且つ最大の画素サイズがより小さくなる。電極
３および５によって形成されたキャパシタ２３では、補
完的なストレージキャパシタを提供する必要を完全に除
去するのに十分でないとしても、電極３および５によっ
て形成されたキャパシタ２３が存在するために、必要と
される補完的なストレージキャパシタは従来よりも小さ
くなる。キャパシタ２３の容量は、画素の液晶容量の容
量の約１０倍となるのが好ましく、このことは、絶縁層
４の厚さを適切に選択することにより達成され得る。
いてキャパシタを形成する。特に、図１４においてキャ
パシタ２３によって模式的に示されるように、各画素の
電極３は一平面のキャパシタを形成し、それに対して、
画素の指電極５が他の平面を形成する。ＴＦＴディスプ
レイにおいて、ディスプレイ更新期間中に液晶７に亘っ
て所定の電圧を維持するために、通常、画素キャパシタ
が電荷蓄積に使用される。電極３および５によって形成
されたキャパシタ２３はこの機能を自動的に提供するの
で、分離したキャパシタは必要としなくてもよく、空間
を節約し且つ最大の画素サイズがより小さくなる。電極
３および５によって形成されたキャパシタ２３では、補
完的なストレージキャパシタを提供する必要を完全に除
去するのに十分でないとしても、電極３および５によっ
て形成されたキャパシタ２３が存在するために、必要と
される補完的なストレージキャパシタは従来よりも小さ
くなる。キャパシタ２３の容量は、画素の液晶容量の容
量の約１０倍となるのが好ましく、このことは、絶縁層
４の厚さを適切に選択することにより達成され得る。
【０１００】反射型デバイスの場合、例えば、投影ディ
スプレイにおいて単位相回折空間光モジュレータとして
使用する場合、屈折率の適合した絶縁層１５および１
５’を用いた指電極５の平坦化は、最も深刻な望ましく
ない回折、つまり、意図的に回折された光と同じ角度で
発生する回折を排除するかまたは実質的に低減する。し
かし画素を規定する電極の境界線は、望ましくない回折
のために、入射光の割合についての制御不良を引き起こ
し得る。パッシブマトリクスデバイスの場合、例えばこ
れまでに説明したように、通常このような望ましくない
回折は、反射電極がストライプ状の形状を有し、且つ、
デバイスに関連する投影光学系が望ましくない回折成分
を区別するという理由のためだけに、１つの方向に発生
する。アクティブマトリクスデバイスにおいて、一般に
反射画素電極３は正方形または矩形であるので、画素境
界線における回折は２つの方向に発生する。従って、関
連する光学系内で望ましくない回折を区別するのは困難
である。
スプレイにおいて単位相回折空間光モジュレータとして
使用する場合、屈折率の適合した絶縁層１５および１
５’を用いた指電極５の平坦化は、最も深刻な望ましく
ない回折、つまり、意図的に回折された光と同じ角度で
発生する回折を排除するかまたは実質的に低減する。し
かし画素を規定する電極の境界線は、望ましくない回折
のために、入射光の割合についての制御不良を引き起こ
し得る。パッシブマトリクスデバイスの場合、例えばこ
れまでに説明したように、通常このような望ましくない
回折は、反射電極がストライプ状の形状を有し、且つ、
デバイスに関連する投影光学系が望ましくない回折成分
を区別するという理由のためだけに、１つの方向に発生
する。アクティブマトリクスデバイスにおいて、一般に
反射画素電極３は正方形または矩形であるので、画素境
界線における回折は２つの方向に発生する。従って、関
連する光学系内で望ましくない回折を区別するのは困難
である。
【０１０１】図１５は、透明指電極５および反射画素電
極３を有する典型的なアクティブマトリクスデバイスの
画素構造内の光路を示す。（図１５はデバイスの下部基
板のみを示し、液晶層および上部基板は図示しない。）
指電極５からの回折を更に低減するために、電極３と５
との間の距離ｄ1はλ／２ｎ1とほぼ等しくなるのが最適
である。ここで、ｎ1は絶縁層４の屈折率、λは通常５
５０ナノメートルのオーダーであるディスプレイの設計
波長である。
極３を有する典型的なアクティブマトリクスデバイスの
画素構造内の光路を示す。（図１５はデバイスの下部基
板のみを示し、液晶層および上部基板は図示しない。）
指電極５からの回折を更に低減するために、電極３と５
との間の距離ｄ1はλ／２ｎ1とほぼ等しくなるのが最適
である。ここで、ｎ1は絶縁層４の屈折率、λは通常５
５０ナノメートルのオーダーであるディスプレイの設計
波長である。
【０１０２】図１５はまた、反射画素電極３と平坦化さ
れたアクティブマトリクス基板１および２１との間での
絶縁層２４の使用を示す。反射型画素間電極２５は、画
素電極３の間のギャップ、つまりデバイスの画素間のギ
ャップの下の絶縁層２４に埋め込まれる。このような埋
め込み反射電極２５において効果的に望ましくない回折
を低減するために、電極２３の下の電極２５の深さｄ2
は、（２ｍ＋１）λ／２ｎ1にほぼ等しい。ここで、ｍ
は負の整数ではなく、光路内の絶縁層４および２４の屈
折率は等しいものとみなす。
れたアクティブマトリクス基板１および２１との間での
絶縁層２４の使用を示す。反射型画素間電極２５は、画
素電極３の間のギャップ、つまりデバイスの画素間のギ
ャップの下の絶縁層２４に埋め込まれる。このような埋
め込み反射電極２５において効果的に望ましくない回折
を低減するために、電極２３の下の電極２５の深さｄ2
は、（２ｍ＋１）λ／２ｎ1にほぼ等しい。ここで、ｍ
は負の整数ではなく、光路内の絶縁層４および２４の屈
折率は等しいものとみなす。
【０１０３】ｄ1の値は高反射型電極に適する値であ
り、それに対して、ｄ2の値は屈折率の適合した膜に埋
め込まれた高透過性電極に適する値である。各界面にお
いて部分的に反射を行なう透過性指電極について、厚さ
の最適化は光波伝播解析（ｗａｖｅ ｐｒｏｐａｇａｔ
ｉｏｎ ａｎａｌｙｓｉｓ）を用いて計算され得る。
り、それに対して、ｄ2の値は屈折率の適合した膜に埋
め込まれた高透過性電極に適する値である。各界面にお
いて部分的に反射を行なう透過性指電極について、厚さ
の最適化は光波伝播解析（ｗａｖｅ ｐｒｏｐａｇａｔ
ｉｏｎ ａｎａｌｙｓｉｓ）を用いて計算され得る。
【０１０４】図１５において、電極３および電極２５に
よって反射される入射光の光路を、それぞれ２６および
２７で示す。
よって反射される入射光の光路を、それぞれ２６および
２７で示す。
【０１０５】図１６は、指電極５が反射型で、且つ、電
極２５が除去されている点で、図１５に示した構成と異
なる構成を示す。（図１６はデバイスの下部基板のみを
示し、液晶層および上部基板は図示しない。）例えば、
指電極５は銀またはアルミニウムから形成され得る。指
電極５は画素電極３の間のギャップを覆うように構成さ
れる。光路２６および２８の長さを適合させることによ
り回折の影響が低減され、２光路の長さの適合は、パッ
チ２８と比べた光路２６の追加の総光路長を波長の倍数
となるように設定することで達成される。このことは、
これまでに規定したように、指電極５の下の画素電極３
の深さｄを（２ｍ＋１）λ／２ｎ1と等しくすることに
より達成され得る。
極２５が除去されている点で、図１５に示した構成と異
なる構成を示す。（図１６はデバイスの下部基板のみを
示し、液晶層および上部基板は図示しない。）例えば、
指電極５は銀またはアルミニウムから形成され得る。指
電極５は画素電極３の間のギャップを覆うように構成さ
れる。光路２６および２８の長さを適合させることによ
り回折の影響が低減され、２光路の長さの適合は、パッ
チ２８と比べた光路２６の追加の総光路長を波長の倍数
となるように設定することで達成される。このことは、
これまでに規定したように、指電極５の下の画素電極３
の深さｄを（２ｍ＋１）λ／２ｎ1と等しくすることに
より達成され得る。
【０１０６】図１５および図１６は、指電極５からの望
ましくない回折が制限された光学的帯域幅においてのみ
抑制される構成を示す。
ましくない回折が制限された光学的帯域幅においてのみ
抑制される構成を示す。
【０１０７】図１７は、設計波長に依存せず従ってより
幅の広い光学的帯域幅で効果的な、電極５からの望まし
くない回折を抑制する構成を示す。（図１７はデバイス
の下部基板のみを示し、液晶層および上部基板は図示し
ない。）図１７の構成は、反射指電極５が屈折率の高い
コーティング２９で覆われるという点で、図１６の構成
とは異なる。層４および１５の屈折率ｎ1とコーティン
グ２９の屈折率ｎ2との間の十分に大きな差によって、
コーティング２９は光路２６と光路２８との間の光路の
違いを排除するのに適した厚さを有し得る。回折の影響
の抑制はｎ1ｄ1＝ｎ2ｄ2の場合に達成される（ここで、
ｄ1はコーティング２９の上部表面から画素電極３まで
の距離、ｄ2はコーティング２９の厚さである。）。例
えば、層４および１５は屈折率がｎ1＝１．５であるポ
リマーから形成され、コーティング２９は屈折率がｎ2
＝２であるシリコン窒化物から形成され、（ｄ1−ｄ2）
＝２００ナノメートルである場合、ｄ2は約６００ナノ
メートルである。
幅の広い光学的帯域幅で効果的な、電極５からの望まし
くない回折を抑制する構成を示す。（図１７はデバイス
の下部基板のみを示し、液晶層および上部基板は図示し
ない。）図１７の構成は、反射指電極５が屈折率の高い
コーティング２９で覆われるという点で、図１６の構成
とは異なる。層４および１５の屈折率ｎ1とコーティン
グ２９の屈折率ｎ2との間の十分に大きな差によって、
コーティング２９は光路２６と光路２８との間の光路の
違いを排除するのに適した厚さを有し得る。回折の影響
の抑制はｎ1ｄ1＝ｎ2ｄ2の場合に達成される（ここで、
ｄ1はコーティング２９の上部表面から画素電極３まで
の距離、ｄ2はコーティング２９の厚さである。）。例
えば、層４および１５は屈折率がｎ1＝１．５であるポ
リマーから形成され、コーティング２９は屈折率がｎ2
＝２であるシリコン窒化物から形成され、（ｄ1−ｄ2）
＝２００ナノメートルである場合、ｄ2は約６００ナノ
メートルである。
【０１０８】図１８は、図１のデバイスと同じであるが
アドレシング手段３０を更に含むデバイスの模式図であ
る。アドレシング手段３０は、他の列の画素内の指電極
から独立して、ある列の画素内の指電極にアドレスし得
る。この実施形態は、特にデバイス内の液晶層がＦＬＣ
である場合に、スイッチング制御を向上するという利点
を有する。周知のように、ＦＬＣをスイッチングする１
つの方法は、画素を公知の状態に「ブランキング」し、
画素を実質的に所望の新たなディスプレイ状態にするこ
とを含む。図１８の実施形態は画素のブランキングを行
毎に行うことを可能にし、このことにより、その後に行
うグレーレベルの状態の選択の精度を向上し得る。
アドレシング手段３０を更に含むデバイスの模式図であ
る。アドレシング手段３０は、他の列の画素内の指電極
から独立して、ある列の画素内の指電極にアドレスし得
る。この実施形態は、特にデバイス内の液晶層がＦＬＣ
である場合に、スイッチング制御を向上するという利点
を有する。周知のように、ＦＬＣをスイッチングする１
つの方法は、画素を公知の状態に「ブランキング」し、
画素を実質的に所望の新たなディスプレイ状態にするこ
とを含む。図１８の実施形態は画素のブランキングを行
毎に行うことを可能にし、このことにより、その後に行
うグレーレベルの状態の選択の精度を向上し得る。
【０１０９】図１８は、ある列の画素に対応する第２の
電極が他の列に対応する第２の電極から独立してアドレ
スされる様子を示すが、ある行の画素に対応する第２の
電極が、他の行の画素に対応する第２の電極から独立し
てアドレスされるように、同じく適切に構成され得る。
電極が他の列に対応する第２の電極から独立してアドレ
スされる様子を示すが、ある行の画素に対応する第２の
電極が、他の行の画素に対応する第２の電極から独立し
てアドレスされるように、同じく適切に構成され得る。
【０１１０】本発明の更なる実施形態を図１９に示す。
この図は、画素が行および列に構成されるアクティブマ
トリクスデバイスを示す。しかし、指電極５は行または
列の方向に配向されず、行および列の方向に対して実質
的に４５°の角度に配置される。
この図は、画素が行および列に構成されるアクティブマ
トリクスデバイスを示す。しかし、指電極５は行または
列の方向に配向されず、行および列の方向に対して実質
的に４５°の角度に配置される。
【０１１１】この実施形態において、画素がオンにスイ
ッチされた場合に液晶内に規定された格子から偏向され
た光は、下にある画素電極からの偏向によって起こる偏
向されたオーダーの両方のセットに対して４５°の角度
の平面内にある。行の方向に対する角度が鋭角となるよ
うに指電極を配置することによって、望ましくない偏向
された光の収集を回避することができる。
ッチされた場合に液晶内に規定された格子から偏向され
た光は、下にある画素電極からの偏向によって起こる偏
向されたオーダーの両方のセットに対して４５°の角度
の平面内にある。行の方向に対する角度が鋭角となるよ
うに指電極を配置することによって、望ましくない偏向
された光の収集を回避することができる。
【０１１２】図１９において、指電極を行の方向に対し
て４５°となるように示すが、この実施形態は４５°の
角度に限定されない。指電極と行の方向との間の好適な
角度は、使用する光学系に依存する。環状の光源の像の
場合、４５°の角度が好適である。しかし、アーク源を
使用する場合、アーク源は幾分一次元的であるので、４
５°の角度は最高の結果をもたらさない。
て４５°となるように示すが、この実施形態は４５°の
角度に限定されない。指電極と行の方向との間の好適な
角度は、使用する光学系に依存する。環状の光源の像の
場合、４５°の角度が好適である。しかし、アーク源を
使用する場合、アーク源は幾分一次元的であるので、４
５°の角度は最高の結果をもたらさない。
【０１１３】図１９の実施形態において、指電極は全て
アースに接続される。しかし、図１９のデバイスに、例
えば図１８について説明したアドレシング方法等の他の
アドレシング方法を用い得る。
アースに接続される。しかし、図１９のデバイスに、例
えば図１８について説明したアドレシング方法等の他の
アドレシング方法を用い得る。
【０１１４】ストローブ電極およびデータ電極に対する
角度を設定して指電極を配置することにより、図１９の
教示をパッシブアドレスされた液晶ディスプレイに応用
することもまた可能である。
角度を設定して指電極を配置することにより、図１９の
教示をパッシブアドレスされた液晶ディスプレイに応用
することもまた可能である。
【０１１５】図１に示したデバイスを参照しながら図１
８および図１９のデバイスを説明したが、図１８および
図１９の特徴は本明細書中で上述した他のいかなるデバ
イスにも応用し得る。
８および図１９のデバイスを説明したが、図１８および
図１９の特徴は本明細書中で上述した他のいかなるデバ
イスにも応用し得る。
【０１１６】図２０は本発明の更なる実施形態による液
晶ディスプレイデバイスについての、下部基板の断面図
である。この実施形態は、隣接する画素電極３の間のギ
ャップ上に配置された指電極５’が反射型であり、一方
残りの指電極５が透明である点で図１５の実施形態とは
異なる。反射指電極５’および透明指電極５の両方が画
素電極３上方に約（ｍ＋１）λ／２ｎ1の距離で配置さ
れる（ここで、ｍは０、１、２．．．、ｎ1は絶縁層４
および１５の屈折率である。）。
晶ディスプレイデバイスについての、下部基板の断面図
である。この実施形態は、隣接する画素電極３の間のギ
ャップ上に配置された指電極５’が反射型であり、一方
残りの指電極５が透明である点で図１５の実施形態とは
異なる。反射指電極５’および透明指電極５の両方が画
素電極３上方に約（ｍ＋１）λ／２ｎ1の距離で配置さ
れる（ここで、ｍは０、１、２．．．、ｎ1は絶縁層４
および１５の屈折率である。）。
【０１１７】図１５の実施形態を超える本実施形態の利
点は、反射指電極５’と画素電極３との間の距離をより
正確に制御し得る点にある。それは下部絶縁層４の堆積
の均一性にのみ依存し、全体的な平坦性に依存しない。
しかし、１つの考え得る欠点は、指電極が２つの別個の
ステップ（透明指電極５を形成するステップおよび反射
指電極５’を形成するステップ）で形成される点にあ
り、その結果配向およびレジストレーションが困難にな
り得る。結果として、反射電極５’の考えられ得るミス
アライメントを許容するために、反射指電極５’を隣接
する画素電極３の間のギャップよりも幅広く形成しなけ
ればならない。
点は、反射指電極５’と画素電極３との間の距離をより
正確に制御し得る点にある。それは下部絶縁層４の堆積
の均一性にのみ依存し、全体的な平坦性に依存しない。
しかし、１つの考え得る欠点は、指電極が２つの別個の
ステップ（透明指電極５を形成するステップおよび反射
指電極５’を形成するステップ）で形成される点にあ
り、その結果配向およびレジストレーションが困難にな
り得る。結果として、反射電極５’の考えられ得るミス
アライメントを許容するために、反射指電極５’を隣接
する画素電極３の間のギャップよりも幅広く形成しなけ
ればならない。
【０１１８】上述の好適な実施形態において、指電極は
均一な幅を有し、且つ、実質的に規則正しく間隔を空け
られている。しかし本発明はこれに限定されない。図２
１は、本発明の別の実施形態による、画素内の指電極の
模式的な平面図である。この実施形態はまた、互いに横
方向に間隔を開けられた複数の指電極を有する。しか
し、この実施形態における指電極５は不規則な幅を有
し、隣接する電極間の空間は画素上で変化する。
均一な幅を有し、且つ、実質的に規則正しく間隔を空け
られている。しかし本発明はこれに限定されない。図２
１は、本発明の別の実施形態による、画素内の指電極の
模式的な平面図である。この実施形態はまた、互いに横
方向に間隔を開けられた複数の指電極を有する。しか
し、この実施形態における指電極５は不規則な幅を有
し、隣接する電極間の空間は画素上で変化する。
【０１１９】この実施形態における指電極は、好適に
は、疑似ランダム形状を有し、その結果、電極の形状お
よびスペーシングは、１画素内でおよび１画素ずつの両
方で不規則に変化する。指電極によって覆われた画素の
面積は、正確に５０パーセントである必要はなく、好適
には約４０％から約６０％の範囲である。隣接する指電
極は横方向に空間を空けられるが、電極の幅は変化する
ので、この実施形態において、１画素内のまたは隣接す
る画素内の隣接する指電極がある一点で互いに接触し得
る。
は、疑似ランダム形状を有し、その結果、電極の形状お
よびスペーシングは、１画素内でおよび１画素ずつの両
方で不規則に変化する。指電極によって覆われた画素の
面積は、正確に５０パーセントである必要はなく、好適
には約４０％から約６０％の範囲である。隣接する指電
極は横方向に空間を空けられるが、電極の幅は変化する
ので、この実施形態において、１画素内のまたは隣接す
る画素内の隣接する指電極がある一点で互いに接触し得
る。
【０１２０】指電極の端部は、例えば、ランダムウォー
ク機能によって規定される。不規則におよび／または疑
似ランダムに成形された指電極の使用により、１方向へ
の回折よりむしろ散乱を生成する。指電極の端部を規定
するランダム機能が重要な要因を有する場合、指示され
た散乱を得ることができる。
ク機能によって規定される。不規則におよび／または疑
似ランダムに成形された指電極の使用により、１方向へ
の回折よりむしろ散乱を生成する。指電極の端部を規定
するランダム機能が重要な要因を有する場合、指示され
た散乱を得ることができる。
【０１２１】図２１の指電極は反射型または透明であり
得、本明細書中で上述した実施形態のいずれかに応用し
得る。
得、本明細書中で上述した実施形態のいずれかに応用し
得る。
【０１２２】図２２は本発明の別の実施形態による画素
の模式的な平面図である。この実施形態において、１つ
の第２の電極５’’が画素内に提供される。第２の電極
５’’の周囲３１は画素の中央領域を含み、好適には、
実質的に画素の全領域を含み、画素の全領域を含み得
る。
の模式的な平面図である。この実施形態において、１つ
の第２の電極５’’が画素内に提供される。第２の電極
５’’の周囲３１は画素の中央領域を含み、好適には、
実質的に画素の全領域を含み、画素の全領域を含み得
る。
【０１２３】複数の開口部３０が第２の電極５’’に形
成される。これらの開口部は好適には異なるサイズであ
り、好適にはランダムな、または疑似ランダムな位置に
配置される。開口部のサイズおよび位置は、例えば、乱
数発生装置を用いて規定され得る。図２２には円状の開
口部を示したが、他の形状を有する開口部も用いられ得
る。開口部３０のサイズ、数および位置は、好適には、
画素毎に不規則に変化する。電極５’’の「活性領
域」、つまり電極の周囲３１内の領域から開口部の領域
の合計を引いた領域は、約４０％から約６０％の間の画
素領域が好適である。開口部が円形である場合、電極に
おける開口部の直径は好適には１０μｍ未満であり、よ
り好適には５μｍ未満である。
成される。これらの開口部は好適には異なるサイズであ
り、好適にはランダムな、または疑似ランダムな位置に
配置される。開口部のサイズおよび位置は、例えば、乱
数発生装置を用いて規定され得る。図２２には円状の開
口部を示したが、他の形状を有する開口部も用いられ得
る。開口部３０のサイズ、数および位置は、好適には、
画素毎に不規則に変化する。電極５’’の「活性領
域」、つまり電極の周囲３１内の領域から開口部の領域
の合計を引いた領域は、約４０％から約６０％の間の画
素領域が好適である。開口部が円形である場合、電極に
おける開口部の直径は好適には１０μｍ未満であり、よ
り好適には５μｍ未満である。
【０１２４】使用時、図２２の第２の電極は、上述の実
施形態の指電極と同様に動作する。第１の電極に電圧が
印加される場合、第１の電極および第２の電極５’’の
二層構造が、図５を参照して上述した様態で実質的に正
方形の電場を生成する。図２２の第２の電極は、面内電
場を生成することに向けられたＵＳ ５ ６０８ ５５
６の配向制御電極とは全く異なる。ＵＳ ５ ６０８
５５６の配向制御電極の活性領域は画素の周部分のみを
覆い、実質的に画素領域上を覆わない。
施形態の指電極と同様に動作する。第１の電極に電圧が
印加される場合、第１の電極および第２の電極５’’の
二層構造が、図５を参照して上述した様態で実質的に正
方形の電場を生成する。図２２の第２の電極は、面内電
場を生成することに向けられたＵＳ ５ ６０８ ５５
６の配向制御電極とは全く異なる。ＵＳ ５ ６０８
５５６の配向制御電極の活性領域は画素の周部分のみを
覆い、実質的に画素領域上を覆わない。
【０１２５】隣接する画素の第２の電極が互いに連続す
ることが可能である。例えば、行または列内の画素の第
２の電極は互いに連続し得、互いに独立してアドレス可
能である第２の電極は各行または各列の画素に対応す
る。あるいは、第２の電極がディスプレイデバイスの全
領域上で連続し得る。あるいは、各画素は独立してアド
レス可能な第２の電極を有する。
ることが可能である。例えば、行または列内の画素の第
２の電極は互いに連続し得、互いに独立してアドレス可
能である第２の電極は各行または各列の画素に対応す
る。あるいは、第２の電極がディスプレイデバイスの全
領域上で連続し得る。あるいは、各画素は独立してアド
レス可能な第２の電極を有する。
【０１２６】図２２の第２の電極５’’はまた、回折よ
りもむしろ散乱を発生する。
りもむしろ散乱を発生する。
【０１２７】図２２の第２の電極５’’は反射型または
透明であり得、図１９から図２１の実施形態を除いた上
述の本発明の実施形態のいずれかに応用し得る。特に、
第２の電極は、画素の第２の電極が接地電位に接続され
る実施形態、または、画素の第２の電極が画素の第３の
電極に電気的に接続される実施形態において使用され得
る。
透明であり得、図１９から図２１の実施形態を除いた上
述の本発明の実施形態のいずれかに応用し得る。特に、
第２の電極は、画素の第２の電極が接地電位に接続され
る実施形態、または、画素の第２の電極が画素の第３の
電極に電気的に接続される実施形態において使用され得
る。
【０１２８】図２１および図２２の第２の電極は任意の
従来の方法によって形成される。
従来の方法によって形成される。
【０１２９】図２３は、本発明の更なる実施形態を示
す。デバイスは、例えばガラス板から形成された第１の
基板１および第２の基板２を含む。基板１は、例えば金
属性電極等の、反射型の第１の電極３（画素電極）を含
む電極構造を担持する。（図２３に第１の電極３を１つ
だけ図示する。）第１の電極３は、ＳｉＯ2等の絶縁材
料の層を含む絶縁体４内に埋め込まれる。絶縁体４は、
電気的絶縁を提供するのに十分な深さを有し、通常、１
００〜２００ナノメートルの厚さである。
す。デバイスは、例えばガラス板から形成された第１の
基板１および第２の基板２を含む。基板１は、例えば金
属性電極等の、反射型の第１の電極３（画素電極）を含
む電極構造を担持する。（図２３に第１の電極３を１つ
だけ図示する。）第１の電極３は、ＳｉＯ2等の絶縁材
料の層を含む絶縁体４内に埋め込まれる。絶縁体４は、
電気的絶縁を提供するのに十分な深さを有し、通常、１
００〜２００ナノメートルの厚さである。
【０１３０】第２の電極５は絶縁体４の上部表面上に形
成される。電極５は透明であり、２０ナノメートルのオ
ーダーの厚さを有するＩＴＯから形成され得る。第２の
電極５は、デバイスの横方向の範囲全体を延びるストラ
イプ平行均一間隔電極として形成される。第２の電極５
のピッチは、デバイスの画素のピッチよりもかなり狭
い。（図２３に１つの画素のみを図示する。）スタティ
ック４分の１波長板３２は第２の電極５上に配置され
る。この波長板３２の組成および製造は図９の波長板１
５’の組成および製造と同じである。クォーター波長板
３２は、基板１と基板２との間の層の形態の液晶７を配
向する配向層６によって覆われる。配向層または配向膜
６は、任意の従来の配向層を含み得る。液晶７は、例え
ばＮＬＣ、ＦＬＣまたはＡＦＬＣであり得る。
成される。電極５は透明であり、２０ナノメートルのオ
ーダーの厚さを有するＩＴＯから形成され得る。第２の
電極５は、デバイスの横方向の範囲全体を延びるストラ
イプ平行均一間隔電極として形成される。第２の電極５
のピッチは、デバイスの画素のピッチよりもかなり狭
い。（図２３に１つの画素のみを図示する。）スタティ
ック４分の１波長板３２は第２の電極５上に配置され
る。この波長板３２の組成および製造は図９の波長板１
５’の組成および製造と同じである。クォーター波長板
３２は、基板１と基板２との間の層の形態の液晶７を配
向する配向層６によって覆われる。配向層または配向膜
６は、任意の従来の配向層を含み得る。液晶７は、例え
ばＮＬＣ、ＦＬＣまたはＡＦＬＣであり得る。
【０１３１】例えばＩＴＯから形成された透明の第３の
電極８（共通電極）が、上部基板２に配置される。液晶
７を配向させる配向層９が、第３の電極８に配置され
る。
電極８（共通電極）が、上部基板２に配置される。液晶
７を配向させる配向層９が、第３の電極８に配置され
る。
【０１３２】図２３の実施形態は、位相補償部材３３が
提供される点で図９の実施形態とは異なる。これらの部
材は、隣接する第２の電極５の間のギャップとのレジス
トレーションを行った透明のストリップ３３であり、第
２の電極に対して実質的に平行に延びる。透明のストリ
ップは、隣接する第１の電極３の間のギャップを通る光
の光路内に配置される。この実施形態において、第１の
電極３によって反射される全ての光が、透明な第２の電
極５または透明なストリップ３３の１つのいずれかを通
る。透明なストリップによって引き起こされる光学的な
位相差が透明な第２の電極によって引き起こされる光学
的位相差に等しい場合、透明なストリップは、透明な第
２の電極５によって引き起こされる光路の差を補償す
る。
提供される点で図９の実施形態とは異なる。これらの部
材は、隣接する第２の電極５の間のギャップとのレジス
トレーションを行った透明のストリップ３３であり、第
２の電極に対して実質的に平行に延びる。透明のストリ
ップは、隣接する第１の電極３の間のギャップを通る光
の光路内に配置される。この実施形態において、第１の
電極３によって反射される全ての光が、透明な第２の電
極５または透明なストリップ３３の１つのいずれかを通
る。透明なストリップによって引き起こされる光学的な
位相差が透明な第２の電極によって引き起こされる光学
的位相差に等しい場合、透明なストリップは、透明な第
２の電極５によって引き起こされる光路の差を補償す
る。
【０１３３】好適には、透明なストリップ３３は第２の
電極と同じ材料から形成され、第２の電極と実質的に同
じ厚さを有する。これは、透明なストリップによって引
き起こされる光学的位相差を透明な第２の電極によって
引き起こされる光学的位相差に実質的に等しくなること
を確実にする簡単な方法である。
電極と同じ材料から形成され、第２の電極と実質的に同
じ厚さを有する。これは、透明なストリップによって引
き起こされる光学的位相差を透明な第２の電極によって
引き起こされる光学的位相差に実質的に等しくなること
を確実にする簡単な方法である。
【０１３４】図２３において、位相補償部材は第１の電
極３の上部表面上に配置される。しかしこの位置に限ら
れず、隣接する第１の電極の間のギャップを通る光の光
路内に提供されるような別の場所に配置され得る。例え
ば、位相補償部材は第１の電極３の絶縁層４内に配置さ
れ得る（但しこの場合、更なる製造ステップが必要であ
る。）。
極３の上部表面上に配置される。しかしこの位置に限ら
れず、隣接する第１の電極の間のギャップを通る光の光
路内に提供されるような別の場所に配置され得る。例え
ば、位相補償部材は第１の電極３の絶縁層４内に配置さ
れ得る（但しこの場合、更なる製造ステップが必要であ
る。）。
【０１３５】位相補償部材は、本明細書中で上述した第
２の電極が透明である実施形態のいずれかに応用し得
る。図２３はアクティブマトリクスデバイスを示すが、
位相補償部材をパッシブマトリクスデバイスに応用し得
る。
２の電極が透明である実施形態のいずれかに応用し得
る。図２３はアクティブマトリクスデバイスを示すが、
位相補償部材をパッシブマトリクスデバイスに応用し得
る。
【０１３６】
【発明の効果】上述のように、本発明によると、十分の
高解像度でスイッチング可能な電極構造を有する液晶デ
バイスを提供することができる。
高解像度でスイッチング可能な電極構造を有する液晶デ
バイスを提供することができる。
【図１】本発明の第１の実施形態を構成する、パッシブ
アドレスされた液晶デバイスの２つの画素の断面図であ
る。
アドレスされた液晶デバイスの２つの画素の断面図であ
る。
【図２】図１に示した画素の概略平面図である。
【図３】公知の電極構成の概略断面図および得られた等
電位プロフィールである。
電位プロフィールである。
【図４】公知の電極構成の概略断面図および得られた等
電位プロフィールである。
電位プロフィールである。
【図５】等電位プロフィールを示す、図１に示した二層
電極構成の概略断面図を示す。
電極構成の概略断面図を示す。
【図６】本発明の第２の実施形態を構成する、パッシブ
アドレスされた液晶デバイスの２つの画素の断面図であ
る。
アドレスされた液晶デバイスの２つの画素の断面図であ
る。
【図７】等電位プロフィールを示す、図６に示したデバ
イスの概略断面図である。
イスの概略断面図である。
【図８】本発明の第３の実施形態を構成する、パッシブ
アドレスされた反射型液晶デバイスの２つの画素の断面
図である。
アドレスされた反射型液晶デバイスの２つの画素の断面
図である。
【図９】本発明の第４の実施形態を構成する、パッシブ
アドレスされた反射型液晶デバイスの２つの画素の断面
図である。
アドレスされた反射型液晶デバイスの２つの画素の断面
図である。
【図１０】本発明の第５の実施形態を構成する、パッシ
ブアドレスされた反射型液晶デバイスの２つの画素の断
面図である。
ブアドレスされた反射型液晶デバイスの２つの画素の断
面図である。
【図１１】本発明の第６の実施形態を構成する、パッシ
ブアドレスされた反射型液晶デバイスの２つの画素の断
面図である。
ブアドレスされた反射型液晶デバイスの２つの画素の断
面図である。
【図１２】本発明の第７の実施形態を構成する、アクテ
ィブマトリクスアドレスされた反射型液晶デバイスの２
つの画素の断面図である。
ィブマトリクスアドレスされた反射型液晶デバイスの２
つの画素の断面図である。
【図１３】図１３に示した画素の概略平面図である。
【図１４】図１２に示したディスプレイの画素の模式回
路図である。
路図である。
【図１５】図１２に示したデバイスと同じであるが画素
電極の下に埋込反射体を更に有する反射型アクティブマ
トリクスにおける光路を示す部分的な断面図である。
電極の下に埋込反射体を更に有する反射型アクティブマ
トリクスにおける光路を示す部分的な断面図である。
【図１６】反射型指電極を有する反射型アクティブマト
リクスにおける光路を示す部分的な断面図である。
リクスにおける光路を示す部分的な断面図である。
【図１７】屈折率の高い膜で覆われた反射型指電極を有
する反射型アクティブマトリクスデバイスにおける光路
を示す部分的な断面図である。
する反射型アクティブマトリクスデバイスにおける光路
を示す部分的な断面図である。
【図１８】図１に対応するが、本発明の別のアドレシン
グ手段を示す断面図である。
グ手段を示す断面図である。
【図１９】本発明の別の実施形態の断面図である。
【図２０】本発明の別の実施形態の断面図である。
【図２１】本発明の別の実施形態の平面図である。
【図２２】本発明の別の実施形態の平面図である。
【図２３】本発明の別の実施形態の断面図である。
１ 基板 ２ 基板 ３ 電極 ４ 絶縁体 ５ 指電極 ６ 配向膜 ７ 液晶 ８ 電極 ９ 配向膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ゲラント ロビンソン イギリス国 オーエックス44 ７ユーユー オックスフォードシャー， スタダンプ トン， ニューイングトン ロード， ブ ルックハンプトン コテージーズ １ (72)発明者 ニコラス メイヒュー イギリス国 オーエックス２ ０イーディ ー オックスフォード， プレストウィッ チ プレイス 20 (72)発明者 ダンカン アンダーソン イギリス国 オーエックス14 １ディーダ ブリュー オックスフォードシャー， ア ビンドン， ボストック ロード 34 (72)発明者 ジェーソン スラック イギリス国 オーエックス４ ２ワイジー オックスフォード， カウリー， テン プル クロイスターズ ５ (72)発明者 カレン エマ トッド イギリス国 イーエックス13 ６ビーユー デボン， コリトン， ノースレイ， スマリコンベ ファーム （番地なし)
Claims (55)
- 【請求項１】 第１の基板および第２の基板と、 該第１の基板と該第２の基板との間に配置された液晶層
と、 複数の画素と、を含む液晶デバイスであって、 該複数の画素の各々が、 該第１の基板上に配置された第１の電極と、 該第１の基板に対応する該第１の電極から電気的に絶縁
され、且つ、該第１の電極上に配置された第２の電極
と、 該第２の基板上に配置された第３の電極と、を含む液晶
デバイス。 - 【請求項２】 前記複数の画素の各々において、前記第
２の電極が複数の横方向に間隔を空けた第２の電極を含
み、該第２の電極の少なくとも１つが前記第３の電極に
電気的に接続される、請求項１に記載の液晶デバイス。 - 【請求項３】 前記複数の第２の電極が電気的に一体に
接続される、請求項２に記載の液晶デバイス。 - 【請求項４】 前記複数の画素の各々において、前記第
２の電極が、接地電位に電気的に接続された複数の横方
向に間隔を空けた第２の電極を含む、請求項１に記載の
液晶デバイス。 - 【請求項５】 前記複数の画素がレギュラーアレイに配
列され、該複数の画素の各々において、前記第２の電極
が複数の横方向に間隔を空けた第２の電極を含み、該デ
バイスが、他の行または列の画素から独立して、画素の
レギュラーアレイの行または列に対応する第２の電極に
アドレスするためのアドレシング手段を更に含む、請求
項１に記載の液晶デバイス。 - 【請求項６】 前記複数の画素がレギュラーアレイとし
て配列される、請求項１に記載の液晶デバイス。 - 【請求項７】 前記複数の画素の各々において、前記第
２の電極がストライプ状の実質的に平行な電極を含む、
請求項１に記載の液晶デバイス。 - 【請求項８】 前記第２の電極の前記ストライプ状の実
質的に平行な電極が、実質的に均一に間隔を空けて離さ
れる、請求項７に記載の液晶デバイス。 - 【請求項９】 第３の電極の各々が一列の画素に沿って
延び、且つ、一列の画素に共通であり、第１の電極の各
々が一行の画素に沿って延び、且つ、一行の画素に共通
であり、それにより、パッシブマトリクスアドレシング
配列を形成する、請求項１に記載の液晶デバイス。 - 【請求項１０】 前記複数の画素の各々において、前記
第２の電極が、それぞれが前記第１または第３の電極に
対して実質的に平行に延びる複数の横方向に間隔を空け
た第２の電極含む、請求項９に記載の液晶デバイス。 - 【請求項１１】 前記複数の画素の各々において、前記
第２の電極が、それぞれが前記第１の電極に対して実質
的に４５°の角度で延びる複数の横方向に間隔を空けた
第２の電極含む、請求項９に記載の液晶デバイス。 - 【請求項１２】 前記第３の電極が全ての画素に共通で
あり、前記第１の電極の各々がアクティブ非線形デバイ
スに接続された画素電極を含み、それにより、アクティ
ブマトリクスアドレシング配列を形成する、請求項１に
記載の液晶デバイス。 - 【請求項１３】 前記複数の画素が行および列に配列さ
れ、前記複数の画素の各々において、前記第２の電極
が、それぞれが実質的に行または列の方向に延びる複数
の横方向に間隔を空けた第２の電極を含む、請求項１２
に記載の液晶デバイス。 - 【請求項１４】 前記複数の画素が行および列に配列さ
れ、前記複数の画素の各々において、前記第２の電極
が、それぞれが行の方向に対して実質的に４５°の角度
で延びる複数の横方向に間隔を空けた第２の電極含む、
請求項１２に記載の液晶デバイス。 - 【請求項１５】 前記第２の電極が対応する画素の中央
領域上を延び、複数の開口部が該第２の電極に提供され
る、請求項１に記載の液晶デバイス。 - 【請求項１６】 前記第２の電極が前記第３の電極に電
気的に接続される、請求項１５に記載の液晶デバイス。 - 【請求項１７】 前記第２の電極が接地電位に電気的に
接続される、請求項１５に記載の液晶デバイス。 - 【請求項１８】 他の画素の第２の電極から独立して、
１つの画素の第２の電極にアドレスするためのアドレシ
ング手段を更に含む、請求項１５に記載の液晶デバイ
ス。 - 【請求項１９】 前記複数の画素がレギュラーアレイに
配列される、請求項１５に記載の液晶デバイス。 - 【請求項２０】 前記複数の画素がレギュラーアレイに
配列され、該デバイスが、他の行または列の画素から独
立して、画素のレギュラーアレイの行または列に対応す
る第２の電極にアドレスするためのアドレシング手段を
更に含む、請求項１５に記載の液晶デバイス。 - 【請求項２１】 前記第２の電極が対応する画素の実質
的に全領域上を延びる、請求項１５に記載の液晶デバイ
ス。 - 【請求項２２】 前記第３の電極の各々が一列の画素に
沿って延び、且つ、一列の画素に共通であり、前記第１
の電極の各々が一行の画素に沿って延び、且つ、一行の
画素に共通であり、それにより、パッシブマトリクスア
ドレシング配列を形成する、請求項１５に記載の液晶デ
バイス。 - 【請求項２３】 前記第３の電極が全ての画素に共通で
あり、前記第１の電極の各々がアクティブ非線形デバイ
スに接続された画素電極を含み、それにより、アクティ
ブマトリクスアドレシング配列を形成する、請求項１５
に記載の液晶デバイス。 - 【請求項２４】 前記第２の電極上に配置された第１の
電気的絶縁層を更に含む、請求項１に記載の液晶デバイ
ス。 - 【請求項２５】 前記第２の電極が透明であり、前記第
１の電気的絶縁層の屈折率が該第２の電極の屈折率に実
質的に等しい、請求項２４に記載の液晶デバイス。 - 【請求項２６】 前記第１の電極と前記第２の電極との
間に配置された第２の電気的絶縁層を更に含む、請求項
１に記載の液晶デバイス。 - 【請求項２７】 前記第２の電気的絶縁層が、前記第２
の電極の屈折率に実質的に等しい屈折率を有する、請求
項２６に記載の液晶デバイス。 - 【請求項２８】 前記複数の画素の各々において、前記
第２の電極が複数の横方向に間隔を空けた第２の電極を
含み、前記デバイスが該第２の電極上に配置された第１
の電気的絶縁層を更に含み、該第１の電気的絶縁層の屈
折率が該第２の電極の屈折率に実質的に等しい、請求項
１に記載の液晶デバイス。 - 【請求項２９】 前記第２の電極が対応する画素の中央
領域上を延び、複数の開口部が該第２の電極に提供さ
れ、前記デバイスが該第２の電極上に配置された第１の
電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折
率が該第２の電極の屈折率に実質的に等しい、請求項１
に記載の液晶デバイス。 - 【請求項３０】 前記第２の電極が対応する画素の実質
的に全領域上を延びる、請求項２９に記載の液晶デバイ
ス。 - 【請求項３１】 前記第２の電極が透明であり、前記第
１の電気的絶縁層が平坦化される、請求項２４に記載の
液晶デバイス。 - 【請求項３２】 前記第２の電極が透明であり、前記第
１の電気的絶縁層が平坦化される、請求項２８に記載の
液晶デバイス。 - 【請求項３３】 前記第２の電極が透明であり、前記第
１の電気的絶縁層が平坦化される、請求項２９に記載の
液晶デバイス。 - 【請求項３４】 前記第１の基板上に配置された波長板
を更に含む、請求項１に記載の液晶デバイス。 - 【請求項３５】 前記波長板が前記第１の電極と前記第
２の電極との間に配置された第２の電気的絶縁層を含
む、請求項３４に記載の液晶デバイス。 - 【請求項３６】 前記波長板が、前記第２の電極上に配
置された第１の電気的絶縁層を含む、請求項３４に記載
の液晶デバイス。 - 【請求項３７】 前記第１の基板上に配置された反射体
を含む、請求項１に記載の液晶デバイス。 - 【請求項３８】 前記反射体が誘電性の反射体を含む、
請求項３７に記載の液晶デバイス。 - 【請求項３９】 前記反射体が前記第１の電極を含む、
請求項３７に記載の液晶デバイス。 - 【請求項４０】 前記反射体が前記第２の電極を含む、
請求項３７に記載の液晶デバイス。 - 【請求項４１】 前記第１の基板上に配置された反射体
を更に含み、該反射体が前記第２の電極を含み、前記第
２の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質
的に等しく、ｍがゼロより大きいまたはゼロに等しい整
数であり、λが光放射の波長であり、ｎが該第２の電気
的絶縁層の屈折率である、請求項２６に記載の液晶デバ
イス。 - 【請求項４２】 前記第１の電気的絶縁層が厚さｄ2お
よび屈折率ｎ2を有し、 該第１の電極が屈折率ｎ1を有する第３の電気的絶縁材
料によって覆われ、基板に対応する上部表面が少なくと
も該第１の電気的絶縁層の上部表面と同じ高さであり、 該第１の電気的絶縁層の上部表面から該第１の電極まで
の深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、 該第１の電極および該第２の電極が反射電極である、請
求項２４に記載の液晶デバイス。 - 【請求項４３】 前記第１の電気的絶縁層が厚さｄ2お
よび屈折率ｎ2を有し、 該第１の電極が屈折率ｎ1を有する第３の電気的絶縁材
料によって覆われ、基板に対応する上部表面が少なくと
も該第１の電気的絶縁層の上部表面と同じ高さであり、 該第１の電気的絶縁層の上部表面から該第１の電極まで
の深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、 該第１の電極および該第２の電極が反射電極である、請
求項２８に記載の液晶デバイス。 - 【請求項４４】 前記第１の電気的絶縁層が厚さｄ2お
よび屈折率ｎ2を有し、 該第１の電極が屈折率ｎ1を有する第３の電気的絶縁材
料によって覆われ、基板に対応する上部表面が少なくと
も該第１の電気的絶縁層の上部表面と同じ高さであり、 該第１の電気的絶縁層の上部表面から該第１の電極まで
の深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、 該第１の電極および該第２の電極が反射電極である、請
求項２９に記載の液晶デバイス。 - 【請求項４５】 前記第３の電気的絶縁材料が前記第１
の電気的絶縁層上に配置される、請求項４２に記載の液
晶デバイス。 - 【請求項４６】 前記第３の電気的絶縁材料が前記第１
の電気的絶縁層上に配置される、請求項４３に記載の液
晶デバイス。 - 【請求項４７】 前記第３の電気的絶縁材料が前記第１
の電気的絶縁層上に配置される、請求項４４に記載の液
晶デバイス。 - 【請求項４８】 前記第１の基板に対応する前記第１の
電極の間のギャップの下に配置された反射電極を更に含
み、 第１の電極および反射電極が屈折率ｎを有する電気的絶
縁材料内に配置され、 該反射電極が該第１の電極の下の（２ｍ＋１）λ／２ｎ
に実質的に等しい深さに配置され、 ｍがゼロより大きいまたはゼロに等しい整数であり、λ
が光放射の波長である、請求項３９に記載の液晶デバイ
ス。 - 【請求項４９】 前記第１の電極の間のギャップ上に配
置された前記第２の電極が反射型であり、該第１の電極
の間のギャップ上に配置されない前記第２の電極が透明
であり、 前記第２の電気的絶縁層が（ｍ＋１）λ／２ｎに実質的
に等しい厚さを有し、ｍがゼロより大きいまたはゼロに
等しい整数であり、λが光放射の波長、ｎが該第２の電
気的絶縁層の屈折率である、請求項３９に記載の液晶デ
バイス。 - 【請求項５０】 前記波長λが５５０ナノメートルに実
質的に等しい、請求項４１に記載の液晶デバイス。 - 【請求項５１】 前記波長λが５５０ナノメートルに実
質的に等しい、請求項４８に記載の液晶デバイス。 - 【請求項５２】 前記波長λが５５０ナノメートルに実
質的に等しい、請求項４９に記載の液晶デバイス。 - 【請求項５３】 第２の電極が、画素の各々に提供され
た複数の透明な第２の電極を含み、 前記第１の電極が反射型であり、 複数の位相補償部材が、第２の電極間のギャップに対す
る位置決めを行って該第１の電極上に配置され、該位相
補償部材によって誘引される光学位相差が、該第２の電
極によって誘引される光学位相差に実質的に等しい、請
求項１に記載の液晶デバイス。 - 【請求項５４】 前記位相補償部材が前記第１の電極上
に配置される、請求項５３に記載の液晶デバイス。 - 【請求項５５】 前記第１の基板上に配置された反射体
をさらに有し、該反射体は前記第２の電極を有し、前記
第２の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実
質的に等しく、ｍがゼロより大きいかまたはゼロに等し
い整数であり、λが光放射波長であり、ｎが該第２の電
気的絶縁層の屈折率であり、前記第１の電極および該第
２の電極は反射電極である、請求項２６に記載の液晶デ
バイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9811477.0A GB9811477D0 (en) | 1998-05-29 | 1998-05-29 | Liquid crystal device |
| GB9811477.0 | 1998-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11352504A true JPH11352504A (ja) | 1999-12-24 |
| JP3599601B2 JP3599601B2 (ja) | 2004-12-08 |
Family
ID=10832856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15077399A Expired - Fee Related JP3599601B2 (ja) | 1998-05-29 | 1999-05-28 | 液晶デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6327013B1 (ja) |
| JP (1) | JP3599601B2 (ja) |
| GB (1) | GB9811477D0 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268074A (ja) * | 2001-03-07 | 2002-09-18 | Hitachi Ltd | 液晶表示装置 |
| JP2004341488A (ja) * | 2003-03-12 | 2004-12-02 | Asulab Sa | 透明な電極を備えた基板および該基板を含む装置 |
| JP2006523850A (ja) * | 2002-08-26 | 2006-10-19 | ユニバーシティ・オブ・セントラル・フロリダ・リサーチ・ファウンデーション・インコーポレイテッド | 高速及び広視野角液晶ディスプレイ |
| JP2009217210A (ja) * | 2008-03-13 | 2009-09-24 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2009229891A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2010122713A (ja) * | 2010-03-10 | 2010-06-03 | Hitachi Displays Ltd | 液晶表示装置 |
| US8120746B2 (en) | 2005-09-20 | 2012-02-21 | Sharp Kabushiki Kaisha | Display panel and display device having medium whose optical anisotropy magnitude changes according to electric field |
| WO2013073148A1 (ja) * | 2011-11-18 | 2013-05-23 | シャープ株式会社 | 光偏向素子 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2337388A (en) * | 1998-05-12 | 1999-11-17 | Sharp Kk | Directional autereoscopic 3D display having directional illumination system |
| JP2000267122A (ja) * | 1999-03-15 | 2000-09-29 | Sanyo Electric Co Ltd | 垂直配向型液晶表示装置 |
| JP2000352722A (ja) * | 1999-06-11 | 2000-12-19 | Nec Corp | 液晶表示装置 |
| US6909686B2 (en) * | 1999-12-20 | 2005-06-21 | Pioneer Corporation | Aberration correcting optical unit, optical pickup apparatus and information recording/reproducing apparatus with single and multi-layer electrodes |
| JP2001194675A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| US7130014B2 (en) * | 2000-02-29 | 2006-10-31 | Sony Corporation | Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same |
| JP4089123B2 (ja) * | 2000-02-29 | 2008-05-28 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| JP2002074727A (ja) * | 2000-09-01 | 2002-03-15 | Samsung Electro Mech Co Ltd | ダイナミック制御回折格子並びに情報記録再生装置と情報再生装置 |
| US20020168652A1 (en) * | 2000-12-22 | 2002-11-14 | Werner Martina Elisabeth | Surface assembly for immobilizing DNA capture probes and bead-based assay including optical bio-discs and methods relating thereto |
| US6784966B2 (en) * | 2001-03-06 | 2004-08-31 | Seiko Epson Corp. | Liquid crystal device, projection type display and electronic equipment |
| US6870978B2 (en) * | 2001-10-16 | 2005-03-22 | Ken Purchase | Waveplate and optical circuit formed from mesogen-containing polymer |
| US6710758B2 (en) * | 2001-12-20 | 2004-03-23 | Corning Incorporated | Spatial light modulators with improved inter-pixel performance |
| JP4142019B2 (ja) * | 2004-01-20 | 2008-08-27 | シャープ株式会社 | 表示素子および表示装置 |
| JP2006031771A (ja) * | 2004-07-13 | 2006-02-02 | Pioneer Electronic Corp | 収差補正素子、光ピックアップ及び情報機器 |
| JP2007065458A (ja) * | 2005-09-01 | 2007-03-15 | Rohm Co Ltd | 光制御装置およびそれを用いた光制御システム |
| US7359105B2 (en) * | 2006-02-07 | 2008-04-15 | Sharp Kabushiki Kaisha | Spatial light modulator and a display device |
| US8208080B2 (en) * | 2007-03-07 | 2012-06-26 | Chimei Innolux Corporation | Liquid crystal display |
| US8237892B1 (en) | 2007-11-30 | 2012-08-07 | Sipix Imaging, Inc. | Display device with a brightness enhancement structure |
| US7830592B1 (en) * | 2007-11-30 | 2010-11-09 | Sipix Imaging, Inc. | Display devices having micro-reflectors |
| US8395836B2 (en) * | 2008-03-11 | 2013-03-12 | Sipix Imaging, Inc. | Luminance enhancement structure for reflective display devices |
| US8437069B2 (en) * | 2008-03-11 | 2013-05-07 | Sipix Imaging, Inc. | Luminance enhancement structure for reflective display devices |
| US8441414B2 (en) * | 2008-12-05 | 2013-05-14 | Sipix Imaging, Inc. | Luminance enhancement structure with Moiré reducing design |
| US9025234B2 (en) * | 2009-01-22 | 2015-05-05 | E Ink California, Llc | Luminance enhancement structure with varying pitches |
| US8120836B2 (en) * | 2009-03-09 | 2012-02-21 | Sipix Imaging, Inc. | Luminance enhancement structure for reflective display devices |
| US8714780B2 (en) * | 2009-04-22 | 2014-05-06 | Sipix Imaging, Inc. | Display devices with grooved luminance enhancement film |
| US8797633B1 (en) | 2009-07-23 | 2014-08-05 | Sipix Imaging, Inc. | Display device assembly and manufacture thereof |
| US8456589B1 (en) | 2009-07-27 | 2013-06-04 | Sipix Imaging, Inc. | Display device assembly |
| US8766337B2 (en) * | 2009-11-27 | 2014-07-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| DE102011052626A1 (de) * | 2011-08-12 | 2013-02-14 | Seereal Technologies S.A. | Flüssigkristalleinrichtung |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS61190315A (ja) | 1985-02-20 | 1986-08-25 | Sharp Corp | カラ−液晶表示装置 |
| JPH01205122A (ja) * | 1988-02-12 | 1989-08-17 | Alps Electric Co Ltd | 液晶表示素子 |
| US4977013A (en) * | 1988-06-03 | 1990-12-11 | Andus Corporation | Tranparent conductive coatings |
| US5245450A (en) * | 1990-07-23 | 1993-09-14 | Hosiden Corporation | Liquid crystal display device with control capacitors for gray-scale |
| US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
| US5737050A (en) * | 1992-08-25 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Light valve having reduced reflected light, high brightness and high contrast |
| JP2975844B2 (ja) * | 1993-06-24 | 1999-11-10 | 三洋電機株式会社 | 液晶表示装置 |
| US5610739A (en) * | 1994-05-31 | 1997-03-11 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit with a plurality of subpixels |
| TW477905B (en) | 1995-06-14 | 2002-03-01 | Hitachi Ltd | Liquid crystal display device formed of high resistance black matrix with wide view angle |
| JP3396130B2 (ja) * | 1996-06-03 | 2003-04-14 | シャープ株式会社 | 液晶表示装置 |
| JP2735099B2 (ja) * | 1996-06-11 | 1998-04-02 | 日本電気株式会社 | 液晶表示装置 |
| EP0823654A3 (en) | 1996-08-06 | 1998-11-25 | Canon Kabushiki Kaisha | Reflection-type liquid crystal apparatus |
| JP3362612B2 (ja) * | 1996-10-28 | 2003-01-07 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| JPH10186366A (ja) * | 1996-12-26 | 1998-07-14 | Fujitsu Ltd | 液晶表示装置 |
-
1998
- 1998-05-29 GB GBGB9811477.0A patent/GB9811477D0/en not_active Ceased
-
1999
- 1999-05-27 US US09/320,799 patent/US6327013B1/en not_active Expired - Fee Related
- 1999-05-28 JP JP15077399A patent/JP3599601B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268074A (ja) * | 2001-03-07 | 2002-09-18 | Hitachi Ltd | 液晶表示装置 |
| JP2006523850A (ja) * | 2002-08-26 | 2006-10-19 | ユニバーシティ・オブ・セントラル・フロリダ・リサーチ・ファウンデーション・インコーポレイテッド | 高速及び広視野角液晶ディスプレイ |
| JP4837283B2 (ja) * | 2002-08-26 | 2011-12-14 | ユニバーシティ・オブ・セントラル・フロリダ・リサーチ・ファウンデーション・インコーポレイテッド | 高速及び広視野角液晶ディスプレイ |
| JP2004341488A (ja) * | 2003-03-12 | 2004-12-02 | Asulab Sa | 透明な電極を備えた基板および該基板を含む装置 |
| JP4647921B2 (ja) * | 2003-03-12 | 2011-03-09 | アスラブ・エス アー | 透明な電極を備えた基板および該基板を含む装置 |
| US8120746B2 (en) | 2005-09-20 | 2012-02-21 | Sharp Kabushiki Kaisha | Display panel and display device having medium whose optical anisotropy magnitude changes according to electric field |
| JP2009217210A (ja) * | 2008-03-13 | 2009-09-24 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2009229891A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2010122713A (ja) * | 2010-03-10 | 2010-06-03 | Hitachi Displays Ltd | 液晶表示装置 |
| JP4629152B2 (ja) * | 2010-03-10 | 2011-02-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| WO2013073148A1 (ja) * | 2011-11-18 | 2013-05-23 | シャープ株式会社 | 光偏向素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6327013B1 (en) | 2001-12-04 |
| GB9811477D0 (en) | 1998-07-29 |
| JP3599601B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599601B2 (ja) | 液晶デバイス | |
| US7193672B2 (en) | Liquid crystal display device and thin film transistor substrate | |
| US7936407B2 (en) | Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same | |
| US6839114B2 (en) | Substrate for in-plane switching mode liquid crystal display device with capacitors connected by extending lines and method for fabricating the same | |
| US7944529B2 (en) | Transflective liquid crystal display device | |
| US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
| US7456921B2 (en) | Liquid crystal display | |
| JP2015028667A (ja) | 液晶表示装置 | |
| US8477279B2 (en) | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display | |
| KR100498632B1 (ko) | 액정 표시패널 및 그 제조방법 | |
| CN100451782C (zh) | 液晶显示器装置、液晶显示器装置的面板及其制造方法 | |
| JP2001209065A (ja) | 広視野角液晶表示装置及びそれに用いられる基板 | |
| KR100820624B1 (ko) | 픽셀 구조체 및 액정 디스플레이 패널 | |
| KR20040099749A (ko) | 다중 도메인 액정 표시 장치 | |
| CN100573889C (zh) | 有源元件阵列基板的像素结构 | |
| JP2004361946A (ja) | 液晶表示装置 | |
| US20060023151A1 (en) | Liquid crystal display and panel therefor | |
| JP4166554B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6473149B2 (en) | Elimination of the reverse-tilt in high-density reflective LCDs | |
| KR20060018401A (ko) | 다중 도메인 액정 표시 장치 | |
| CN100430799C (zh) | 彩色滤光基板及液晶显示面板的像素结构 | |
| JP2622033B2 (ja) | 液晶表示装置 | |
| KR20080032704A (ko) | 액정표시패널 | |
| KR101677282B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| KR101146523B1 (ko) | 횡전계형 액정표시장치용 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |