JPH11340876A - Serial communication equipment and communication system provided with the same - Google Patents
Serial communication equipment and communication system provided with the sameInfo
- Publication number
- JPH11340876A JPH11340876A JP14298798A JP14298798A JPH11340876A JP H11340876 A JPH11340876 A JP H11340876A JP 14298798 A JP14298798 A JP 14298798A JP 14298798 A JP14298798 A JP 14298798A JP H11340876 A JPH11340876 A JP H11340876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- serial
- mode
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ロボット等に用い
られるシリアル通信装置およびそれを備えた通信システ
ムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial communication device used for a robot or the like and a communication system including the same.
【０００２】[0002]
【従来の技術】図７は、従来のシリアル通信装置の内部
ブロックを示している。図８は、従来のシリアル通信装
置の使用形態を示している。図９は、従来の受信・返信
の処理フローを示している。2. Description of the Related Art FIG. 7 shows an internal block of a conventional serial communication device. FIG. 8 shows a usage form of a conventional serial communication device. FIG. 9 shows a conventional reception / reply processing flow.
【０００３】図７および図８において、符号１０は従来
のシリアル通信装置を示している。シリアル通信装置１
０は、シリアル入出力バス１からのシリアルデータを、
通信コントローラ２において、シリアル／パラレル（Ｓ
／Ｐ）変換、自局宛アドレスチェック、エラーチェック
等を行う。自局宛データであれば、その受信データを、
シリアル通信装置１０の内部のシリアル受信バッファ３
にセーブし、受信割込み信号Ｓａを外部の制御装置（マ
イクロコンピュータ）２０に出力する（図９の符号ＦＳ
１参照）。In FIGS. 7 and 8, reference numeral 10 denotes a conventional serial communication device. Serial communication device 1
0 indicates the serial data from the serial input / output bus 1,
In the communication controller 2, serial / parallel (S
/ P) Performs conversion, address check for own station, error check, etc. If it is data addressed to your own station,
Serial reception buffer 3 inside serial communication device 10
And outputs the reception interrupt signal Sa to the external control device (microcomputer) 20 (reference numeral FS in FIG. 9).
1).
【０００４】マイクロコンピュータ２０は、受信割込み
信号Ｓａを検出する（ＦＳ２）と、シリアル通信装置１
０の受信バッファ３からデータを読み込み（ＦＳ３）、
データを処理（指定のチャネルに出力、指定のチャネル
から入力等）し（ＦＳ４ａ，４ｂ）た後に、シリアル通
信装置１０のシリアル送信バッファ４に返信データを書
き込む（ＦＳ５）。When the microcomputer 20 detects the reception interrupt signal Sa (FS2), the microcomputer 20 sends the serial communication device 1
0 is read from the receive buffer 3 (FS3),
After processing the data (output to the designated channel, input from the designated channel, etc.) (FS4a, 4b), write the reply data to the serial transmission buffer 4 of the serial communication device 10 (FS5).
【０００５】その後、マイクロコンピュータ２０は、送
信開始コマンドを書き込む（ＦＳ６）と、シリアル通信
装置１０内部で送信データを通信コントローラ２により
シリアル出力し（ＦＳ７）、一連の通信動作を終了する
（ＦＳ８）。After that, the microcomputer 20 writes a transmission start command (FS6), serially outputs transmission data by the communication controller 2 inside the serial communication device 10 (FS7), and ends a series of communication operations (FS8). .
【０００６】[0006]
【発明が解決しようとする課題】上記のように、従来の
シリアル通信装置１０によれば、データの受信から返信
（ＦＳ１〜ＦＳ７）までの処理時間は、外部制御装置２
０のデータ処理時間に依存していたため、送受信実行速
度が低下することがあった。また、必ず、外部制御装置
２０が必要となることから、小規模の入出力システムに
おいても装置全体としては大型化するという問題があっ
た。As described above, according to the conventional serial communication device 10, the processing time from the reception of data to the return (FS1 to FS7) is determined by the external control device 2.
Since it depends on the data processing time of 0, the transmission / reception execution speed may decrease. In addition, since the external control device 20 is always required, there is a problem that even a small-scale input / output system becomes large as a whole.
【０００７】本発明は、上記の事情に鑑みてなされたも
ので、外部制御装置の処理速度に左右されること無く通
信の高速化が実現できるとともに、システムの小型化を
実現することのできるシリアル通信装置を提供すること
を目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is capable of realizing a high-speed communication without being affected by the processing speed of an external control device and a serial communication system capable of realizing a miniaturization of a system. It is intended to provide a communication device.
【０００８】本発明のシリアル通信装置は、シリアルデ
ータをパラレルデータに変換して該パラレルデータを他
の装置との間で入出力するシリアル通信装置であって、
前記シリアルデータおよび前記パラレルデータの一方を
他方に変換するシリアルパラレル変換部と、前記シリア
ルパラレル変換部によりシリアル−パラレル変換された
第１のデータを保存する受信バッファと、前記シリアル
パラレル変換部によりパラレル−シリアル変換されるべ
き第２のデータを保存する送信バッファと、前記受信バ
ッファの前記第１のデータの少なくとも一部を第３のデ
ータとして保存するための出力バッファと、前記第２の
データとして前記送信バッファに入力されるべきデータ
の少なくとも一部を第４のデータとして保存するための
入力バッファと、第１のモードおよび第２のモードのい
ずれか一方を選択的に切替えるためのスイッチと、制御
部とを備え、前記制御部は、前記第１のモードが選択さ
れたときには、前記受信バッファから前記出力バッファ
への前記第１のデータの転送を禁止して該受信バッファ
の前記第１のデータを前記他の装置に送信するととも
に、前記他の装置からのデータが前記第４のデータとし
て保存されるべく前記入力バッファに転送されるのを禁
止して該他の装置からのデータを前記第２のデータとし
て前記送信バッファに送信し、また、前記第２のモード
が選択されたときには、前記受信バッファの前記第１の
データの少なくとも一部を前記出力バッファに転送する
とともに、前記他の装置からのデータの少なくとも一部
を前記第４のデータとして保存すべく前記入力バッファ
に転送する。A serial communication device according to the present invention is a serial communication device for converting serial data into parallel data and inputting / outputting the parallel data to / from another device,
A serial-to-parallel conversion unit that converts one of the serial data and the parallel data to the other; a reception buffer that stores the first data serial-parallel-converted by the serial-parallel conversion unit; A transmission buffer for storing second data to be serial-converted, an output buffer for storing at least a part of the first data of the reception buffer as third data, and as the second data An input buffer for storing at least a part of data to be input to the transmission buffer as fourth data, and a switch for selectively switching one of a first mode and a second mode; A control unit, wherein when the first mode is selected, the control unit The transfer of the first data from the reception buffer to the output buffer is prohibited, the first data in the reception buffer is transmitted to the other device, and the data from the other device is transmitted to the fourth device. The data from the other device is transmitted to the transmission buffer as the second data, while being prohibited from being transferred to the input buffer to be stored as data, and the second mode is selected. Sometimes, transferring at least a portion of the first data in the reception buffer to the output buffer and transferring at least a portion of data from the other device to the input buffer to store the fourth data. I do.
【０００９】本発明の通信システムは、シリアルデータ
をパラレルデータに変換して該パラレルデータを他の装
置との間で入出力するシリアル通信装置と前記他の装置
を備えた通信システムであって、前記シリアル通信装置
は、前記シリアルデータおよび前記パラレルデータの一
方を他方に変換するシリアルパラレル変換部と、前記シ
リアルパラレル変換部によりシリアル−パラレル変換さ
れた第１のデータを保存する受信バッファと、前記シリ
アルパラレル変換部によりパラレル−シリアル変換され
るべき第２のデータを保存する送信バッファと、前記受
信バッファの前記第１のデータの少なくとも一部を第３
のデータとして保存するための出力バッファと、前記第
２のデータとして前記送信バッファに入力されるべきデ
ータの少なくとも一部を第４のデータとして保存するた
めの入力バッファと、第１のモードおよび第２のモード
のいずれか一方を選択的に切替えるためのスイッチと、
制御部とを備えてなり、前記制御部は、前記第１のモー
ドが選択されたときには、前記受信バッファから前記出
力バッファへの前記第１のデータの転送を禁止して該受
信バッファの前記第１のデータを前記他の装置に送信す
るとともに、前記他の装置からのデータが前記第４のデ
ータとして保存されるべく前記入力バッファに転送され
るのを禁止して該他の装置からのデータを前記第２のデ
ータとして前記送信バッファに送信し、また、前記第２
のモードが選択されたときには、前記受信バッファの前
記第１のデータの少なくとも一部を前記出力バッファに
転送するとともに、前記他の装置からのデータの少なく
とも一部を前記第４のデータとして保存すべく前記入力
バッファに転送し、前記第１のモードは、前記他の装置
がＣＰＵを有していないときに選択され、前記第２のモ
ードは、前記他の装置がＣＰＵを有しているときに選択
され、前記他の装置は、前記第２のモードが選択された
ときに、前記他の装置のタイミングで前記出力バッファ
の前記第３のデータの読み込みおよび前記入力バッファ
への前記第４のデータとして保存すべきデータの書き込
みを行う。A communication system according to the present invention is a communication system including a serial communication device for converting serial data into parallel data and inputting / outputting the parallel data to / from another device, and the other device. The serial communication device, a serial-parallel conversion unit that converts one of the serial data and the parallel data to the other, a reception buffer that stores the first data serial-parallel converted by the serial-parallel conversion unit, A transmission buffer for storing second data to be subjected to parallel-serial conversion by a serial / parallel conversion unit; and a third buffer for storing at least a part of the first data in the reception buffer.
An output buffer for storing as the second data, an input buffer for storing at least a part of data to be input to the transmission buffer as the second data as fourth data, a first mode and a second mode. A switch for selectively switching one of the two modes,
A control unit, wherein, when the first mode is selected, the control unit prohibits the transfer of the first data from the reception buffer to the output buffer and disables the transfer of the first data from the reception buffer. 1 data to the other device, and prohibits data from the other device from being transferred to the input buffer so as to be stored as the fourth data. Is transmitted to the transmission buffer as the second data, and the second data
When the mode is selected, at least a part of the first data in the reception buffer is transferred to the output buffer, and at least a part of the data from the other device is stored as the fourth data. The first mode is selected when the other device does not have a CPU, and the second mode is selected when the other device has a CPU. And the other device reads the third data from the output buffer and outputs the fourth data to the input buffer at the timing of the other device when the second mode is selected. Write data to be stored as data.
【００１０】[0010]
【発明の実施の形態】添付図面を参照して、本発明によ
るシリアル通信装置を以下に説明する。図７から図９に
示した上記のシリアル通信装置１０と同様な構成要素に
ついては、同一符号を付してその詳細な説明を省略す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A serial communication device according to the present invention will be described below with reference to the accompanying drawings. The same components as those of the serial communication device 10 shown in FIGS. 7 to 9 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００１１】図１は、本発明の一実施形態に係るシリア
ル通信装置の内部ブロックを示した図である。図２は、
本実施形態に係るシリアル通信装置の使用形態を示す図
である。図３は、外部コントローラ有り時の通信装置内
部の動作フロー図である。図４は、外部コントローラの
動作フロー図である。図５は、外部コントローラ無し時
の通信装置内部の動作フロー図である。図６は、外部コ
ントローラ無し時のＩ／Ｏコントロールタイミングの図
である。FIG. 1 is a diagram showing internal blocks of a serial communication device according to one embodiment of the present invention. FIG.
FIG. 3 is a diagram illustrating a usage pattern of the serial communication device according to the embodiment. FIG. 3 is an operation flowchart of the inside of the communication device when there is an external controller. FIG. 4 is an operation flowchart of the external controller. FIG. 5 is an operation flow diagram inside the communication device when there is no external controller. FIG. 6 is a diagram of I / O control timing when there is no external controller.
【００１２】図１および図２に示すように、本実施形態
のシリアル通信装置９０は、シリアルデータをパラレル
データに変換して該パラレルデータを他の装置（制御装
置、マイクロコンピュータ）２０との間で入出力するも
のである。As shown in FIG. 1 and FIG. 2, a serial communication device 90 of this embodiment converts serial data into parallel data and converts the parallel data to another device (control device, microcomputer) 20. Input and output.
【００１３】このシリアル通信装置９０は、前記シリア
ルデータおよび前記パラレルデータの一方を他方に変換
するシリアルパラレル変換部（通信コントローラ）２
と、通信コントローラ２により変換されたシリアル−パ
ラレル変換された第１のデータを保存する受信バッファ
（シリアル受信バッファ）３と、通信コントローラ２に
よりパラレル−シリアル変換されるべき第２のデータを
保存する送信バッファ（シリアル送信バッファ）４０と
を備えている。The serial communication device 90 includes a serial / parallel converter (communication controller) 2 for converting one of the serial data and the parallel data into the other.
And a reception buffer (serial reception buffer) 3 for storing the first data converted serial-parallel by the communication controller 2 and the second data to be converted parallel-serial by the communication controller 2 A transmission buffer (serial transmission buffer) 40.
【００１４】さらに、シリアル通信装置９０は、シリア
ル受信バッファ３に保存された前記第１のデータの少な
くとも一部を第３のデータとして保存するための出力バ
ッファ（外部出力バッファ）８を備えている。また、前
記第２のデータとしてシリアル送信バッファ４０に入力
されるべきデータの少なくとも一部を第４のデータとし
て保存するための入力バッファ（外部入力バッファ）９
を備えている。また、第１のモードおよび第２のモード
のいずれか一方を選択的に切替えるためのスイッチと、
制御部６０とを備えている。Further, the serial communication device 90 includes an output buffer (external output buffer) 8 for storing at least a part of the first data stored in the serial reception buffer 3 as third data. . An input buffer (external input buffer) 9 for storing at least a part of data to be input to the serial transmission buffer 40 as the second data as fourth data.
It has. A switch for selectively switching one of the first mode and the second mode;
And a control unit 60.
【００１５】制御部６０は、前記第１のモード（外部Ｃ
ＰＵ無しモード）が選択されたときには、シリアル受信
バッファ３から外部出力バッファ８への前記第１のデー
タの転送を禁止して該シリアル受信バッファ３の前記第
１のデータを制御装置２０に送信するとともに、前記制
御装置２０からのデータが前記第４のデータとして保存
されるべく外部入力バッファ９に転送されるのを禁止し
て該制御装置２０からのデータを前記第２のデータとし
てシリアル送信バッファ４０に送信する。The control unit 60 operates in the first mode (external C).
When the (PU-free mode) is selected, the transfer of the first data from the serial reception buffer 3 to the external output buffer 8 is prohibited, and the first data in the serial reception buffer 3 is transmitted to the control device 20. At the same time, the data from the control device 20 is prohibited from being transferred to the external input buffer 9 to be stored as the fourth data, and the data from the control device 20 is used as the second data in the serial transmission buffer. Send to 40.
【００１６】制御部６０は、前記第２のモード（外部Ｃ
ＰＵ有りモード）が選択されたときには、シリアル受信
バッファ３の前記第１のデータの少なくとも一部を外部
出力バッファ８に転送するとともに、制御装置２０から
のデータの少なくとも一部を外部入力バッファ９に転送
する。The control unit 60 operates in the second mode (external C
When the mode with PU is selected, at least a part of the first data in the serial reception buffer 3 is transferred to the external output buffer 8 and at least a part of the data from the control device 20 is transferred to the external input buffer 9. Forward.
【００１７】前記第１のモードは、制御装置２０がＣＰ
Ｕを有していないときに選択され、前記第２のモード
は、制御装置２０がＣＰＵを有しているときに選択され
る。制御装置２０は、前記第２のモードが選択されたと
きに、制御装置２０の有するＣＰＵのタイミング（制御
周期）で外部出力バッファ８の前記第３のデータの読み
込みおよび外部入力バッファ９への前記第４のデータと
して保存されるべきデータの書き込みを行う。In the first mode, the control device 20 controls the CP
The second mode is selected when the control device 20 does not have a CPU, and the second mode is selected when the control device 20 has a CPU. When the second mode is selected, the control device 20 reads the third data from the external output buffer 8 and reads the third data into the external input buffer 9 at the timing (control cycle) of the CPU of the control device 20. The data to be stored as the fourth data is written.
【００１８】以下、詳しく説明する。図１および図２に
示すように、シリアル通信装置９０は、外部のシリアル
入出力バス１からのシリアルデータを、通信コントロー
ラ２により、シリアル／パラレル（Ｓ／Ｐ）変換、自局
宛アドレスチェック、エラーチェック等を行う。自局宛
データであれば、その受信データを、シリアル通信装置
９０の内部のシリアル受信バッファ３に一旦セーブす
る。ここまでは、上記した従来例と同様である。The details will be described below. As shown in FIGS. 1 and 2, the serial communication device 90 performs serial / parallel (S / P) conversion, serial address check, Perform error checking, etc. If the data is addressed to the own station, the received data is temporarily saved in the serial reception buffer 3 inside the serial communication device 90. Up to this point, it is the same as the above-described conventional example.
【００１９】ここで、セーブされた受信データの取扱い
は、外部ＣＰＵ（制御装置）モードが「有モード」のと
きと「無モード」のときとで異なる。なお、これらのモ
ード切替えは、図１中左下に記載したモード切替え入力
スイッチの操作により行われる。Here, the handling of the received data that is saved differs depending on whether the external CPU (control device) mode is the "present mode" or the "non-mode". The mode switching is performed by operating a mode switching input switch described in the lower left of FIG.
【００２０】まず、外部ＣＰＵモードが「無モード」の
ときについて説明する。図１、図５および図６に示すよ
うに、シリアル受信バッファ３にセーブされた受信デー
タは、そのうちの受信アドレス、受信サブＮｏ（外部チ
ャネルデータエリアＡ２（図１中の「ｎ」））が返信バ
ッファ４０にコピーされる（図５中符号ＦＱ１参照）。
次いで、外部チャネルデータエリアＡ２が、アドレスバ
ス５を介して外部に出力される（図５中ＦＱ２および図
６中符号（ａ）参照）。First, the case where the external CPU mode is "no mode" will be described. As shown in FIGS. 1, 5 and 6, the reception data saved in the serial reception buffer 3 has a reception address and a reception sub No (external channel data area A2 (“n” in FIG. 1)). It is copied to the reply buffer 40 (refer to the code FQ1 in FIG. 5).
Next, the external channel data area A2 is output to the outside via the address bus 5 (see FQ2 in FIG. 5 and reference numeral (a) in FIG. 6).
【００２１】次いで、前記受信データの外部出力データ
エリアＡ１が、データバス４を介してシリアル通信装置
９０の外部に出力される（図５中ＦＱ３および図６中
（ｂ））。タイミングコントローラ６から、外部データ
書き込み信号（／ＯＵＴ）がコントロールバス７を介し
て外部に出力される（ＦＱ４および図６の（ｂ））。Next, the external output data area A1 of the received data is output to the outside of the serial communication device 90 via the data bus 4 (FQ3 in FIG. 5 and (b) in FIG. 6). The timing controller 6 outputs an external data write signal (/ OUT) to the outside via the control bus 7 (FQ4 and FIG. 6B).
【００２２】引き続き、タイミングコントローラ６から
外部読み込み信号（／ＩＮ）が、コントロールバス７を
介して出力される（ＦＱ５および図６の（ｆ））。その
ときのデータバス４の入力データをシリアル送信バッフ
ァ４０のデータエリアに取り込む（ＦＱ６）。取り込み
完了後、通信コントローラ２によりシリアル入出力バス
１を通じてシリアル出力される（ＦＱ７）。Subsequently, an external read signal (/ IN) is output from the timing controller 6 via the control bus 7 (FQ5 and FIG. 6 (f)). The input data of the data bus 4 at that time is taken into the data area of the serial transmission buffer 40 (FQ6). After the capture is completed, the data is serially output by the communication controller 2 through the serial input / output bus 1 (FQ7).
【００２３】次に、外部ＣＰＵモードが「有モード」の
ときについて説明する。図１、図３および図４に示すよ
うに、「有モード」のときには、ＣＰＵ付用データバッ
ファ５０（外部出力バッファ８および外部入力バッファ
９）が用いられる。シリアル入出力バス１からのシリア
ルデータを通信コントローラ２により正常受信した場
合、シリアル受信バッファ３に一旦セーブする（図３中
符号ＦＮ１参照）。次いで、自局アドレス等のヘッダデ
ータ（受信アドレス、受信サブＮｏ）を、シリアル受信
バッファ３から返信バッファ４０へコピーする（ＦＮ
２）。ここまでは、外部ＣＰＵモードが「無モード」の
ときと同じである。Next, the case where the external CPU mode is the "present mode" will be described. As shown in FIG. 1, FIG. 3 and FIG. 4, in the "presence mode", the data buffer with CPU 50 (the external output buffer 8 and the external input buffer 9) is used. When serial data from the serial input / output bus 1 is normally received by the communication controller 2, the data is temporarily saved in the serial reception buffer 3 (refer to the symbol FN1 in FIG. 3). Next, the header data (reception address, reception sub No.) such as the own station address is copied from the serial reception buffer 3 to the reply buffer 40 (FN).
2). Up to this point, the operation is the same as when the external CPU mode is “no mode”.
【００２４】その後、シリアル受信バッファ３にセーブ
された受信データを、外部出力バッファ８の外部チャネ
ルデータエリア（チャネルアドレス，受信サブＮｏアド
レス）で示されるアドレスへセットする（ＦＮ３）。ま
た、外部入力バッファ９の同アドレス（受信サブＮｏア
ドレス）からデータを取出し、シリアル送信バッファ４
０のデータエリアにデータをセットする（ＦＮ４）。そ
の後、送信バッファ４０のデータを通信コントローラ２
によりシリアル送信（返信）する（ＦＮ５）。Thereafter, the reception data saved in the serial reception buffer 3 is set to the address indicated by the external channel data area (channel address, reception sub No address) of the external output buffer 8 (FN3). Further, data is taken out from the same address (reception sub No. address) of the external input buffer 9 and the serial transmission buffer 4
Data is set in the data area of 0 (FN4). After that, the data in the transmission buffer 40 is transferred to the communication controller 2.
(FN5).
【００２５】図２に示すように、外部制御装置２０は、
該制御装置２０の制御周期により任意に外部バッファ８
からデータを取出し、同データの処理を実行する。この
とき、外部出力バッファ８のアドレスは、外部制御装置
２０から出力（この場合、シリアル通信装置９０が入
力）、外部データ書き込み信号（／ＯＵＴ）も外部制御
装置２０から出力する。同様に、外部入力バッファ９へ
も外部制御装置２０から任意に書き込むことが可能であ
る。As shown in FIG. 2, the external control device 20
The external buffer 8 can be arbitrarily set according to the control cycle of the control device 20.
, And execute processing of the data. At this time, the address of the external output buffer 8 is output from the external control device 20 (in this case, input by the serial communication device 90), and the external data write signal (/ OUT) is also output from the external control device 20. Similarly, it is possible to arbitrarily write data to the external input buffer 9 from the external control device 20.
【００２６】次に、本実施形態の動作について説明す
る。まず、外部ＣＰＵモードが「無モード」である場
合、シリアル受信データは、直接データバス４に出力さ
れる（図５のＦＱ３、図６の（ｂ））とともに、アドレ
ス信号がアドレスバス５に出力される（図５のＦＱ２、
図６の（ａ））。また、タイミングコントローラ６から
所定のタイミングにより、書き込み信号（／ＯＵＴ）が
コントローラバス７に出力される（図５のＦＱ４、図６
の（ｂ））。Next, the operation of this embodiment will be described. First, when the external CPU mode is “no mode”, serial received data is directly output to the data bus 4 (FQ3 in FIG. 5, FIG. 6B), and an address signal is output to the address bus 5. (FQ2 in FIG. 5,
FIG. 6A). At a predetermined timing, a write signal (/ OUT) is output from the timing controller 6 to the controller bus 7 (FQ4 in FIG. 5, FIG. 6).
(B)).
【００２７】更に、読み込み信号（／ＩＮ）が出力され
（図５のＦＱ５、図６の（ｆ））、外部入力ポートのデ
ータが返信データとして直接読み込まれ、シリアル送信
される。したがって、受信から返信までの時間が非常に
短時間となり、送受信実行速度が高速となる。また、外
部制御装置等が不要となり小型化が図れる。Further, a read signal (/ IN) is output (FQ5 in FIG. 5, and (f) in FIG. 6), and the data of the external input port is directly read as reply data and transmitted serially. Therefore, the time from reception to reply is very short, and the transmission / reception execution speed is high. Further, an external control device or the like is not required, and the size can be reduced.
【００２８】一方、外部ＣＰＵモードが「有モード」で
ある場合、シリアル受信データは、シリアル通信装置９
０のバッファ８にセーブするのみでよく、また、シリア
ル返信データは、バッファ９からロードするのみでよ
い。したがって、外部制御装置２０の処理速度に依存す
ること無く高速に受信・返信することができる。On the other hand, when the external CPU mode is the “present mode”, the serial reception data is transmitted to the serial communication device 9.
0 only needs to be saved in the buffer 8, and the serial reply data need only be loaded from the buffer 9. Therefore, high-speed reception / reply can be performed without depending on the processing speed of the external control device 20.
【００２９】外部制御装置２０は、自身の制御周期によ
り出力データを取出して出力し、必要な最新返信データ
をシリアル通信装置９０内部のバッファ９にセットする
のみでよく、従来のシリアル通信装置１０のように制御
途中に受信割込みにより制御周期を乱されることが無く
なり、制御周期の安定化を図ることができる。The external control device 20 only needs to take out and output the output data according to its own control cycle and set the necessary latest reply data in the buffer 9 inside the serial communication device 90. As described above, the control cycle is not disturbed by the reception interrupt during the control, and the control cycle can be stabilized.
【００３０】[0030]
【発明の効果】本発明のシリアル通信装置によれば、前
記受信バッファの前記第１のデータの少なくとも一部を
第３のデータとして保存するための出力バッファと、前
記第２のデータとして前記送信バッファに入力されるべ
きデータの少なくとも一部を第４のデータとして保存す
るための入力バッファと、第１のモードおよび第２のモ
ードのいずれか一方を選択的に切替えるためのスイッチ
と、制御部とを備え、前記制御部は、前記第１のモード
が選択されたときには、前記受信バッファから前記出力
バッファへの前記第１のデータの転送を禁止して該受信
バッファの前記第１のデータを前記他の装置に送信する
とともに、前記他の装置からのデータが前記第４のデー
タとして保存されるべく前記入力バッファに転送される
のを禁止して該他の装置からのデータを前記第２のデー
タとして前記送信バッファに送信し、また、前記第２の
モードが選択されたときには、前記受信バッファの前記
第１のデータの少なくとも一部を前記出力バッファに転
送するとともに、前記他の装置からのデータの少なくと
も一部を前記第４のデータとして保存すべく前記入力バ
ッファに転送するため、従来のように外部処理装置の処
理速度に左右されること無く通信の高速化を実現するこ
とができる。さらに、システムの小型化も実現すること
ができる。According to the serial communication device of the present invention, an output buffer for storing at least a part of the first data in the reception buffer as third data, and the transmission buffer as the second data. An input buffer for storing at least a part of data to be input to the buffer as fourth data, a switch for selectively switching one of the first mode and the second mode, and a control unit Wherein the control unit, when the first mode is selected, inhibits transfer of the first data from the reception buffer to the output buffer and transmits the first data in the reception buffer. Transmitting to the other device and prohibiting data from the other device from being transferred to the input buffer to be stored as the fourth data. Transmitting data from a device to the transmission buffer as the second data, and transferring at least a portion of the first data in the reception buffer to the output buffer when the second mode is selected. In addition, since at least a part of the data from the other device is transferred to the input buffer to be stored as the fourth data, communication is not affected by the processing speed of the external processing device as in the related art. Higher speed can be realized. Further, downsizing of the system can be realized.
【００３１】本発明の通信システムによれば、シリアル
データをパラレルデータに変換して該パラレルデータを
他の装置との間で入出力するシリアル通信装置と前記他
の装置を備えた通信システムであって、前記シリアル通
信装置は、前記受信バッファの前記第１のデータの少な
くとも一部を第３のデータとして保存するための出力バ
ッファと、前記第２のデータとして前記送信バッファに
入力されるべきデータの少なくとも一部を第４のデータ
として保存するための入力バッファと、第１のモードお
よび第２のモードのいずれか一方を選択的に切替えるた
めのスイッチと、制御部とを備えてなり、前記制御部
は、前記第１のモードが選択されたときには、前記受信
バッファから前記出力バッファへの前記第１のデータの
転送を禁止して該受信バッファの前記第１のデータを前
記他の装置に送信するとともに、前記他の装置からのデ
ータが前記第４のデータとして保存されるべく前記入力
バッファに転送されるのを禁止して該他の装置からのデ
ータを前記第２のデータとして前記送信バッファに送信
し、また、前記第２のモードが選択されたときには、前
記受信バッファの前記第１のデータの少なくとも一部を
前記出力バッファに転送するとともに、前記他の装置か
らのデータの少なくとも一部を前記第４のデータとして
保存すべく前記入力バッファに転送し、前記第１のモー
ドは、前記他の装置がＣＰＵを有していないときに選択
され、前記第２のモードは、前記他の装置がＣＰＵを有
しているときに選択され、前記他の装置は、前記第２の
モードが選択されたときに、前記他の装置のタイミング
で前記出力バッファの前記第３のデータの読み込みおよ
び前記入力バッファへの前記第４のデータとして保存す
べきデータの書き込みを行うため、上記の効果に加え
て、前記他の装置は、自身のタイミングにより前記出力
バッファの前記第３のデータを読み出して制御対象物に
向けて該第３のデータを出力できるとともに、必要な最
新返信データを前記第４のデータとして前記入力バッフ
ァに書き込みするのみでよく、従来のシリアル通信装置
のように制御途中に受信割込みにより制御周期を乱され
ることが無くなり、制御周期の安定化を図ることができ
る。According to the communication system of the present invention, there is provided a communication system including a serial communication device for converting serial data into parallel data and inputting / outputting the parallel data to / from another device, and the other device. The serial communication device may further include an output buffer for storing at least a portion of the first data in the reception buffer as third data, and a data to be input to the transmission buffer as the second data. An input buffer for storing at least a part of the data as fourth data, a switch for selectively switching one of the first mode and the second mode, and a control unit. When the first mode is selected, the control unit prohibits the transfer of the first data from the reception buffer to the output buffer and disables the reception of the first data. Transmitting the first data in the buffer to the other device, and prohibiting the data from the other device from being transferred to the input buffer so as to be stored as the fourth data; Transmitting data from a device to the transmission buffer as the second data, and transferring at least a portion of the first data in the reception buffer to the output buffer when the second mode is selected. And transferring at least a portion of the data from the other device to the input buffer for storage as the fourth data, wherein the first mode is when the other device does not have a CPU. The second mode is selected when the other device has a CPU, and the other device is selected when the second mode is selected. In order to read the third data of the output buffer and write data to be stored as the fourth data to the input buffer at the timing of the output, in addition to the above effects, the other device, The third data in the output buffer can be read at its own timing to output the third data to the control object, and the necessary latest reply data is written to the input buffer as the fourth data. The control cycle is not disturbed by the reception interrupt during the control as in the conventional serial communication device, and the control cycle can be stabilized.
【図１】本発明の一実施形態に係るシリアル通信装置の
内部ブロックを示した図である。FIG. 1 is a diagram showing internal blocks of a serial communication device according to an embodiment of the present invention.
【図２】本実施形態に係るシリアル通信装置の使用形態
を示す図である。FIG. 2 is a diagram illustrating a usage pattern of the serial communication device according to the embodiment;
【図３】外部コントローラ有り時の通信装置内部の動作
フロー図である。FIG. 3 is an operation flowchart of the inside of the communication device when an external controller is provided;
【図４】外部コントローラの動作フロー図である。FIG. 4 is an operation flowchart of an external controller.
【図５】外部コントローラ無し時の通信装置内部の動作
フロー図である。FIG. 5 is an operation flowchart of the inside of the communication device when there is no external controller;
【図６】外部コントローラ無し時のＩ／Ｏコントロール
タイミングの図である。FIG. 6 is a diagram of I / O control timing when there is no external controller.
【図７】従来一般のシリアル通信装置の内部ブロックを
示した図である。FIG. 7 is a diagram showing an internal block of a conventional general serial communication device.
【図８】従来一般のシリアル通信装置の使用形態を示す
図である。FIG. 8 is a diagram showing a usage form of a conventional general serial communication device.
【図９】従来一般のシリアル通信装置の受信・返信の処
理フローを示した図である。FIG. 9 is a diagram showing a reception / reply processing flow of a conventional general serial communication device.
１ シリアル入出力バス ２ シリアルパラレル変換部（通信コントローラ） ３ 受信バッファ（シリアル受信バッファ） ４ データバス ５ アドレスバス ７ コントロールバス ８ 出力バッファ（外部出力バッファ） ９ 入力バッファ（外部入力バッファ） ２０ 他の装置（マイクロコンピュータ、制御装置） ４０ 送信バッファ（シリアル送信バッファ） ６０ 制御部 ９０ シリアル通信装置 Reference Signs List 1 serial input / output bus 2 serial-parallel conversion unit (communication controller) 3 reception buffer (serial reception buffer) 4 data bus 5 address bus 7 control bus 8 output buffer (external output buffer) 9 input buffer (external input buffer) 20 other Device (microcomputer, control device) 40 Transmission buffer (serial transmission buffer) 60 Control unit 90 Serial communication device
Claims (2)
して該パラレルデータを他の装置（２０）との間で入出
力するシリアル通信装置（９０）であって、 前記シリアルデータおよび前記パラレルデータの一方を
他方に変換するシリアルパラレル変換部（２）と、 前記シリアルパラレル変換部（２）によりシリアル−パ
ラレル変換された第１のデータを保存する受信バッファ
（３）と、 前記シリアルパラレル変換部（２）によりパラレル−シ
リアル変換されるべき第２のデータを保存する送信バッ
ファ（４０）と、 前記受信バッファ（３）の前記第１のデータの少なくと
も一部を第３のデータとして保存するための出力バッフ
ァ（８）と、 前記第２のデータとして前記送信バッファ（４０）に入
力されるべきデータの少なくとも一部を第４のデータと
して保存するための入力バッファ（９）と、 第１のモードおよび第２のモードのいずれか一方を選択
的に切替えるためのスイッチと、 制御部（６０）とを備え、 前記制御部（６０）は、前記第１のモードが選択された
ときには、前記受信バッファ（３）から前記出力バッフ
ァ（８）への前記第１のデータの転送を禁止して該受信
バッファ（３）の前記第１のデータを前記他の装置（２
０）に送信するとともに、前記他の装置（２０）からの
データが前記第４のデータとして保存されるべく前記入
力バッファ（９）に転送されるのを禁止して該他の装置
（２０）からのデータを前記第２のデータとして前記送
信バッファ（４０）に送信し、また、 前記第２のモードが選択されたときには、前記受信バッ
ファ（３）の前記第１のデータの少なくとも一部を前記
出力バッファ（８）に転送するとともに、前記他の装置
（２０）からのデータの少なくとも一部を前記第４のデ
ータとして保存すべく前記入力バッファ（９）に転送す
る、シリアル通信装置。1. A serial communication device (90) for converting serial data into parallel data and inputting / outputting the parallel data to / from another device (20), wherein one of the serial data and the parallel data is provided. A serial-to-parallel converter (2) that converts the first data into the other data; a reception buffer (3) that stores the first data serial-parallel-converted by the serial-parallel converter (2); ), A transmission buffer (40) for storing second data to be parallel-serial converted, and an output for storing at least a part of the first data of the reception buffer (3) as third data. A buffer (8), at least a part of data to be input to the transmission buffer (40) as the second data, An input buffer (9) for storing as data, a switch for selectively switching one of a first mode and a second mode, and a control unit (60); ) Prohibits the transfer of the first data from the reception buffer (3) to the output buffer (8) when the first mode is selected, and disables the first data in the reception buffer (3). Of the other device (2)
0), and prohibits the data from the other device (20) from being transferred to the input buffer (9) so as to be stored as the fourth data. Is transmitted to the transmission buffer (40) as the second data, and when the second mode is selected, at least a part of the first data in the reception buffer (3) is transmitted. A serial communication device for transferring to said output buffer (8) and for transferring at least a part of data from said other device (20) to said input buffer (9) for storage as said fourth data.
して該パラレルデータを他の装置（２０）との間で入出
力するシリアル通信装置（９０）と前記他の装置（２
０）を備えた通信システムであって、 前記シリアル通信装置（９０）は、 前記シリアルデータおよび前記パラレルデータの一方を
他方に変換するシリアルパラレル変換部（２）と、 前記シリアルパラレル変換部（２）によりシリアル−パ
ラレル変換された第１のデータを保存する受信バッファ
（３）と、 前記シリアルパラレル変換部（２）によりパラレル−シ
リアル変換されるべき第２のデータを保存する送信バッ
ファ（４０）と、 前記受信バッファ（３）の前記第１のデータの少なくと
も一部を第３のデータとして保存するための出力バッフ
ァ（８）と、 前記第２のデータとして前記送信バッファ（４０）に入
力されるべきデータの少なくとも一部を第４のデータと
して保存するための入力バッファ（９）と、 第１のモードおよび第２のモードのいずれか一方を選択
的に切替えるためのスイッチと、 制御部（６０）とを備えてなり、 前記制御部（６０）は、前記第１のモードが選択された
ときには、前記受信バッファ（３）から前記出力バッフ
ァ（８）への前記第１のデータの転送を禁止して該受信
バッファ（３）の前記第１のデータを前記他の装置（２
０）に送信するとともに、前記他の装置（２０）からの
データが前記第４のデータとして保存されるべく前記入
力バッファ（９）に転送されるのを禁止して該他の装置
（２０）からのデータを前記第２のデータとして前記送
信バッファ（４０）に送信し、また、 前記第２のモードが選択されたときには、前記受信バッ
ファ（３）の前記第１のデータの少なくとも一部を前記
出力バッファ（８）に転送するとともに、前記他の装置
（２０）からのデータの少なくとも一部を前記第４のデ
ータとして保存すべく前記入力バッファ（９）に転送
し、 前記第１のモードは、前記他の装置（２０）がＣＰＵを
有していないときに選択され、前記第２のモードは、前
記他の装置（２０）がＣＰＵを有しているときに選択さ
れ、 前記他の装置（２０）は、前記第２のモードが選択され
たときに、前記他の装置（２０）のタイミングで前記出
力バッファ（８）の前記第３のデータの読み込みおよび
前記入力バッファ（９）への前記第４のデータとして保
存すべきデータの書き込みを行う通信システム。2. A serial communication device (90) for converting serial data into parallel data and inputting / outputting the parallel data to / from another device (20) and the other device (2).
0), wherein the serial communication device (90) comprises: a serial / parallel converter (2) for converting one of the serial data and the parallel data to the other; and a serial / parallel converter (2). ), A receiving buffer (3) for storing the first data serial-parallel converted, and a transmission buffer (40) for storing the second data to be parallel-serial converted by the serial-parallel conversion unit (2). An output buffer (8) for storing at least a part of the first data of the reception buffer (3) as third data; and an input buffer to the transmission buffer (40) as the second data. An input buffer (9) for storing at least a part of data to be stored as fourth data, a first mode and a second mode; And a control unit (60) for selectively switching one of the modes. The control unit (60) is configured to, when the first mode is selected, receive the reception buffer ( 3) the transfer of the first data from the output buffer (8) to the output buffer (8) is prohibited, and the first data in the reception buffer (3) is transferred to the other device (2).
0), and prohibits the data from the other device (20) from being transferred to the input buffer (9) so as to be stored as the fourth data. Is transmitted to the transmission buffer (40) as the second data, and when the second mode is selected, at least a part of the first data in the reception buffer (3) is transmitted. Transferring the data from the other device (20) to the input buffer (9) to store the data as the fourth data, while transferring the data to the output buffer (8); Is selected when the other device (20) does not have a CPU, and the second mode is selected when the other device (20) has a CPU. The device (20) When the second mode is selected, the third data is read from the output buffer (8) at the timing of the other device (20) and the fourth data is read into the input buffer (9). Communication system that writes data to be stored as
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14298798A JPH11340876A (en) | 1998-05-25 | 1998-05-25 | Serial communication equipment and communication system provided with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14298798A JPH11340876A (en) | 1998-05-25 | 1998-05-25 | Serial communication equipment and communication system provided with the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340876A true JPH11340876A (en) | 1999-12-10 |
Family
ID=15328308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14298798A Withdrawn JPH11340876A (en) | 1998-05-25 | 1998-05-25 | Serial communication equipment and communication system provided with the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340876A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015433A (en) * | 2008-07-04 | 2010-01-21 | Anywire:Kk | Control/supervisory signal transmission system |
-
1998
- 1998-05-25 JP JP14298798A patent/JPH11340876A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015433A (en) * | 2008-07-04 | 2010-01-21 | Anywire:Kk | Control/supervisory signal transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1622324A1 (en) | Fault tolerant data transfer in multi-node system via internodal crossbar switch | |
| JP4606216B2 (en) | Communication data control device | |
| JP2001134527A (en) | Adapter for bus switch, bridge for bus switch, bus switch, and bus switch system | |
| JPH11340876A (en) | Serial communication equipment and communication system provided with the same | |
| JP2003308288A (en) | Microcomputer system | |
| KR20220135562A (en) | Serial communication method and system for memory access | |
| KR19990026343A (en) | Adaptive Interface Circuitry for Serial and Serial Data Transmission | |
| JP2003258922A (en) | Communication device using three-step communication buffer | |
| US7751269B2 (en) | Coupling device for transmitting data | |
| JP3562566B2 (en) | Data transfer system and bus protocol converter | |
| JP3651672B2 (en) | Arithmetic processing system, especially arithmetic processing system for communication devices | |
| JP3799741B2 (en) | Bus controller | |
| JP2508982B2 (en) | In-device control method | |
| JP6631370B2 (en) | Microcomputer and electronic control unit | |
| JP2980163B2 (en) | Data transfer method | |
| JPS6362064A (en) | Bus converter | |
| WO2004107188A1 (en) | Data processor and data communication method | |
| KR0164118B1 (en) | Lookup table control apparatus using lancam, method of lookup, connection setup, and connection cancelation using the former apparatus | |
| JP2000200175A (en) | Data transmission system | |
| JP2005018245A (en) | Protocol testing device, protocol testing method, and protocol testing program | |
| JPH11146019A (en) | Data transfer device | |
| JP2002261841A (en) | Communication controller | |
| JPH04314157A (en) | Communication equipment | |
| JPH02254557A (en) | Communication control processing device | |
| JPS6358564A (en) | Interruption controlling system for bus converting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |