JPH11340291A - 半導体デバイス検査分析方法及びそのシステム並びに半導体デバイスの製造方法 - Google Patents
半導体デバイス検査分析方法及びそのシステム並びに半導体デバイスの製造方法Info
- Publication number
- JPH11340291A JPH11340291A JP10148708A JP14870898A JPH11340291A JP H11340291 A JPH11340291 A JP H11340291A JP 10148708 A JP10148708 A JP 10148708A JP 14870898 A JP14870898 A JP 14870898A JP H11340291 A JPH11340291 A JP H11340291A
- Authority
- JP
- Japan
- Prior art keywords
- foreign matter
- semiconductor device
- analysis
- foreign
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
工が用いられてきたが、人手による作業であるため、1
異物当たりの断面加工に1時間程度掛かかる。また、FI
B加工のビームはガリウムイオンであり、加工後ガリウ
ムが異物分析対象でない正常なチップを汚染するため、
元素分析に使用したウエーハは分析後捨てるしかなかっ
た。 【解決手段】半導体デバイス製造システムを、半導体ウ
エーハの異物検査を行う検査手段と分析対象異物を選択
する分析異物選択手段と分析対象異物の座標データとサ
イズから異物断面加工用の露光装置の描画データを生
成、追加する描画データ作成手段と該描画データに基づ
いて露光する露光手段と露光パターンをマスクとしてエ
ッチングを行うエッチング手段と露出した異物断面の元
素分析を行う分析手段とを備えて構成した。
Description
半導体デバイス検査分析方法及びそのシステム並びに半
導体デバイスの製造方法に関し、特に半導体デバイスの
製造プロセスにおいて、異物検査装置で検出した異物の
分析を効率的に行うための有効な技術に関するものであ
る。
を早期に発見し、プロセスおよび製造装置にフィードバ
ックしていくことが歩留まりの維持・向上に必須であ
る。これには検査装置による不良発見とその検査データ
の分析が重要である。
を行う成膜工程、回路パターンの焼き付けを行うホト工
程、膜を彫り込むエッチ工程よりなり、これらの工程を
繰り返すことにより半導体デバイスが製造される。特に
ホト工程では近年、0.2μm以下の微細加工と深い焦点深
度を得るため、光によるパターン露光に代わり電子ビー
ムによる露光が徐々に使用されつつある。また、検査工
程として、上記成膜工程終了後異物検査が行われる。こ
の異物検査はレーザ光による暗視野照明を用いた検査装
置により自動的に検査される。
ハ内の座標データを検査DB(データベース)へ出力す
る。次に、検査したウエーハを金属顕微鏡または走査電
子顕微鏡のステージに移し替え、検出異物の座標データ
の位置にステージを移動させ、異物の拡大像により異物
の分類を行う。この分類作業をレビュー工程と呼ぶ。こ
の時多数の異物が膜の下に存在し、異物の発生起因が判
断できない場合、これらの異物のうち数点を選択し異物
の元素分析を行う。
れる。
の除去および異物の断面加工を行う。これには、FIB(F
ocused Ion Beam)加工装置を用いる。ウエーハをFIB加
工装置のステージに移し替え、異物の座標位置にステー
ジを移動させる。次に異物が露出するようにFIBにより
異物に向かって掘り進む。この時異物が露出したかどう
かをFIBでの検出像で確認しながらマニュアルでFIB照射
量、照射位置を調整しながら加工を行う。
え、元素分析を行う。元素分析装置には例えば、電子ビ
ームを照射し、異物から発生するX線を検出し、そのエ
ネルギースペクトルから元素を同定する、エネルギー分
散形X線分光(EDX;Energy Dispersive X ray)装置、あ
るいはX線の代わりにオージェ電子を検出し、同様にエ
ネルギースペクトルから元素を分析するオージェ電子分
光(AES;Auger ElectronSpectroscopy)装置がある。
同定し、そこから異物の発生原因を類推し半導体製造プ
ロセスおよび装置の対策に結びつけている。
異物の元素分析に関し、次のような問題点があることが
本発明者により見いだされた。
る作業であるため、1異物当たりの断面加工に1時間程
度かかる。また、FIB加工のビームはガリウムイオンで
あり、加工後ガリウムが異物分析対象でない正常なチッ
プを汚染するため、元素分析に使用したウエーハは次の
工程に持ち込めない、すなわちウエーハは分析後捨てる
しかなかった。
導体デバイス製造工程のスループットを損なうことな
く、しかも他の正常チップを汚染することなく行う方法
を提供することである。
よび添付図面から明らかになるであろう。
に、本発明では、半導体デバイス検査分析システムを、
半導体デバイス製造ラインで所定の処理を施した半導体
ウエーハの異物を検出する異物検出手段と、この異物検
出手段で検出した異物を画面上に表示しこの表示した異
物の位置と大きさとを測定する機能を有するレビュー手
段と、このレビュー手段で測定した異物の位置と大きさ
とに基づいて表面に感光性材料を塗布した半導体ウェー
ハに端辺が異物の上部にかかるような所望のパターンを
露光する露光手段と、この露光手段により露光された半
導体ウェーハをエッチングして異物の断面を露出させる
エッチング手段と、このエッチング手段により断面が露
出した異物の元素分析を行う分析手段と、異物検出手段
とレビュー手段と露光手段と分析手段との間でデータを
授受してこの授受したデータを加工するデータ加工手段
とを備えて構成した。
してデータ加工手段に受け渡された検出データを受け
て、検出手段で検出した異物を画面上に表示するように
した。
てデータ加工手段に受け渡された異物の位置と大きさと
のデータに基づいて、端辺が異物の上部にかかるような
所望のパターン描画データを作成し、この描画データに
基づくパターンを半導体デバイス上に露光するするよう
にした。
置を用いた。
タとの間でデータの授受を行うようにした。
では、半導体デバイス検査分析方法を、半導体デバイス
製造ラインで所定の工程を経た半導体ウエーハの異物を
検出し、この検出した異物の中から選択した異物を画面
上に表示し、この表示した異物の位置と大きさとを測定
し、この測定した異物の位置と大きさとに基づいて表面
に感光性材料を塗布した半導体ウェーハに端辺が異物の
上部にかかるような所望のパターンを露光し、この露光
された半導体ウェーハをエッチングして異物の断面を露
出させ、この断面が露出した異物の元素分析を行うよう
にした。
中から選択した異物が、検出した半導体ウエーハの異物
の中から所定の工程を経る前にすでに半導体ウエーハに
付着していた異物を除いたものであって、所定の工程を
経たことにより半導体ウェーハ上に付着した異物である
ことを特徴とする。
異物の位置と大きさとに基づいて、端辺が異物の上部に
かかるような所望のパターン描画データを作成し、この
描画データに基づくパターンを半導体デバイス上に露光
するすることを特徴とする。
とを特徴とする。
インで所定の工程を経た半導体ウエーハの異物を検出
し、この検出した異物の中から選択した異物の断面を露
出させ、この断面を露出させた異物の元素分析を行い、
この異物の元素分析を行った半導体ウェーハを半導体デ
バイス製造ラインに戻して所定の工程以降の工程を行う
ことを特徴とする半導体デバイスの製造方法である。
分析システムは、半導体ウェーハの異物検査を行う検査
手段と分析対象異物を選択する分析異物選択手段と分析
対象異物の座標データとサイズとから異物断面か効用の
露光装置の描画データを生成、追加する描画データ作成
手段とこの描画データに基づいて露光する露光手段と、
露光パターンをマスクとしてエッチングを行うエッチン
グ手段と、エッチングにより露出した異物の断面の元素
分析を行う分析手段とを備えたものである。
おいて、異物断面加工のための特殊な加工を追加する必
要なく、通常の回路パターン製造と同時に異物の断面加
工が終了する。また、通常の半導体デバイスの製造工程
による処理と同じ処理を行うため、正常なチップを汚染
する心配がないので元素分析後のウエーハは、半導体デ
バイス製造ラインに戻して、次の製造工程に送ることが
でき、分析対象以外のチップに関しては完成良品を取得
することが可能になる。
を格納する第1の格納手段と異物検査装置が検出した前
の半導体デバイスの製造工程、すなわち前の成膜工程後
の異物座標と現在の成膜工程後の異物座標を比較し、一
致した前の工程の異物を現在の工程の異物座標から削除
する演算を行う第1の演算手段と削除後の異物座標デー
タから異物の拡大像を表示し、分析要否を判定し、かつ
拡大像により異物の座標データおよびサイズを高精度に
計測し直すレビュー装置と分析要否データを格納する第
2の格納手段を有するものである。
選択時に前の半導体デバイスの製造工程で発生した異物
を除外することができ、分析対象異物選択の効率が向上
する。また、高精度な異物データを取得することによ
り、描画作成手段が高精度な異物断面加工用描画データ
を作成することができる。
第2の格納手段中の分析対象異物データを格納する第3
の格納手段とこの第3の格納手段中の異物の座標と異物
のサイズから分析用チップの描画データを計算する第2
の演算手段と分析用チップ描画データを格納する第4の
格納手段を有するものである。
ータから自動的に分析用チップの描画データを作成する
ことが可能になる。
納手段中の分析異物データを分析手段に送信する第1の
通信制御部と分析手段の分析結果を格納する第5の格納
手段と分析結果を表示する表示部を有するものである。
出しと分析結果の確認が効率的に行うことができる。
手段に格納された分析異物データより、分析チップの位
置情報を半導体の良否のテスティングを行う電気テスタ
に送信する第2の通信制御部を有するものである。
象から分析チップを省くことが可能になり、また、テス
ト結果のマップ出力に分析チップ位置を表示し、良不良
判定の対象外であることが表示可能になる。
体デバイス検査分析方法とそのシステムの構成及び作用
を説明する。
ゲート、配線、絶縁層等の膜101を成膜する。この時
ウエーハ基板100上、膜101の下に異物102が発
生する。
1で検査し、検出異物102の座標およびサイズを検査
DB20に送る。レビュー装置22は、検査DB20より検
出異物102の座標データを受け取り、検出異物の位置
に成膜後ウエーハW1を移動する。ここで、光、電子ビ
ームで検出異物の拡大画像を観察する等して検出異物1
02を分析するか否かを判断する。また、レビュー装置
は例えば、拡大画像を画像処理することにより検出異物
102の座標およびサイズを高精度に計測し直す。分析
対象とする場合は検出異物102のデータに分析要のフ
ラグを入力し検査DB20に送る。検査DB20とレビュー
装置22よりなる分析異物選択手段に関しては、図2を
用いて後述する。
た場合、異物102の高精度の座標、サイズのデータは
描画データ作成手段である分析異物サーバ7に送られ
る。分析異物サーバ7は異物102の高精度座標、およ
び高精度サイズのデータから露光装置3での異物分析加
工用描画データを作成し、描画DB30に送る。異物分析
加工用描画データの作成方法は、図3を用いて後述す
る。
受け取り、成膜後ウエーハW1上にフォトレジスト10
3が塗布されたフォトレジスト付きウエーハW2を露光
する。この時フォトレジスト103は異物102上で境
界をもつよう露光される。この後、現像装置(図示せ
ず)により、露光されたフォトレジスト103Bは除去
される。これはポジ型フォトレジストを用いた場合であ
るが、ネガ型フォトレジストの場合は露光されなかった
部分103Aが除去される。
トで被われていない部分(フォトレジスト103Bの部
分)がエッチングされ、エッチ完ウエーハW3が完成す
る。エッチング後はアッシャー装置(図示せず)によ
り、エッチング時に存在したフォトレジストも除去され
る。
析対象異物102の座標データを受け取り、エッチ完ウ
エーハW3を異物102の位置に移動する。分析装置5
はウエーハW3をチルティングし、電子ビーム等の分析
ビームを異物102の断面に照射し、発生するオージェ
電子およびX線等をAES、EDX等で分析処理する。異物1
02の元素分析結果は分析異物サーバ7に送られる。分
析結果表示装置71はAES、EDX等の元素分析結果である
スペクトル図および異物座標、サイズ等の情報を分析異
物サーバ7よりデータを受け取り表示する。
ー装置22、露光装置3、エッチング装置4、分析装置
5によるウエーハ処理は次の工程の半導体プロセスでも
繰り返される。
た後、電気テスタ6が完成ウエーハW4のチップ毎の良
品・不良品の電気テストを行う。この時電気テスタ6が
分析異物サーバ7から電気テスタDB60を介して分析チ
ップ位置情報を取得し、分析対象異物102のあるチッ
プをテスト対象から除外し、分析チップに対しテスト除
外を表す例えば「X」の記号を電気テスタDB6に書き込
む。それにより、電気テスタがテスティング対象から分
析チップを省くことが可能になり、また、テスト結果の
マップ出力に分析チップ位置を表示し、良不良判定の対
象外であることが表示可能になる。
サーバ7が電気テスタ6からの情報を受けることによ
り、異物のデータと電気テストの情報とを用いて検査分
析データを加工することもできる。
ムの構成と作用である。
および検査DB20での分析対象異物選択方法を詳述す
る。
物を現工程異物と呼ぶことにする。検査装置21は検査
後、現工程異物座標を検査DB20に送る。
201、データ入出力部202、入出力インタフェース
203を介して、異物データ格納手段210に格納され
る。
前の工程で発生した異物も検出する。このため、現工程
異物には前の工程の異物も含まれている。本発明では、
通常の半導体デバイスの製造プロセスを使って分析用異
物上の膜101のエッチングを行うので、膜101より
下の膜中あるいは膜下の異物に関しては、膜を除去する
ことができない。そこで、下記に述べる方法で膜101
の成膜工程で発生した異物を抽出する。
の工程の検出異物座標も登録されている。主制御部20
4は、異物データ格納手段210に格納されている現工
程異物座標と前工程座標を入出力インタフェース203
およびデータ入出力部202を介し、メモリ205に読
み込む。次に主制御部204は、演算部206を起動し
下記の演算を行う。この演算方法を図3を用いて説明す
る。
程異物座標Z2を比較し、近い距離にある異物を一致異
物とみなし、現工程異物座標Z1から一致する前工程異
物座標Z2を差し引いた異物座標を現工程正味異物座標
Z3として出力する。この現工程正味異物座標Z3は基
本的に現工程で新規に発生した異物のみの座標を示す。
従って、現工程での膜101より下の層の異物座標デー
タは削除されているため、現工程正味異物は現工程での
エッチングで断面加工可能な異物の候補を示す。主制御
部204は現工程正味異物座標Z3をデータ入出力部2
02、入出力インタフェース203を介し、現工程正味
異物格納手段220に書き込む。この現工程正味異物の
中から分析対象を選択することにより、分析対象絞り込
みの効率は現工程異物全てを対象にする場合に比べて向
上する。
段220に格納されている現工程正味異物座標を入出力
インタフェース203、データ入出力部202、通信制
御部201を介して受け取り、現工程正味異物の位置に
成膜後ウエーハW1を移動させる。レビュー工程のオペ
レータは光または電子ビームでの拡大画像を観察する等
して現工程膜101下の異物から分析対象を選択する。
この時、オペレータは選択された異物の座標データに分
析要を示す分析フラグを例えば1としレビュー装置22
に入力する。尚、分析フラグは一般的にレビュー作業で
使われている分類番号で代用しても良い。
拡大画像から高精度な異物座標および異物サイズを測定
する。
2で異物座標および異物サイズを高精度に測定する方法
を説明する。図4は、レビュー装置22の構成を示す。
成膜後のウエーハW1はZステージ2231に搭載され
ており、レビュー装置制御系224が検査DB20から取
得した異物座標データに従い、Xステージ駆動器223
4、Yステージ駆動器2235を駆動し、異物102の
位置にXステージ2233、Yステージ2235を移動
する。次に、顕微鏡部221により撮像部222に撮像
された異物102の拡大像がピントを結ぶようZステー
ジ駆動部2232を駆動し、Zステージ2231を上下
させる。
の拡大画像により、レビュー作業者は例えば下記の方法
により異物の座標および異物サイズを高精度に測定し直
す。この方法を図5により説明する。表示部225に十
字カーソルC1が表示され、キーボード226、または
マウスを操作し、十字カーソルC1の交差部を異物10
2で断面加工を行いたい箇所に合わせる。この時レビュ
ー装置制御系は画面中心に対する交差部の位置(Xi, Y
i)とXステージ2233とYステージ2235の座標
(Xw, Yw)から次式(数1)により異物102のXステ
ージ2233とYステージ2235の原点に対する座標
(Xs, Ys)が求まる。
C2、C3を表示させ、キーボード226を操作し、サ
イズ測定カーソルC2、C3を異物102の端に合わせ
る。この時、レビュー装置制御系224はサイズ測定カ
ーソルC2、C3の距離から異物102のサイズを測定
する。
02の存在するチップの原点位置が、表示部225の中
心に表示された中心カーソルC4と一致するようにXス
テージ2233とYステージ2235を移動させる。こ
れは例えば原点チップマーク1020の中心を中心カー
ソルC4の交差部と一致させるようキーボード226を
操作することによって実現できる。この時、レビュー装
置制御系224はXステージ2233とYステージ22
35の座標(X0, Y0)を読み込む。
ーク1020に対する異物102の高精度座標(Xc,Y
c)は次式(数2)によって求める。
るが、この作業が画像処理等によって自動化できること
は公知な技術より明らかである。
すると、分析フラグおよび高精度異物座標と高精度サイ
ズデータを検査DB20に送り、これらのデータを通信制
御部201、データ入出力部202、入出力インタフェ
ース203を介して現工程正味異物格納手段220に上
書きする。このデータの例を図6に示す。異物No毎にチ
ップ位置、チップ内座標、異物サイズ、分析フラグが書
き込まれている。
行うことができ、また異物断面加工用の描画データを高
精度に作成するための高精度異物座標が取得できる。
が新たに現工程正味異物格納手段220に書き込んだデ
ータのうち、異物分析フラグが1である異物のチップ位
置、チップ内座標、サイズ、分析フラグのデータを分析
異物サーバ7に送り、通信制御部701、データ入出力
部702、入出力インタフェース703を介して、分析
異物データ格納手段710に書き込む。
方法について説明する。分析異物サーバ7の主制御部7
04は分析異物データ格納手段710に格納されている
分析異物データを入出力インタフェース703およびデ
ータ入出力部702を介し、メモリ705に読み込む。
次に主制御部704は、演算部706を起動し下記の演
算を行う。この演算方法を図7を用いて説明する。
画マスク300をY方向の辺の長さがW、X方向の辺の
長さがW/2の長方形で形成するとき、Wを次式(数
3)により決定する。
のサイズd=2μmに対し、W=8μmとなる。尚、描画
マスク300の位置は、チップ原点301からの異物1
02の座標(Xc、Yc)をY方向の1辺が通るように設定
する。但し、X方向の辺で異物102の中心を横断して
も、また、X方向に長い長方形を描画マスク300にし
ても何ら支障はない。
ク300のデータを演算する。
タを分析チップ位置データとともにデータ入出力部70
2、入出力インタフェース703を介して分析描画デー
タ格納手段720に格納し、さらに通信制御部701を
介して描画DB30に送り、露光装置の分析チップに対応
する描画データを描画マスク300のデータに修正す
る。
サーバ中、通信制御部701、データ入出力部702、
入出力インタフェース703を介し分析異物データ格納
手段710の座標等の分析異物データを取得し、同様の
方法で分析結果を分析結果データ格納手段730にオー
ジェ電子エネルギースペクトル図等の分析結果データを
格納する。分析異物データ格納手段710と分析結果デ
ータ格納手段730は同一の格納手段で兼ねても何ら構
わない。
納手段710に格納されている分析チップ位置データを
入出力インタフェース703、データ入出力部702、
通信制御部701を介して電気テスタDB60に送る。
光装置3の作用について説明する。
光装置の斜視図である。電子銃310から射出した電子
ビーム311は、第1マスク320により適当な大きさ
および形状に成形され、その後選択偏光器330により
第2マスク340上に照射される。分析異物断面加工用
の上記描画マスク300の露光時は開口341と電子ビ
ーム312の重なり部分の組み合わせとして成形され
る。一方、分析対象以外のチップに対し通常の回路パタ
ーンを露光する時は、例えば、回路パターン342、3
42、344を選択偏光器330が選択し、電子ビーム
312をこれらの上に照射する。開口341で成形され
た電子ビーム313は縮小レンズ350により縮小さ
れ、位置決め偏向器360によりフォトレジスト付きウ
エーハW2の所定の位置に照射される。
ステージ380上のXステージ370に搭載されてお
り、X方向駆動機371、Y方向駆動機372により、
それぞれX、Y方向に移動される。
けてとり、選択偏向器330、位置決め偏向器360、
X方向駆動機371、Y方向駆動機372を制御するこ
とにより、描画データに基づくフォトレジスト付きウエ
ーハW2上の位置の所定の領域に電子ビーム313を照
射する。
示したが、レーザやイオンビームを露光源とした装置に
関しても同様な制御方法で分析異物断面加工用描画と通
常の回路パターン描画を切り替えることができる。ま
た、第1マスク320、第2マスク340を用いない、
いわゆるスポット走査式の露光装置に置いても、描画DB
30の描画データにより、制御系31が分析異物断面加
工用描画と通常の回路パターン描画を切り替えることに
より同様な描画が可能である。
光やX線を用いて転写する露光装置においても、分析対
象チップに対してマスクあるいはステージの移動、およ
びマスクの一部を遮蔽するマスキングブレードの開閉に
よるマスク上露光パターン選択機能により、上記と同様
な分析異物断面加工用描画と通常の回路パターン描画を
切り替えが可能である。この場合は、マスク上の適当な
回路パターンを分析断面加工用パターンとして選択し、
マスキングブレードで不要なパターンを遮蔽することに
より実現できる。
液晶パターン表示装置を用い、描画DB30の描画デー
タに基づく描画パターンを液晶パターン表示装置に表示
して、この液晶パターン表示装置に露光光を照射してパ
ターンをレジストが塗布されたウェーハ表面に露光する
ことによっても、上記と同様に描画することができる。
この場合、液晶パターン表示装置を用いることにより、
描画DB30の任意の描画データに対応するマスクパタ
ーンを、容易に形成することができる。以上に説明した
ような、検査装置21、レビュー装置22、電子ビーム
露光装置3、分析異物サーバ7等を図1に示したような
半導体デバイス製造システムに適用することにより、膜
下異物の断面加工を半導体製造工程のスループットを損
なうことなく、しかも、他の正常チップを汚染すること
なく行うことができるので、異物検査装置で検出した異
物の分析を、効率的に行え、かつ、分析後のウェーハ、
を、次の製造工程に流すことができる。
り、本発明によれば、以下のような効果が得られる。
異物断面加工のための余計な加工を追加する必要なく、
通常の回路パターン製造と同時に異物の断面加工が終了
する。また、通常の半導体デバイス製造工程による加工
のため、正常なチップを汚染する心配がないので元素分
析後のウエーハは次の製造工程に送ることができ、分析
対象以外のチップに関しては完成良品を取得することが
可能になる。
に前の半導体デバイス製造工程で発生した異物を除外す
ることができ、分析対象異物選択の効率が向上する。ま
た、高精度な異物データを取得することにより、上記描
画作成手段が高精度な異物断面加工用描画データを作成
することができる。
ら自動的に分析用チップの描画データを作成することが
可能になる。
分析結果の確認が効率的に行うことができる。
分析チップを省くことが可能になり、また、テスト結果
のマップ出力に分析チップ位置を表示し、良不良判定の
対象外であることが表示可能になる。
テムの構成を示すシステム図である。
ーバの構成を説明するシステム図である。
を示すウェーハ、の平面図である。
構成を示す正面図である。
画面の正面図。
1例を示す図である。
クデータを示すチップ上に投影したチップの平面図であ
る。
子ビーム露光装置の概略構成を示す斜視図である。
ー装置 3…露光装置 4…エッチング装置
5…分析装置 6…電気テスタ 7…分析
異物サーバ 20…検査DB 30…描画DB
60…電気テスタDB 71…表示部 10
0…ウエーハ基板 101…膜 102…分析異物 201…検査DB通信制御部
202…検査DBデータ入出力部 203…検査DB
入出力インタフェース 204…検査DB主制御部
205…検査DBメモリ 206…検査DB演算部
210…異物データ格納部 220…現工程
正味異物格納部 221…レビュー装置顕微鏡部
222…レビュー装置撮像部 224…レビュ
ー装置制御系 225…レビュー装置表示部
300…描画マスク 301…チップ原点 3
1…電子ビーム露光装置制御系 701…分析異物
サーバ通信制御部 702…分析異物サーバデータ
入出力部 703…分析異物サーバ入出力インタフ
ェース 704…分析異物サーバ主制御部 7
05…分析異物サーバメモリ 706…分析異物
サーバ演算部 710…分析異物データ格納手段
720…分析描画データ格納手段 730…分析結果データ格納手段。
Claims (10)
- 【請求項1】半導体デバイス製造ラインで所定の処理を
施した半導体ウエーハの異物を検出する異物検出手段
と、該異物検出手段で検出した異物を画面上に表示し該
表示した異物の位置と大きさとを測定する機能を有する
レビュー手段と、該レビュー手段で測定した前記異物の
位置と大きさとに基づいて表面に感光性材料を塗布した
前記半導体ウェーハに端辺が前記異物の上部にかかるよ
うな所望のパターンを露光する露光手段と、該露光手段
により露光された前記半導体ウェーハをエッチングして
前記異物の断面を露出させるエッチング手段と、該エッ
チング手段により断面が露出した前記異物の元素分析を
行う分析手段と、前記異物検出手段と前記レビュー手段
と前記露光手段と前記分析手段との間でデータを授受し
て該授受したデータを加工するデータ加工手段とを備え
たことを特徴とする半導体デバイス検査分析システム。 - 【請求項2】前記レビュー手段は、前記検出手段で検出
して前記データ加工手段に受け渡された検出データを受
けて、前記検出手段で検出した異物を前記画面上に表示
することを特徴とする請求項1記載の半導体デバイス検
査分析システム。 - 【請求項3】前記露光手段は、前記レビュー手段で測定
して前記データ加工手段に受け渡された前記異物の位置
と大きさとのデータに基づいて、端辺が前記異物の上部
にかかるような所望のパターン描画データを作成し、該
描画データに基づくパターンを前記半導体デバイス上に
露光するすることを特徴とする請求項1記載の半導体デ
バイス検査分析システム。 - 【請求項4】前記露光手段は、電子ビーム露光装置であ
ることを特徴とする請求項1記載の半導体デバイス検査
分析システム。 - 【請求項5】前記データ加工手段は、さらに電気テスタ
との間でデータの授受を行うことを特徴とする請求項1
記載の半導体デバイス検査分析システム。 - 【請求項6】半導体デバイス製造ラインで所定の処理を
施した半導体ウエーハの異物を検出し、該検出した異物
の中から選択した異物を画面上に表示し、該表示した異
物の位置と大きさとを測定し、該測定した前記異物の位
置と大きさとに基づいて表面に感光性材料を塗布した前
記半導体ウェーハに端辺が前記異物の上部にかかるよう
な所望のパターンを露光し、該露光された前記半導体ウ
ェーハをエッチングして前記異物の断面を露出させ、該
断面が露出した前記異物の元素分析を行うことを特徴と
する半導体デバイス検査分析方法。 - 【請求項7】前記画面上に表示する前記検出した異物の
中から選択した異物が、前記検出した前記半導体ウエー
ハの異物の中から前記所定の工程を経る前にすでに前記
半導体ウエーハに付着していた異物を除いた異物前記所
定の工程を経たことにより前記半導体ウェーハ上に付着
した異物であることを特徴とする請求項6記載の半導体
デバイス検査分析方法。 - 【請求項8】前記所望のパターンの露光を、前記測定し
た前記異物の位置と大きさとに基づいて、端辺が前記異
物の上部にかかるような所望のパターン描画データを作
成し、該描画データに基づくパターンを前記半導体デバ
イス上に露光するすることを特徴とする請求項6記載の
半導体デバイス検査分析方法。 - 【請求項9】前記露光を、電子ビームを用いて行うこと
を特徴とする請求項6記載の半導体デバイス検査分析方
法。 - 【請求項10】半導体デバイス製造ラインで所定の工程
を経た半導体ウエーハの異物を検出し、該検出した異物
の中から選択した異物の断面を露出させ、該断面を露出
させた前記異物の元素分析を行い、該異物の元素分析を
行った前記半導体ウェーハを前記半導体デバイス製造ラ
インに戻して、前記所定の工程以降の工程を行うことを
特徴とする半導体デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14870898A JP3867402B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体デバイス検査分析方法 |
US09/322,149 US6281024B1 (en) | 1998-05-29 | 1999-05-28 | Semiconductor device inspection and analysis method and its apparatus and a method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14870898A JP3867402B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体デバイス検査分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340291A true JPH11340291A (ja) | 1999-12-10 |
JP3867402B2 JP3867402B2 (ja) | 2007-01-10 |
Family
ID=15458831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14870898A Expired - Fee Related JP3867402B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体デバイス検査分析方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6281024B1 (ja) |
JP (1) | JP3867402B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7777183B2 (en) | 2006-08-08 | 2010-08-17 | Hitachi High-Technologies Corporation | Charge particle beam system, sample processing method, and semiconductor inspection system |
JP2020181897A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Sumco | 半導体ウェーハの分析方法、半導体ウェーハ製造工程評価方法および半導体ウェーハの製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100584818B1 (ko) * | 1999-04-16 | 2006-05-30 | 동경 엘렉트론 주식회사 | 반도체 장치의 제조 방법 및 그 제조 라인 |
KR100611041B1 (ko) * | 2000-02-17 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법 |
US6822472B1 (en) | 2003-06-27 | 2004-11-23 | International Business Machines Corporation | Detection of hard mask remaining on a surface of an insulating layer |
US7720631B2 (en) * | 2005-01-20 | 2010-05-18 | Revera, Incorporated | Semiconductor substrate processing method and apparatus |
US7643140B2 (en) * | 2007-03-29 | 2010-01-05 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting a semiconductor device |
JP2017062263A (ja) * | 2012-03-16 | 2017-03-30 | 株式会社堀場製作所 | 試料分析装置及び試料分析プログラム |
EP2990783B1 (en) * | 2014-08-29 | 2019-10-02 | Carl Zeiss Microscopy Ltd. | Method and system for performing EDS analysis |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233191A (en) * | 1990-04-02 | 1993-08-03 | Hitachi, Ltd. | Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process |
US5903342A (en) * | 1995-04-10 | 1999-05-11 | Hitachi Electronics Engineering, Co., Ltd. | Inspection method and device of wafer surface |
AU6942998A (en) * | 1997-03-31 | 1998-10-22 | Microtherm, Llc | Optical inspection module and method for detecting particles and defects on substrates in integrated process tools |
-
1998
- 1998-05-29 JP JP14870898A patent/JP3867402B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-28 US US09/322,149 patent/US6281024B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7777183B2 (en) | 2006-08-08 | 2010-08-17 | Hitachi High-Technologies Corporation | Charge particle beam system, sample processing method, and semiconductor inspection system |
JP2020181897A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Sumco | 半導体ウェーハの分析方法、半導体ウェーハ製造工程評価方法および半導体ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6281024B1 (en) | 2001-08-28 |
JP3867402B2 (ja) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI760437B (zh) | 檢測一光微影倍縮光罩之方法及系統,以及電腦可讀媒體 | |
US9679372B2 (en) | Apparatus and methods for inspecting extreme ultra violet reticles | |
JP4312910B2 (ja) | レビューsem | |
US6421122B2 (en) | Inspection method, apparatus and system for circuit pattern | |
TWI475597B (zh) | Pattern evaluation method and pattern evaluation device | |
JP4722038B2 (ja) | 単一ツール欠陥分類ソリューション | |
JP5525421B2 (ja) | 画像撮像装置および画像撮像方法 | |
US8111902B2 (en) | Method and apparatus for inspecting defects of circuit patterns | |
JPH10213422A (ja) | パタ−ン検査装置 | |
JP2009520952A (ja) | 検査サンプル上で検出された欠陥分類のための方法とシステム | |
US20150146967A1 (en) | Pattern evaluation device and pattern evaluation method | |
JP4035242B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP2012242146A (ja) | 走査電子顕微鏡及び試料作成方法 | |
JPWO2002075806A1 (ja) | ウエハの検査方法、集束イオンビーム装置及び透過電子ビーム装置 | |
JP3867402B2 (ja) | 半導体デバイス検査分析方法 | |
JP4177375B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP3836735B2 (ja) | 回路パターンの検査装置 | |
JP4091060B2 (ja) | ウエハ検査加工装置およびウエハ検査加工方法 | |
KR102495078B1 (ko) | 결함 분석 | |
JP2006227026A (ja) | パターン検査方法及びパターン検査装置 | |
JP3493312B2 (ja) | 回路パターンの検査装置および検査方法 | |
US7035449B2 (en) | Method for applying a defect finder mark to a backend photomask making process | |
JP2006352170A (ja) | ウエハの検査方法 | |
JP2004048002A (ja) | 回路パターンの検査装置および検査方法 | |
CN116097418A (zh) | 检验及其它工艺中样品的对准 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
LAPS | Cancellation because of no payment of annual fees |