JPH11332275A - Ｐｗｍ駆動制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 複数の出力回路のオン時点で発生するスパイ
ク電流値を確実に低減できるＰＷＭ駆動制御回路を得
る。 【解決手段】 インダクタンス負荷にそれぞれ接続され
る出力回路１０１，２０１と、所定周期で変動する比較
波を発生する発振回路４０１と、発振回路４０１により
発生される比較波と基準値とを比較し出力回路１０１，
２０１をオン状態とする比較器ＣＰ１２，ＣＰ２２とを
備え、比較器ＣＰ１２，ＣＰ２２のそれぞれの基準値を
互いに異ならせることにより出力回路１０１，２０１の
オン時点をずらせるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、モータなどのイ
ンダクタンス負荷をＰＷＭ駆動する制御回路に関するも
のである。

【０００２】

【従来の技術】図９に従来回路の構成を、図１０に従来
回路におけるタイミングチャートを示す。従来回路で、
モータの出力電流がオン状態となる動作説明を以下に示
す。まず、発振回路４０１で図１０に示す三角波（ＦＲ
ＥＦ）を発生させる。三角波の最大電圧をＶＲ２、最小
電圧をＶＲ１とする。

【０００３】次に、三角波（ＦＲＥＦ）の電圧とＶＴＨ
１なる基準電圧をＣＰ１２で比較する。このとき、基準
電圧ＶＴＨ１をＶＲ１＋ΔＶＲ１に設定すると、比較器
ＣＰ１２の出力は図１０の通りとなり、この出力の反転
信号をフリップフロップＦＦ１１，ＦＦ２１のＳ（セッ
ト）端子に入力し、フリップフロップＦＦ１１，ＦＦ２
１の出力を「Ｈｉ」とする。

【０００４】フリップフロップＦＦ１１，ＦＦ２１のＱ
出力が「Ｈｉ」となることで、出力回路１０１，２０１
がオン状態となり、ｔ１のタイミングでモータの出力電
流が増加していく。端子ＩＮ１１，ＩＮ２１はモータの
出力電流の方向を切り換える入力端子であるが、今回の
発明には直接関係がないため、説明は省略する。

【０００５】次に、モータ出力電流がオフ状態となる動
作説明を以下に示す。上記説明により、出力回路１０
１，２０１がｔ１のタイミングでオンすると、モータ出
力電流は時間と共に増加する。出力回路１０１，１０２
に流れる電流は、電流検出抵抗ＲＳ１，ＲＳ２で電圧に
変換され、やがて電流検出抵抗ＲＳ１，ＲＳ２の電圧
は、コントロール電圧ＣＴＬ１，ＣＴＬ２よりも高くな
る。この電圧を、比較器ＣＰ１１，ＣＰ２１で比較し、
その出力をそれぞれＡＮＤゲートを通しフリップフロッ
プＦＦ１１，ＦＦ２１のＲ（リセット）端子に出力する
ことで、フリップフロップＦＦ１１，ＦＦ２１のＱ出力
はＬとなり、出力回路１０１，２０１はオフし、出力電
流は徐々に減少していく。

【０００６】比較器ＣＰ１１と比較器ＣＰ１２、比較器
ＣＰ２１と比較器ＣＰ１２を入力とするＡＮＤゲートの
役割は、ｔ１のタイミングで出力回路１０１，２０１が
オン状態になると、ｔ１からわずかな時間（数１００ｎ
ｓ〜数μＳ）、モータの容量成分や、出力回路１０１，
２０１内のフライホイールダイオードの逆回復電流の影
響で、電流検出抵抗ＲＳ１，ＲＳ２に急峻なスパイク電
流が発生し、電流検出抵抗ＲＳ１，ＲＳ２の電圧がコン
トロール電圧ＣＴＬ１，ＣＴＬ２以上の電圧となる。

【０００７】このスパイク電流は、モータの回転トルク
とはならない電流のため、この電流で出力がオフしては
ならない。比較器ＣＰ１１とＣＰ１２、および比較器Ｃ
Ｐ２１とＣＰ１２のＡＮＤ論理でフリップフロップＦＦ
１１，ＦＦ２１のＲ（リセット）入力を「Ｌｏｗ」とす
ることで、スパイク電流による、電流検出回路の誤動作
を防止している。電流検出回路の誤動作を防止している
時間は、比較器ＣＰ１２が「Ｌｏｗ」を出力しているマ
スク時間Ｔmask１となる。

【０００８】但し、マスク時間Ｔmask１内にスパイク電
流ではない、本来のモータ出力電流が流れたとしても、
フリップフロップＦＦ１１，ＦＦ２１はリセットされ
ず、出力回路はオフしない（つまり、マスク時間Ｔmask
１内は出力は必ずオン状態となる）ため、マスク時間Ｔ
mask１は、スパイク電流による電流検出回路の誤動作が
起らない範囲で、出来るだけ短い方がよい。

【０００９】以上のように、出力回路１０２，２０１が
オン／オフの状態を繰り返すＰＷＭ動作により、電流検
出抵抗ＲＳ１，ＲＳ２の最大電圧は、コントロール電圧
ＣＴＬ１，ＣＴＬ２に制御され、モータに所定の電流が
流れる。

【００１０】

【発明が解決しようとする課題】次に、従来のＰＷＭ駆
動制御回路の問題点を示す。第１の問題として、フリッ
プフロップＦＦ１１，ＦＦ２１のＳ（セット）信号のタ
イミングを、比較器ＣＰ１２の出力で同時に作っている
ため、２つの出力回路１０１，２０１が同時にオン状態
となり、前に述べたスパイク電流が駆動回路に同時に流
れる。スパイク電流は急峻かつ通常のコントロール電流
の２〜３倍の電流値になることもあり、この２つのスパ
イク電流が同時に流れることにより、ＶＣＣ電源ライ
ン，ＧＮＤラインがゆれ、ノイズ発生の原因となる。ま
た、ＶＣＣ，ＧＮＤおよびモータ出力の配線の電流容量
を超える問題がある。

【００１１】第２の問題として、前に述べたスパイク電
流が原因となる、電流検出回路の誤動作を防止している
マスク時間Ｔmask１は比較器ＣＰ１２の出力から作って
いるため、出力回路１０１，２０１で同じ時間となる。
図９に示した、２相のステッピングモータの場合、出力
回路１０１，２０１、および、それに接続されるモータ
のコイルは同じ特性であり、出力回路１０１と２０１の
マスク時間Ｔmask１が同じであっても問題はない。

【００１２】しかし、出力回路１０１，２０１にそれぞ
れモータの特性が異なるＤＣモータなどが接続される
と、モータによって、スパイク電流が流れる時間が異な
る。スパイク電流が長い期間発生する出力回路にあわせ
てマスク時間を設定すると、スパイク電流が短い期間発
生する出力回路では、マスク時間が最適値よりも長くな
るため、ＰＷＭオン時間をマスク時間以下にすることが
出来ず、小さい電流値をＰＷＭ制御出来なくなる。逆
に、スパイク電流が短い期間発生する出力回路に合わせ
てマスク時間を設定すると、スパイク電流が長い期間発
生する出力回路では、マスク時間を過ぎてもスパイク電
流が流れ、電流検出回路の誤動作を引き起すという問題
がある。

【００１３】第３の問題として、従来回路のマスク時間
は、出力回路１０１，２０１に流れる出力電流が変化し
ても、一定である。出力電流が大きくなれば、スパイク
電流の原因の一つであるフライホイールダイオードの逆
回復電流も大きくなる。つまり、スパイク電流が流れる
時間が最も長い状態を想定してｍａｓｋ時間を設定する
と、ＰＷＭオン時間以下にすることが出来ず、小さい電
流値をＰＷＭ制御出来なくなるという問題があった。以
上が従来技術の問題点である。

【００１４】この発明は、複数の出力回路のオン時点を
ずらせるようにして、従来回路の問題点を解決しようと
するものである。

【００１５】

【課題を解決するための手段】第１の発明に係るＰＷＭ
駆動制御回路においては、インダクタンス負荷にそれぞ
れ接続される複数の出力回路と、所定周期で変動する比
較波を発生する発振回路と、前記複数の出力回路を制御
するために前記複数の出力回路にそれぞれ設けられ前記
発振回路により発生される比較波と基準値とを比較し前
記出力回路をオン状態とする複数の比較器とを備え、前
記複数の比較器のそれぞれの基準値を互いに異ならせる
ことにより前記複数の出力回路のオン時点をずらせるも
のである。

【００１６】第２の発明に係るＰＷＭ駆動制御回路にお
いては、インダクタンス負荷にそれぞれ接続される複数
の出力回路と、所定周期で変動する比較波を発生する発
振回路と、前記複数の出力回路を制御するために前記複
数の出力回路にそれぞれ設けられ前記発振回路により発
生される比較波と基準値とを比較し前記出力回路をオン
状態とする複数の比較器と、前記出力回路の電流を検出
しその検出動作に応じて前記出力回路をオフ状態にする
ための電流検出回路とを備え、前記複数の比較器のそれ
ぞれの基準値を互いに異ならせるとともに、前記比較器
の出力信号により、所定時間の間、前記電流検出回路の
動作を阻止するものである。

【００１７】第３の発明に係るＰＷＭ駆動制御回路にお
いては、前記電流検出回路の動作を阻止するための所定
時間を前記出力回路の出力電流に応じて変化させるもの
である。

【００１８】

【発明の実施の形態】実施の形態１．図１は、この発明
のＰＷＭ駆動制御回路のブロック図であり、図２はその
タイミングチャートである。図１において、１０１，２
０１は出力回路である。出力回路１０１，２０１はそれ
ぞれ複数のトランジスタからなる制御素子とこれらの制
御素子を制御する複数の論理回路Ｌｏｇｉｃと前記トラ
ンジスタ素子と並列に接続されたフライホィールダイオ
ードとから構成され、インダクタンス負荷である２相ス
テッピングモータＭＯＴＯＲ１の各相コイルにそれぞれ
接続されている。ＩＮ１１，ＩＮ２１はモータＭＯＴＯ
Ｒ１の出力電流の方向を切り換える入力端子である。１
０２，２０２は比較回路、ＣＰ１１，ＣＰ２１およびＣ
Ｐ１２，ＣＰ２２は比較器、Ａ１，Ａ２はＡＮＤ回路、
ＦＦ１１，ＦＦ２１はフリップフロップ、ＲＳ１，ＲＳ
２は電流検出抵抗、４０１は発振回路である。比較回路
２０２が今回付加した機能に関するものであり、その他
の構成は従来技術と同様である。

【００１９】次に、動作について説明する。従来技術の
第１の問題であった、「フリップフロップＦＦ１１，Ｆ
Ｆ２１のＳ（セット）信号のタイミングを、比較器ＣＰ
１２の出力で同時に作っているため、２つの出力回路１
０１，２０１が同時にオン状態となり、前に述べたスパ
イク電流が駆動回路に同時に流れる。スパイク電流は急
峻かつ通常のコントロール電流の２〜３倍の電流値にな
ることもあり、この２つのスパイク電流が同時に流れる
ことにより、ＶＣＣ電源ライン，ＧＮＤラインがゆれ、
ノイズ発生の原因となる。また、ＶＣＣ，ＧＮＤおよび
モータ出力の配線の電流容量を超える問題がある」とい
う問題を解決するため、所定周期で変動する比較波とし
ての三角波（ＦＲＥＦ）の電圧値とＶＴＨ１なる基準電
圧の電圧値を比較器ＣＰ１２で比較し、その出力で出力
回路１０１の出力をオンさせ、三角波（ＦＲＥＦ）の電
圧値とＶＴＨ２なる基準電圧の電圧値を比較器ＣＰ２２
で比較し、その出力でもう一方の出力回路２０１をオン
させる。

【００２０】こうすることで、図２のタイミングチャー
トのごとく、出力回路１０１と２０１がオンするタイミ
ングを、三角波の１／２周期正確にずらすことが出来、
２つの出力回路のスパイク電流が同時に流れることによ
る、ＶＣＣ電源ライン、ＧＮＤラインのゆれや、ノイズ
の発生を半減させることが出来る。

【００２１】図３は発振回路４０１の具体的な回路であ
る。図３において、Ｑ41，Ｑ42，Ｑ43はＰＭＯＳトラン
ジスタ、Ｑ44，Ｑ45，Ｑ46，Ｑ47はＮＭＯＳトランジス
タである。ＣＰ４は比較器、Ｃ４はコンデンサ、Ｒ41，
Ｒ42，Ｒ43は抵抗である。これは従来回路と同様であ
る。図４は、図３の発振回路のタイミングチャートであ
る。

【００２２】図５は図１の比較回路１０２，２０２の具
体的な回路である。図５において、Ｑ57，Ｑ67はＮＭＯ
Ｓトランジスタ、ＣＰ１２，ＣＰ２２は比較器、Ｒ41，
Ｒ51，Ｒ52+Ｒ522，Ｒ53，Ｒ62，Ｒ63+Ｒ633は抵抗であ
る。

【００２３】図３に示した発振回路４０１が出力する三
角波（ＦＲＥＦ）の最大値ＶＲ２と最小ＶＲ１は以下の
式で表すことが出来る。 ＶＲ２＝ＶＰ×（Ｒ41＋Ｒ42）／（Ｒ41＋Ｒ42＋Ｒ43）………（１） ＶＲ１＝ＶＰ×Ｒ42／（Ｒ42＋Ｒ43）……………………………（２） 但し、（２）式において、図３に示すＱ47のオン抵抗は
計算の簡略化のため０と考える。

【００２４】以上のように、ＶＲ２，ＶＲ１の電圧が決
定されるため、比較器ＣＰ１２，ＣＰ２２に入力される
基準電圧ＶＴＨ２，ＶＴＨ１は以下の式で容易に設計す
ることが出来る。 ＶＴＨ２＝ＶＰ×（Ｒ61＋Ｒ62）／（Ｒ61＋Ｒ62＋Ｒ63＋Ｒ633）…（３） ＶＴＨ１＝ＶＰ×（Ｒ52＋Ｒ522）／（Ｒ52＋Ｒ522＋Ｒ53） ………（４） 但し、（４）式において、図５に示すＱ５７のオン抵抗
は計算の簡略化のため０と考える。

【００２５】上記（１）〜（４）の式で、Ｒ41＝Ｒ51＝
Ｒ61、Ｒ42＝Ｒ52＋Ｒ62、Ｒ43＝Ｒ53＋Ｒ63とし、Ｒ52
2，Ｒ633を調整することで、基準電圧ＶＴＨ２，ＶＴＨ
１は容易に得ることが出来る。また、図１に示す実施の
形態では、従来回路の第２の問題であった、出力回路１
０１と２０１のマスク時間Ｔmask１，Ｔmask２を個々に
設定出来ないという問題点も解決出来る。

【００２６】出力回路１０１のマスク時間をＴmask１、
出力回路２０１のマスク時間をＴmask２とすると、マス
ク時間Ｔmask１，Ｔmask２と、基準電圧ＶＴＨ１，ＶＴ
Ｈ２との関係は以下の式となる。 Ｔmask１＝｛Ｃ４×（ＶＴＨ１−ＶＲ１）／ＩBIAS｝×２………（５） Ｔmask２＝｛Ｃ４×（ＶＲ２−ＶＴＨ２）／ＩBIAS｝×２………（６） つまり、基準電圧ＶＴＨ１，ＶＴＨ２を設定すること
で、マスク時間Ｔmask１，Ｔmask２を個々に設定するこ
とが出来る。これにより、出力回路１０１，２０１でス
パイク電流の特性が異なる２種類のＤＣモータなどを、
各々のモータのスパイク電流の特性に合わせて、マスク
時間を設定することが出来る。

【００２７】実施の形態２．実施の形態２は、実施の形
態１の比較回路１０２，２０２の構成を変更し、各々比
較回路１０３，３０３としたものであり、そのブロック
図を図６に、タイミングチャートを図７に示す。図８は
図６の比較回路１０３，３０３の具体的な回路である。
図６では、出力回路１０１，２０１で２相のステッピン
グモータをＰＷＭ駆動し、出力回路３０１で３相のブラ
シレスモータをＰＷＭ駆動する場合の実施の形態を示し
ている。

【００２８】実施の形態２において１０３，３０３以外
の動作は、実施の形態１と同様であり、比較器ＣＰ１１
の出力によりマスク時間Ｔmask１と、出力回路１０１，
２０１がオンするタイミングを決定し、比較器ＣＰ３２
の出力により、ＡＮＤ回路Ａ３の動作によってマスク時
間Ｔmask３と出力回路３０３がオンするタイミングを決
定している。実施の形態２の特徴は、マスク時間Ｔmask
１，Ｔmask３を出力電流に比例させ、変化させたことに
ある。

【００２９】次に、実施の形態２の動作について説明す
る。図８の比較回路１０３に示すように、実施の形態１
の比較回路１０２（図５参照）の基準電圧ＶＴＨ１の部
分に、出力電流をコントロールする電圧ＣＴＬ１に比例
した電流（Ｉ１０３）を流し込むことにより、基準電圧
ＶＴＨ１の電圧値はコントロール電圧ＣＴＬ１に比例し
て上昇する。逆に、比較回路３０３に示すように、実施
の形態１の比較回路２０２（図５参照）のＶＴＨ２電圧
部分から、出力電流をコントロール電圧ＣＴＬ３に比例
した電流Ｉ３０３を引き出すことにより、基準電圧ＶＴ
Ｈ２の電圧値はコントロール電圧ＣＴＬ３の電圧値に比
例して下がる。

【００３０】つまり、出力回路１０１，２０１のマスク
時間Ｔmask１と出力回路３０１のマスク時間Ｔmask３
は、出力電流を小さい電流領域で制御するときは、コン
トロール電圧に比例して短くなり、逆に大きい電流領域
で制御するときはコントロール電圧に比例して長くする
ことにより、従来回路の第３の問題であった、「スパイ
ク電流値が流れる時間が最も長い状態を想定してマスク
時間を設定すると、ＰＷＭオン時間をマスク時間以下に
することが出来ず、小さい電流値をＰＷＭ制御出来なく
なる」という問題を解決することが出来、ＰＷＭ駆動に
よって制御する出力電流の範囲を広くとることが出来る
ようになる。

【００３１】

【発明の効果】第１の発明によれば、ＰＷＭ駆動時に複
数の出力回路に流れるスパイク電流が時間的に重ならな
いため、基板配線等の電流密度をこれまでの数分の１と
することが出来、また、スパイク電流により発生するノ
イズを数分の１に減少できる効果がある。

【００３２】第２の発明によれば、複数の出力回路のオ
ン時点をずらせるための比較器の出力信号により電圧検
出回路の動作を阻止するようにしたので、電圧検出回路
の誤動作を確実に防止できる効果がある。

【００３３】第３の発明によれば、電流検出回路がスパ
イク電流によって誤動作しないように、あらかじめ設定
するマスク時間を出力電流に応じて変化するようにした
ため、広い範囲で出力電流を制御出来る効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるＰＷＭ駆動制
御回路のブロック図である。

【図２】 この発明の実施の形態１によるＰＷＭ駆動制
御回路のタイミングチャートを示す図である。

【図３】 この発明の実施の形態１によるＰＷＭ駆動制
御回路に用いる発振回路の詳細図である。

【図４】 この発明の実施の形態１によるＰＷＭ駆動制
御回路に用いる発振回路のタイミングチャートを示す図
である。

【図５】 この発明の実施の形態１によるＰＷＭ駆動制
御回路に用いる比較器の基準電圧の詳細図である。

【図６】 この発明の実施の形態２によるＰＷＭ駆動制
御回路のブロック図である。

【図７】 この発明の実施の形態２によるＰＷＭ駆動制
御回路のタイミングチャートを示す図である。

【図８】 この発明の実施の形態２によるＰＷＭ駆動制
御回路に用いる比較器の基準電圧の詳細図である。

【図９】 従来技術によるＰＷＭ駆動制御回路のブロッ
ク図である。

【図１０】 従来技術によるＰＷＭ駆動制御回路のタイ
ミングチャートを示す図である。

【符号の説明】

１０１，２０１ 出力回路、１０２，２０２，１０３，
３０３ 比較回路、ＣＰ１１，ＣＰ１２，ＣＰ２１，Ｃ
Ｐ２２，ＣＰ３１，ＣＰ３２ 比較器、Ａ１，Ａ２，Ａ
３ ＡＮＤ回路、ＦＦ１１，ＦＦ２１，ＦＦ３１ フリ
ップフロップ、ＲＳ１，ＲＳ２，ＲＳ３ 電流検出抵
抗、４０１ 発振回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 インダクタンス負荷にそれぞれ接続され
   る複数の出力回路と、所定周期で変動する比較波を発生
   する発振回路と、前記複数の出力回路を制御するために
   前記複数の出力回路にそれぞれ設けられ前記発振回路に
   より発生される比較波と基準値とを比較し前記出力回路
   をオン状態とする複数の比較器とを備え、前記複数の比
   較器のそれぞれの基準値を互いに異ならせることにより
   前記複数の出力回路のオン時点をずらせるようにしたこ
   とを特徴とするＰＷＭ駆動制御回路。
2. 【請求項２】 インダクタンス負荷にそれぞれ接続され
   る複数の出力回路と、所定周期で変動する比較波を発生
   する発振回路と、前記複数の出力回路を制御するために
   前記複数の出力回路にそれぞれ設けられ前記発振回路に
   より発生される比較波と基準値とを比較し前記出力回路
   をオン状態とする複数の比較器と、前記出力回路の電流
   を検出しその検出動作に応じて前記出力回路をオフ状態
   にするための電流検出回路とを備え、前記複数の比較器
   のそれぞれの基準値を互いに異ならせるとともに、前記
   比較器の出力信号により、所定時間の間、前記電流検出
   回路の動作を阻止するようにしたことを特徴とするＰＷ
   Ｍ駆動制御回路。
3. 【請求項３】 前記電流検出回路の動作を阻止するため
   の所定時間を前記出力回路の出力電流に応じて変化させ
   るようにしたことを特徴とする請求項２に記載のＰＷＭ
   駆動制御回路。