JPH11332275A - Pwm駆動制御回路 - Google Patents
Pwm駆動制御回路Info
- Publication number
- JPH11332275A JPH11332275A JP10133402A JP13340298A JPH11332275A JP H11332275 A JPH11332275 A JP H11332275A JP 10133402 A JP10133402 A JP 10133402A JP 13340298 A JP13340298 A JP 13340298A JP H11332275 A JPH11332275 A JP H11332275A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- output circuits
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Direct Current Motors (AREA)
- Control Of Stepping Motors (AREA)
Abstract
ク電流値を確実に低減できるPWM駆動制御回路を得
る。 【解決手段】 インダクタンス負荷にそれぞれ接続され
る出力回路101,201と、所定周期で変動する比較
波を発生する発振回路401と、発振回路401により
発生される比較波と基準値とを比較し出力回路101,
201をオン状態とする比較器CP12,CP22とを
備え、比較器CP12,CP22のそれぞれの基準値を
互いに異ならせることにより出力回路101,201の
オン時点をずらせるようにした。
Description
ンダクタンス負荷をPWM駆動する制御回路に関するも
のである。
回路におけるタイミングチャートを示す。従来回路で、
モータの出力電流がオン状態となる動作説明を以下に示
す。まず、発振回路401で図10に示す三角波(FR
EF)を発生させる。三角波の最大電圧をVR2、最小
電圧をVR1とする。
1なる基準電圧をCP12で比較する。このとき、基準
電圧VTH1をVR1+ΔVR1に設定すると、比較器
CP12の出力は図10の通りとなり、この出力の反転
信号をフリップフロップFF11,FF21のS(セッ
ト)端子に入力し、フリップフロップFF11,FF2
1の出力を「Hi」とする。
出力が「Hi」となることで、出力回路101,201
がオン状態となり、t1のタイミングでモータの出力電
流が増加していく。端子IN11,IN21はモータの
出力電流の方向を切り換える入力端子であるが、今回の
発明には直接関係がないため、説明は省略する。
作説明を以下に示す。上記説明により、出力回路10
1,201がt1のタイミングでオンすると、モータ出
力電流は時間と共に増加する。出力回路101,102
に流れる電流は、電流検出抵抗RS1,RS2で電圧に
変換され、やがて電流検出抵抗RS1,RS2の電圧
は、コントロール電圧CTL1,CTL2よりも高くな
る。この電圧を、比較器CP11,CP21で比較し、
その出力をそれぞれANDゲートを通しフリップフロッ
プFF11,FF21のR(リセット)端子に出力する
ことで、フリップフロップFF11,FF21のQ出力
はLとなり、出力回路101,201はオフし、出力電
流は徐々に減少していく。
CP21と比較器CP12を入力とするANDゲートの
役割は、t1のタイミングで出力回路101,201が
オン状態になると、t1からわずかな時間(数100n
s〜数μS)、モータの容量成分や、出力回路101,
201内のフライホイールダイオードの逆回復電流の影
響で、電流検出抵抗RS1,RS2に急峻なスパイク電
流が発生し、電流検出抵抗RS1,RS2の電圧がコン
トロール電圧CTL1,CTL2以上の電圧となる。
とはならない電流のため、この電流で出力がオフしては
ならない。比較器CP11とCP12、および比較器C
P21とCP12のAND論理でフリップフロップFF
11,FF21のR(リセット)入力を「Low」とす
ることで、スパイク電流による、電流検出回路の誤動作
を防止している。電流検出回路の誤動作を防止している
時間は、比較器CP12が「Low」を出力しているマ
スク時間Tmask1となる。
流ではない、本来のモータ出力電流が流れたとしても、
フリップフロップFF11,FF21はリセットされ
ず、出力回路はオフしない(つまり、マスク時間Tmask
1内は出力は必ずオン状態となる)ため、マスク時間T
mask1は、スパイク電流による電流検出回路の誤動作が
起らない範囲で、出来るだけ短い方がよい。
オン/オフの状態を繰り返すPWM動作により、電流検
出抵抗RS1,RS2の最大電圧は、コントロール電圧
CTL1,CTL2に制御され、モータに所定の電流が
流れる。
動制御回路の問題点を示す。第1の問題として、フリッ
プフロップFF11,FF21のS(セット)信号のタ
イミングを、比較器CP12の出力で同時に作っている
ため、2つの出力回路101,201が同時にオン状態
となり、前に述べたスパイク電流が駆動回路に同時に流
れる。スパイク電流は急峻かつ通常のコントロール電流
の2〜3倍の電流値になることもあり、この2つのスパ
イク電流が同時に流れることにより、VCC電源ライ
ン,GNDラインがゆれ、ノイズ発生の原因となる。ま
た、VCC,GNDおよびモータ出力の配線の電流容量
を超える問題がある。
流が原因となる、電流検出回路の誤動作を防止している
マスク時間Tmask1は比較器CP12の出力から作って
いるため、出力回路101,201で同じ時間となる。
図9に示した、2相のステッピングモータの場合、出力
回路101,201、および、それに接続されるモータ
のコイルは同じ特性であり、出力回路101と201の
マスク時間Tmask1が同じであっても問題はない。
れモータの特性が異なるDCモータなどが接続される
と、モータによって、スパイク電流が流れる時間が異な
る。スパイク電流が長い期間発生する出力回路にあわせ
てマスク時間を設定すると、スパイク電流が短い期間発
生する出力回路では、マスク時間が最適値よりも長くな
るため、PWMオン時間をマスク時間以下にすることが
出来ず、小さい電流値をPWM制御出来なくなる。逆
に、スパイク電流が短い期間発生する出力回路に合わせ
てマスク時間を設定すると、スパイク電流が長い期間発
生する出力回路では、マスク時間を過ぎてもスパイク電
流が流れ、電流検出回路の誤動作を引き起すという問題
がある。
は、出力回路101,201に流れる出力電流が変化し
ても、一定である。出力電流が大きくなれば、スパイク
電流の原因の一つであるフライホイールダイオードの逆
回復電流も大きくなる。つまり、スパイク電流が流れる
時間が最も長い状態を想定してmask時間を設定する
と、PWMオン時間以下にすることが出来ず、小さい電
流値をPWM制御出来なくなるという問題があった。以
上が従来技術の問題点である。
ずらせるようにして、従来回路の問題点を解決しようと
するものである。
駆動制御回路においては、インダクタンス負荷にそれぞ
れ接続される複数の出力回路と、所定周期で変動する比
較波を発生する発振回路と、前記複数の出力回路を制御
するために前記複数の出力回路にそれぞれ設けられ前記
発振回路により発生される比較波と基準値とを比較し前
記出力回路をオン状態とする複数の比較器とを備え、前
記複数の比較器のそれぞれの基準値を互いに異ならせる
ことにより前記複数の出力回路のオン時点をずらせるも
のである。
いては、インダクタンス負荷にそれぞれ接続される複数
の出力回路と、所定周期で変動する比較波を発生する発
振回路と、前記複数の出力回路を制御するために前記複
数の出力回路にそれぞれ設けられ前記発振回路により発
生される比較波と基準値とを比較し前記出力回路をオン
状態とする複数の比較器と、前記出力回路の電流を検出
しその検出動作に応じて前記出力回路をオフ状態にする
ための電流検出回路とを備え、前記複数の比較器のそれ
ぞれの基準値を互いに異ならせるとともに、前記比較器
の出力信号により、所定時間の間、前記電流検出回路の
動作を阻止するものである。
いては、前記電流検出回路の動作を阻止するための所定
時間を前記出力回路の出力電流に応じて変化させるもの
である。
のPWM駆動制御回路のブロック図であり、図2はその
タイミングチャートである。図1において、101,2
01は出力回路である。出力回路101,201はそれ
ぞれ複数のトランジスタからなる制御素子とこれらの制
御素子を制御する複数の論理回路Logicと前記トラ
ンジスタ素子と並列に接続されたフライホィールダイオ
ードとから構成され、インダクタンス負荷である2相ス
テッピングモータMOTOR1の各相コイルにそれぞれ
接続されている。IN11,IN21はモータMOTO
R1の出力電流の方向を切り換える入力端子である。1
02,202は比較回路、CP11,CP21およびC
P12,CP22は比較器、A1,A2はAND回路、
FF11,FF21はフリップフロップ、RS1,RS
2は電流検出抵抗、401は発振回路である。比較回路
202が今回付加した機能に関するものであり、その他
の構成は従来技術と同様である。
第1の問題であった、「フリップフロップFF11,F
F21のS(セット)信号のタイミングを、比較器CP
12の出力で同時に作っているため、2つの出力回路1
01,201が同時にオン状態となり、前に述べたスパ
イク電流が駆動回路に同時に流れる。スパイク電流は急
峻かつ通常のコントロール電流の2〜3倍の電流値にな
ることもあり、この2つのスパイク電流が同時に流れる
ことにより、VCC電源ライン,GNDラインがゆれ、
ノイズ発生の原因となる。また、VCC,GNDおよび
モータ出力の配線の電流容量を超える問題がある」とい
う問題を解決するため、所定周期で変動する比較波とし
ての三角波(FREF)の電圧値とVTH1なる基準電
圧の電圧値を比較器CP12で比較し、その出力で出力
回路101の出力をオンさせ、三角波(FREF)の電
圧値とVTH2なる基準電圧の電圧値を比較器CP22
で比較し、その出力でもう一方の出力回路201をオン
させる。
トのごとく、出力回路101と201がオンするタイミ
ングを、三角波の1/2周期正確にずらすことが出来、
2つの出力回路のスパイク電流が同時に流れることによ
る、VCC電源ライン、GNDラインのゆれや、ノイズ
の発生を半減させることが出来る。
る。図3において、Q41,Q42,Q43はPMOSトラン
ジスタ、Q44,Q45,Q46,Q47はNMOSトランジス
タである。CP4は比較器、C4はコンデンサ、R41,
R42,R43は抵抗である。これは従来回路と同様であ
る。図4は、図3の発振回路のタイミングチャートであ
る。
体的な回路である。図5において、Q57,Q67はNMO
Sトランジスタ、CP12,CP22は比較器、R41,
R51,R52+R522,R53,R62,R63+R633は抵抗であ
る。
角波(FREF)の最大値VR2と最小VR1は以下の
式で表すことが出来る。 VR2=VP×(R41+R42)/(R41+R42+R43)………(1) VR1=VP×R42/(R42+R43)……………………………(2) 但し、(2)式において、図3に示すQ47のオン抵抗は
計算の簡略化のため0と考える。
定されるため、比較器CP12,CP22に入力される
基準電圧VTH2,VTH1は以下の式で容易に設計す
ることが出来る。 VTH2=VP×(R61+R62)/(R61+R62+R63+R633)…(3) VTH1=VP×(R52+R522)/(R52+R522+R53) ………(4) 但し、(4)式において、図5に示すQ57のオン抵抗
は計算の簡略化のため0と考える。
R61、R42=R52+R62、R43=R53+R63とし、R52
2,R633を調整することで、基準電圧VTH2,VTH
1は容易に得ることが出来る。また、図1に示す実施の
形態では、従来回路の第2の問題であった、出力回路1
01と201のマスク時間Tmask1,Tmask2を個々に
設定出来ないという問題点も解決出来る。
出力回路201のマスク時間をTmask2とすると、マス
ク時間Tmask1,Tmask2と、基準電圧VTH1,VT
H2との関係は以下の式となる。 Tmask1={C4×(VTH1−VR1)/IBIAS}×2………(5) Tmask2={C4×(VR2−VTH2)/IBIAS}×2………(6) つまり、基準電圧VTH1,VTH2を設定すること
で、マスク時間Tmask1,Tmask2を個々に設定するこ
とが出来る。これにより、出力回路101,201でス
パイク電流の特性が異なる2種類のDCモータなどを、
各々のモータのスパイク電流の特性に合わせて、マスク
時間を設定することが出来る。
態1の比較回路102,202の構成を変更し、各々比
較回路103,303としたものであり、そのブロック
図を図6に、タイミングチャートを図7に示す。図8は
図6の比較回路103,303の具体的な回路である。
図6では、出力回路101,201で2相のステッピン
グモータをPWM駆動し、出力回路301で3相のブラ
シレスモータをPWM駆動する場合の実施の形態を示し
ている。
の動作は、実施の形態1と同様であり、比較器CP11
の出力によりマスク時間Tmask1と、出力回路101,
201がオンするタイミングを決定し、比較器CP32
の出力により、AND回路A3の動作によってマスク時
間Tmask3と出力回路303がオンするタイミングを決
定している。実施の形態2の特徴は、マスク時間Tmask
1,Tmask3を出力電流に比例させ、変化させたことに
ある。
る。図8の比較回路103に示すように、実施の形態1
の比較回路102(図5参照)の基準電圧VTH1の部
分に、出力電流をコントロールする電圧CTL1に比例
した電流(I103)を流し込むことにより、基準電圧
VTH1の電圧値はコントロール電圧CTL1に比例し
て上昇する。逆に、比較回路303に示すように、実施
の形態1の比較回路202(図5参照)のVTH2電圧
部分から、出力電流をコントロール電圧CTL3に比例
した電流I303を引き出すことにより、基準電圧VT
H2の電圧値はコントロール電圧CTL3の電圧値に比
例して下がる。
時間Tmask1と出力回路301のマスク時間Tmask3
は、出力電流を小さい電流領域で制御するときは、コン
トロール電圧に比例して短くなり、逆に大きい電流領域
で制御するときはコントロール電圧に比例して長くする
ことにより、従来回路の第3の問題であった、「スパイ
ク電流値が流れる時間が最も長い状態を想定してマスク
時間を設定すると、PWMオン時間をマスク時間以下に
することが出来ず、小さい電流値をPWM制御出来なく
なる」という問題を解決することが出来、PWM駆動に
よって制御する出力電流の範囲を広くとることが出来る
ようになる。
数の出力回路に流れるスパイク電流が時間的に重ならな
いため、基板配線等の電流密度をこれまでの数分の1と
することが出来、また、スパイク電流により発生するノ
イズを数分の1に減少できる効果がある。
ン時点をずらせるための比較器の出力信号により電圧検
出回路の動作を阻止するようにしたので、電圧検出回路
の誤動作を確実に防止できる効果がある。
イク電流によって誤動作しないように、あらかじめ設定
するマスク時間を出力電流に応じて変化するようにした
ため、広い範囲で出力電流を制御出来る効果がある。
御回路のブロック図である。
御回路のタイミングチャートを示す図である。
御回路に用いる発振回路の詳細図である。
御回路に用いる発振回路のタイミングチャートを示す図
である。
御回路に用いる比較器の基準電圧の詳細図である。
御回路のブロック図である。
御回路のタイミングチャートを示す図である。
御回路に用いる比較器の基準電圧の詳細図である。
ク図である。
ミングチャートを示す図である。
303 比較回路、CP11,CP12,CP21,C
P22,CP31,CP32 比較器、A1,A2,A
3 AND回路、FF11,FF21,FF31 フリ
ップフロップ、RS1,RS2,RS3 電流検出抵
抗、401 発振回路。
Claims (3)
- 【請求項1】 インダクタンス負荷にそれぞれ接続され
る複数の出力回路と、所定周期で変動する比較波を発生
する発振回路と、前記複数の出力回路を制御するために
前記複数の出力回路にそれぞれ設けられ前記発振回路に
より発生される比較波と基準値とを比較し前記出力回路
をオン状態とする複数の比較器とを備え、前記複数の比
較器のそれぞれの基準値を互いに異ならせることにより
前記複数の出力回路のオン時点をずらせるようにしたこ
とを特徴とするPWM駆動制御回路。 - 【請求項2】 インダクタンス負荷にそれぞれ接続され
る複数の出力回路と、所定周期で変動する比較波を発生
する発振回路と、前記複数の出力回路を制御するために
前記複数の出力回路にそれぞれ設けられ前記発振回路に
より発生される比較波と基準値とを比較し前記出力回路
をオン状態とする複数の比較器と、前記出力回路の電流
を検出しその検出動作に応じて前記出力回路をオフ状態
にするための電流検出回路とを備え、前記複数の比較器
のそれぞれの基準値を互いに異ならせるとともに、前記
比較器の出力信号により、所定時間の間、前記電流検出
回路の動作を阻止するようにしたことを特徴とするPW
M駆動制御回路。 - 【請求項3】 前記電流検出回路の動作を阻止するため
の所定時間を前記出力回路の出力電流に応じて変化させ
るようにしたことを特徴とする請求項2に記載のPWM
駆動制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13340298A JP3916762B2 (ja) | 1998-05-15 | 1998-05-15 | モータ駆動制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13340298A JP3916762B2 (ja) | 1998-05-15 | 1998-05-15 | モータ駆動制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11332275A true JPH11332275A (ja) | 1999-11-30 |
JP3916762B2 JP3916762B2 (ja) | 2007-05-23 |
Family
ID=15103919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13340298A Expired - Fee Related JP3916762B2 (ja) | 1998-05-15 | 1998-05-15 | モータ駆動制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916762B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087157A (ja) * | 2004-09-14 | 2006-03-30 | Rohm Co Ltd | 負荷駆動回路およびモータ駆動回路 |
JP2007252054A (ja) * | 2006-03-15 | 2007-09-27 | Oriental Motor Co Ltd | モータ制御装置 |
JP2012065471A (ja) * | 2010-09-16 | 2012-03-29 | On Semiconductor Trading Ltd | モータ駆動回路 |
-
1998
- 1998-05-15 JP JP13340298A patent/JP3916762B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087157A (ja) * | 2004-09-14 | 2006-03-30 | Rohm Co Ltd | 負荷駆動回路およびモータ駆動回路 |
JP4652757B2 (ja) * | 2004-09-14 | 2011-03-16 | ローム株式会社 | 負荷駆動回路およびモータ駆動回路 |
JP2007252054A (ja) * | 2006-03-15 | 2007-09-27 | Oriental Motor Co Ltd | モータ制御装置 |
JP2012065471A (ja) * | 2010-09-16 | 2012-03-29 | On Semiconductor Trading Ltd | モータ駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3916762B2 (ja) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5841261A (en) | System for controlling stepping motor for dividing a single step of the motor into plural sections and applying voltages whose levels are determined in accordance with the sections | |
US7009351B2 (en) | Single phase motor driving unit | |
US7015663B1 (en) | Brushless motor drive device | |
US7622873B2 (en) | Motor drive device and drive method | |
US6008619A (en) | Motor drive apparatus and motor driving method capable of simply reducing rotating speed in PWM mode | |
US6806663B2 (en) | Motor driving circuit | |
JP2002204150A (ja) | 半導体集積回路およびモータ駆動制御システム | |
JPS589597A (ja) | ステツプモ−タ駆動回路 | |
US6114826A (en) | Stepping motor driving apparatus having small time constant regenerative current path | |
JPH07163177A (ja) | モータ制御装置とモータ制御方法 | |
JP3802547B2 (ja) | 単相モータ駆動装置 | |
JP3940719B2 (ja) | ファンの回転速度制御回路 | |
JPH11332275A (ja) | Pwm駆動制御回路 | |
JPH06245586A (ja) | 双方向チョッパ・トランスコンダクタンス増幅器 | |
US11211884B2 (en) | Controller of stepping motor, control method of stepping motor, and stepping motor drive controlling system | |
JP2001345682A (ja) | 三角波発生回路、pwm制御装置及び電動パワーステアリング装置 | |
JP3368105B2 (ja) | ステッピングモータ制御装置及びステッピングモータ制御方法 | |
JPH1118474A (ja) | モータ駆動回路 | |
JP2924299B2 (ja) | ブラシレスモータの駆動装置 | |
JPH06225584A (ja) | ブラシレスモータ駆動装置 | |
JPH06165594A (ja) | ステッピングモータの駆動装置 | |
JPH01291696A (ja) | ステッピングモータ駆動方法 | |
JPH05236796A (ja) | ステッピングモータの駆動装置 | |
JP2002291294A (ja) | ステッピングモータの駆動回路 | |
JP2007068260A (ja) | Pwm駆動制御装置及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050630 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060314 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |