JPH11331687A - Digital video recorder - Google Patents

Abstract

PROBLEM TO BE SOLVED: To generate an optimum still image without so-called white level and black level pixel changes by generating pluralities of still images consisting of pluralities of partial images while changing an iris without saturating the luminance from pluralities of the generated still images. SOLUTION: A period setting circuit 45 sets a period to photograph still images, and a number setting circuit 46 sets number of images to be photographed. A wait time setting circuit 47 sets a wait time photographing pluralities of still images, and a sequence setting circuit 49 sets the photographing sequence order in response to the set number. D/A converters 51, 52 apply D/A conversion and generate a reference voltage, slope processing circuits 53, 54 apply slope processing so as to slope a leading and a trailing of the reference voltage and a mirror 61 is operated in response to the reference voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、シャッターを押
すと素早く光軸の方向を変えながら複数の部分画を撮影
し、記録するディジタルビデオレコーダに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video recorder for photographing and recording a plurality of partial images while rapidly changing the direction of an optical axis when a shutter is pressed.

【０００２】[0002]

【従来の技術】従来、カメラ一体型ディジタルビデオレ
コーダ（以下、単にディジタルビデオカメラと称する）
を用いて、複数の部分画（静止画）を撮影し、その複数
の部分画を１枚の静止画に合成することによって、解像
度の高い１枚の静止画を得ることができることは既に知
られている。2. Description of the Related Art Conventionally, a digital video recorder integrated with a camera (hereinafter, simply referred to as a digital video camera).
It is already known that a single high-resolution still image can be obtained by capturing a plurality of partial images (still images) by using and combining the plurality of partial images into one still image. ing.

【０００３】例えば、ディジタルビデオカメラのファイ
ンダを覗き、画枠サイズを決定する。画枠サイズが決ま
ると、フォーカスを合わせ、記録キーを押す。記録キー
が押されると、反射鏡が所定の方向に向いて止まり、Ｃ
ＣＤ撮像素子の電子シャッターが開き、一定時間後に閉
じる。そして、反射鏡が次の方向に向いて止まる。この
動作中にＣＣＤ撮像素子から供給された画像信号がメモ
リに記録される。この動作を所定枚数分、例えば１２回
繰り返し、１２枚の部分画が撮影される。この１２枚の
部分画は、画歪補正および境界処理が施され、通常より
高解像の画像信号として記録、および出力されること
が、特願平８−３００４７８号に示されている。このと
き、光軸を変える手段として、２軸可動ミラーが用いら
れているが、アクティブプリズムを用いても同様に実現
可能であることが示されている。For example, an image frame size is determined by looking through a finder of a digital video camera. When the frame size is determined, focus and press the record key. When the record key is pressed, the reflecting mirror faces in a predetermined direction and stops, and C is pressed.
The electronic shutter of the CD image sensor opens and closes after a certain time. Then, the reflecting mirror stops in the next direction. During this operation, the image signal supplied from the CCD image sensor is recorded in the memory. This operation is repeated a predetermined number of times, for example, 12 times, and 12 partial images are captured. Japanese Patent Application No. 8-300478 discloses that these twelve partial images are subjected to image distortion correction and boundary processing, and are recorded and output as image signals with higher resolution than usual. At this time, a two-axis movable mirror is used as a means for changing the optical axis, but it is shown that the same can be realized by using an active prism.

【０００４】さらに、特願平１０−１０２５６号におい
て、磁石とコイルとから構成され、十分な可変範囲と、
十分な応答速度で動作し、さらに小型で低電力で動作す
ることが可能なアクティブミラーを用いたものが開示さ
れている。[0004] Further, in Japanese Patent Application No. 10-10256, a magnet is composed of a magnet and a coil.
An apparatus using an active mirror that can operate at a sufficient response speed, and that can operate at a small size and with low power is disclosed.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うに撮影された部分画もその画像の一部に、輝度が飽和
して明るすぎる部分や暗すぎる部分、いわゆる白つぶれ
や黒つぶれが存在する問題があった。However, the partial images thus photographed also have a problem in that a part of the image includes a part where the luminance is saturated, which is too bright or too dark, that is, a so-called underexposure or underexposure. was there.

【０００６】従って、この発明の目的は、複数の部分画
からなる静止画をアイリスを変えて複数生成し、生成さ
れた複数の静止画からアイリスが良好な画素を選択し、
輝度が飽和していない最適な静止画を生成するようにし
たディジタルビデオレコーダを提供することにある。Accordingly, an object of the present invention is to generate a plurality of still images including a plurality of partial images by changing iris, select a pixel having a good iris from the plurality of generated still images,
It is an object of the present invention to provide a digital video recorder capable of generating an optimal still image whose luminance is not saturated.

【０００７】[0007]

【課題を解決するための手段】請求項１に記載の発明
は、空間的に隣接する複数の部分画を撮影し、複数の部
分画を記録媒体に記録するようにしたディジタルビデオ
レコーダにおいて、隣接する複数の部分画の各々を撮像
素子により撮影するための光軸変換手段と、被写体に対
してアイリスを自動的に合わせるオートアイリス手段
と、光軸変換手段の静止および動作を制御すると共に、
静止状態で撮像素子が複数の部分画を取り込むように制
御する制御手段と、取り込まれた複数の部分画の重複す
る境界をシームレスにつなぎ１つの静止画を生成する画
像生成手段とを有し、オートアイリス手段をオフ状態と
し、アイリスを固定して撮影するようにし、複数の部分
画からなる部分画群を得、部分画群の輝度分布に基づい
て、輝度の飽和を少なくするように、異なるアイリスで
もって、所定の回数撮影するようにし、部分画群を得、
得られた複数の部分画群から静止画を生成するようにし
たことを特徴とするディジタルビデオレコーダである。According to a first aspect of the present invention, there is provided a digital video recorder for photographing a plurality of spatially adjacent partial images and recording the plurality of partial images on a recording medium. Optical axis conversion means for photographing each of the plurality of partial images by the image sensor, auto iris means for automatically adjusting the iris to the subject, and controlling the stillness and operation of the optical axis conversion means,
Control means for controlling the image sensor to capture a plurality of partial images in a stationary state, and image generating means for seamlessly connecting overlapping boundaries of the captured plurality of partial images to generate one still image, The auto iris means is turned off, the iris is fixed, and the iris is fixed, a partial image group including a plurality of partial images is obtained, and a different iris is set based on the luminance distribution of the partial image group so as to reduce saturation of luminance. By doing so, it is necessary to shoot a predetermined number of times, obtain a partial image group,
A digital video recorder characterized in that a still image is generated from a plurality of obtained partial image groups.

【０００８】アイリスを固定して撮影するようにし、例
えば２５枚の部分画からなる部分画群を得る。このと
き、輝度の飽和による、いわゆる白つぶれの有無および
黒つぶれの有無が検出される。白つぶれがあると検出さ
れると、最も明るい部分を１００％のアイリスとなるよ
うに設定され、２５枚の部分画が撮影される。そして、
黒つぶれの有無が検出され、黒つぶれがあると検出され
ると、最も暗い部分を０％のアイリスとなるように設定
され、２５枚の部分画が撮影される。得られた部分画群
からそれぞれ静止画が生成され、このように生成された
複数の静止画の中から輝度が飽和していない良好な１枚
の静止画が生成される。The iris is fixed and photographed, and a partial image group including, for example, 25 partial images is obtained. At this time, the presence or absence of so-called underexposure and the occurrence of underexposure due to saturation of luminance are detected. When it is detected that there is an overexposure, the brightest portion is set to be 100% iris, and 25 partial images are taken. And
When the presence or absence of blackout is detected and blackout is detected, the darkest portion is set to be 0% iris, and 25 partial images are taken. A still image is generated from each of the obtained partial image groups, and one good still image whose luminance is not saturated is generated from the plurality of still images generated in this manner.

【０００９】[0009]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照して説明する。図１は、この発明が適用さ
れた一実施形態の全体的構成を示す。１で示すディジタ
ルビデオカメラのレンズの前にアクティブミラー部２を
装着し、電源部３を内蔵したコントローラ４がディジタ
ルビデオカメラ１およびアクティブミラー部２を制御す
る。ディジタルビデオカメラ１で記録するフレームとア
クティブミラー部２の動きを同期させるために、ディジ
タルビデオカメラ１から出力されるビデオＯＵＴ信号
（フレームパルス）がコントローラ４へ供給される。コ
ントローラ４は、オートフォーカスのオン／オフ動作を
制御するために、ＡＦＳＷ信号をディジタルビデオカメ
ラ１へ供給する。また、コントローラ４は、アクティブ
ミラー部２を制御するために、制御信号をミラーサーボ
部５へ供給する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an overall configuration of an embodiment to which the present invention is applied. An active mirror unit 2 is mounted in front of a lens of the digital video camera indicated by reference numeral 1 and a controller 4 having a power supply unit 3 controls the digital video camera 1 and the active mirror unit 2. A video OUT signal (frame pulse) output from the digital video camera 1 is supplied to the controller 4 in order to synchronize the frame recorded by the digital video camera 1 with the movement of the active mirror unit 2. The controller 4 supplies an AFSW signal to the digital video camera 1 to control the on / off operation of the autofocus. Further, the controller 4 supplies a control signal to the mirror servo unit 5 to control the active mirror unit 2.

【００１０】コントローラ４によって制御され、磁気テ
ープに記録された複数枚の部分画は、再生され、ディジ
タルビデオ（ＤＶ）ケーブルを介してパソコン（パーソ
ナルコンピュータ）６に内蔵されるＤＶキャプチャボー
ド７へ供給される。ＤＶキャプチャボード７へ供給され
た複数枚の部分画は、パソコン６のハードディスクに取
り込まれる。ハードディスクに取り込まれた部分画群
は、専用のソフトウェア処理で合成処理を行い、１枚の
静止画としてプリンタ８によって出力される。A plurality of partial pictures recorded on the magnetic tape under the control of the controller 4 are reproduced and supplied to a DV capture board 7 built in a personal computer (personal computer) 6 via a digital video (DV) cable. Is done. The plurality of partial images supplied to the DV capture board 7 are taken into the hard disk of the personal computer 6. The partial image group taken into the hard disk is subjected to a synthesizing process by dedicated software processing, and is output by the printer 8 as one still image.

【００１１】この図１では、ディジタルビデオカメラ
１、アクティブミラー部２、電源部３、コントローラ４
およびミラーサーボ部５を用いて複数の部分画の撮影が
行われ、ディジタルビデオカメラ１、パソコン６、ＤＶ
キャプチャボード７およびプリンタ８を用いて静止画の
再生および転送が行われる。In FIG. 1, a digital video camera 1, an active mirror unit 2, a power supply unit 3, and a controller 4
A plurality of partial images are photographed using the mirror servo unit 5 and the digital video camera 1, the personal computer 6, the DV
Playback and transfer of a still image are performed using the capture board 7 and the printer 8.

【００１２】この発明が適用されたディジタルビデオカ
メラの一実施形態を図２に示す。１１で示すファインダ
ーは、可変画枠ファインダーであり、シスコン２９によ
って制御される。このファインダー１１を覗くと被写体
１２が画枠に重畳されて表示される。ミラーブロック１
３は、後述するようにアクティブミラーから構成され、
ミラーサーボ１４によって駆動される。このアクティブ
ミラーは、ミラーを可動軸受けに設け支持した構成とな
る。ミラーサーボ１４は、シスコン２９によって制御さ
れる。ミラーブロック１３には、被写体１２が入射さ
れ、入射された被写体１２は、レンズブロック１５へ供
給される。FIG. 2 shows an embodiment of a digital video camera to which the present invention is applied. The finder indicated by 11 is a variable image frame finder, and is controlled by the system controller 29. Looking through the finder 11, the subject 12 is displayed superimposed on the image frame. Mirror block 1
3 comprises an active mirror as described below,
Driven by the mirror servo 14. This active mirror has a configuration in which a mirror is provided and supported on a movable bearing. The mirror servo 14 is controlled by the system controller 29. The subject 12 is incident on the mirror block 13, and the incident subject 12 is supplied to the lens block 15.

【００１３】レンズブロック１５は、フォーカスサーボ
１６によって駆動される。そのフォーカスサーボ１６
は、シスコン２９によって制御される。レンズブロック
１５に入射された被写体１２は、フォーカスを合わせ、
ＣＣＤ撮像素子１７へ供給される。ＣＣＤ撮像素子１７
は、電子シャッター１８によって駆動され、静止画記録
キー３１が操作されることによって、供給された被写体
１２を取り込む。電子シャッター１８は、シスコン２９
によって制御される。The lens block 15 is driven by a focus servo 16. The focus servo 16
Is controlled by the system controller 29. The subject 12 incident on the lens block 15 is focused,
It is supplied to the CCD image sensor 17. CCD image sensor 17
Is driven by the electronic shutter 18, and captures the supplied subject 12 by operating the still image recording key 31. The electronic shutter 18 is
Is controlled by

【００１４】具体的には、ファインダー内の画枠に重畳
された被写体１２を何枚の部分画に分けて撮影するかが
画枠サイズ指定キー３０を操作して設定される。この画
枠サイズ指定キー３０を操作することで、縦横のサイズ
が１〜５の範囲で指定でき、指定すると同時にファイン
ダー内の画枠サイズが変化する。画枠サイズ指定キー３
０によって、例えば縦を３、横を４に設定したとしよ
う。そしてフォーカスを合わせ、静止画記録キー３１が
押されることによって、被写体１２の１枚の部分画は、
ミラーブロック１３で反射し、レンズブロック１５を通
過し、ＣＣＤ撮像素子１７に入る。More specifically, the number of partial images of the subject 12 superimposed on the image frame in the viewfinder is set by operating the image frame size designation key 30. By operating the image frame size designation key 30, the vertical and horizontal sizes can be specified in the range of 1 to 5, and the image frame size in the finder changes at the same time as the designation is made. Image frame size specification key 3
Suppose, for example, that the height is set to 3 and the width to 4 by 0. When the focus is adjusted and the still image recording key 31 is pressed, one partial image of the subject 12 is
The light is reflected by the mirror block 13, passes through the lens block 15, and enters the CCD image pickup device 17.

【００１５】ＣＣＤ撮像素子１７に取り込まれた被写体
１２の１枚の部分画は、部分画の画像信号としてスイッ
チ１９を介して、圧縮回路２０に供給される。そして、
圧縮回路２０において、例えばＤＣＴによって画像圧縮
が行われ、圧縮された画像信号（以下、圧縮画像信号と
称する）は、記録媒体２３へ供給される。One partial image of the subject 12 captured by the CCD image sensor 17 is supplied to a compression circuit 20 via a switch 19 as an image signal of the partial image. And
In the compression circuit 20, image compression is performed by, for example, DCT, and the compressed image signal (hereinafter, referred to as a compressed image signal) is supplied to the recording medium 23.

【００１６】シスコン２９によって制御されるサブデー
タ付加回路２２では、時刻や日付などに加え、ミラーの
左右方向の角度、前後方向の角度、フォーカス状態、電
子シャッターの速度などのサブデータが圧縮回路２０を
介して、対応する圧縮画像信号と共に記録媒体２３へ供
給される。記録媒体２３は、磁気テープ、磁気ディス
ク、光ディスク、ＨＤＤ（ハードディスク）またはＩＣ
メモリなどからなるものである。この記録媒体２３は、
シスコン２９によって制御され、サブデータが付加され
た圧縮画像信号の記録／再生が行われる。In the sub data adding circuit 22 controlled by the system controller 29, in addition to the time and date, the sub data such as the horizontal angle of the mirror, the front and rear angle, the focus state, and the speed of the electronic shutter are compressed. Is supplied to the recording medium 23 together with the corresponding compressed image signal. The recording medium 23 is a magnetic tape, magnetic disk, optical disk, HDD (hard disk) or IC
It consists of a memory and the like. This recording medium 23 is
Controlled by the system controller 29, recording / reproduction of the compressed image signal to which the sub data is added is performed.

【００１７】こうして１枚の部分画が記録媒体２３に記
録されると、シスコン２９は、ミラーサーボ１４へ指令
を出し、ミラーの左右方向の角度と前後方向の角度を別
の値にして、１枚目の部分画に１部分重なるように２枚
目の部分画を撮影する。撮影された２枚目の圧縮画像信
号とサブコードが記録媒体２３に記録される。このよう
に次々と縦横に光軸の方向を変えながら３×４＝１２枚
の部分画が撮影され、記録媒体２３へ記録される。When one partial image is recorded on the recording medium 23 in this manner, the system controller 29 issues a command to the mirror servo 14 to set the left-right angle and the front-back angle of the mirror to different values, and to set 1 The second partial image is photographed so as to partially overlap the first partial image. The second compressed image signal and the subcode of the photographed image are recorded on the recording medium 23. As described above, 3 × 4 = 12 partial images are photographed while changing the direction of the optical axis vertically and horizontally one after another, and are recorded on the recording medium 23.

【００１８】撮影された１２枚の圧縮画像信号の記録が
終わると、直ちに再生され、再生された圧縮画像信号
は、記録媒体２３から伸長回路２４へ供給される。伸長
回路２４では、逆ＤＣＴ等によって画像信号へ伸長され
る。復号された部分画は、最大２５枚分の画像信号が記
憶できる画像メモリ２６へ供給され、その部分画と共に
読み出されたサブデータは、サブデータ読み取り回路２
５へ供給される。サブデータ読み取り回路２５では、供
給されたサブデータが読み取られ、読み取られた時刻、
日付、ミラーの左右方向の角度、前後方向の角度、フォ
ーカス状態、電子シャッターの速度などがシスコン２９
へ供給される。When the recording of the 12 captured compressed image signals is completed, the compressed image signals are immediately reproduced, and the reproduced compressed image signals are supplied from the recording medium 23 to the decompression circuit 24. The expansion circuit 24 expands the image signal by inverse DCT or the like. The decoded partial image is supplied to an image memory 26 capable of storing image signals of up to 25 images, and the sub-data read together with the partial image is supplied to a sub-data reading circuit 2.
5. In the sub data reading circuit 25, the supplied sub data is read, and the read time,
Date, left / right angle of mirror, forward / backward angle, focus state, electronic shutter speed, etc.
Supplied to

【００１９】画像メモリ２６では、シスコン２９に供給
されたサブデータに基づいて、画歪補正および境界処理
が記憶された１２枚の部分画に対して行われ、１つの画
像信号が生成される。画歪補正および境界処理は、一例
としてシスコン２９内のソフトウェアにより実行され
る。生成された１つの画像信号は、スイッチ１９を介し
て圧縮回路２０へ供給され、再度圧縮され、サブデータ
と共に記録媒体２３に記録される。このとき、ＣＣＤ撮
像素子１７からの圧縮画像信号とは異なる別の領域に画
像メモリ２６からの圧縮画像信号は、記録される。In the image memory 26, based on the sub-data supplied to the system controller 29, image distortion correction and boundary processing are performed on the 12 stored partial images, and one image signal is generated. The image distortion correction and the boundary processing are executed by software in the system controller 29 as an example. One generated image signal is supplied to the compression circuit 20 via the switch 19, compressed again, and recorded on the recording medium 23 together with the sub data. At this time, the compressed image signal from the image memory 26 is recorded in another area different from the compressed image signal from the CCD image sensor 17.

【００２０】このようにして、完成されたあるシーンを
再生するには、再生キー３２を操作することによって、
そのシーンに対応する圧縮画像信号が記録媒体２３から
読み出される。読み出された信号は、伸長回路２４にお
いて、圧縮が解かれ、画像信号へ変換される。変換され
た画像信号は、画像メモリ２６を介して表示回路２７へ
供給される。表示回路２７は、間引きフィルタおよび／
または補間フィルタからなり、供給された画像信号に対
して間引きフィルタおよび／または補間フィルタの処理
が施される。表示回路２７において処理が施された画像
信号は、出力端子２８から取り出される。In order to play back a completed scene in this way, by operating the play key 32,
The compressed image signal corresponding to the scene is read from the recording medium 23. The read signal is decompressed in the expansion circuit 24 and converted into an image signal. The converted image signal is supplied to the display circuit 27 via the image memory 26. The display circuit 27 includes a thinning filter and / or
Alternatively, the image signal is formed of an interpolation filter, and the supplied image signal is subjected to a thinning filter and / or an interpolation filter. The image signal processed in the display circuit 27 is taken out from the output terminal 28.

【００２１】この一実施形態では、圧縮画像信号を記録
媒体２３に記録しているが、圧縮を施さない生の画像信
号を記録媒体２３に記録することも可能である。さら
に、記録媒体２３から圧縮画像信号がＤＶケーブル、Ｄ
Ｖキャプチャボード７を介してパソコン６へ供給され、
パソコン６において、画歪補正および境界処理を行うよ
うにしても良い。In this embodiment, the compressed image signal is recorded on the recording medium 23, but it is also possible to record a raw image signal that is not compressed on the recording medium 23. Further, the compressed image signal is transmitted from the recording medium 23 to a DV cable,
Supplied to the personal computer 6 via the V capture board 7,
The personal computer 6 may perform image distortion correction and boundary processing.

【００２２】ここで、上述した画枠サイズ指定キー３０
を使用して、ファインダー内の画枠に重畳された被写体
１２を何枚の部分画に分けて撮影するかを設定する処理
の一例を説明する。画枠サイズ指定キー３０には、〔縦
枚数−〕、〔縦枚数＋〕、〔横枚数−〕、〔横枚数＋〕
の各キーを使用して縦方向の枚数Ｎｖ（１〜５）および
横方向の枚数Ｎｈ（１〜５）が設定される。このとき、
Ｎｖ×Ｎｈ＝１を除き、２４種類の設定を行うことがで
きる。Here, the above-mentioned image frame size designation key 30
An example of a process for setting how many partial images of the subject 12 superimposed on the image frame in the viewfinder are to be photographed by using is described below. The image frame size designation key 30 includes [vertical number-], [vertical number +], [horizontal number-], [horizontal number +].
Are used to set the number Nv (1 to 5) in the vertical direction and the number Nh (1 to 5) in the horizontal direction. At this time,
Except for Nv × Nh = 1, 24 types of settings can be made.

【００２３】また、撮影された複数枚の部分画に対し
て、画歪補正と境界処理を行って１枚の解像度の高い静
止画を得ることができる。この画歪補正および境界処理
は、ディジタルビデオカメラで行ってもよいが、部分画
を転送したパーソナルコンピュータで行ってもよい。Further, image distortion correction and boundary processing are performed on a plurality of photographed partial images to obtain a single high-resolution still image. The image distortion correction and the boundary processing may be performed by a digital video camera, or may be performed by a personal computer to which a partial image has been transferred.

【００２４】この発明が適用される一実施形態を図３に
示す。操作パネル４１において、撮影するボタンが押さ
れると、ディジタルビデオカメラ１へＡＦＳＷ信号が供
給される。また、操作パネル４１が操作されると、その
操作に従って、コントローラ４が動作する。ディジタル
ビデオカメラ１からビデオＯＵＴ信号が同期信号分離
（SYNC SEP）回路４４へ供給される。FIG. 3 shows an embodiment to which the present invention is applied. When a button for shooting is pressed on the operation panel 41, an AFSW signal is supplied to the digital video camera 1. When the operation panel 41 is operated, the controller 4 operates according to the operation. A video OUT signal is supplied from the digital video camera 1 to a synchronization signal separation (SYNC SEP) circuit 44.

【００２５】同期信号分離回路４４では、フレームパル
スＦＲが分離される。分離されたフレームパルスＦＲ
は、同期信号分離回路４４から周期設定回路４５へ供給
される。オシレータ（ＯＳＣ）４２では、基準となるク
ロック信号ＣＫがクロックカウンタ回路４３へ供給され
る。クロックカウンタ回路４３では、供給されるクロッ
ク信号ＣＫをカウントし、所定の値となったときに、周
期設定回路４５へ信号が供給される。The synchronizing signal separating circuit 44 separates the frame pulse FR. Separated frame pulse FR
Is supplied from the synchronization signal separating circuit 44 to the cycle setting circuit 45. In the oscillator (OSC) 42, a clock signal CK serving as a reference is supplied to a clock counter circuit 43. The clock counter circuit 43 counts the supplied clock signal CK and supplies a signal to the cycle setting circuit 45 when the clock signal CK reaches a predetermined value.

【００２６】周期設定回路４５では、同期信号分離回路
４４からのフレームパルスＦＲおよびクロックカウンタ
回路４３からの信号に基づいて、ミラー６１が所定の方
向に向いてから次の方向に向くまでの時間が１〜４フレ
ームの間で設定される。この一実施形態では、通常２フ
レームで設定されるので、周期設定回路４５において、
フレームパルスＦＲを２分周してパルスＦＲ４が生成さ
れる。生成されたパルスＦＲ４は、周期設定回路４５か
ら枚数設定回路４６へ供給される。In the cycle setting circuit 45, based on the frame pulse FR from the synchronizing signal separating circuit 44 and the signal from the clock counter circuit 43, the time from when the mirror 61 is oriented in a predetermined direction to when it is oriented in the next direction is determined. It is set between 1 and 4 frames. In this embodiment, the period is normally set in two frames.
A pulse FR4 is generated by dividing the frequency of the frame pulse FR by two. The generated pulse FR4 is supplied from the cycle setting circuit 45 to the number setting circuit 46.

【００２７】枚数設定回路４６では、供給されたパルス
ＦＲ４を５ビットのカウンタで数え、枚数が設定され
る。この枚数設定回路４６では、一例として４、９、１
６、２５の４種類の枚数が設定される。設定された枚数
は、順序設定回路４９および待機時間設定回路４７へ供
給される。In the number setting circuit 46, the supplied pulse FR4 is counted by a 5-bit counter, and the number is set. In the number setting circuit 46, for example, 4, 9, 1
Four types of sheets, 6 and 25, are set. The set number is supplied to the order setting circuit 49 and the standby time setting circuit 47.

【００２８】待機時間設定回路４７では、端子４８から
３ビットのデータが供給され、その３ビット（０〜７）
のデータに応じて静止画を撮影する間隔、すなわち待機
時間が設定される。一例として、３ビットのデータが０
のとき、連続、すなわち待機時間がなしとされ、複数の
静止画が連続的に撮影され、７のとき、複数の部分画が
撮影された後、次の複数の部分画の撮影を開始するとき
には、手動によるスタートとされ、１〜６のとき、８〜
１２８フレーム、すなわち約１／４秒〜４秒の待機時間
とされる。設定された待機時間は、待機時間設定回路４
７から枚数設定回路４６およびジャンプパルス発生回路
５０へ供給される。In the standby time setting circuit 47, 3-bit data is supplied from a terminal 48, and the 3-bit data (0 to 7) is supplied.
, The standby time is set in accordance with the data of the still image. As an example, 3-bit data is 0
In the case of, when there is no continuous time, a plurality of still images are continuously photographed, and in the case of, when the photographing of the next plurality of partial images is started after the plurality of partial images are photographed, , Manual start, and when 1 to 6, 8 to
The standby time is 128 frames, that is, about 1/4 second to 4 seconds. The set standby time is determined by the standby time setting circuit 4
7 is supplied to the number setting circuit 46 and the jump pulse generation circuit 50.

【００２９】順序設定回路４９では、枚数設定回路４６
からの設定された枚数だけ部分画を撮影するために、Ｘ
方向およびＹ方向をどういう順序で走査するかが設定さ
れる。その設定に従って、Ｘ方向の光軸の６ビットのデ
ータＫＸがＤ／Ａコンバータ５１へ供給され、Ｙ方向の
光軸の６ビットのデータＫＹがＤ／Ａコンバータ５２へ
供給される。また、データＫＸおよびＫＹの値の変化が
データＬＸおよびＬＹとしてジャンプパルス発生回路５
０へ供給される。In the order setting circuit 49, the number setting circuit 46
X to capture the set number of partial images from
The order of scanning in the direction and the Y direction is set. According to the setting, the 6-bit data KX of the optical axis in the X direction is supplied to the D / A converter 51, and the 6-bit data KY of the optical axis in the Y direction is supplied to the D / A converter 52. Further, the change in the values of the data KX and KY is changed to the jump pulse generation circuit 5 as data LX and LY.
0.

【００３０】ジャンプパルス発生回路５０では、データ
ＬＸおよびＬＹに基づいてデータＫＸおよびＫＹの値が
変化するときに、スロープ化回路５３および５４にパル
スＪＰＸおよびＪＰＹが供給される。In the jump pulse generating circuit 50, when the values of the data KX and KY change based on the data LX and LY, the pulses JPX and JPY are supplied to the slope forming circuits 53 and 54.

【００３１】Ｄ／Ａコンバータ５１では、データＫＸが
Ｄ／Ａ変換され、ミラーサーボ用のリファレンス電圧と
なる。このリファレンス電圧は、スロープ化回路５３へ
供給される。同様に、Ｄ／Ａコンバータ５２では、デー
タＫＹがＤ／Ａ変換され、ミラーサーボ用のリファレン
ス電圧となる。このリファレンス電圧は、スロープ化回
路５３へ供給される。In the D / A converter 51, the data KX is D / A converted and becomes a reference voltage for mirror servo. This reference voltage is supplied to the slope forming circuit 53. Similarly, in the D / A converter 52, the data KY is D / A converted and becomes a reference voltage for mirror servo. This reference voltage is supplied to the slope forming circuit 53.

【００３２】スロープ化回路５３では、ジャンプパルス
発生回路５０からのパルスＪＰＸに応じて、Ｄ／Ａコン
バータ５１からのリファレンス電圧のステップ状の階段
波がスロープ状とされる。スロープ化回路５３から出力
されるリファレンス電圧Ｘ_REF は、ミラーサーボ回路５
５へ供給される。同様に、スロープ化回路５４では、ジ
ャンプパルス発生回路５０からのパルスＪＰＹに応じ
て、Ｄ／Ａコンバータ５２からのリファレンス電圧のス
テップ状の階段波がスロープ状とされる。スロープ化回
路５４から出力されるリファレンス電圧Ｙ_REF は、ミラ
ーサーボ回路５６へ供給される。In the slope forming circuit 53, the step-like staircase wave of the reference voltage from the D / A converter 51 is made to have a slope shape in accordance with the pulse JPX from the jump pulse generating circuit 50. The reference voltage X _REF output from the slope conversion circuit 53 is
5. Similarly, in the slope forming circuit 54, the step-like staircase wave of the reference voltage from the D / A converter 52 is made to have a slope shape in accordance with the pulse JPY from the jump pulse generation circuit 50. The reference voltage Y _REF output from the slope conversion circuit 54 is supplied to the mirror servo circuit 56.

【００３３】ミラーサーボ回路５５では、スロープ化回
路５３から供給されたリファレンス電圧に応じて、コイ
ル５７が駆動される。コイル５７の一端と接地との間
に、抵抗５８が挿入される。コイル５７と抵抗５８との
接続点は、ブレーカ６６へ供給される。同様に、ミラー
サーボ回路５６では、スロープ化回路５４から供給され
たリファレンス電圧に応じて、コイル５９が駆動され
る。コイル５９の一端と接地との間に、抵抗６０が挿入
される。コイル５９と抵抗６０との接続点は、ブレーカ
６６へ供給される。In the mirror servo circuit 55, the coil 57 is driven according to the reference voltage supplied from the slope circuit 53. A resistor 58 is inserted between one end of the coil 57 and the ground. The connection point between the coil 57 and the resistor 58 is supplied to a breaker 66. Similarly, in the mirror servo circuit 56, the coil 59 is driven according to the reference voltage supplied from the slope conversion circuit 54. A resistor 60 is inserted between one end of the coil 59 and the ground. The connection point between the coil 59 and the resistor 60 is supplied to a breaker 66.

【００３４】Ｘ方向およびＹ方向に遮光板が取り付けら
れたミラー６１がコイル５７および５９によって所定の
方向に駆動される。このとき、所定の方向に駆動された
か否かが角度センサ６２および６３で検出される。角度
センサ６２で検出された角度情報は、ミラーサーボ回路
５５へ供給される。ミラーサーボ回路５５では、所定の
方向にミラーが向くまでコイル５７を駆動させる。角度
センサ６３で検出された角度情報は、ミラーサーボ回路
５６へ供給される。ミラーサーボ回路５６では、所定の
方向にミラーが向くまでコイル５９を駆動させる。A mirror 61 having light shielding plates attached in the X and Y directions is driven in a predetermined direction by coils 57 and 59. At this time, it is detected by the angle sensors 62 and 63 whether the drive is performed in a predetermined direction. Angle information detected by the angle sensor 62 is supplied to the mirror servo circuit 55. In the mirror servo circuit 55, the coil 57 is driven until the mirror turns in a predetermined direction. The angle information detected by the angle sensor 63 is supplied to the mirror servo circuit 56. In the mirror servo circuit 56, the coil 59 is driven until the mirror turns in a predetermined direction.

【００３５】電源部３は、２つの電池６４および６５を
用いてブレーカ６６およびレギュレータ６７を介して±
５Ｖの電源が生成され、各回路に供給される。電池６４
および６５は、一例としてリチウムイオンバッテリから
なり、電池６４は、レギュレータ６７の＋８ＶとＧＮＤ
との間に挿入され、電池６５は、レギュレータ６７のＧ
ＮＤと−８Ｖとの間に挿入される。電池６４および６５
とレギュレータ６７との間に、ブレーカ６６が挿入され
る。ブレーカ６６は、操作パネル４１からの信号に応じ
てオン／オフ動作が行われる。また、コイル５７および
５８に流れる電流を検出し、過電流と判断したときに
は、ブレーカ６６で電源が遮断される。レギュレータ６
７から導出される端子６８から＋５Ｖが取り出され、端
子７０から−５Ｖが取り出され、端子６９は、接地され
る。The power supply unit 3 uses two batteries 64 and 65 via a breaker 66 and a regulator 67 to
5V power is generated and supplied to each circuit. Battery 64
And 65 are made of a lithium ion battery as an example, and the battery 64 is connected to +8 V of the regulator 67 and GND.
And the battery 65 is connected to the G
Inserted between ND and -8V. Batteries 64 and 65
A breaker 66 is inserted between the power supply and the regulator 67. The breaker 66 is turned on / off in response to a signal from the operation panel 41. Further, the current flowing through the coils 57 and 58 is detected, and when it is determined that the current is overcurrent, the power is cut off by the breaker 66. Regulator 6
+ 5V is taken out from a terminal 68 derived from 7, and -5V is taken out from a terminal 70, and a terminal 69 is grounded.

【００３６】次に、アクティブミラー部２の構成を説明
する。アクティブミラー部２は、マグネット部と、ミラ
ー部から構成される。まず、図４Ａにマグネット部の上
面図を示し、図４Ｂに図４Ａ中のＡ−Ａ’部分の断面図
を示す。このように、中央に穴８２が設けられたフレー
ム８１に４組のマグネット８３が設置される。このマグ
ネット８３は、２つの形状のマグネットから構成され
る。１つは中央の円柱状のマグネットと、もう１つはそ
の円柱を囲む輪状のマグネットとからなり、溝が形成さ
れる。それぞれのマグネットは、ヨーク８５がマグネッ
ト８４を介してフレーム８１と連結される。このとき、
円柱状のマグネットは、フレーム側がＳ極となり、ヨー
ク側がＮ極となる。また、輪状のマグネットは、フレー
ム側がＮ極となり、ヨーク側がＳ極となる。Next, the configuration of the active mirror section 2 will be described. The active mirror unit 2 includes a magnet unit and a mirror unit. First, FIG. 4A shows a top view of the magnet unit, and FIG. 4B shows a cross-sectional view of AA ′ part in FIG. 4A. Thus, four sets of magnets 83 are installed on the frame 81 having the hole 82 at the center. This magnet 83 is composed of two shapes of magnets. One is composed of a central columnar magnet, and the other is a ring-shaped magnet surrounding the column, and a groove is formed. In each magnet, a yoke 85 is connected to the frame 81 via a magnet 84. At this time,
The cylindrical magnet has an S pole on the frame side and an N pole on the yoke side. In the ring-shaped magnet, the frame side has an N pole and the yoke side has an S pole.

【００３７】図５Ａにミラー部の底面図を示し、図５Ｂ
に図５Ａ中のＢ−Ｂ’部分の断面図を示す。ミラー裏面
９１には、４つのコイル９２が設けられている。その裏
は、ミラー表面９３となる。４つのコイル９２は、図４
中のマグネット８３の溝に合い、ミラー部が駆動しても
マグネット部とぶつからないように配置されている。す
なわち、上述のマグネット部にこのミラー部を合わせる
ことによって、この一実施形態では、アクティブミラー
が構成される。FIG. 5A is a bottom view of the mirror section, and FIG.
FIG. 5A shows a cross-sectional view taken along the line BB ′ in FIG. 5A. On the mirror back surface 91, four coils 92 are provided. The back surface is a mirror surface 93. The four coils 92 are shown in FIG.
It is arranged so as to fit in the groove of the magnet 83 inside and not to hit the magnet part even when the mirror part is driven. That is, in this embodiment, an active mirror is formed by combining the mirror unit with the above-described magnet unit.

【００３８】図６は、軸受けの主要部の一例である。可
動支点１０１は、ミラー裏面９１の中央に固定され、固
定支点１０３は、フレーム８１に固定される。可動軸受
け１０２は、可動支点１０１および固定支点１０３の中
間に押しつけられた状態で位置する。可動軸受け１０２
の円形くぼみおよびＶ字溝が設けられ、可動支点１０１
または固定支点１０３の２つの針状の支点が入り、可動
軸受け１０２は、固定支点１０３に対して前後に傾斜す
ることができ、可動支点１０１は、可動軸受け１０２に
対して左右に傾斜することができる。すなわち、可動支
点１０１に固定された可動ミラーは、前後左右に傾斜す
ることができる。しかしながら、回転はできない。FIG. 6 shows an example of a main part of the bearing. The movable fulcrum 101 is fixed to the center of the mirror back surface 91, and the fixed fulcrum 103 is fixed to the frame 81. The movable bearing 102 is located in a state of being pressed between the movable fulcrum 101 and the fixed fulcrum 103. Movable bearing 102
Are provided with a circular recess and a V-shaped groove,
Alternatively, two needle-shaped fulcrums of the fixed fulcrum 103 enter, and the movable bearing 102 can be inclined forward and backward with respect to the fixed fulcrum 103, and the movable fulcrum 101 can be inclined left and right with respect to the movable bearing 102. it can. That is, the movable mirror fixed to the movable fulcrum 101 can be tilted forward, backward, left, and right. However, rotation is not possible.

【００３９】図７は、図６の可動軸受け１０２が可動支
点１０１と固定支点１０３に押しつけられた状態にする
ためのものである。金具１１１は、可動支点１０１に固
定されている。プレート１１２は、引張りコイルバネ１
１３によって下に引張られて金具１１１のＶ字溝に一点
で接している。このため、金具１１１が可動支点１０１
と同じ動きをしたとき、プレート１１２は殆ど動かな
い。FIG. 7 shows a state in which the movable bearing 102 of FIG. 6 is pressed against the movable fulcrum 101 and the fixed fulcrum 103. The metal fitting 111 is fixed to the movable fulcrum 101. The plate 112 is a tension coil spring 1
13, it is pulled downward and contacts the V-shaped groove of the metal fitting 111 at one point. For this reason, the metal fitting 111 is
When the same movement is performed, the plate 112 hardly moves.

【００４０】この一実施形態では、図６の可動支点１０
１の支点と固定支点１０３の支点とが同じ高さにあり、
かつ図７の金具１１１とプレート１１２の接点も同じ高
さになるようにしている。ピン１１４は、可動軸受け１
０２の脱落を防ぐために使用される。可動軸受け１０２
の溝の深さは約０．５ｍｍであり、ピン１１４を固定支
点１０３の横からプレート１１２の穴１１５を通して貫
通させて可動軸受け１０２を固定させる。穴１１５の穴
径は、ピン１１４の直径より太いので通常時の動作中は
接触しない。しかしながら、可動支点１０１を上に引っ
張ったときピンの下側が穴１１５の下側に当り、可動軸
受け１０２が脱落しないようになっている。このため、
ピン１１４の下と穴１１５の下とのすきまは０．５ｍｍ
より小さくなるように選ばれている。In this embodiment, the movable fulcrum 10 shown in FIG.
The fulcrum 1 and the fulcrum of the fixed fulcrum 103 are at the same height,
The contact point between the metal fitting 111 and the plate 112 shown in FIG. 7 is also set to the same height. The pin 114 is a movable bearing 1
02 is used to prevent falling off. Movable bearing 102
The depth of the groove is about 0.5 mm, and the movable bearing 102 is fixed by passing the pin 114 through the hole 115 of the plate 112 from the side of the fixing fulcrum 103. Since the diameter of the hole 115 is larger than the diameter of the pin 114, the hole 115 does not contact during normal operation. However, when the movable fulcrum 101 is pulled upward, the lower side of the pin hits the lower side of the hole 115, so that the movable bearing 102 does not fall off. For this reason,
The gap between the bottom of the pin 114 and the bottom of the hole 115 is 0.5 mm
It has been chosen to be smaller.

【００４１】この一実施形態では、左右方向および前後
方向に可動するアクティブミラーとしたが、横方向に長
い静止画、いわゆるパノラマ画像を撮影する場合、例え
ば左右方向のみに可動するアクティブミラーとしても良
い。この場合、左右方向に対応する２組のマグネット８
３とそれに対応する２つのコイル９２だけで良く、軸受
けは、固定支点１０３および固定軸受け１０２のみで構
成されるもので良い。In this embodiment, the active mirror is movable in the left-right direction and the front-rear direction. However, in the case of photographing a still image long in the horizontal direction, that is, a so-called panoramic image, the active mirror may be movable only in the left-right direction. . In this case, two sets of magnets 8 corresponding to the left and right directions
3 and two coils 92 corresponding thereto may be sufficient, and the bearing may be constituted by only the fixed fulcrum 103 and the fixed bearing 102.

【００４２】図８に可動支点１０１、可動軸受け１０２
および固定支点１０３の変形例を示す。図８Ａに示すよ
うに、可動支点１０２および固定支点１０３の針状の支
点をナイフエッジ状の支点としても良い。このナイフエ
ッジ状の支点とした可動支点１０５および固定支点１０
７を適用する場合、可動軸受け１０６は、図８Ｂまたは
図８Ｃに示すような形状とすることで、同様の効果を得
ることができる。FIG. 8 shows a movable fulcrum 101 and a movable bearing 102.
And a modified example of the fixed fulcrum 103. As shown in FIG. 8A, the needle-shaped fulcrum of the movable fulcrum 102 and the fixed fulcrum 103 may be a knife-edge-shaped fulcrum. The movable fulcrum 105 and the fixed fulcrum 10 which are the knife-edge fulcrum
When 7 is applied, the same effect can be obtained by forming the movable bearing 106 into a shape as shown in FIG. 8B or 8C.

【００４３】角度センサの一例を図９を用いて説明す
る。フォトダイオード１２１は、感光部が細長い形状を
している、例えばラインセンサが用いられる。赤外線発
光ダイオード１２３は、例えば２０ｍｍほどはなして配
置する。遮光板１２２は、可動ミラーのＸ方向またはＹ
方向の縁に取り付け、上下に移動させる。これに従って
光量は、０％から１００％までほぼリニアに変化し、こ
れがＤＣ電圧に変換される。ここでは参照電圧Ｖ_REF ＝
０のときに出力電圧Ｖ_OUT が０〜−２．０Ｖとなるよう
に感度が設定される。すると参照電圧Ｖ_REF に０〜２Ｖ
を与えたときの出力電圧Ｖ_OUT は、図９Ｃに示すような
特性となる。An example of the angle sensor will be described with reference to FIG. As the photodiode 121, for example, a line sensor whose photosensitive portion has an elongated shape is used. The infrared light emitting diodes 123 are arranged, for example, about 20 mm apart. The light shielding plate 122 is provided in the X direction or the Y direction of the movable mirror.
Attach to the edge of the direction and move up and down. Accordingly, the light quantity changes almost linearly from 0% to 100%, and this is converted to a DC voltage. Here, the reference voltage V _REF =
The sensitivity is set so that the output voltage V _OUT becomes 0 to -2.0 V when the value is 0. Then, the reference voltage V _REF becomes 0-2V
, The output voltage V _OUT has characteristics as shown in FIG. 9C.

【００４４】この角度センサに用いられているフォトダ
イオード１２１および赤外線発光ダイオード１２３によ
って、出力電圧Ｖ_OUT を出力し、遮光板１２２を駆動さ
せるための回路図を図１０に示す。この図１０では、遮
光板１２２は説明を容易とするため省略する。赤外線発
光ダイオード１２３は、＋５Ｖが供給される端子８６
と、接地との間に順方向に接続される。その赤外線発光
ダイオード１２３のカソードと、接地との間に抵抗１２
５が挿入される。また、端子１３６は、コンデンサ１３
５を介して接地される。FIG. 10 shows a circuit diagram for outputting the output voltage V _OUT and driving the light shielding plate 122 by the photodiode 121 and the infrared light emitting diode 123 used in the angle sensor. In FIG. 10, the light shielding plate 122 is omitted for the sake of simplicity. The infrared light emitting diode 123 has a terminal 86 to which +5 V is supplied.
And the ground are connected in the forward direction. A resistor 12 is connected between the cathode of the infrared light emitting diode 123 and the ground.
5 is inserted. The terminal 136 is connected to the capacitor 13
5 is grounded.

【００４５】フォトダイオード１２１のカソードは、端
子１３６と接続され、そのアノードは、演算増幅器１２
６の−側の入力と接続される。演算増幅器１２６の−側
の入力と、出力との間に、コンデンサ１２９と並列に抵
抗１３０および可変抵抗１３１とが挿入される。演算増
幅器１２６の＋側の入力は、リファレンス電圧Ｖ_REFが
供給される端子１２７と接続されると共に、抵抗１２８
を介して接地される。演算増幅器１２６の電源の一方
は、端子１３６と接続され、他方は、−５Ｖが供給され
る端子１３２と接続されると共に、コンデンサ１３３を
介して接地される。演算増幅器１２６の出力は、出力端
子１３４から出力電圧Ｖ_OUT として取り出される。The cathode of the photodiode 121 is connected to the terminal 136, and the anode of the photodiode 121 is connected to the operational amplifier 12.
6 is connected to the negative input. A resistor 130 and a variable resistor 131 are inserted in parallel with the capacitor 129 between the negative input of the operational amplifier 126 and the output. The + input of the operational amplifier 126 is connected to a terminal 127 to which a reference voltage V _REF is supplied, and a resistor 128
Grounded. One of the power supplies of the operational amplifier 126 is connected to the terminal 136, the other is connected to the terminal 132 to which −5 V is supplied, and grounded via the capacitor 133. The output of the operational amplifier 126 is extracted from an output terminal 134 as an output voltage V _OUT .

【００４６】この一実施形態に用いられる角度センサと
ドライバと駆動コイルを閉ループにしたサーボ回路の一
例を図１１に示す。この図１１では、可動ミラーを左右
方向に可動させるためのＸ方向のコイルを駆動させるた
めの回路と、可動ミラーを前後方向に可動させるための
Ｙ方向のコイルを駆動させるための回路とが同一の構成
となるため、同一となる範囲を点線で囲み、それぞれ範
囲１４０_X および範囲１４０_Y とし、範囲１４０_X のみ
説明し、範囲１４０_Y の説明は省略する。FIG. 11 shows an example of a servo circuit in which the angle sensor, the driver, and the drive coil used in this embodiment are in a closed loop. In FIG. 11, the circuit for driving the X-direction coil for moving the movable mirror in the left-right direction is the same as the circuit for driving the Y-direction coil for moving the movable mirror in the front-rear direction. since the construction, enclose the range of the same by a dotted line, respectively in the range 140 _X and scope 140 _Y, range 140 _X only described, the range 140 _Y explanations are omitted.

【００４７】入力端子１４１_X からリファレンス電圧Ｘ
_REF が範囲１４０_X に供給される。供給されたリファレ
ンス電圧Ｘ_REF は、演算増幅器１４２の＋側の入力に供
給される。演算増幅器１４２の＋側の入力と接地との間
に、コンデンサ１４３と並列に抵抗１４４が挿入され
る。＋５Ｖが供給される端子１５７と接地との間に赤外
線発光ダイオード１２３が順方向に接続される。その赤
外線発光ダイオード１２３のカソードと接地との間に抵
抗１２５が挿入される。また、端子１５７は、コンデン
サ１５６を介して接地される。From the input terminal 141 _X to the reference voltage X
_REF is supplied in the range 140 _X. The supplied reference voltage X _REF is supplied to the + input of the operational amplifier 142. A resistor 144 is inserted in parallel with the capacitor 143 between the + input of the operational amplifier 142 and the ground. The infrared light emitting diode 123 is connected in the forward direction between the terminal 157 to which +5 V is supplied and the ground. A resistor 125 is inserted between the cathode of the infrared light emitting diode 123 and the ground. The terminal 157 is grounded via the capacitor 156.

【００４８】フォトダイオード１２１のカソードは、端
子１５７と接続され、そのアノードは、演算増幅器１４
２の−側の入力と接続される。演算増幅器１４２の−側
の入力と、出力との間に、コンデンサ１４５と並列に抵
抗１４６とが挿入される。演算増幅器１４２の電源の一
方は、端子１５７と接続され、他方は、−５Ｖが供給さ
れる端子１５５と接続されると共に、コンデンサ１５４
を介して接地される。演算増幅器１４２の出力は、抵抗
１４７と並列に抵抗１４８およびコンデンサ１４９とを
介して演算増幅器１５０の−側の入力へ供給される。The cathode of the photodiode 121 is connected to the terminal 157, and the anode is connected to the operational amplifier 14.
2 is connected to the negative input. A resistor 146 is inserted in parallel with the capacitor 145 between the negative input of the operational amplifier 142 and the output. One of the power supplies of the operational amplifier 142 is connected to a terminal 157, the other is connected to a terminal 155 to which -5 V is supplied, and a capacitor 154 is connected.
Grounded. The output of the operational amplifier 142 is supplied to the negative input of the operational amplifier 150 via the resistor 148 and the capacitor 149 in parallel with the resistor 147.

【００４９】演算増幅器１５０の−側の入力には、コン
デンサ１５２と並列に抵抗１５３が接続され、さらにコ
ンデンサ１５２および抵抗１５３と直列に抵抗１５９_X
を介して接地される。演算増幅器１５０の＋側の入力
は、抵抗１５１を介して接地される。演算増幅器１５０
の電源の一方は、端子１５７と接続され、他方は、端子
１５５と接続される。演算増幅器１５０の出力は、コイ
ル１５８_X1および１５８ _X2を介して抵抗１５９_X へ供給
される。コイル１５８_X1および１５８_X2は、供給された
信号に応じて、可動ミラー１６０を左右方向に可動させ
る。可動ミラー１６０の動きに対応してＸ方向の赤外線
発光ダイオード１２３とフォトダイオード１２１との間
に配置された遮光板１２２_X が移動し、可動ミラー１６
０を最適な位置で停止させることができる。A negative input of the operational amplifier 150 is connected to the
A resistor 153 is connected in parallel with the capacitor 152, and
The resistor 159 is connected in series with the capacitor 152 and the resistor 153._X
Grounded. + Input of operational amplifier 150
Are grounded via a resistor 151. Operational amplifier 150
Is connected to the terminal 157, and the other is connected to the terminal
155. The output of the operational amplifier 150 is
158_X1And 158 _X2Through resistor 159_XSupply to
Is done. Coil 158_X1And 158_X2Was supplied
In response to a signal, the movable mirror 160 is moved left and right.
You. Infrared rays in the X direction corresponding to the movement of the movable mirror 160
Between the light emitting diode 123 and the photodiode 121
Light shielding plate 122 disposed in_XIs moved, and the movable mirror 16 is moved.
0 can be stopped at an optimal position.

【００５０】同様に、入力端子１４１_Y からリファレン
ス電圧Ｙ_REF が範囲１４０_Y に供給される。そして、コ
イル１５８_Y1および１５８_Y2は、供給された信号に応じ
て、可動ミラー１６０を前後方向に可動させる。可動ミ
ラー１６０の動きに対応してＹ方向の赤外線発光ダイオ
ードとフォトダイオードとの間に配置された遮光板１２
２_Y が移動し、可動ミラー１６０を最適な位置で停止さ
せることができる。Similarly, a reference voltage Y _REF is supplied to the range 140 _Y from the input terminal 141 _Y. Then, the coils _158Y1 and _158Y2 move the movable mirror 160 in the front-rear direction according to the supplied signal. The light shielding plate 12 disposed between the infrared light emitting diode and the photodiode in the Y direction corresponding to the movement of the movable mirror 160
2 _Y moves, and the movable mirror 160 can be stopped at the optimum position.

【００５１】この図１１の回路は、リファレンス電圧Ｘ
_REF に０〜２ＶのＤＣ電圧を与える。するとＤＣゲイン
が非常に高いのでＡ点はほぼ０Ｖを保ったままＢ点の電
位がリファレンス電圧Ｘ_REF に等しくなる。したがっ
て、フォトダイオード１２１に入る光量は、図９Ｃに示
すように、リファレンス電圧Ｘ_REF の電圧に比例する。
すなわち、光量がそのような値になる位置に遮光板１２
２_X が止まる。Ａ点からＣ点へのインピーダンスは、位
相補償回路を構成していて、閉ループの安定度を高める
働きをする。また、演算増幅器１５０は、コイル１５８
_X1および１５８_X2に直列に入っている抵抗１５９_X の電
圧を負帰還しているので、電流帰還になっている。The circuit shown in FIG.
A DC voltage of 0 to 2 V is applied to _REF . Then, since the DC gain is very high, the potential at the point B becomes equal to the reference voltage X _REF while keeping the point A at almost 0V. Therefore, the amount of light entering the photodiode 121 is proportional to the reference voltage X _REF as shown in FIG. 9C.
That is, the light shielding plate 12 is located at a position where the light amount becomes such a value.
2 _X stops. The impedance from the point A to the point C constitutes a phase compensation circuit and functions to increase the stability of the closed loop. The operational amplifier 150 includes a coil 158
_Since the voltage of the resistor 159 _X in series with _X1 and 158 _X2 is negatively fed back, current feedback is provided.

【００５２】図１２は、１フレームの画像を複数の部分
画として撮影する場合の光軸の順序を示す表である。図
１２Ａは、偶数枚の部分画を撮影する場合の一例であ
る。４枚の部分画を撮影する場合、図１２Ａ中の四角で
囲まれた０、１、２、３の順番で光軸を移動させること
によって、４枚の部分画が撮影される。図１２Ｂは、奇
数枚の部分画を撮影する場合の一例である。９枚の部分
画を撮影する場合、図１２Ｂ中の四角で囲まれた０〜８
の順番で光軸を移動させることによって、９枚の部分画
が撮影される。そして、光軸の順序を示す番号の位置に
対応する左右方向の値Ｘおよび前後方向の値Ｙが読み出
される。FIG. 12 is a table showing the order of the optical axes when one frame image is photographed as a plurality of partial images. FIG. 12A shows an example in which an even number of partial images are captured. When capturing four partial images, four partial images are captured by moving the optical axis in the order of 0, 1, 2, and 3 surrounded by a square in FIG. 12A. FIG. 12B is an example of a case where an odd number of partial images are captured. When shooting nine partial images, 0 to 8 surrounded by a square in FIG.
By moving the optical axis in this order, nine partial images are photographed. Then, a value X in the left-right direction and a value Y in the front-rear direction corresponding to the position of the number indicating the order of the optical axis are read.

【００５３】図１３は、図１２に示す表を用いたＮ進カ
ウンタの一例のブロック図である。クロックＣＫがＮ進
カウンタ１６１に供給される。Ｎ進カウンタ１６１で
は、クロックＣＫに応じてカウントされたカウント値Ｃ
（＝０〜Ｎ−１）がロジック回路１６２に供給される。
ロジック回路１６２では、Ｎに応じて図１２Ａまたは図
１２Ｂのどちらかのテーブルが選択され供給されたカウ
ント値Ｃに対応する値ＸおよびＹが読み出される。読み
出された値Ｘは、４ビットのＤ／Ａコンバータ１６３へ
供給され、値Ｙは、Ｄ／Ａコンバータ１６５へ供給され
る。Ｄ／Ａコンバータ１６３では、値ＸがＤ／Ａ変換さ
れ、リファレンス電圧Ｘ_REF として出力端子１６４から
出力される。Ｄ／Ａコンバータ１６５では、値ＹがＤ／
Ａ変換され、リファレンス電圧Ｙ_REF として出力端子１
６６から出力される。FIG. 13 is a block diagram of an example of an N-ary counter using the table shown in FIG. The clock CK is supplied to the N-ary counter 161. In the N-ary counter 161, the count value C counted according to the clock CK is calculated.
(= 0 to N−1) are supplied to the logic circuit 162.
In the logic circuit 162, one of the tables in FIG. 12A or 12B is selected according to N, and the values X and Y corresponding to the supplied count value C are read. The read value X is supplied to a 4-bit D / A converter 163, and the value Y is supplied to a D / A converter 165. In the D / A converter 163, the value X is D / A converted and output from the output terminal 164 as a reference voltage _XREF . In the D / A converter 165, the value Y is D / A
A-converted and output terminal 1 as reference voltage Y _REF
66 is output.

【００５４】このように、図１２は、Ｎ進カウンタ１６
１のカウント値Ｃが０〜Ｎ−１に対して出力されるリフ
ァレンス電圧Ｘ_REF およびＹ_REF のＤＣ電圧の組を２次
元平面上に表したものである。リファレンス電圧Ｘ_REF
およびＹ_REF の種類は、Ｎ＝４、９、１６、２５に対し
て、それぞれ２、３、４、５個である。Ｎが偶数のとき
中心は、図１２Ａに示すように、０、１、２、３の丁度
真ん中にあるが、奇数のとき中心は、図１２Ｂに示すよ
うに、２の位置になっている。したがって、９値のＤ／
Ａコンバータで済むことになる。図１２に示すような光
軸を移動する表を用いることによって、光軸の移動、す
なわち１回のジャンプがむやみに大きくならないように
でき、全てのジャンプが１画面分になるように順序が決
まる。As described above, FIG.
A count value C of 1 represents a set of DC voltages of reference voltages X _REF and Y _REF output for 0 to N−1 on a two-dimensional plane. Reference voltage X _REF
And the number of Y _REFs are 2, 3, 4, and 5 for N = 4, 9, 16, and 25, respectively. When N is an even number, the center is exactly at the center of 0, 1, 2, and 3 as shown in FIG. 12A, but when the number is odd, the center is at a position of 2 as shown in FIG. 12B. Therefore, the 9-value D /
A converter is sufficient. By using the table for moving the optical axis as shown in FIG. 12, the movement of the optical axis, that is, one jump can be prevented from becoming excessively large, and the order is determined so that all the jumps are equivalent to one screen. .

【００５５】実際に、アクティブミラーを動作させるコ
イルに対して電圧を等間隔に与えると図１４に示すよう
な重複関係となり、扇形となる。これは、Ｙの感度がＸ
に依存するためであり、それを補正するためには、６ｂ
ｉｔ程度のＤ／Ａコンバータが望ましい。Actually, when a voltage is applied to the coil for operating the active mirror at regular intervals, the overlapping relationship as shown in FIG. This is because the sensitivity of Y is X
And to correct it, 6b
It is desirable to use a D / A converter of about it.

【００５６】６ｂｉｔのＤ／Ａコンバータの一例の回路
図を図１５に示す。この図１５に示すＤ／Ａコンバータ
は、重複関係において、Ｙの感度がＸに依存することを
考慮しＸとＹを分けたＤ／Ａコンバータとした。この図
１５は、上述したＤ／Ａコンバータ５１および５２の一
例であり、Ｄ／Ａコンバータの部分は、Ｘ方向のリファ
レンス電圧を生成する回路と、Ｙ方向のリファレンス電
圧を生成する回路とが同一の構成となるため、同一とな
る範囲を点線で囲み、それぞれ変換部１８７_Xおよび変
換部１８７_Y とし、変換部１８７_X のみ説明し、変換部
１８７_Y の説明は省略する。FIG. 15 shows a circuit diagram of an example of a 6-bit D / A converter. The D / A converter shown in FIG. 15 is a D / A converter in which X and Y are separated in consideration of the fact that the sensitivity of Y depends on X in the overlapping relationship. FIG. 15 shows an example of the D / A converters 51 and 52 described above. In the D / A converter, a circuit for generating a reference voltage in the X direction and a circuit for generating a reference voltage in the Y direction are the same. since the construction, enclose the range of the same by a dotted line, respectively a conversion unit 187 _X and the conversion unit 187 _Y, describes only conversion unit 187 _X, the description of the conversion unit 187 _Y omitted.

【００５７】順序設定回路４９からＸ方向の光軸の６ビ
ットのデータＫＸが入力端子１７１_X へ供給される。同
様に、順序設定回路４９からＹ方向の光軸の６ビットの
データＫＹが入力端子１７１_Y へ供給される。[0057] Data KX six bits of the optical axis X direction from the order setting circuit 49 is supplied to the input terminal 171 _X. Similarly, data KY six bits of the optical axis in the Y direction from the order setting circuit 49 is supplied to the input terminal 171 _Y.

【００５８】＋５Ｖが供給される端子１７２と、−５Ｖ
が供給される端子１７７とは、オペアンプ１７３の電源
端子に接続される。端子１７２と接地との間に、抵抗１
７４および１７５が直列に接続される。抵抗１７４およ
び１７５の接続点と、接地との間に、コンデンサ１７６
が挿入される。また、抵抗１７４および１７５の接続点
は、オペアンプ１７３の＋側の入力と接続される。さら
に、抵抗１７４および１７５の接続点と、スイッチ回路
１８０の９０％端子との間に、抵抗１７８および可変抵
抗１７９が挿入される。オペアンプ１７３の出力は、オ
ペアンプ１７３の−側の入力と接続される。また、オペ
アンプ１７３の出力は、電圧ＶＰとして変換部１８７_X
および１８７_Y へ供給される。スイッチ回路１８０の選
択端子は、接地される。A terminal 172 to which +5 V is supplied and -5 V
Is supplied to the power supply terminal of the operational amplifier 173. A resistor 1 is connected between terminal 172 and ground.
74 and 175 are connected in series. A capacitor 176 is connected between the connection point of the resistors 174 and 175 and the ground.
Is inserted. The connection point between the resistors 174 and 175 is connected to the + input of the operational amplifier 173. Further, a resistor 178 and a variable resistor 179 are inserted between the connection point of the resistors 174 and 175 and the 90% terminal of the switch circuit 180. The output of the operational amplifier 173 is connected to the negative input of the operational amplifier 173. The output of the operational amplifier 173 is converted to a voltage VP by the conversion unit 187 _X
And 187 _Y. The selection terminal of the switch circuit 180 is grounded.

【００５９】＋５Ｖが供給される端子１８１と、−５Ｖ
が供給される端子１８６とは、オペアンプ１８２の電源
端子に接続される。端子１８１と接地との間に、抵抗１
８３および可変抵抗１８４が直列に接続される。抵抗１
８３と可変抵抗１８４との接続点と接地との間に、コン
デンサ１８５が挿入される。また、抵抗１８３と可変抵
抗１８４との接続点は、スイッチ回路１８０の１００％
端子と接続されると共に、オペアンプ１８２の＋側の入
力と接続される。オペアンプ１８２の出力は、オペアン
プ１８２の−側の入力と接続される。また、オペアンプ
１８２の出力は、電圧ＶＭとして変換部１８７_X および
１８７_Y へ供給される。A terminal 181 to which +5 V is supplied, and -5 V
Is supplied to the power supply terminal of the operational amplifier 182. A resistor 1 is connected between the terminal 181 and the ground.
83 and the variable resistor 184 are connected in series. Resistance 1
A capacitor 185 is inserted between the connection point of the variable resistor 184 and the variable resistor 184 and the ground. The connection point between the resistor 183 and the variable resistor 184 is 100% of the switch circuit 180.
It is connected to a terminal and to the + input of the operational amplifier 182. The output of the operational amplifier 182 is connected to the negative input of the operational amplifier 182. The output of operational amplifier 182 is supplied to the conversion unit 187 _X and 187 _Y as a voltage VM.

【００６０】スイッチ回路１９０₀ 〜１９０₅ の被選択
端子の一方は、電圧ＶＰが供給される端子ＶＰ_X と接続
される。スイッチ回路１９０₀ 〜１９０₅ および抵抗１
９１₀ 〜１９１₅ はそれぞれ直列に接続される。また、
直列に接続されたスイッチ回路１９０₀ 〜１９０₅ およ
び抵抗１９１₀ 〜１９１₅ がそれぞれ並列に接続され
る。抵抗１９１₀ 〜１９１₅ の間に、抵抗１９３₀ 〜１
９３₄ が挿入される。抵抗１９３₀ および１９３₄ との
間に、抵抗１９２および１９４が直列に挿入される。抵
抗１９２および１９４の接続点は、電圧ＶＭが供給され
る端子ＶＭ_X と接続される。端子ＶＭ_X は、スイッチ回
路１９０₀ 〜１９０₅ の被選択端子の他方と接続され
る。スイッチ回路１９０₀ 〜１９０₅ は、入力端子１７
１_X から供給されるデータＫＸ[5..0]に基づいて切り換
えられる。抵抗１９４および１９３₅の接続点からＸ方
向のリファレンス電圧が出力される。出力された電圧
は、スイッチ回路１９５_X の被選択端子の一方を介して
端子２０５からスロープ化回路５３へ供給される。ここ
で、[5..0]は、０ビット〜５ビットの６ビットで構成さ
れることを示す。[0060] One fixed terminal of the switch circuit 190 _{0-190 5} is connected to the terminal VP _X that voltage VP is supplied. Switch circuits 190 _{0 to} 190 ₅ and resistor 1
91 _{0-191 5} are connected in series. Also,
The switch circuit 190 _{0-190 5} and the resistor 191 _{0-191 5} connected in series are connected in parallel. Between the resistance 191 _{0-191 5,} resistance 193 _0-1
93 ₄ is inserted. Between the resistor 193 ₀ and 193 _4, resistors 192 and 194 are inserted in series. Connection point of the resistors 192 and 194 is connected to the terminal VM _X to which the voltage VM is supplied. Terminal VM _X is connected to the other fixed terminal of the switch circuit 190 _{0-190 5.} Switch circuit 190 _{0-190 5,} the input terminal 17
Is switched on the basis of the data KX [5..0] supplied from the 1 _X. X-direction of the reference voltage from the connection point of the resistors 194 and 193 ₅ are output. The output voltage is supplied from a terminal 205 via one of the fixed terminal of the switch circuit 195 _X to the slope circuit 53. Here, [5..0] indicates that it is composed of 6 bits from 0 bit to 5 bits.

【００６１】＋５Ｖが供給される端子１９６と接地との
間に、抵抗１９７および可変抵抗１９８が直列に接続さ
れ、それと並列に抵抗１９９および可変抵抗２００が直
列に接続される。可変抵抗１９８の可変端子は、スイッ
チ回路１９５_X の被選択端子の他方と接続される。この
可変抵抗１９８の可変端子から電圧ＶＲ_X が取り出され
る。A resistor 197 and a variable resistor 198 are connected in series between a terminal 196 to which +5 V is supplied and ground, and a resistor 199 and a variable resistor 200 are connected in series with the resistor 197 and the variable resistor 200. Variable terminal of the variable resistor 198 is connected to the other fixed terminal of the switch circuit 195 _X. Voltage VR _X is taken out from the variable terminal of the variable resistor 198.

【００６２】変換部１８７_Y の出力は、スイッチ回路１
９５_Y の被選択端子の一方と接続される。可変抵抗２０
０の可変端子には、スイッチ回路１９５_Y の被選択端子
の他方が接続され、電圧ＶＲ_Y が供給される。スイッチ
回路１９５_Y によって選択された電圧は、Ｙ方向のリフ
ァレンス電圧として端子２０６を介してスロープ化回路
５４へ供給される。The output of the conversion unit 187 _Y is
It is connected to one of 95 _Y of the selected terminal. Variable resistor 20
The 0 variable terminal of the other fixed terminal of the switch circuit 195 _Y is connected, the voltage VR _Y is supplied. Voltage selected by the switch circuit 195 _Y is supplied to the slope circuit 54 through the terminal 206 as a Y-direction of the reference voltage.

【００６３】＋５Ｖが供給される端子２０１と接地との
間に抵抗２０２およびスイッチ回路２０３が直列に挿入
される。抵抗２０２とスイッチ回路２０３との接続点
は、スイッチ回路１９５_X および１９５_Y の制御端子へ
供給されると共に、端子２０４と接続される。A resistor 202 and a switch circuit 203 are inserted in series between a terminal 201 to which +5 V is supplied and a ground. The connection point between the resistor 202 and the switch circuit 203 is supplied to the control terminals of the switch circuits 195 _X and 195 _Y and is connected to the terminal 204.

【００６４】このように、電圧ＶＰを３Ｖとし、電圧Ｖ
Ｍを０Ｖとすると、出力電圧は、略０〜２Ｖとなる。こ
こで、スイッチ回路１８０では、近距離の撮影を行うと
きには、電圧ＶＰを出力するオペアンプ１７３が選択さ
れるが、遠距離の撮影を行うときには、電圧ＶＭを出力
するオペアンプ１８２が選択される。このスイッチ回路
１８０は、出力電圧の範囲を０〜２Ｖから０．１〜１．
９Ｖの範囲に狭めるためのものである。これは、約１ｍ
の近距離で重複する重複率を１００％とし、その重複率
のまま遠距離を撮影すると、視差のため重複率が減少す
る。このためこの発明では、約１ｍの近距離の重複率を
９０％とする。これは、レンズの１０ｃｍ〜１５ｃｍく
らい前に配置しているミラーを中心として光軸が変化す
るためである。As described above, the voltage VP is set to 3 V, and the voltage V
If M is 0V, the output voltage will be approximately 0-2V. Here, in the switch circuit 180, the operational amplifier 173 that outputs the voltage VP is selected when performing short-distance photography, but the operational amplifier 182 that outputs the voltage VM is selected when performing long-distance photography. The switch circuit 180 changes the output voltage range from 0 to 2 V to 0.1 to 1.V.
This is for narrowing the range to 9V. This is about 1m
If the overlapping rate at which the image is overlapped at a short distance is set to 100% and a long distance is photographed with the overlapping rate, the overlapping rate decreases due to parallax. For this reason, according to the present invention, the overlap ratio at a short distance of about 1 m is set to 90%. This is because the optical axis changes about a mirror arranged about 10 cm to 15 cm before the lens.

【００６５】スイッチ回路２０３がオン状態となると、
スイッチ回路１９５_X および１９５_Y は、変換部１８７
_X および１８７_Y から出力される電圧がリファレンス電
圧として出力される。スイッチ回路２０３がオフ状態と
なると、スイッチ回路１９５_X および１９５_Y は、可変
抵抗１９８および２００の可変端子から取り出される電
圧がリファレンス電圧として出力される。すなわち、ス
イッチ回路２０３がオフ状態のとき、端子２０４を介し
てテスト状態である旨が伝送され、ユーザによって可変
抵抗１９８および２００が操作され、Ｘ方向およびＹ方
向を独立に動かすことができる。When the switch circuit 203 is turned on,
The switch circuits 195 _X and 195 _Y
The voltages output from _X and 187 _Y are output as reference voltages. When the switch circuit 203 is turned off, the switch circuits 195 _X and 195 _Y output the voltages extracted from the variable terminals of the variable resistors 198 and 200 as reference voltages. That is, when the switch circuit 203 is in the off state, the test state is transmitted via the terminal 204, and the variable resistors 198 and 200 are operated by the user, so that the X direction and the Y direction can be moved independently.

【００６６】Ｎ進カウンタの一例のタイミングチャート
を図１６に示す。このタイミングチャートは、ディジタ
ルビデオカメラのクロックＶＤに基づいて動作する。フ
レームパルスＦＲは、ディジタルビデオカメラから入力
される。このフレームパルスＦＲを２分周することによ
ってＦＲ４が生成される。スタートボタンを押すとスタ
ートパルスＳＴＴが発生し、それまで「２」で待機して
いたＮ進カウンタのカウント値ＣがＦＲ４を数えて、Ｎ
−１の次に０に戻る。この一例は、Ｎ＝４のときであ
り、「２」で待機していたカウント値Ｃがクロック毎に
「３」、「０」、「１」と進み、カウント値Ｃが「２」
になると、そこで止まる。カウント値Ｃが進む度にリフ
ァレンス電圧Ｘ_REF とＹ_REF の組が異なるためコイルに
は、Ｉｘ，Ｉｙのような電流が流れ、可動ミラーは速や
かに方向を変えて静止する。FIG. 16 shows a timing chart of an example of the N-ary counter. This timing chart operates based on the clock VD of the digital video camera. The frame pulse FR is input from a digital video camera. By dividing this frame pulse FR by two, FR4 is generated. When the start button is pressed, a start pulse STT is generated, and the count value C of the N-ary counter which has been waiting at "2" counts FR4 and N
Return to 0 after -1. An example of this is when N = 4, and the count value C waiting at “2” advances to “3”, “0”, “1” for each clock, and the count value C becomes “2”.
Then, stop there. Since the set of the reference voltages X _REF and Y _REF is different each time the count value C advances, a current such as Ix or Iy flows through the coil, and the movable mirror changes its direction quickly and stops.

【００６７】この可動ミラーの方向を変えるときに、騒
音が発生する。この騒音対策について、図１７および図
１８を用いて説明する。可動ミラーの方向を素早く変え
るときのリファレンス電圧Ｖ_inを図１７Ａに示すよう
に、ステップ状に変えると、大振幅の電流Ｉ_out がコイ
ルに流れ、強い力を発生する。これが機構全体を振動さ
せ、騒音を発生させる。そこで、図１７Ｂに示すよう
に、リファレンス電圧Ｖ_inをスロープ状に変えるように
した。これによって、電流Ｉ_out の波高値は、激減し、
騒音も激減する。When changing the direction of the movable mirror, noise is generated. This noise countermeasure will be described with reference to FIGS. When the reference voltage Vin for quickly changing the direction of the movable mirror is changed stepwise as shown _in FIG. 17A, a large-amplitude current _Iout flows through the coil, generating a strong force. This causes the entire mechanism to vibrate and generate noise. Therefore, as shown in FIG. 17B, the reference voltage Vin is changed _in a slope shape. As a result, the peak value of the current I _out sharply decreases,
Noise is also drastically reduced.

【００６８】このように、リファレンス電圧Ｖ_inをスロ
ープ状に変えるようにするための一例の回路図を図１８
に示す。入力端子２１１からリファレンス電圧Ｖ_inが供
給される。リファレンス電圧Ｖ_inは、比較器２１２の＋
側の入力端子に供給される。比較器２１２の出力は、そ
の−側の入力に供給されると共に、演算増幅器２１３の
−側の入力に供給される。また、比較器２１２の出力
は、スイッチ２３７の一方の入力端子と接続される。す
なわち、スイッチ２３７の一方の入力端子が選択される
と、比較器２１２の出力は、出力電圧Ｖ_out として、出
力端子２３９から出力される。出力端子２３９は、コン
デンサ２３８を介して接地されると共に、演算増幅器２
１３の＋側の入力と接続される。[0068] Thus, Figure of an example circuit diagram for the alter the reference voltage V _in a slope shape 18
Shown in Reference voltage V _in is supplied from the input terminal 211. Reference voltage V _in is, of comparator 212 +
Is supplied to the input terminal on the side. The output of the comparator 212 is supplied to the negative input of the comparator 212 and to the negative input of the operational amplifier 213. The output of the comparator 212 is connected to one input terminal of the switch 237. That is, when one input terminal of the switch 237 is selected, the output of the comparator 212 is output from the output terminal 239 as the output voltage _Vout . The output terminal 239 is grounded via a capacitor 238, and
13+ input.

【００６９】演算増幅器２１３の電源の一方は、＋５Ｖ
と接続され、他方は、−５Ｖと接続される。演算増幅器
２１３の出力は、コンデンサ２１４と並列に抵抗２１５
とが設けられ、このコンデンサ２１４および抵抗２１５
と直列に接続された抵抗２１６を介して演算増幅器２１
３の電源の一方と接続される。抵抗２１５と２１６の接
続点は、ＮＡＮＤゲート２１８の一方の入力と接続され
ると共に、ＮＯＴゲート２１９を介してＮＡＮＤゲート
２２０の一方の入力と接続される。ＮＡＮＤゲート２１
８および２２０の他方の入力には、入力端子２１７から
供給されるパルスＪＰが供給される。このパルスＪＰ
は、スイッチ２３７の切り換えを制御する。ＮＡＮＤゲ
ート２１８の出力は、スイッチ２２１の切り換えを制御
し、ＮＡＮＤゲート２２０の出力は、スイッチ２２９の
切り換えを制御する。One of the power supplies of the operational amplifier 213 is + 5V
And the other is connected to -5V. The output of the operational amplifier 213 is connected to a resistor 215 in parallel with the capacitor 214.
And the capacitor 214 and the resistor 215
Operational amplifier 21 via a resistor 216 connected in series with
3 is connected to one of the power supplies. A connection point between the resistors 215 and 216 is connected to one input of a NAND gate 218 and to one input of a NAND gate 220 via a NOT gate 219. NAND gate 21
Pulses JP supplied from the input terminal 217 are supplied to the other inputs of 8 and 220. This pulse JP
Controls the switching of the switch 237. The output of NAND gate 218 controls the switching of switch 221, and the output of NAND gate 220 controls the switching of switch 229.

【００７０】＋５Ｖが供給される端子２２２は、コンデ
ンサ２２３を介して接地される。トランジスタ２２５の
エミッタと、端子２２２との間に、抵抗２２４が挿入さ
れ、トランジスタ２２５のコレクタと、接地との間に、
抵抗２２６およびスイッチ２２１が直列に挿入される。
トランジスタ２２５のベースは、そのコレクタと接続さ
れる。トランジスタ２２８のエミッタと、端子２２２と
の間に、抵抗２２７が挿入され、トランジスタ２２８の
ベースは、トランジスタ２２５のベースと接続される。
トランジスタ２２８のコレクタは、トランジスタ２３３
のコレクタと接続され、その接続点からスイッチ２３７
の他方の入力端子と接続される。The terminal 222 to which +5 V is supplied is grounded via the capacitor 223. A resistor 224 is inserted between the emitter of the transistor 225 and the terminal 222, and is connected between the collector of the transistor 225 and the ground.
A resistor 226 and a switch 221 are inserted in series.
The base of transistor 225 is connected to its collector. A resistor 227 is inserted between the emitter of the transistor 228 and the terminal 222, and the base of the transistor 228 is connected to the base of the transistor 225.
The collector of transistor 228 is
Switch 237 from the connection point.
Is connected to the other input terminal.

【００７１】−５Ｖが供給される端子２３６は、コンデ
ンサ２３５を介して接地される。トランジスタ２３１の
エミッタと、端子２３６との間に、抵抗２３２が挿入さ
れ、トランジスタ２３１のコレクタと、接地との間に、
抵抗２３０およびスイッチ２２９が直列に挿入される。
トランジスタ２３１のベースは、そのコレクタと接続さ
れる。トランジスタ２３３のエミッタと、端子２３６と
の間に、抵抗２３４が挿入され、トランジスタ２３３の
ベースは、トランジスタ２３１のベースと接続される。The terminal 236 to which -5 V is supplied is grounded via the capacitor 235. A resistor 232 is inserted between the emitter of the transistor 231 and the terminal 236, and is connected between the collector of the transistor 231 and the ground.
A resistor 230 and a switch 229 are inserted in series.
Transistor 231 has its base connected to its collector. A resistor 234 is inserted between the emitter of the transistor 233 and the terminal 236, and the base of the transistor 233 is connected to the base of the transistor 231.

【００７２】図１８に示す回路図を図１９に示すタイミ
ングチャートを用いて説明する。入力端子２１７には、
リファレンス電圧Ｖ_inが変化するときに発生する一定幅
のパルスＪＰが入力される。出力電圧Ｖ_out は、コンデ
ンサ２３８と電流ＩまたはＪによって、スロープ状にさ
れた電圧である。時点ｔ＝０以降から説明する。比較器
２１２は、リファレンス電圧Ｖ_inからその出力を減算
し、その結果「＋」となるため、出力は、ハイレベルと
なる。このとき、パルスＪＰがハイレベルであるのでス
イッチ２２１は、オン状態となり、またスイッチ２３７
は、他方の入力端子を選択する。すなわち、電流Ｉがス
イッチ２３７を介してコンデンサ２３８に充電される。
このときスイッチ２２９は、オフ状態である。The circuit diagram shown in FIG. 18 will be described with reference to the timing chart shown in FIG. The input terminal 217 has
Pulse JP of constant width that occurs when the reference voltage V _in is changed is input. The output voltage V _out is a voltage that is made into a slope by the capacitor 238 and the current I or J. The description will be made from time t = 0. The comparator 212, for subtracting the output from the reference voltage V _in, the resulting "+", the output is at the high level. At this time, since the pulse JP is at the high level, the switch 221 is turned on, and the switch 237 is turned on.
Selects the other input terminal. That is, the current I is charged in the capacitor 238 via the switch 237.
At this time, the switch 229 is off.

【００７３】出力電圧Ｖ_out は、 Ｖ_out ＝（Ｉ／Ｃ）ｔ この式にしたがって、上昇スロープを作る。このとき、
Ｉは電流、Ｃはコンデンサ、ｔは時間である。この一実
施形態では、出力電圧Ｖ_out が約１０ｍｓｅｃかけてロ
ーレベルからハイレベルへ移行する。The output voltage V _out has a rising slope according to the following equation: V _out = (I / C) t At this time,
I is a current, C is a capacitor, and t is time. In this embodiment, the output voltage V _out shifts from the low level to the high level in about 10 msec.

【００７４】時点ｔ＝ｔ１に出力電圧Ｖ_out がリファレ
ンス電圧Ｖ_inに達し、これを超えるとスイッチ２２１が
オフ状態となり、スイッチ２２９がオン状態となる。さ
らに、電流Ｉ＝０となり、電流ＪによりコンデンサＣが
放電される。すなわち、出力電圧Ｖ_out がリファレンス
電圧Ｖ_inとほぼ一致した状態を維持する。時点ｔ＝ｔ２
でパルスＪＰがローレベルとなる。その結果、スイッチ
２３７が一方の入力端子を選択し、リファレンス電圧Ｖ
_inが出力される。[0074] time t = t1 the output voltage V _out reaches the reference voltage V _in, above which the switch 221 is turned off, the switch 229 is turned on. Further, the current I = 0, and the capacitor C is discharged by the current J. That is, the output voltage V _out is maintained substantially equal to the state the reference voltage V _in. Time point t = t2
Changes the pulse JP to a low level. As a result, the switch 237 selects one input terminal, and the reference voltage V
_in is output.

【００７５】この発明に適用される電源部３の一実施形
態を図２０および図２１に示す。図２０には、電池６４
および６５並びに検出回路の回路図を示し、図２１に
は、ブレーカ６６およびレギュレータ６７の回路図を示
す。図２０に示す検出回路は、アクティブミラーを駆動
させるコイルドライバに±５Ｖの電圧を使用しているた
め、一方の電源がダウンするとコイルを焼損する恐れが
あるので、これを防ぐために設ける。そして、図２１に
示すブレーカ６６には、テストモードにおいて、制御範
囲外の電圧を与えると最大電流（１Ａ）が流れ続けるた
め、そのアンバランス検出と過電流検出を行い、両電源
をオフ状態にする回路が保護回路として設られる。FIGS. 20 and 21 show an embodiment of the power supply unit 3 applied to the present invention. FIG.
21 and a circuit diagram of the detection circuit. FIG. 21 is a circuit diagram of the breaker 66 and the regulator 67. The detection circuit shown in FIG. 20 uses a voltage of ± 5 V for the coil driver for driving the active mirror. If one power supply goes down, the coil may be burned. Therefore, the detection circuit is provided to prevent this. In the test mode, when a voltage outside the control range is applied to the breaker 66 shown in FIG. 21, the maximum current (1 A) continues to flow. Therefore, the unbalance detection and the overcurrent detection are performed, and both power supplies are turned off. Circuit is provided as a protection circuit.

【００７６】まず、図２０を説明する。電池６４の＋側
は、スイッチ回路２４１_X およびヒューズ２４２_X を介
して＋８Ｖが出力される端子２９１と接続される。電池
６４の−側と電池６５の＋側は、接続され、その接続点
は接地されると共に、端子２９２と接続される。電池６
５の−側は、スイッチ回路２４１_Y およびヒューズ２４
２_Y を介して−８Ｖが出力される端子２９４と接続され
る。First, FIG. 20 will be described. The + side of battery 64 is connected to terminal 291 from which +8 V is output via switch circuit 241 _X and fuse 242 _X. The minus side of the battery 64 and the plus side of the battery 65 are connected, and the connection point is grounded and connected to the terminal 292. Battery 6
5 is the switch circuit 241 _Y and the fuse 24
Is connected to the terminal 294 -8V is output via the 2 _Y.

【００７７】端子２４３_X には、コイルに流れる電流Ｉ
_X が供給される。端子２４３_X と演算増幅器２４５_X の
＋側の入力との間に抵抗２４４_X が挿入される。演算増
幅器２４５_X の−側の入力と、端子２９２との間に、抵
抗２４６_X が挿入される。演算増幅器２４５_X の出力
と、その−側の入力との間に、抵抗２４７_X が挿入され
る。演算増幅器２４５_X の電源端子に端子２９１および
２９４が接続される。端子２９１および端子２９２との
間に、コンデンサ２４８_X が挿入される。発光ダイオー
ド２４９のアノードは、端子２９１と接続され、そのカ
ソードと端子２９２との間に、抵抗２５０が挿入され
る。The terminal 243 _X has a current I flowing through the coil.
_X is supplied. Resistance 244 _X is inserted between the terminal 243 _X an operational amplifier 245 _X of + side input. Operational amplifier 245 _X of - the input side, between the terminal 292, the resistor 246 _X is inserted. The output of operational amplifier 245 _X, that - between the side of the input resistor 247 _X is inserted. Terminals 291 and 294 are connected to the power supply terminal of the operational amplifier 245 _X. Between the terminal 291 and the terminal 292, capacitor 248 _X is inserted. The anode of the light emitting diode 249 is connected to the terminal 291, and the resistor 250 is inserted between the cathode and the terminal 292.

【００７８】演算増幅器２４５_X の出力と、演算増幅器
２５２_X の−側の入力との間に、抵抗２５１_X が挿入さ
れる。演算増幅器２５２_X の−側の入力と、その出力と
の間に、抵抗２５３_X が挿入される。演算増幅器２５２
_X の＋側の入力と、端子２９２との間に、抵抗２５４_X
が挿入される。ダイオード２５５_X のアノードは、演算
増幅器２５２_X の出力と接続され、そのカソードは、ダ
イオード２５６_X のカソードと接続される。ダイオード
２５６_X のアノードは、演算増幅器２４５_X の出力と接
続される。また、ダイオード２５６_X のカソードは、ダ
イオード２５６_Y のカソードと接続される。[0078] and the output of the operational amplifier 245 _X, operational amplifier 252 _X of - between the side of the input resistor 251 _X is inserted. Operational amplifier 252 _X of - and the negative input, between its output resistance 253 _X is inserted. Operational amplifier 252
_A resistor 254 _{X is connected} between the + input of _X and the terminal 292.
Is inserted. The anode of the diode 255 _X is connected to the output of the operational amplifier 252 _X, its cathode is connected to the cathode of the diode 256 _X. The anode of diode 256 _X is connected to the output of operational amplifier 245 _X. The cathode of the diode 256 _X is connected to the cathode of the diode 256 _Y.

【００７９】端子２９１および端子２９２の間に、抵抗
２５８および２５９が直列に挿入される。また、端子２
９１および端子２９２の間に、抵抗２５８および２５９
と並列に、抵抗２６２および２６４が直列に挿入され
る。演算増幅器２６３の−側の入力は、抵抗２６２およ
び２６４の接続点と接続され、その＋側の入力は、ダイ
オード２５５_X のカソードと接続される。ダイオード２
６５のカソードは、演算増幅器２６３の出力と接続さ
れ、そのアノードは、トランジスタ２７０のベースと接
続される。端子２９１および２９２の間に、抵抗２６７
およびコンデンサ２６８が挿入される。抵抗２６７およ
びコンデンサ２６８の接続点は、トランジスタ２７０の
ベースと接続される。Between terminals 291 and 292, resistors 258 and 259 are inserted in series. Terminal 2
91 and terminal 292, resistors 258 and 259
In parallel, resistors 262 and 264 are inserted in series. Of the operational amplifier 263 - side input is connected to the connection point between the resistors 262 and 264, the input of the + side is connected to the cathode of the diode 255 _X. Diode 2
The cathode of 65 is connected to the output of operational amplifier 263, and its anode is connected to the base of transistor 270. A resistor 267 is connected between terminals 291 and 292.
And a capacitor 268 is inserted. A connection point between the resistor 267 and the capacitor 268 is connected to the base of the transistor 270.

【００８０】トランジスタ２７０のコレクタと、端子２
９１との間に、抵抗２６９が挿入され、そのエミッタと
端子２９４との間に、抵抗２７３が挿入される。トラン
ジスタ２７１のエミッタは、端子２９１と接続され、そ
のコレクタは、ダイオード２７６のカソードと接続さ
れ、そのベースは、トランジスタ２７０のコレクタと接
続される。トランジスタ２７２のコレクタは、端子２９
１と接続され、そのエミッタは、トランジスタ２７０の
エミッタと接続され、そのベースは、端子２９２と接続
される。The collector of the transistor 270 and the terminal 2
91, a resistor 269 is inserted, and between the emitter and the terminal 294, a resistor 273 is inserted. Transistor 271 has its emitter connected to terminal 291, its collector connected to the cathode of diode 276, and its base connected to the collector of transistor 270. The collector of transistor 272 is connected to terminal 29
1, its emitter is connected to the emitter of transistor 270, and its base is connected to terminal 292.

【００８１】端子２４３_Y には、コイルに流れる電流Ｉ
_Y が供給される。端子２４３_Y と演算増幅器２４５_Y の
＋側の入力との間に抵抗２４４_Y が挿入される。演算増
幅器２４５_Y の−側の入力と、端子２９２との間に、抵
抗２４６_Y が挿入される。演算増幅器２４５_Y の出力
と、その−側の入力との間に、抵抗２４７_Y が挿入され
る。演算増幅器２４５_Y の電源端子に端子２９１および
２９４が接続される。端子２９２および端子２９４との
間に、コンデンサ２４８_Y が挿入される。The terminal 243 _Y has a current I flowing through the coil.
_Y is supplied. Resistance 244 _Y is inserted between the terminal 243 _Y an operational amplifier 245 _Y positive-side input. A resistor 246 _Y is inserted between the negative input of the operational amplifier 245 _Y and the terminal 292. The output of operational amplifier 245 _Y, the - between the side of the input resistor 247 _Y is inserted. Terminals 291 and 294 are connected to the power supply terminal of the operational amplifier 245 _Y. Between the terminal 292 and the terminal 294, capacitor 248 _Y is inserted.

【００８２】演算増幅器２４５_Y の出力と、演算増幅器
２５２_Y の−側の入力との間に、抵抗２５１_Y が挿入さ
れる。演算増幅器２５２_Y の−側の入力と、その出力と
の間に、抵抗２５３_Y が挿入される。演算増幅器２５２
_Y の＋側の入力と、端子２９２との間に、抵抗２５４_Y
が挿入される。ダイオード２５５_Y のアノードは、演算
増幅器２５２_Y の出力と接続され、そのカソードは、ダ
イオード２５６_Y のカソードと接続される。ダイオード
２５６_Y のアノードは、演算増幅器２４５_Y の出力と接
続される。また、ダイオード２５６_Y のカソードと、端
子２９４との間に、抵抗２５７が挿入される。[0082] and the output of the operational amplifier 245 _Y, operational amplifier 252 _Y of - between the side of the input resistor 251 _Y is inserted. Operational amplifier 252 _Y of - and the negative input, between its output resistor 253 _Y is inserted. Operational amplifier 252
_A resistor 254 _{Y is connected} between the + input of _Y and the terminal 292.
Is inserted. The anode of the diode 255 _Y is connected to the output of the operational amplifier 252 _Y, a cathode is connected to the cathode of the diode 256 _Y. The anode of the diode 256 _Y is connected to the output of the operational amplifier 245 _Y. Further, the cathode of the diode 256 _Y, between the terminal 294, the resistor 257 is inserted.

【００８３】端子２９２および２９４の間に、抵抗２６
０および２６１が挿入される。抵抗２６０および２６１
の接続点は、演算増幅器２７５の＋側の入力と接続され
る。演算増幅器２７５の−側の入力と、端子２９２との
間に、コンデンサ２７４が挿入される。演算増幅器２７
５の−側の入力は、演算増幅器２７７の＋側の入力と接
続される。演算増幅器２７５の出力は、ダイオード２７
６のアノードと接続される。演算増幅器２７７の−側の
入力は、抵抗２５８および２５９の接続点と接続され
る。演算増幅器２７７の＋側の入力は、端子２９０と接
続される。ダイオード２７８のカソードは、演算増幅器
２７７の出力と接続され、そのアノードは、ダイオード
２７６のカソードと接続される。A resistor 26 is connected between terminals 292 and 294.
0 and 261 are inserted. Resistance 260 and 261
Is connected to the + input of the operational amplifier 275. A capacitor 274 is inserted between the negative input of the operational amplifier 275 and the terminal 292. Operational amplifier 27
The negative input of 5 is connected to the positive input of the operational amplifier 277. The output of the operational amplifier 275 is a diode 27
6 is connected to the anode. The negative input of the operational amplifier 277 is connected to the connection point of the resistors 258 and 259. The + input of the operational amplifier 277 is connected to the terminal 290. Diode 278 has a cathode connected to the output of operational amplifier 277 and an anode connected to the cathode of diode 276.

【００８４】ダイオード２７６のカソードと、トランジ
スタ２８５のベースとの間に、抵抗２８３が挿入され
る。トランジスタ２８５のコレクタは、端子２９３と接
続され、そのエミッタは、端子２９４と接続される。ト
ランジスタ２８５のベース・エミッタ間に、抵抗２８６
が挿入される。端子２９１および２９３の間に、抵抗２
８４が挿入される。A resistor 283 is inserted between the cathode of diode 276 and the base of transistor 285. Transistor 285 has a collector connected to terminal 293 and an emitter connected to terminal 294. A resistor 286 is connected between the base and the emitter of the transistor 285.
Is inserted. A resistor 2 is connected between terminals 291 and 293.
84 is inserted.

【００８５】トランジスタ２８５のベースと、トランジ
スタ２８０のコレクタとの間に、抵抗２８１が挿入され
る。トランジスタ２８０のコレクタと端子２９１との間
に、抵抗２７９が挿入される。トランジスタ２８０のベ
ース・エミッタ間に、抵抗２８２が挿入される。トラン
ジスタ２８０のベースと端子２９３との間に、抵抗２８
７が挿入される。スイッチ回路２８９の一方は、端子２
９１と接続され、その他方と、トランジスタ２８０のベ
ースとの間に、抵抗２８８が挿入される。A resistor 281 is inserted between the base of transistor 285 and the collector of transistor 280. A resistor 279 is inserted between the collector of the transistor 280 and the terminal 291. A resistor 282 is inserted between the base and the emitter of the transistor 280. The resistor 28 is connected between the base of the transistor 280 and the terminal 293.
7 is inserted. One of the switch circuits 289 is connected to the terminal 2
The resistor 288 is inserted between the other terminal and the base of the transistor 280.

【００８６】次に、図２１を説明する。端子２９１から
＋８Ｖが端子３０１へ供給される。接地されている端子
２９２が端子３０３と接続される。端子２９３と端子３
０２が接続される。端子２９４から−８Ｖが端子３０４
へ供給される。Next, FIG. 21 will be described. +8 V is supplied from the terminal 291 to the terminal 301. The grounded terminal 292 is connected to the terminal 303. Terminal 293 and Terminal 3
02 is connected. -8 V from terminal 294 is terminal 304
Supplied to

【００８７】端子３０１は、トランジスタ３０５_X のエ
ミッタと接続される。トランジスタ３０５_X のベース・
エミッタ間に、抵抗３０６_X が挿入され、トランジスタ
３０５_X のコレクタは、レギュレータ３１２_X を介して
＋５Ｖが出力される端子３１８と接続される。トランジ
スタ３０５_X のベースと、トランジスタ３０８_X のコレ
クタとの間に、抵抗３０７_X が挿入される。[0087] Terminal 301 is connected to the emitter of transistor 305 _X. Base of transistor 305 _X
A resistor 306 _X is inserted between the emitters, and a collector of the transistor 305 _X is connected to a terminal 318 to which +5 V is output via a regulator 312 _X. And the base of the transistor 305 _X, between the collector of the transistor 308 _X, resistance 307 _X is inserted.

【００８８】トランジスタ３０８_X のエミッタは、端子
３０３および３１９と接続される。トランジスタ３０８
_X のベース・エミッタ間に、抵抗３１０_X が挿入され
る。トランジスタ３０８_X のベースと、ダイオード３１
１のカソードとの間に、抵抗３０９_X が挿入される。ダ
イオード３１１のアノードは、端子３０２と接続され
る。The emitter of transistor 308 _X is connected to terminals 303 and 319. Transistor 308
_A resistor 310X is inserted between the base and the emitter of _X. The base of the transistor 308 _X and the diode 31
The resistor 309 _X is inserted between the first cathode and the first cathode. The anode of the diode 311 is connected to the terminal 302.

【００８９】レギュレータ３１２_X の１つの端子が端子
３１９と接続される。端子３１８と端子３１９との間
に、コンデンサ３１３_X が挿入される。端子３１８と端
子３２０との間に、抵抗３１４_X が挿入される。One terminal of regulator 312 _X is connected to terminal 319. Between the terminal 318 and the terminal 319, capacitor 313 _X is inserted. Between the terminal 318 and the terminal 320, the resistor 314 _X is inserted.

【００９０】端子３０４は、トランジスタ３０５_Y のエ
ミッタと接続される。トランジスタ３０５_Y のベース・
エミッタ間に、抵抗３０６_Y が挿入され、トランジスタ
３０５_Y のコレクタは、レギュレータ３１２_Y を介して
−５Ｖが出力される端子３２１と接続される。トランジ
スタ３０５_Y のベースと、トランジスタ３０８_Y のコレ
クタとの間に、抵抗３０７_Y が挿入される。[0090] Terminal 304 is connected to the emitter of transistor 305 _Y. The base of the transistor 305 _Y
Between the emitter resistance 306 _Y is inserted, the collector of the transistor 305 _Y is connected to the terminal 321 -5V is output through the regulator 312 _Y. And the base of the transistor 305 _Y, between the collector of the transistor 308 _Y, resistance 307 _Y is inserted.

【００９１】トランジスタ３０８_Y のエミッタは、端子
３０３および３１９と接続される。トランジスタ３０８
_Y のベース・エミッタ間に、抵抗３１０_Y が挿入され
る。トランジスタ３０８_Y のベースと、トランジスタ３
１５のコレクタとの間に、抵抗３０９_Y が挿入される。
トランジスタ３１５のエミッタは、端子３０４と接続さ
れる。トランジスタ３１５のベース・エミッタ間に、抵
抗３１７が挿入される。トランジスタ３１５のベースと
端子３０２との間に、抵抗３１６が挿入される。The emitter of transistor 308 _Y is connected to terminals 303 and 319. Transistor 308
_Y between the base and emitter of the resistor 310 _Y is inserted. Transistor 308 _Y base and transistor 3
The resistor 309 _Y is inserted between the collector and the 15 collectors.
The emitter of the transistor 315 is connected to the terminal 304. A resistor 317 is inserted between the base and the emitter of the transistor 315. A resistor 316 is inserted between the base of the transistor 315 and the terminal 302.

【００９２】レギュレータ３１２_Y の１つの端子が端子
３１９と接続される。端子３１９と端子３２１との間
に、コンデンサ３１３_Y が挿入される。端子３２０と端
子３２１との間に、抵抗３１４_Y が挿入される。One terminal of the regulator 312 _Y is connected to the terminal 319. Between the terminal 319 and the terminal 321, capacitor 313 _Y is inserted. Between the terminal 320 and the terminal 321, the resistor 314 _Y is inserted.

【００９３】演算増幅器２４５_X および２４５_Y では、
端子２４３_X および２４３_Y からコイルに流れる電流Ｉ
_X およびＩ_Y が供給され、供給された電流Ｉ_X およびＩ
_Y が電圧に変換される。このとき、演算増幅器２４５_X
および２４５_Y のゲインは、２．５Ｖ／Ａとなってい
る。演算増幅器２４５_X および２４５_Y の出力は、演算
増幅器２５２_X および２５２_Y において、反転される。
演算増幅器２６３では、その＋側の入力に供給される電
圧が例えば０．７Ｖを超えると正の出力が得られる。In the operational amplifiers 245 _X and 245 _Y ,
Current I flowing to coil from terminals 243 _X and 243 _Y
X and I _Y are supplied and the supplied currents _IX and I
_Y is converted to voltage. At this time, the operational amplifier 245 _X
And 245 _{Y have} a gain of 2.5 V / A. The outputs of operational amplifiers 245 _X and 245 _Y are inverted at operational amplifiers 252 _X and 252 _Y.
In the operational amplifier 263, a positive output is obtained when the voltage supplied to the + input thereof exceeds, for example, 0.7V.

【００９４】演算増幅器２６３、ダイオード２６５、抵
抗２６６およびコンデンサ２６８から負のピークホール
ド回路が構成される。この負のピークホールド回路から
出力される電圧は、演算増幅器２６３の正の出力が５０
ｍｓｅｃ以上続くと０Ｖを超える。ピークホールド回路
の出力は、トランジスタ２７０のベースに供給される。
従って、トランジスタ２７０、すなわち差動増幅回路が
オン状態となり、トランジスタ２７１がオン状態とな
る。The operational amplifier 263, the diode 265, the resistor 266, and the capacitor 268 form a negative peak hold circuit. The voltage output from this negative peak hold circuit is the positive output of the operational amplifier 263 equal to 50.
If it continues for msec or more, it exceeds 0V. The output of the peak hold circuit is provided to the base of transistor 270.
Therefore, the transistor 270, that is, the differential amplifier circuit is turned on, and the transistor 271 is turned on.

【００９５】トランジスタ２７１がオン状態となると、
抵抗２８３を介してフリップフロップのリセット端子と
なるトランジスタ２８５のベースにバイアスがかけら
れ、トランジスタ２８５もオン状態とされる。すなわ
ち、差動増幅回路のトランジスタ２７０のベースが正と
なるときに、ハイレベルとなる信号がフリップフロップ
のリセット端子に供給され、フリップフロップの出力が
取り出される端子２９３からは、ローレベルが出力され
る。When the transistor 271 is turned on,
A bias is applied to the base of the transistor 285 serving as a reset terminal of the flip-flop via the resistor 283, and the transistor 285 is also turned on. That is, when the base of the transistor 270 of the differential amplifier circuit is positive, a high-level signal is supplied to the reset terminal of the flip-flop, and a low level is output from the terminal 293 from which the output of the flip-flop is extracted. You.

【００９６】フリップフロップのリセット端子には、電
池６４および６５のアンバランスを検出するアンバラン
ス検出回路からの検出結果も接続される。アンバランス
検出回路は、抵抗２５８、２５９、２６０、２６１、コ
ンデンサ２７４、演算増幅器２７５、２７７、ダイオー
ド２７６および２７８から構成される。このアンバラン
ス検出回路には、端子３１８および３２１の間に、挿入
される抵抗３１４_X および３１４_Y の中点から導出され
る端子３２０からの電圧が端子２９０を介して演算増幅
器２７５の−側の入力と、演算増幅器２７７の＋側の入
力とに供給される。端子２９０からの電圧は、通常０Ｖ
であるが、電池の消耗や過負荷などにより、±１．６Ｖ
の範囲を超えると、演算増幅器２７５および２７７のど
ちらか一方の出力がハイレベルとなり、フリップフロッ
プのリセット端子に供給される。The detection result from the unbalance detection circuit for detecting the imbalance between the batteries 64 and 65 is also connected to the reset terminal of the flip-flop. The unbalance detection circuit includes resistors 258, 259, 260, 261, a capacitor 274, operational amplifiers 275, 277, and diodes 276 and 278. In this unbalance detection circuit, a voltage from a terminal 320 derived from the midpoint between the inserted resistors 314 _X and 314 _Y is applied between terminals 318 and 321 via a terminal 290 to the negative side of the operational amplifier 275. It is supplied to the input and the + input of the operational amplifier 277. The voltage from terminal 290 is normally 0V
However, ± 1.6 V due to battery exhaustion or overload
Is exceeded, the output of one of the operational amplifiers 275 and 277 becomes high level and is supplied to the reset terminal of the flip-flop.

【００９７】このように、フリップフロップのリセット
端子にハイレベルが供給されると、端子２９３および３
０２を介してフリップフロップの出力としてローレベル
がブレーカ部の制御端子に供給される。ローレベルがブ
レーカ部の制御端子に供給されると、出力を０Ｖとする
ように、トランジスタ３０５_X および３０５_Y がオフ状
態とされる。ブレーカ部の制御端子にローレベルが供給
されると、スイッチ回路２８９が押されオン状態とされ
ない限り、通常の動作には復帰しない。As described above, when the high level is supplied to the reset terminal of the flip-flop, the terminals 293 and 3
A low level is supplied to the control terminal of the breaker unit as the output of the flip-flop via 02. When a low level is supplied to the control terminal of the breaker portion, the output so as to 0V, the transistor 305 _X and 305 _Y are turned off. When a low level is supplied to the control terminal of the breaker unit, the operation does not return to the normal operation unless the switch circuit 289 is pressed and turned on.

【００９８】クロックカウンタ回路４３および周期設定
回路４５の一例を図２２に示す。クロックカウンタ回路
４３は、１／２５６回路３３２および１／６４回路３３
３から構成される。端子３３１には、オシレータ４２か
ら供給されるクロック信号ＣＫが供給される。一例とし
て、このクロック信号ＣＫは、４７０ｋＨｚとする。４
７０ｋＨｚのクロック信号ＣＫが１／２５６回路３３２
へ供給される。１／２５６回路３３２では、４７０ｋＨ
ｚのクロック信号ＣＫが２５６分周され、１．８４ｋＨ
ｚのクロック信号ＣＫ２が生成される。そして、１／６
４回路３３３では、さらに１．８４ｋＨｚのクロック信
号ＣＫ２が６４分周され、２８．７ｋＨｚのクロック信
号ＣＫ３が生成される。このクロック信号ＣＫ３は、内
部フレームパルスとする。この内部フレームパルスは、
通常、ディジタルビデオカメラ１からのビデオＯＵＴ信
号から同期信号を分離して得た、２９．９７Ｈｚのフレ
ームパルスＦＲが基準のタイミングとして使われるが、
ディジタルビデオカメラ１の電源がオフ状態であっても
ミラーが動作するように作られている。FIG. 22 shows an example of the clock counter circuit 43 and the cycle setting circuit 45. The clock counter circuit 43 includes a 1/256 circuit 332 and a 1/64 circuit 33
3 The clock signal CK supplied from the oscillator 42 is supplied to the terminal 331. As an example, this clock signal CK is 470 kHz. 4
70kHz clock signal CK is 1/256 circuit 332
Supplied to 470 kHz in the 1/256 circuit 332
The clock signal CK of z is divided by 256 to obtain 1.84 kHz.
A clock signal CK2 of z is generated. And 1/6
In the four circuits 333, the 1.84 kHz clock signal CK2 is further divided by 64 to generate a 28.7 kHz clock signal CK3. This clock signal CK3 is an internal frame pulse. This internal frame pulse is
Normally, a frame pulse FR of 29.97 Hz obtained by separating a synchronization signal from a video OUT signal from the digital video camera 1 is used as a reference timing.
The mirror operates even when the power of the digital video camera 1 is off.

【００９９】周期設定回路４５は、スイッチ回路３４
２、３４７、３４９、３５１、負エッジ同期回路３４４
および１／Ｎ回路３４５から構成される。同期信号分離
回路４４から供給される２９．９７Ｈｚのフレームパル
スＦＲが端子３４１から供給される。スイッチ回路３４
２では、２９．９７ＨｚのフレームパルスＦＲと、内部
フレームパルスの２８．７Ｈｚのクロック信号ＣＫ３と
が選択される。選択されたフレームパルスは、負エッジ
同期回路３４４へ供給される。負エッジ同期回路３４４
では、１／２５６回路３３２から供給されるクロック信
号ＣＫ２に基づいて選択されたフレームパルスが同期化
される。同期化されたパルスは、クロック信号ＣＫ２の
立ち下がり時に正パルスＳＹＦＲが出力される。正パル
スＳＹＦＲは、１／Ｎ回路３４５へ供給される。１／Ｎ
回路３４５では、正パルスＳＹＦＲがＮ分周され、パル
スＦＲ４が生成され、端子３４６を介して枚数設定回路
４６へ供給される。The cycle setting circuit 45 includes the switch circuit 34
2, 347, 349, 351; negative edge synchronization circuit 344
And a 1 / N circuit 345. The 29.97 Hz frame pulse FR supplied from the synchronization signal separation circuit 44 is supplied from a terminal 341. Switch circuit 34
In 2, the frame pulse FR of 29.97 Hz and the clock signal CK3 of 28.7 Hz of the internal frame pulse are selected. The selected frame pulse is supplied to the negative edge synchronization circuit 344. Negative edge synchronization circuit 344
In, the frame pulse selected based on the clock signal CK2 supplied from the 1/256 circuit 332 is synchronized. As the synchronized pulse, a positive pulse SYFR is output when the clock signal CK2 falls. The positive pulse SYFR is supplied to the 1 / N circuit 345. 1 / N
In the circuit 345, the positive pulse SYFR is frequency-divided by N to generate a pulse FR4, which is supplied to the number setting circuit 46 via the terminal 346.

【０１００】ここで、スイッチ回路３４２の切り換え
は、操作パネル４１に備えられたＩＮＴ／ＳＹＮＣスイ
ッチ回路３４７で行われる。ＩＮＴ／ＳＹＮＣスイッチ
回路３４７の選択端子と＋５Ｖとの間に、抵抗３４８が
挿入される。ＩＮＴ／ＳＹＮＣスイッチ回路３４７にお
いて、ＩＮＴが選択されると、スイッチ回路３４２の制
御端子がハイレベルとなり、２８．７Ｈｚのクロック信
号ＣＫ３が選択され、ＳＹＮＣが選択されると、スイッ
チ回路３４２の制御端子がローレベルとなり、２９．９
７ＨｚのフレームパルスＦＲが選択される。The switching of the switch circuit 342 is performed by an INT / SYNC switch circuit 347 provided on the operation panel 41. A resistor 348 is inserted between the selection terminal of the INT / SYNC switch circuit 347 and + 5V. When INT is selected in the INT / SYNC switch circuit 347, the control terminal of the switch circuit 342 goes high, the 28.7 Hz clock signal CK3 is selected, and when SYNC is selected, the control terminal of the switch circuit 342 is selected. Goes low, 29.9
The 7 Hz frame pulse FR is selected.

【０１０１】１／Ｎ回路３４５の分周比Ｎの設定は、操
作パネル４１に備えられたＫ１スイッチ回路３４９およ
びＫ０スイッチ回路３５１によって設定される。Ｋ１ス
イッチ回路３４９の選択端子と＋５Ｖとの間に、抵抗３
５０が挿入される。Ｋ１スイッチ回路３４９がオン状態
となると、ローレベルとなり、オフ状態となると、ハイ
レベルとなる。Ｋ０スイッチ回路３５１の選択端子と＋
５Ｖとの間に、抵抗３５２が挿入される。Ｋ０スイッチ
回路３５１がオン状態となると、ローレベルとなり、オ
フ状態となると、ハイレベルとなる。このＫ１スイッチ
回路３４９およびＫ０スイッチ回路３５１のオン／オフ
動作に応じて２ビットのデータＫ[1..0]が構成され、そ
のデータＫ[1..0]が１／Ｎ回路３４５へ供給される。１
／Ｎ回路３４５では、データＫ[1..0]に応じて分周比Ｎ
が一例として下記のように決められる。The setting of the dividing ratio N of the 1 / N circuit 345 is set by the K1 switch circuit 349 and the K0 switch circuit 351 provided on the operation panel 41. A resistor 3 is connected between the selection terminal of the K1 switch circuit 349 and + 5V.
50 is inserted. When the K1 switch circuit 349 is turned on, it becomes low level, and when it is turned off, it becomes high level. The selection terminal of the K0 switch circuit 351 and +
The resistor 352 is inserted between the terminal and 5V. When the K0 switch circuit 351 is turned on, it goes low, and when it is turned off, it goes high. 2-bit data K [1..0] is formed according to the on / off operation of the K1 switch circuit 349 and the K0 switch circuit 351, and the data K [1..0] is supplied to the 1 / N circuit 345. Is done. 1
/ N circuit 345 determines the frequency division ratio N according to data K [1..0].
Is determined as follows as an example.

【０１０２】 Ｋ１ Ｋ０ Ｎ ＦＲ４の周期 ０ ０ １ １フレーム ０ １ ２ ２フレーム（標準） １ ０ ３ ３フレーム １ １ ４ ４フレーム ここで、Ｋ１およびＫ０の０は、ローレベルとし、１は
ハイレベルとする。また、パルスＦＲ４の周期は、通常
標準として分周比Ｎ＝２とし、ミラーが１フレーム期間
中に部分画を撮影し、次に１フレーム期間中に次の部分
画を撮影する位置にミラーを移動させるようにする、い
わゆる２フレーム周期とする。K1 K0 N FR4 period 0 0 1 1 frame 0 1 2 2 frames (standard) 1 0 3 3 frames 1 1 4 4 frames Here, 0 of K1 and K0 is low level, and 1 is high level And The period of the pulse FR4 is normally set to a frequency division ratio N = 2 as a standard, and the mirror captures a partial image during one frame period, and then moves the mirror to a position where the next partial image is captured during one frame period. The frame is moved, that is, a so-called two-frame period is set.

【０１０３】枚数設定回路４６の一例を図２３に示す。
周期設定回路４５から供給されるパルスＦＲ４が端子３
６１を介して枚数カウンタ３６３へ供給される。待機時
間設定回路４７から供給されるＩＮＨ信号が端子３６２
を介して５ビットの枚数カウンタ３６３へ供給される。
枚数カウンタ３６３では、供給されるパルスＦＲ４がカ
ウントされる。そのカウント値は、５ビットのデータＣ
[4..0]として端子３６４を介して順序設定回路４９へ供
給される。端子３６２からのＩＮＨ信号は、枚数カウン
タ３６３のカウント値が２となったときに、一時停止さ
せるものである。An example of the number setting circuit 46 is shown in FIG.
The pulse FR4 supplied from the cycle setting circuit 45 is connected to the terminal 3
It is supplied to the number counter 363 via 61. The INH signal supplied from the standby time setting circuit 47 is supplied to the terminal 362
Is supplied to the 5-bit number counter 363 via the.
In the number counter 363, the supplied pulse FR4 is counted. The count value is a 5-bit data C
It is supplied to the sequence setting circuit 49 via the terminal 364 as [4..0]. The INH signal from the terminal 362 is for temporarily stopping when the count value of the number counter 363 becomes 2.

【０１０４】枚数カウンタ３６３において、カウントす
る枚数Ｎの設定は、Ａ１スイッチ回路３６５およびＡ０
スイッチ回路３６７によって設定される。Ａ１スイッチ
回路３６５の選択端子と＋５Ｖとの間に、抵抗３６６が
挿入される。Ａ１スイッチ回路３６５がオン状態となる
と、ローレベルとなり、オフ状態となると、ハイレベル
となる。Ａ０スイッチ回路３６７の選択端子と＋５Ｖと
の間に、抵抗３６８が挿入される。Ａ０スイッチ回路３
６７がオン状態となると、ローレベルとなり、オフ状態
となると、ハイレベルとなる。このＫ１スイッチ回路３
４９およびＫ０スイッチ回路３５１のオン／オフ動作に
応じて２ビットのデータＡ[1..0]が構成され、そのデー
タＡ[1..0]がスイッチ回路３７１へ供給される。スイッ
チ回路３７１では、データＡ[1..0]に応じて枚数Ｎが一
例として下記のように決められる。The number N to be counted in the number counter 363 is set by the A1 switch circuit 365 and the A0 switch circuit.
It is set by the switch circuit 367. A resistor 366 is inserted between the selection terminal of the A1 switch circuit 365 and + 5V. When the A1 switch circuit 365 is turned on, it goes low, and when it goes off, it goes high. A resistor 368 is inserted between the selection terminal of the A0 switch circuit 367 and + 5V. A0 switch circuit 3
When 67 is turned on, it goes low, and when it goes off, it goes high. This K1 switch circuit 3
2-bit data A [1..0] is formed in accordance with the ON / OFF operation of the switch circuit 351 and the K0 switch circuit 351, and the data A [1..0] is supplied to the switch circuit 371. In the switch circuit 371, the number N is determined as follows as an example according to the data A [1..0].

【０１０５】 Ａ１ Ａ０ Ｎ ０ ０ ４ ０ １ ９ １ ０ １６ １ １ ２５ ここで、Ａ１およびＡ０の０は、ローレベルとし、１は
ハイレベルとする。A1 A0 N 0 400 0 1 9 1 0 16 1 1 25 Here, 0 of A1 and A0 is a low level, and 1 is a high level.

【０１０６】このＡ１スイッチ回路３６５およびＡ０ス
イッチ回路３６７によって設定された枚数Ｎに応じてス
イッチ回路３７１が切り換えられる。スイッチ回路３７
１では、枚数Ｎが４に設定されているとき、端子３７１
₁ が選択される。この端子３７１₁ には、枚数カウンタ
３６３から出力される５ビットのカウント値の下位３ビ
ット目のＣ2 ビットが供給される。このＣ2 ビットは、
カウント値が４となるときに、１となる。The switch circuit 371 is switched according to the number N set by the A1 switch circuit 365 and the A0 switch circuit 367. Switch circuit 37
1, when the number N is set to 4, the terminal 371
₁ is selected. The terminal 371 ₁ is supplied with the C2 bit, which is the third lower bit of the 5-bit count value output from the number counter 363. This C2 bit is
When the count value is 4, it becomes 1.

【０１０７】スイッチ回路３７１では、枚数Ｎが９に設
定されているとき、端子３７１₂ が選択される。この端
子３７１₂ には、枚数カウンタ３６３から出力される５
ビットのカウント値の下位１ビット目のＣ0 ビットおよ
び上位２ビット目のＣ3 ビットがＡＮＤゲート３６９を
介して供給される。このＣ0 ビットおよびＣ3 ビット
は、カウント値が９となるときに、ともに１となり、Ａ
ＮＤゲート３６９の出力も１となる。[0107] In the switch circuit 371, when the number N is set to 9, the terminal 371 ₂ is selected. The terminal 371 ₂ has 5 output from the number counter 363.
The lower first C0 bit and the upper second C3 bit of the bit count value are supplied via an AND gate 369. The C0 bit and the C3 bit both become 1 when the count value becomes 9, and A
The output of the ND gate 369 also becomes 1.

【０１０８】スイッチ回路３７１では、枚数Ｎが１６に
設定されているとき、端子３７１₃が選択される。この
端子３７１₃ には、枚数カウンタ３６３から出力される
５ビットのカウント値の上位１ビット目のＣ4 ビットが
ＡＮＤゲート３６９を介して供給される。このＣ4 ビッ
トは、カウント値が１６となるときに、１となる。[0108] In the switch circuit 371, when the number N is set to 16, the terminal 371 ₃ is selected. This to the terminal 371 _3, C4 bits of the upper 1 bit of the count value of 5-bit output from the number counter 363 is supplied through the AND gate 369. This C4 bit becomes 1 when the count value becomes 16.

【０１０９】スイッチ回路３７１では、枚数Ｎが２５に
設定されているとき、端子３７１₄が選択される。この
端子３７１₄ には、枚数カウンタ３６３から出力される
５ビットのカウント値の下位１ビット目のＣ0 ビット、
上位２ビット目のＣ3 ビットおよび上位１ビット目のＣ
4 ビットがＡＮＤゲート３７０を介して供給される。こ
のＣ0 ビット、Ｃ3 ビットおよびＣ4 ビットは、カウン
ト値が２５となるときに、ともに１となり、ＡＮＤゲー
ト３７０の出力も１となる。[0109] In the switch circuit 371, when the number N is set to 25, the terminal 371 ₄ is selected. The terminal 371 _4, C0 bit of the lower 1 bit of the count value of 5-bit output from the number counter 363,
C3 bit of upper 2 bits and C3 of upper 1 bits
Four bits are provided through AND gate 370. When the count value becomes 25, the C0 bit, the C3 bit and the C4 bit all become 1 and the output of the AND gate 370 also becomes 1.

【０１１０】スイッチ回路３７１では、端子３７１₁ 〜
３７１₄ の中から選択された端子から１が端子３７１₀
を介して正エッジ同期回路３７２へ供給される。正エッ
ジ同期回路３７２では、スイッチ回路３７１から１が供
給されると、正パルスが出力される。出力される正パル
スは、枚数カウンタ３６３のリセット端子へ供給される
と共に、端子３７３から出力される。枚数カウンタ３６
３では、リセット端子に供給された正パルスに応じてカ
ウント値が０にリセットされる。In the switch circuit 371, the terminals 371 ₁ to 371 ₁ to
One of the terminals selected from 371 ₄ is terminal 371 ₀
Is supplied to the positive edge synchronization circuit 372 via In the positive edge synchronization circuit 372, when 1 is supplied from the switch circuit 371, a positive pulse is output. The output positive pulse is supplied to the reset terminal of the number counter 363 and output from the terminal 373. Number counter 36
In 3, the count value is reset to 0 according to the positive pulse supplied to the reset terminal.

【０１１１】順序設定回路４９およびジャンプパルス発
生回路５０の一例を図２４に示す。順序設定回路４９
は、Ｄフリップフロップ３８３、メモリ３８４、スイッ
チ回路３８５および抵抗３８６から構成される。ジャン
プパルス発生回路５０は、キック回路３９４から構成さ
れる。FIG. 24 shows an example of the order setting circuit 49 and the jump pulse generating circuit 50. Order setting circuit 49
Is composed of a D flip-flop 383, a memory 384, a switch circuit 385, and a resistor 386. The jump pulse generation circuit 50 includes a kick circuit 394.

【０１１２】枚数設定回路４６から設定された枚数が２
ビットのデータＡ[1..0]として端子３８１を介して供給
される。枚数設定回路４６から設定された枚数のカウン
ト値が５ビットのデータＣ[4..0]として端子３８２を介
して供給される。パルスＦＲ４が端子３９１を介して供
給され、クロック信号ＣＫが端子３９２を介して供給さ
れ、信号ＩＮＨ３が端子３９３を介して供給される。If the number set by the number setting circuit 46 is 2
It is supplied via a terminal 381 as bit data A [1..0]. The count value of the number set from the number setting circuit 46 is supplied via a terminal 382 as 5-bit data C [4..0]. The pulse FR4 is supplied via a terminal 391, the clock signal CK is supplied via a terminal 392, and the signal INH3 is supplied via a terminal 393.

【０１１３】Ｄフリップフロップ３８３では、端子３８
２からのデータＣ[4..0]が端子３９１からのパルスＦＲ
４で同期される。同期されたデータは、Ｄ[4..0]として
メモリ３８４へ供給される。スイッチ回路３８５の選択
端子と＋５Ｖとの間に、抵抗３８６が挿入される。スイ
ッチ回路３８５がオン状態となると、ローレベルとな
り、そのローレベルが供給されるメモリ３８４では、Ｔ
ＥＳＴ＝０となる。スイッチ回路３８５がオフ状態とな
ると、ハイレベルとなり、そのハイレベルが供給される
メモリ３８４では、ＴＥＳＴ＝１となる。メモリ３８４
は、図２５、図２６、図２７および図２８に示すデータ
テーブルを記憶している。In the D flip-flop 383, the terminal 38
The data C [4..0] from 2 is the pulse FR from terminal 391
Synchronized at 4. The synchronized data is supplied to the memory 384 as D [4..0]. A resistor 386 is inserted between the selection terminal of the switch circuit 385 and + 5V. When the switch circuit 385 is turned on, it goes to a low level. In the memory 384 to which the low level is supplied, T
EST = 0. When the switch circuit 385 is turned off, it goes to a high level. In the memory 384 to which the high level is supplied, TEST = 1. Memory 384
Stores the data tables shown in FIGS. 25, 26, 27, and 28.

【０１１４】これらのデータテーブルに示すデータＫＸ
およびＫＹは、光軸のＸ方向およびＹ方向を示す。デー
タＬＸは、データＫＸが前の状態と変わらないときに
は、０となり、増加するときには、２となり、減少する
ときには、３となる。同様に、データＬＹは、データＫ
Ｙが前の状態と変わらないときには、０となり、増加す
るときには、２となり、減少するときには、３となる。Data KX shown in these data tables
And KY indicate the X and Y directions of the optical axis. The data LX becomes 0 when the data KX does not change from the previous state, becomes 2 when increasing, and becomes 3 when decreasing. Similarly, data LY is data K
When Y does not change from the previous state, it becomes 0, when it increases, it becomes 2, and when it decreases, it becomes 3.

【０１１５】図２５に示すデータテーブルは、データＡ
＝０のとき、すなわち設定された枚数が４のときのもの
である。図１２Ａの０〜３の通りに、ミラーを動作させ
るようにデータＫＸおよびＫＹが設定されている。The data table shown in FIG.
= 0, that is, when the set number is 4. 12A, data KX and KY are set so as to operate the mirror.

【０１１６】図２６に示すデータテーブルは、データＡ
＝１のとき、すなわち設定された枚数が９のときのもの
である。このデータテーブルでは、Ｄ＝２〜８のとき
に、例えば上から真下へミラーを動作させ、Ｄ＝０、
１、２のときに、真上にミラーを動作させるようにデー
タＫＸおよびＫＹが設定されている。このように、ミラ
ーを横方向に少しも動作させずに、上下方向にのみ動作
させるものをＩスキャンと称する。このＩスキャンを使
用して、例えば約３秒の待機時間の間に、ディジタルビ
デオカメラを固定している三脚を２．５度回転させるこ
とによって、３６０度の画像を撮影することができる。The data table shown in FIG.
= 1, that is, when the set number is nine. In this data table, when D = 2 to 8, for example, the mirror is operated from top to bottom, and D = 0,
At the time of 1 or 2, the data KX and KY are set so as to operate the mirror directly above. The operation in which the mirror is operated only in the vertical direction without operating the mirror in the horizontal direction at all is called an I-scan. Using this I-scan, a 360-degree image can be taken by rotating the tripod holding the digital video camera 2.5 degrees during a standby time of, for example, about 3 seconds.

【０１１７】図２７Ａに示すデータテーブルは、データ
Ａ＝２かつＴＥＳＴ＝０のとき、すなわち設定された枚
数が１６であって、Ｉスキャンのときのものである。こ
の図２７Ａのミラーの動作は、横方向の動きを無くした
ものであり、上下方向の往復動作である。図２７Ｂに示
すデータテーブルは、データＡ＝２かつＴＥＳＴ＝１の
とき、すなわち設定された枚数が１６であって、Ｚスキ
ャンのときのものである。この図２７Ｂのミラーの動作
は、上下の往復動作と横方向に少し動作させたものであ
る。The data table shown in FIG. 27A is a data table when data A = 2 and TEST = 0, that is, when the set number is 16 and the I-scan is performed. The operation of the mirror in FIG. 27A eliminates the movement in the horizontal direction, and is a reciprocating operation in the vertical direction. The data table shown in FIG. 27B is a data table when data A = 2 and TEST = 1, that is, when the set number is 16 and Z scanning is performed. The operation of the mirror shown in FIG. 27B is obtained by reciprocating up and down and slightly moving in the lateral direction.

【０１１８】図２８に示すデータテーブルは、データＡ
＝３のとき、すなわち設定された枚数が２５のときのも
のである。図１２Ｂの０〜２４の通りに、ミラーを動作
させるようにデータＫＸおよびＫＹが設定されている。The data table shown in FIG.
= 3, that is, when the set number is 25. 12B, data KX and KY are set so as to operate the mirror.

【０１１９】これらのデータテーブルを記憶するメモリ
３８４から、データＡ[1..0]、データＤ[4..0]およびＴ
ＥＳＴの状態に基づいて、６ビットのデータＫＸ[5..0]
およびＫＹ[5..0]、並びに２ビットのデータＬＸ[1..0]
およびＬＹ[1..0]が読み出される。読み出されたデータ
ＫＸ[5..0]は、端子３８７を介してＤ／Ａコンバータ５
１へ供給され、読み出されたデータＫＹ[5..0]は、端子
３８８を介してＤ／Ａコンバータ５２へ供給される。読
み出されたデータＬＸ[1..0]およびＬＹ[1..0]は、キッ
ク回路３９４へ供給される。From the memory 384 storing these data tables, data A [1..0], data D [4..0] and T
6-bit data KX [5..0] based on the state of EST
And KY [5..0] and 2-bit data LX [1..0]
And LY [1..0] are read. The read data KX [5..0] is supplied to the D / A converter 5 via a terminal 387.
The data KY [5..0] supplied to and read from the D / A converter 1 is supplied to the D / A converter 52 via the terminal 388. The read data LX [1..0] and LY [1..0] are supplied to the kick circuit 394.

【０１２０】キック回路３９４には、メモリ３８４から
のデータＬＸおよびＬＹ、端子３９１からのパルスＦＲ
４、端子３９２からのクロック信号ＣＫおよび端子３９
３からの信号ＩＮＨ３が供給される。このキック回路３
９４では、これらの信号に基づいてデータＫＸが変化し
たときに、約１７．４ｍｓｅｃの幅の正のパルスＪＰＸ
が端子３９５を介してスロープ化回路５３へ供給され
る。同様に、キック回路３９４では、これらの信号に基
づいてデータＫＹが変化したときに、約１７．４ｍｓｅ
ｃの幅の正のパルスＪＰＹが端子３９６を介してスロー
プ化回路５４へ供給される。また、待機時間設定回路４
７からの信号ＩＮＨ３は、待機時にはパルスを出力しな
いようにキック回路３９４のイネーブル端子に供給され
る。The kick circuit 394 includes the data LX and LY from the memory 384 and the pulse FR from the terminal 391.
4. Clock signal CK from terminal 392 and terminal 39
3 is supplied with a signal INH3. This kick circuit 3
In 94, when the data KX changes based on these signals, a positive pulse JPX having a width of about 17.4 msec.
Is supplied to the slope forming circuit 53 via the terminal 395. Similarly, in the kick circuit 394, when the data KY changes based on these signals, about 17.4 ms
A positive pulse JPY having a width of c is supplied to the slope forming circuit 54 via the terminal 396. In addition, the standby time setting circuit 4
The signal INH3 from 7 is supplied to the enable terminal of the kick circuit 394 so as not to output a pulse during standby.

【０１２１】待機時間設定回路４７の一例を図２９に示
す。操作パネル４１に設けられたスイッチ回路４０１の
一方の端子は、抵抗４０２を介して＋５と接続され、他
方の端子は接地される。このスイッチ回路４０１がオン
状態となると、ＡＮＤゲート４０３の一方の入力に供給
されるスタート信号ＳＴＴは、ローレベルとなる。この
ＡＮＤゲート４０３は、スイッチ回路４２９からの信号
と、スタート信号ＳＴＴとの論理積の結果、Ｄフリップ
フロップ４２０のリセット端子へ信号を供給する。FIG. 29 shows an example of the standby time setting circuit 47. One terminal of a switch circuit 401 provided on the operation panel 41 is connected to +5 via a resistor 402, and the other terminal is grounded. When the switch circuit 401 is turned on, the start signal STT supplied to one input of the AND gate 403 becomes low level. The AND gate 403 supplies a signal to the reset terminal of the D flip-flop 420 as a result of a logical product of the signal from the switch circuit 429 and the start signal STT.

【０１２２】スイッチ回路４０４、４０５、４０６、４
０７、４０８および４０９の一方の端子は、抵抗４１０
を介して＋５Ｖと接続される。スイッチ回路４０４の他
方の端子は、抵抗４１１を介して接地される。スイッチ
回路４０５の他方の端子は、抵抗４１２を介して接地さ
れる。スイッチ回路４０６の他方の端子は、抵抗４１３
を介して接地される。スイッチ回路４０７の他方の端子
は、抵抗４１４を介して接地される。スイッチ回路４０
８の他方の端子は、抵抗４１５を介して接地される。ス
イッチ回路４０９の他方の端子は、抵抗４１６を介して
接地される。これらスイッチ回路４０４、４０５、４０
６、４０７、４０８および４０９のオン／オフ動作に応
じたデータＳ[5..0]がメモリ４１７へ供給される。これ
らのスイッチ回路は、通常オフ状態である。Switch circuits 404, 405, 406, 4
07, 408 and 409 are connected to the resistor 410
Is connected to + 5V via The other terminal of the switch circuit 404 is grounded via the resistor 411. The other terminal of the switch circuit 405 is grounded via the resistor 412. The other terminal of the switch circuit 406 is connected to a resistor 413
Grounded. The other terminal of the switch circuit 407 is grounded via the resistor 414. Switch circuit 40
8 is grounded via a resistor 415. The other terminal of the switch circuit 409 is grounded via the resistor 416. These switch circuits 404, 405, 40
Data S [5..0] corresponding to the ON / OFF operations of 6, 407, 408 and 409 are supplied to memory 417. These switch circuits are normally off.

【０１２３】スイッチ回路４０４がオン状態となると、
ハイレベルとなるデータＳ0 がメモリ４１７へ供給さ
れ、オフ状態となると、ローレベルとなるデータＳ0 が
メモリ４１７へ供給される。スイッチ回路４０５がオン
状態となると、ハイレベルとなるデータＳ1 がメモリ４
１７へ供給され、オフ状態となると、ローレベルとなる
データＳ1 がメモリ４１７へ供給される。スイッチ回路
４０６がオン状態となると、ハイレベルとなるデータＳ
2 がメモリ４１７へ供給され、オフ状態となると、ロー
レベルとなるデータＳ2 がメモリ４１７へ供給される。When the switch circuit 404 is turned on,
The high-level data S0 is supplied to the memory 417, and when turned off, the low-level data S0 is supplied to the memory 417. When the switch circuit 405 is turned on, the high-level data S1 is stored in the memory 4
The data S1 is supplied to the memory 417 when it is turned off and becomes low level. When the switch circuit 406 is turned on, the data S that goes high
2 is supplied to the memory 417, and when it is turned off, the data S2 at low level is supplied to the memory 417.

【０１２４】スイッチ回路４０７がオン状態となると、
ハイレベルとなるデータＳ3 がメモリ４１７へ供給さ
れ、オフ状態となると、ローレベルとなるデータＳ3 が
メモリ４１７へ供給される。スイッチ回路４０８がオン
状態となると、ハイレベルとなるデータＳ4 がメモリ４
１７へ供給され、オフ状態となると、ローレベルとなる
データＳ4 がメモリ４１７へ供給される。スイッチ回路
４０９がオン状態となると、ハイレベルとなるデータＳ
5 がメモリ４１７へ供給され、オフ状態となると、ロー
レベルとなるデータＳ5 がメモリ４１７へ供給される。When the switch circuit 407 is turned on,
The high-level data S3 is supplied to the memory 417, and when turned off, the low-level data S3 is supplied to the memory 417. When the switch circuit 408 is turned on, the high-level data S4 is stored in the memory 4
The data S4 is supplied to the memory 417 and becomes the low level when it is turned off. When the switch circuit 409 is turned on, the data S that goes high
5 is supplied to the memory 417, and when it is turned off, the data S5 at low level is supplied to the memory 417.

【０１２５】メモリ４１７では、供給された６ビットの
データＳ[5..0]から５ビットのデータＰ[4..0]へデータ
が変換される。変換されたデータＰ[4..0]は、一致検出
回路４１９へ供給される。一致検出回路４１９では、端
子４１８を介して枚数設定回路４６から供給されるデー
タＣ[4..0]と、メモリ４１７からのデータＰ[4..0]との
排他的論理和が行われる。この一致検出回路４１９で
は、データＣ[4..0]とデータＰ[4..0]とが一致したとき
に、ハイレベルがＤフリップフロップ４２０へ出力され
る。The memory 417 converts the supplied 6-bit data S [5..0] into 5-bit data P [4..0]. The converted data P [4..0] is supplied to the match detection circuit 419. In the coincidence detection circuit 419, exclusive OR of the data C [4..0] supplied from the number setting circuit 46 via the terminal 418 and the data P [4..0] from the memory 417 is performed. . In the match detection circuit 419, when data C [4..0] matches data P [4..0], a high level is output to the D flip-flop 420.

【０１２６】Ｄフリップフロップ４２０では、一致検出
回路４１９からの出力を端子４２１からのパルスＦＲ４
で同期化したものが信号ＩＮＨとなり端子４２２から出
力される。この信号ＩＮＨによって、枚数カウンタＣ
[4..0]が２となる状態で止められる。その信号ＩＮＨの
３倍の信号がＩＮＨ３として端子４２３から出力され
る。このＤフリップフロップ４２０は、リセット端子に
供給されるＡＮＤゲート４０３からの信号に応じてリセ
ットが行われる。In the D flip-flop 420, the output from the coincidence detecting circuit 419 is changed to the pulse FR4 from the terminal 421.
Are synchronized with each other and become a signal INH, which is output from the terminal 422. By this signal INH, the number counter C
It stops when [4..0] becomes 2. A signal three times the signal INH is output from the terminal 423 as INH3. The D flip-flop 420 is reset according to a signal from the AND gate 403 supplied to the reset terminal.

【０１２７】スイッチ回路４０４、４０５、４０６、４
０７、４０８および４０９によって設定されるデータＳ
[5..0]は、待機状態のデータＣ[4..0]の値を強制的に変
更するためのものである。メモリ４１７において、デー
タＳ[5..0]がデータＰ[4..0]へ変換される。このデータ
変換テーブルの一例を下記に示す。Switch circuits 404, 405, 406, 4
07, 408 and 409
[5..0] is for forcibly changing the value of the data C [4..0] in the standby state. In memory 417, data S [5..0] is converted to data P [4..0]. An example of this data conversion table is shown below.

【０１２８】 Ｓ[5..0] Ｐ[4..0] ２５枚 ９枚 ０ ２ 中央 上 １ ８ −− 下 ２ １４ 右下 −− ４ １０ 右上 −− ８ １８ 左下 −− １６ ２２ 左上 −− ３２ ５ −− 中央 ここで、２５枚および９枚とは、フォーカスを固定して
撮影する部分画の枚数である。S [5..0] P [4..0] 25 9 9 0 2 Upper center 18 −− Lower 2 14 Lower right −− 4 10 Upper right − − 8 18 Lower left − − 16 22 Upper left − −325 −− center Here, 25 and 9 are the number of partial images to be photographed with the focus fixed.

【０１２９】図１２Ｂに示すように、２５枚の撮影を行
う場合、スイッチ回路４０４〜４０９が押されていない
（オフ状態の）とき、データＳ[5..0]は０となる。この
とき、メモリ４１７からはデータＰ[4..0]＝２が出力さ
れる。そして、一致検出回路４１９の出力として、デー
タＣ[4..0]＝２のときのみ、ハイレベルとなる。すなわ
ち、データＣ[4..0]の値は、２とされ、２５枚の中央の
画像のときに、待機状態となるように、設定される。As shown in FIG. 12B, when photographing 25 images, when the switch circuits 404 to 409 are not pressed (in the OFF state), the data S [5..0] becomes 0. At this time, data P [4..0] = 2 is output from the memory 417. The output of the coincidence detection circuit 419 becomes high only when the data C [4..0] = 2. That is, the value of the data C [4..0] is set to 2, and is set to be in the standby state when there are 25 central images.

【０１３０】２５枚の撮影を行う場合、スイッチ回路４
０５が押されたとき、Ｐ[4..0]＝１４となり、２５枚の
右下の画像のときに、待機状態となる。スイッチ回路４
０６が押されたとき、Ｐ[4..0]＝１０となり、２５枚の
右上の画像のときに、待機状態となる。スイッチ回路４
０７が押されたとき、Ｐ[4..0]＝１８となり、２５枚の
左下の画像のときに、待機状態となる。スイッチ回路４
０８が押されたとき、Ｐ[4..0]＝２２となり、２５枚の
左上の画像のときに、待機状態となる。In the case of photographing 25 images, the switch circuit 4
When 05 is pressed, P [4..0] = 14, and a standby state is set for 25 lower right images. Switch circuit 4
When 06 is pressed, P [4..0] = 10, and when 25 upper right images are in the standby state. Switch circuit 4
When 07 is pressed, P [4..0] = 18, and a standby state is set for 25 lower left images. Switch circuit 4
When 08 is pressed, P [4..0] = 22, and a standby state is set for 25 upper left images.

【０１３１】また、４隅の画像が被写体のどの部分にな
るかを見たいときに、スイッチ回路４０５、４０６、４
０７および４０８の中から選択して押すことにより、押
している間だけ対応する位置の画像が映し出される。押
していたスイッチ回路を放すと、中央の部分画の位置に
光軸が戻る。When it is desired to see which part of the image the four corner images are in, the switch circuits 405, 406,
By selecting and pressing from among 07 and 408, an image at a corresponding position is displayed only while the button is pressed. When the switch circuit that has been pressed is released, the optical axis returns to the position of the central partial image.

【０１３２】Ｉスキャンで９枚の撮影を行う場合、スイ
ッチ回路４０４〜４０９が押されていない（Ｓ[5..0]＝
０）ときには、上の位置の画像のときに、待機状態とな
る。スイッチ回路４０４が押されたとき、Ｐ[4..0]＝８
となり、下の位置の画像のときに、待機状態となる。ス
イッチ回路４０９が押されたとき、Ｐ[4..0]＝５とな
り、中央の画像のときに、待機状態となる。このよう
に、待機状態となる位置を移動させることができる。When nine pictures are taken by I-scan, the switch circuits 404 to 409 are not pressed (S [5..0] =
0) In the case of the image at the upper position, the standby state is set. When the switch circuit 404 is pressed, P [4..0] = 8
, And enters the standby state when the image is at the lower position. When the switch circuit 409 is pressed, P [4..0] = 5, and a standby state is set for the center image. In this manner, the position at which the standby state is established can be moved.

【０１３３】端子４２４から供給される正パルスＳＹＦ
Ｒがインターバルカウンタ４２５へ供給される。端子４
２６から信号ＩＮＨが反転バッファ４２７を介してイン
ターバルカウンタ４２５のリセット端子に供給される。
インターバルカウンタ４２５では、２９．９７Ｈｚの正
パルスＳＹＦＲがカウントされる。そのカウント値は、
８ビットのデータＥ[7..0]としてスイッチ回路４２９へ
供給される。Positive pulse SYF supplied from terminal 424
R is supplied to the interval counter 425. Terminal 4
26, the signal INH is supplied to the reset terminal of the interval counter 425 via the inversion buffer 427.
The interval counter 425 counts the positive pulse SYFR of 29.97 Hz. The count value is
The data is supplied to the switch circuit 429 as 8-bit data E [7..0].

【０１３４】スイッチ回路４２９の端子４２９₁ は、＋
５Ｖと接続される。スイッチ回路４２９の端子４２９₂
には、データＥ3 が供給される。スイッチ回路４２９の
端子４２９₃ には、データＥ4 が供給される。スイッチ
回路４２９の端子４２９₄ には、データＥ5 が供給され
る。スイッチ回路４２９の端子４２９₅ には、データＥ
6 が供給される。スイッチ回路４２９の端子４２９₆ に
は、データＥ5 およびＥ6 がＡＮＤゲート４２８を介し
て供給される。スイッチ回路４２９の端子４２９₇ に
は、データＥ7 が供給される。スイッチ回路４２９の端
子４２９₈ は、接地される。The terminal 429 ₁ of the switch circuit 429 is connected to +
Connected to 5V. Terminal 429 _{2 of} switch circuit 429
Is supplied with data E3. The terminal 429 _third switching circuit 429, the data E4 is supplied. The terminal 429 ₄ of the switch circuit 429, the data E5 is supplied. The data E is connected to the terminal 429 ₅ of the switch circuit 429.
6 is supplied. The terminal 429 _sixth switch circuit 429, the data E5 and E6 are supplied through an AND gate 428. The terminal 429 ₇ of the switch circuit 429, the data E7 is supplied. Terminal 429 ₈ of the switch circuit 429 is grounded.

【０１３５】Ｍ２スイッチ回路４３０の選択端子と＋５
Ｖとの間に、抵抗４３１が挿入される。Ｍ２スイッチ回
路４３０がオン状態となると、ローレベルとなり、オフ
状態となると、ハイレベルとなる。Ｍ１スイッチ回路４
３２の選択端子と＋５Ｖとの間に、抵抗４３３が挿入さ
れる。Ｍ１スイッチ回路４３２がオン状態となると、ロ
ーレベルとなり、オフ状態となると、ハイレベルとな
る。Ｍ０スイッチ回路４３４の選択端子と＋５Ｖとの間
に、抵抗４３５が挿入される。Ｍ０スイッチ回路４３４
がオン状態となると、ローレベルとなり、オフ状態とな
ると、ハイレベルとなる。The selection terminal of the M2 switch circuit 430 and +5
A resistor 431 is inserted between V and V. When the M2 switch circuit 430 is turned on, it goes low, and when it goes off, it goes high. M1 switch circuit 4
A resistor 433 is inserted between the 32 selection terminals and + 5V. When the M1 switch circuit 432 is turned on, it goes low, and when it goes off, it goes high. A resistor 435 is inserted between the selection terminal of the M0 switch circuit 434 and + 5V. M0 switch circuit 434
Becomes low level when is turned on, and becomes high level when turned off.

【０１３６】このＭ２スイッチ回路４３０、Ｍ１スイッ
チ回路４３２およびＭ０スイッチ回路４３４のオン／オ
フ動作に応じて３ビットのデータＭ[2..0]が構成され、
そのデータＭ[2..0]がスイッチ回路４２９へ供給され
る。スイッチ回路４２９では、待機時間を設定するスイ
ッチ回路４３０、４３２および４３４を用いて端子が選
択され、撮影する静止画の間隔（待機時間）が決定され
る。According to the on / off operation of M2 switch circuit 430, M1 switch circuit 432 and M0 switch circuit 434, 3-bit data M [2..0] is formed.
The data M [2..0] is supplied to the switch circuit 429. In the switch circuit 429, a terminal is selected using switch circuits 430, 432, and 434 for setting a standby time, and an interval (standby time) between still images to be shot is determined.

【０１３７】例えば、端子４２９₁ が選択されると、待
機時間が０秒（０フレーム）となり、すなわち連続撮影
とされる。端子４２９₂ が選択されると、待機時間が約
１／４秒（８フレーム）とされる。端子４２９₃ が選択
されると、待機時間が約１／２秒（１６フレーム）とさ
れる。端子４２９₄ が選択されると、待機時間が約１秒
（３２フレーム）とされる。端子４２９₅ が選択される
と、待機時間が約２秒（６４フレーム）とされる。端子
４２９₆ が選択されると、待機時間が約３秒（９６フレ
ーム）とされる。端子４２９₇ が選択されると、待機時
間が約４秒（１２８フレーム）とされる。端子４２９₈
が選択されると、待機時間が無限大となり、すなわちス
タンバイとされる。For example, when the terminal 429 ₁ is selected, the standby time becomes 0 seconds (0 frames), that is, continuous shooting is performed. When the terminal 429 ₂ is selected, the standby time is approximately 1/4 seconds (8 frames). When the terminal 429 ₃ is selected, the standby time is approximately 1/2 seconds (16 frames). When the terminal 429 ₄ is selected, the waiting time is about 1 second (32 frames). When the terminal 429 ₅ is selected, the waiting time is about 2 seconds (64 frames). When the terminal 429 ₆ is selected, the waiting time is about 3 seconds (96 frames). When the terminal 429 ₇ is selected, the waiting time is about 4 seconds (128 frames). Terminal 429 ₈
Is selected, the standby time becomes infinite, that is, the standby state is set.

【０１３８】待機時間が無限大となると、スイッチ回路
４０１が押されるまで、動作は停止される。待機時間の
終了は、インターバルカウンタ４２５の特定のビットが
初めてハイレベルになったときに、Ｄフリップフロップ
をリセットすることによって行われる。また、待機中に
スイッチ回路４０１が押されると、スイッチ回路４０１
の動作が優先され、直ちに動作が開始される。When the waiting time becomes infinite, the operation is stopped until the switch circuit 401 is pressed. The end of the waiting time is performed by resetting the D flip-flop when a specific bit of the interval counter 425 becomes high level for the first time. When the switch circuit 401 is pressed during standby, the switch circuit 401 is pressed.
Is given priority and the operation is started immediately.

【０１３９】この発明に適用されるディジタルビデオカ
メラ１のオートフォーカスの一例を図３０に示す。オー
トフォーカスとは、被写体距離に応じて自動的に焦点合
わせを行う機能である。そのオートフォーカスの一例と
して、２つの離れた窓から取り入れた像を電子的に比較
して距離を測る方法、赤外線のビームを放射してその返
りの方向から距離を測る方法、または超音波を発射して
返ってくる時間から距離を測る方法などがある。FIG. 30 shows an example of the autofocus of the digital video camera 1 applied to the present invention. The auto focus is a function for automatically performing focusing according to the subject distance. Examples of autofocusing include electronically comparing images taken from two distant windows to measure distance, radiating an infrared beam and measuring distance from the direction of its return, or emitting ultrasonic waves. There is a method to measure the distance from the time returned.

【０１４０】端子４４１は、スイッチ回路４４２の選択
端子と接続される。スイッチ回路４４２のＡＵＴＯ端子
は、スイッチ回路４４３の選択端子と接続され、そのＭ
ＡＮＵ端子は、オープンとされる。スイッチ回路４４３
の∞端子は、接地され、そのＡＦ端子は、オープンとさ
れる。スイッチ回路４４５のＡ端子は、抵抗４４４を介
してスイッチ回路４４２のＡＵＴＯ端子が接続され、そ
のＢ端子はオープンとされる。スイッチ回路４４５の選
択端子は接地される。このスイッチ回路４４５は、端子
４４６を介して供給される信号ＩＮＨに応じてオン／オ
フ動作が制御される。信号ＩＮＨがハイレベルのときに
は、スイッチ回路４４５がオン状態となり、ローレベル
のときには、スイッチ回路４４５がオフ状態となる。The terminal 441 is connected to the selection terminal of the switch circuit 442. The AUTO terminal of the switch circuit 442 is connected to the select terminal of the switch circuit 443, and its M terminal
The ANU terminal is left open. Switch circuit 443
Terminal is grounded, and its AF terminal is opened. The A terminal of the switch circuit 445 is connected to the AUTO terminal of the switch circuit 442 via the resistor 444, and the B terminal is opened. The selection terminal of the switch circuit 445 is grounded. On / off operation of the switch circuit 445 is controlled in accordance with a signal INH supplied through a terminal 446. When the signal INH is at a high level, the switch circuit 445 is turned on, and when the signal INH is at a low level, the switch circuit 445 is turned off.

【０１４１】端子４４１を介して、ＡＦＳＷ信号がディ
ジタルビデオカメラ１へ供給される。端子４４１からみ
て、２７ｋΩのときに、オートフォーカスとなり、０Ω
のときに、無限大の遠方モードとなり、オープンのとき
に、マニュアルモードとなる。スイッチ回路４４２がＭ
ＡＮＵ端子と接続されると、端子４４１からみたとき
に、オープンとなるので、完全手動のマニュアルモード
となる。スイッチ回路４４２がＡＵＴＯ端子と接続さ
れ、且つスイッチ回路４４３の∞端子と接続されると、
端子４４１からみたときに、ＯΩとなるので、無限大の
遠方モードとなる。スイッチ回路４４２がＡＵＴＯ端子
と接続され、スイッチ回路４４３がＡＦ端子と接続さ
れ、且つスイッチ回路４４５がＡ端子と接続されると、
端子４４１からみたときに、２７ｋΩとなるので、オー
トフォーカスモードとなる。ミラーが動作する直前で信
号ＩＮＨは、ハイレベルからローレベルへ切り換わる。
すなわち、待機状態のときに、オートフォーカスはオン
状態であり、ミラーが動作する直前にオートフォーカス
はオフ状態となり、ミラーが動作する直前のフォーカス
に固定され、例えば２５枚からなる部分画群が撮影され
る。An AFSW signal is supplied to the digital video camera 1 via a terminal 441. From the point of view of the terminal 441, when 27 kΩ is set, auto focus is performed and 0Ω
At the time of, it becomes an infinite far mode, and when it is open, it becomes a manual mode. The switch circuit 442 is M
When the terminal is connected to the ANU terminal, the terminal is opened when viewed from the terminal 441, so that the manual mode is completely manual. When the switch circuit 442 is connected to the AUTO terminal and the ∞ terminal of the switch circuit 443,
When viewed from the terminal 441, it becomes OΩ, so that the mode becomes an infinite far mode. When the switch circuit 442 is connected to the AUTO terminal, the switch circuit 443 is connected to the AF terminal, and the switch circuit 445 is connected to the A terminal,
Since it is 27 kΩ when viewed from the terminal 441, the auto focus mode is set. Immediately before the mirror operates, the signal INH switches from high level to low level.
That is, in the standby state, the auto focus is in the on state, the auto focus is turned off immediately before the mirror operates, and the focus is fixed to the focus immediately before the mirror operates. Is done.

【０１４２】また、スイッチ回路４４３がＡＦ端子では
なく、∞端子と接続されている場合、フォーカスが無限
大となり、２５枚からなる部分画群を撮影している間も
無限大のフォーカスとなる。When the switch circuit 443 is connected not to the AF terminal but to the ∞ terminal, the focus becomes infinity, and the focus becomes infinity even when a group of 25 partial images is photographed.

【０１４３】この発明の複数の部分画を撮影する処理の
一実施形態のフローチャートを図３１に示す。ステップ
Ｓ１では、アイリスが固定される。ステップＳ２では、
一例として２５枚の部分画が撮影され、その部分画は記
録される。このとき撮影される部分画は、一例として図
３２に示す輝度分布となる。この図３２中に示す範囲
ａ、範囲ｂおよび範囲ｃは、設定されたアイリスの０％
〜１００％の範囲を示す。このステップＳ２で撮影され
る２５枚の部分画は、範囲ａの輝度レベルが撮影され、
その部分画は記録される。その後、後述するようにその
２５枚の部分画から１枚の静止画が生成される。FIG. 31 is a flowchart of an embodiment of a process for photographing a plurality of partial images according to the present invention. In step S1, the iris is fixed. In step S2,
As an example, 25 partial images are photographed, and the partial images are recorded. The partial image captured at this time has the luminance distribution shown in FIG. 32 as an example. The range a, range b and range c shown in FIG. 32 are 0% of the set iris.
-100%. In the 25 partial images captured in this step S2, the brightness level of the range a is captured,
The partial image is recorded. Thereafter, as described later, one still image is generated from the 25 partial images.

【０１４４】範囲ａを超えて輝度が飽和する明るい部分
があるときに、その部分は白つぶれとなるので、ステッ
プＳ３では、撮影された部分画に白つぶれの部分がある
場合、その白つぶれの部分でＡＧＣ（Auto Gain Contro
l ）がオン状態とされ、白つぶれの部分が１００％のア
イリスとなるようにゲインが制御され、アイリスが設定
される。ステップＳ４では、２５枚の部分画が撮影され
る。ステップＳ５では、白つぶれの有無が検出され、白
つぶれが無いと検出された場合、ステップＳ６へ制御が
移り、白つぶれがあると検出された場合、ステップＳ１
３へ制御が移る。ステップＳ１３では、検出された別の
白つぶれの部分でＡＧＣがオン状態とされる。ステップ
Ｓ６では、白つぶれが無いと検出されたＡＧＣで固定さ
れる。すなわち、アイリスが固定される。ステップＳ７
では、図３２に示す範囲ｂで、２５枚の部分画が撮影さ
れ、その部分画は記録される。その後、後述するように
その２５枚の部分画から１枚の静止画が生成される。When there is a bright portion where the luminance is saturated beyond the range a, that portion is lost in white. Therefore, in step S3, if the captured partial image has a lost white portion, the lost white is removed. AGC (Auto Gain Control)
l) is turned on, the gain is controlled so that the underexposed portion becomes 100% iris, and the iris is set. In step S4, 25 partial images are photographed. In step S5, the presence or absence of underexposure is detected, and if it is detected that there is no overexposure, control is transferred to step S6. If the underexposure is detected, step S1 is performed.
Control is transferred to 3. In step S13, the AGC is turned on at another detected whiteout area. In step S6, the image is fixed at the AGC that has been detected as having no underexposure. That is, the iris is fixed. Step S7
Then, 25 partial images are photographed in the range b shown in FIG. 32, and the partial images are recorded. Thereafter, as described later, one still image is generated from the 25 partial images.

【０１４５】範囲ａを超えて輝度が飽和する暗い部分が
あるときに、その部分は黒つぶれとなるので、ステップ
Ｓ８では、撮影された部分画に黒つぶれの部分がある場
合、その黒つぶれの部分でＡＧＣがオン状態とされ、黒
つぶれの部分が０％のアイリスとなるようにゲインが制
御され、アイリスが設定される。ステップＳ９では、２
５枚の部分画が撮影される。ステップＳ１０では、黒つ
ぶれの有無が検出され黒つぶれが無いと検出された場
合、ステップＳ１１へ制御が移り、黒つぶれがあると検
出された場合、ステップＳ１４へ制御が移る。ステップ
Ｓ１４では、検出された別の黒つぶれの部分でＡＧＣが
オン状態とされる。ステップＳ１１では、黒つぶれが無
いと検出されたＡＧＣで固定される。すなわち、アイリ
スが固定される。ステップＳ１２では、図３２に示す範
囲ｃで、２５枚の部分画が撮影され、その部分画は記録
される。その後、後述するようにその２５枚の部分画か
ら１枚の静止画が生成される。When there is a dark portion where the luminance is saturated beyond the range a, the portion is blackened. In step S8, if there is a darkened portion in the captured partial image, the blackened portion is removed. The AGC is turned on in the portion, the gain is controlled so that the underexposed portion becomes the iris of 0%, and the iris is set. In step S9, 2
Five partial pictures are taken. In step S10, control is transferred to step S11 when the presence or absence of blackout is detected and it is detected that there is no blackout, and control is transferred to step S14 when it is detected that there is blackout. In step S14, the AGC is turned on at another detected blackout portion. In step S11, the image is fixed at the AGC that has been detected as having no underexposure. That is, the iris is fixed. In step S12, 25 partial images are photographed in the range c shown in FIG. 32, and the partial images are recorded. Thereafter, as described later, one still image is generated from the 25 partial images.

【０１４６】また、他の撮影手順として、図３３の輝度
分布に示すように、最も明るい部分が１００％のアイリ
スとなるようにして範囲ａが撮影される。その後、黒つ
ぶれが無いようにするために、最も暗い部分が検出され
る。このとき、範囲ａの０％のアイリスの部分を１００
％のアイリスとなるようにしても、黒つぶれがある場
合、その範囲ａの０％のアイリスの部分を１００％のア
イリスとなるようにして範囲ｂが撮影される。その後、
再度黒つぶれが無いようにするために、最も暗い部分が
検出される。そして、検出された最も暗い部分となる部
分が０％のアイリスとなるようにして、範囲ｃが撮影さ
れる。As another photographing procedure, as shown in the luminance distribution of FIG. 33, the range a is photographed such that the brightest portion becomes an iris of 100%. After that, the darkest part is detected in order to prevent the underexposure. At this time, the iris portion of 0% of the range a is set to 100
Even if the iris is set to be%, if there is a blackout condition, the range b is photographed such that the 0% iris portion of the range a becomes the 100% iris. afterwards,
The darkest part is detected in order to prevent the underexposure again. Then, the range c is photographed such that the detected darkest portion becomes the iris of 0%.

【０１４７】さらに、他の撮影手順として、図３４の輝
度分布に示すように、最も明るい部分が１００％のアイ
リスとなるようにして範囲ａが撮影される。その後、黒
つぶれの有無が検出され、黒つぶれがある場合、その範
囲ａの２０％のアイリスの部分を１００％のアイリスと
なるようにして範囲ｂが撮影される。その後、黒つぶれ
の有無が検出され、黒つぶれがある場合、その範囲ｂの
２０％のアイリスの部分を１００％のアイリスとなるよ
うにして範囲ｃが撮影される。Further, as another photographing procedure, as shown in the luminance distribution of FIG. 34, the range a is photographed such that the brightest portion becomes the iris of 100%. Thereafter, the presence or absence of underexposure is detected, and when there is underexposure, the range b is photographed such that the 20% iris portion of the range a becomes the 100% iris. Thereafter, the presence or absence of underexposure is detected, and if there is underexposure, the range c is photographed such that the 20% iris portion of the range b becomes 100% iris.

【０１４８】このように、１フレーム期間中に撮影する
と共に、光量を測定し、次の１フレーム期間中に次に部
分画の位置に光軸を移動させるようにした、２フレーム
周期の撮影が行われる。この２フレーム周期によって、
１秒間に１５枚の部分画の光量を測定することができ
る。また、上述した２５枚の部分画は、約１．７秒で光
量を測定することができる。As described above, the photographing is performed during one frame period, the light amount is measured, and the optical axis is moved to the position of the next partial image during the next one frame period. Done. With these two frame periods,
The light quantity of 15 partial images can be measured per second. The light quantity of the above 25 partial images can be measured in about 1.7 seconds.

【０１４９】そして、撮影された２５枚の部分画は、後
述するように１枚の静止画へ変換される。すなわち、ア
イリスの異なる３枚の静止画が生成される。生成された
３枚の静止画から画素単位で、白つぶれや黒つぶれがな
く最もフォーカスの合っている画素を選択し、最適な静
止画が生成される。Then, the captured 25 partial images are converted into one still image as described later. That is, three still images with different irises are generated. From the three generated still images, the most in-focus pixel having no whiteout or blackout is selected in pixel units, and an optimal still image is generated.

【０１５０】最もフォーカスの合っている画素の選択
は、一例として特開平６−７０２１２号公報に示すよう
に、色の変化量によって判断される。例えば、被写体の
ある位置Ｐにエッジが存在する場合、水平方向および垂
直方向に画像データの変化を検出し得る２種類のフィル
タを使用して画素単位で色の変化量が検出される。この
色の変化量は、フォーカスがずれるに従って小さくなる
ので、最も変化量の大きい値となる静止画の位置Ｐがそ
の位置Ｐにおいて、最もフォーカスの合っている画素と
なる。このようにして、最もフォーカスの合っている画
素が選択される。The selection of the most focused pixel is determined by the amount of color change, as shown in, for example, JP-A-6-70212. For example, when an edge exists at a position P of a subject, a color change amount is detected in pixel units using two types of filters capable of detecting a change in image data in the horizontal direction and the vertical direction. Since the amount of change in color becomes smaller as the focus shifts, the position P of the still image having the largest change amount is the pixel that is most in focus at that position P. In this way, the most focused pixel is selected.

【０１５１】この一実施形態では、２フレーム周期で光
量の測定を行うようにしているが、１フィールド期間中
に部分画を撮影すると共に、光量を測定し、次の１フィ
ールド期間中に次の部分画の位置に光軸を移動させるよ
うにした、２フィールド周期で２５枚の部分画の光量を
測定しても良い。このとき、約０．８３秒で２５枚の部
分画の光量を測定することができる。In this embodiment, the measurement of the light amount is performed in a two-frame cycle. However, a partial image is photographed during one field period, the light amount is measured, and the next light period is measured during the next one field period. The light quantity of 25 partial images may be measured in a two-field cycle in which the optical axis is moved to the position of the partial image. At this time, the light quantity of 25 partial images can be measured in about 0.83 seconds.

【０１５２】また、１フィールド期間中に部分画を撮影
すると共に、光量を測定し、次の１フィールド期間中に
次の部分画の位置に移動すると共に、撮影し、さらに光
量を測定させるようにしても良い。これは、垂直ブラン
キング期間中の約０．５ミリ秒で光量を測定することで
実現できる。このとき、約０．４２秒で２５枚の部分画
の光量を測定することができる。In addition, during the one-field period, a partial image is photographed and the light amount is measured. During the next one-field period, the position of the next partial image is moved, photographed, and the light amount is measured. May be. This can be achieved by measuring the amount of light in about 0.5 millisecond during the vertical blanking period. At this time, the light amount of 25 partial images can be measured in about 0.42 seconds.

【０１５３】ミラーブロック１３を駆動させた一例を図
３５に示す。この図３５は、例えばディジタルビデオカ
メラ１のレンズブロック１５の設定を望遠にしてミラー
ブロック１３を装着した状態を上から見たものである。
ミラーブロック１３のミラー４５１が緯度経度とも中心
にあるとき、Ａの位置の被写体が撮影される。ただし、
ミラー４５１で１回反射しているため映像は、左右反対
になるので電気的に処理を行う必要がある。FIG. 35 shows an example in which the mirror block 13 is driven. FIG. 35 shows a state in which the lens block 15 of the digital video camera 1 is set to telephoto and the mirror block 13 is mounted, for example, as viewed from above.
When the mirror 451 of the mirror block 13 is at the center of both the latitude and longitude, the subject at the position A is photographed. However,
Because the image is reflected once by the mirror 451, the image is reversed left and right, so it is necessary to electrically process the image.

【０１５４】ここで、一方のコイルに電流を流し、ミラ
ー４５１を時計方向に５°動かすと光軸は、１０°右へ
ずれて、Ｂの位置の被写体が撮影される。反時計方向に
５°動かすと光軸は、１０°左へずれて、Ｃの位置の被
写体が撮影される。Here, when a current is applied to one of the coils and the mirror 451 is moved clockwise by 5 °, the optical axis shifts to the right by 10 °, and the object at the position B is photographed. When the lens is moved counterclockwise by 5 °, the optical axis shifts to the left by 10 °, and the subject at the position C is photographed.

【０１５５】次に、経度は、センターにしておき、他方
のコイルに電流を流し、ミラー４５１が５°上を向くと
光軸は、上へ回転しながらずれて、Ｄの位置の被写体が
撮影される。緯度も経度も５°ずらすとＥの位置の被写
体またはＦの位置の被写体が撮影される。Next, the longitude is set to the center, a current is applied to the other coil, and when the mirror 451 is turned upward by 5 °, the optical axis is shifted while rotating upward, and the object at the position D is photographed. Is done. When the latitude and longitude are shifted by 5 °, the subject at the position E or the subject at the position F is photographed.

【０１５６】このようにして、ミラー４５１の緯度と経
度を制御することによって水平位置と垂直位置をずらし
ながら２５枚の部分画を互いに１部分が重なるようにし
て撮影する。こうして部分画の集合としての全体像が得
られる。In this way, by controlling the latitude and longitude of the mirror 451, 25 partial images are photographed such that one part overlaps each other while shifting the horizontal position and the vertical position. In this way, an entire image as a set of partial images is obtained.

【０１５７】この図３５に示すＡの部分画は、図１４に
示す中央の位置の部分画であり、Ｂの部分画は、中央の
列の右端の部分画であり、Ｃの部分画は、中央の列の左
端の部分画である。また、Ｄの部分画は、図１４に示す
上の列の真ん中の部分画であり、Ｅの部分画は、上の列
の右端の部分画であり、Ｆの部分画は、上の列の左端の
部分画である。The partial image of A shown in FIG. 35 is the partial image at the center position shown in FIG. 14, the partial image of B is the partial image at the right end of the central row, and the partial image of C is It is a partial image at the left end of the center column. Further, the partial drawing of D is the middle partial drawing of the upper row shown in FIG. 14, the partial drawing of E is the rightmost partial drawing of the upper row, and the partial drawing of F is This is a partial image at the left end.

【０１５８】ここで、このように撮影された複数枚の部
分画を一枚の静止画とするための画歪補正と境界処理を
説明する。まず、画歪補正の一例を図３６を用いて説明
する。上述したミラー４５１を動作させて撮影した部分
画は、中央部を除いて歪を伴っている。この歪は、ミラ
ー４５１の緯度と経度に強く依存している。図３６Ａ
は、被写体の（ｘ，ｙ）平面を示し、その（ｘ，ｙ）平
面上で歪んだ範囲Ｆは、図３６Ｂに示すように、ＣＣＤ
撮像素子１７の（ｉ，ｊ）平面に正しい長方形として投
影される。ＣＣＤ撮像素子１７の任意の画素Ｐ（ｉ，
ｊ）は、（ｘ，ｙ）平面上では、式（１）および式
（２）に示す２本の直線の交点として与えられる。Here, image distortion correction and boundary processing for converting a plurality of partial images shot as described above into one still image will be described. First, an example of the image distortion correction will be described with reference to FIG. The partial image photographed by operating the mirror 451 described above has distortion except for the central part. This distortion strongly depends on the latitude and longitude of the mirror 451. FIG. 36A
Indicates the (x, y) plane of the subject, and the range F distorted on the (x, y) plane is, as shown in FIG.
The image is projected as a correct rectangle on the (i, j) plane of the image sensor 17. Any pixel P (i,
j) is given on the (x, y) plane as an intersection of two straight lines shown in Expressions (1) and (2).

【０１５９】 ｙ＝ａ１ｘ＋ｂ１ （１） ｙ＝ａ２ｘ＋ｂ２ （２） ただし、ａ１およびｂ１は、ｉに依存しないｊの関数で
あり、ａ２およびｂ２は、ｊに依存しないｉの関数であ
る。Y = a1x + b1 (1) y = a2x + b2 (2) where a1 and b1 are functions of j independent of i, and a2 and b2 are functions of i independent of j.

【０１６０】図３７において、被写体を示す（ｘ，ｙ）
平面の任意の画素のデータＱ（ｘ，ｙ）をＣＣＤ撮像素
子１７上の画素データＰ（ｉ，ｊ）から求める方法の一
例を示す。まず、式（１）および式（２）の直線の中か
ら点（ｘ，ｙ）を最も小さく囲む４本の直線を選択す
る。この４本の直線の交点の画素値をＰ（ｉ，ｊ）、Ｐ
（ｉ＋１，ｊ）、Ｐ（ｉ，ｊ＋１）、Ｐ（ｉ＋１，ｊ＋
１）とする。これらの画素値から比例配分でＱ（ｘ，
ｙ）を求めることができる。この方法は、高い周波数成
分のゲインが低いきらいがあるが、歪成分は、充分に補
正される。この比例配分で求める一例として２次元補間
フィルタを使用しても良い。FIG. 37 shows a subject (x, y).
An example of a method of obtaining data Q (x, y) of an arbitrary pixel on a plane from pixel data P (i, j) on the CCD image sensor 17 will be described. First, four straight lines that enclose the point (x, y) at the minimum are selected from the straight lines of Expressions (1) and (2). The pixel values at the intersection of these four straight lines are P (i, j), P
(I + 1, j), P (i, j + 1), P (i + 1, j +
1). From these pixel values, Q (x,
y) can be determined. In this method, the gain of the high frequency component tends to be low, but the distortion component is sufficiently corrected. A two-dimensional interpolation filter may be used as an example of obtaining by this proportional distribution.

【０１６１】境界処理の一例を図３８を用いて説明す
る。画歪処理の終わった複数の部分画は、互いの位置関
係が不明瞭である。これは、角度センサの分解能が画素
精度に比して少ないことによる。そこで、互いの位置関
係を正確に決める必要がある。この一例では、説明を容
易とするため２画面のみの場合について考える。図３８
に示すＰ１およびＰ２の部分画は、画歪補正が終わって
いるので、縦横の位置関係がずれているだけである。大
きさは、同一であり、傾きもない。図３８Ａに示すよう
に、部分画Ｐ１の原点を（ｈ，ｖ）平面の（ｈ１，ｖ
１）に固定し、部分画Ｐ２の原点を仮に（ｈ２，ｖ２）
に置く。ｈ２およびｖ２は、ミラーの経度および緯度の
情報に基づいて決定する。部分画Ｐ１およびＰ２の共通
部分の画素について、式（３）を用いて計算する。An example of the boundary processing will be described with reference to FIG. The positional relationship among the plurality of partial images after the image distortion processing is unclear. This is because the resolution of the angle sensor is smaller than the pixel accuracy. Therefore, it is necessary to determine the mutual positional relationship accurately. In this example, a case where there are only two screens will be considered for ease of explanation. FIG.
In the partial images P1 and P2 shown in (1), image distortion correction has been completed, and therefore, only the vertical and horizontal positional relationships are shifted. The size is the same and there is no inclination. As shown in FIG. 38A, the origin of the partial image P1 is set to (h1, v) on the (h, v) plane.
1), and temporarily set the origin of the partial image P2 to (h2, v2).
Put on. h2 and v2 are determined based on information on the longitude and latitude of the mirror. The calculation is performed using Expression (3) for the pixel at the common part of the partial images P1 and P2.

【０１６２】[0162]

【数１】 (Equation 1)

【０１６３】ｓの値は、部分画Ｐ１およびＰ２が一致し
ていると大きな正の数になる性質を持っている。ｈ２お
よびｖ２を考え得る範囲で動かし、最もｓが大きくなる
ときのｈ２およびｖ２が部分画Ｐ２の置かれるべき位置
である。ｈ２およびｖ２の範囲が広いときは、ｓの極大
値が複数存在してしまうので、これを防ぐためｓの計算
の前にローパスフィルタで部分画Ｐ１およびＰ２の高域
成分を除いておく。このようにして求めた原点（ｈ２
´，ｖ２´）に部分画Ｐ２の画像を置くと図３８Ｂに示
すように、ほぼ画像が一致する。The value of s has the property of becoming a large positive number when the sub-pictures P1 and P2 match. h2 and v2 are moved within a conceivable range, and h2 and v2 when s is the largest are positions where the partial image P2 should be placed. When the ranges of h2 and v2 are wide, there are a plurality of local maximum values of s. To prevent this, before calculating s, the high-frequency components of the partial images P1 and P2 are removed by a low-pass filter. The origin (h2
', V2'), when the image of the partial image P2 is placed, as shown in FIG. 38B, the images almost match.

【０１６４】しかしながら、部分画Ｐ１およびＰ２の画
像は、同一でなないため、図３８Ｂに示す斜線部分を水
平方向に数画素に恒って、図３８Ｃに示すように、加重
平均によって、重畳された部分画を作る。このようにす
ることで、ＤＣレベルがずれていても部分画がスムーズ
につながる。However, since the images of the partial images P1 and P2 are not the same, the hatched portion shown in FIG. 38B is fixed to several pixels in the horizontal direction, and is superimposed by a weighted average as shown in FIG. 38C. Make a partial image. By doing so, even if the DC level is shifted, the partial image is smoothly connected.

【０１６５】 Ｑ（ｈ３＋ｉ）＝（１−ａ）×Ｐ１（ｈ３＋ｉ）＋ａ×Ｐ２（ｈ３＋ｉ） （４） ただし、ａ＝ｉ／ｎであり、ｉ＝０〜ｎとなる。Q (h3 + i) = (1−a) × P1 (h3 + i) + a × P2 (h3 + i) (4) where a = i / n and i = 0 to n.

【０１６６】この一実施形態では、静止画の撮影が開始
されると、例えば２５枚の部分画の最初の１枚目の撮影
のときに、フォーカスを合わせ、そのフォーカス距離Ｆ
１に固定して２５枚の部分画を撮影するようにし、そし
て異なるフォーカス距離Ｆ２およびＦ３とし、後の静止
画の撮影を行うようにしているが、複数枚の静止画を撮
影することを予め設定し、その設定された枚数によっ
て、フォーカス距離を決定し、決定されたフォーカス距
離に応じて複数枚の静止画を撮影するようにしても良
い。具体的には、３枚の静止画を撮影する場合、最初の
１枚目の静止画は、無限遠となるフォーカス距離とし、
徐々にフォーカス距離を近づけるようにして、３枚の静
止画を撮影するようにしても良い。In this embodiment, when the shooting of a still image is started, for example, when the first image of 25 partial images is shot, the focus is adjusted and the focus distance F is set.
1, 25 partial images are taken, and different focus distances F2 and F3 are set, and a still image is taken later. However, it is necessary to take a plurality of still images in advance. The focus distance may be determined based on the set number of images, and a plurality of still images may be shot according to the determined focus distance. Specifically, when capturing three still images, the first first still image has a focus distance of infinity,
Three still images may be shot by gradually reducing the focus distance.

【０１６７】この一実施形態では、光軸変換手段の一例
としてアクティブミラーを用いて説明したが、光軸を変
えることができるものであればどのようなのでもよく、
２軸可動ミラーまたはアクティブプリズムを用いても良
い。In this embodiment, an active mirror has been described as an example of the optical axis converting means. However, any means can be used as long as the optical axis can be changed.
A biaxial movable mirror or an active prism may be used.

【０１６８】この一実施形態に用いられたアクティブミ
ラーを用いて、例えば手振れによって、ディジタルビデ
オカメラが上を向いたときに、アクティブミラーの状態
を反対方向に向ける手振れ補正を行うことも可能であ
る。Using the active mirror used in this embodiment, it is also possible to perform camera shake correction for turning the state of the active mirror in the opposite direction when the digital video camera is turned upward due to camera shake, for example. .

【０１６９】この一実施形態では、ディジタルビデオカ
メラのレンズの前にアクティブミラーを取り付けられて
いるが、アクティブミラーがディジタルビデオカメラに
内蔵されているようにしても良い。In this embodiment, the active mirror is mounted in front of the lens of the digital video camera. However, the active mirror may be built in the digital video camera.

【０１７０】この一実施形態では、ミラー部にコイルを
設け、フレーム部にマグネットを設けているが、ミラー
部にマグネットを設け、フレーム部にコイルを設けるよ
うにしても良い。In this embodiment, a coil is provided in the mirror section and a magnet is provided in the frame section. However, a magnet may be provided in the mirror section and a coil may be provided in the frame section.

【０１７１】この一実施形態では、フレームパルスＦＲ
を用いているが、フィールドパルスを用いても良い。In this embodiment, the frame pulse FR
However, a field pulse may be used.

【０１７２】この一実施形態では、輝度が飽和して白つ
ぶれが起こっている部分を１００％のアイリスとするよ
うに設定して撮影した後、輝度が飽和して黒つぶれが起
こっている部分を０％のアイリスとするように設定して
撮影するようにしているが、黒つぶれが起こっている部
分を０％のアイリスとするように設定して撮影した後、
白つぶれが起こっている部分を１００％のアイリスとす
るように設定して撮影するようにしても良い。In this embodiment, the portion where the luminance is saturated and white underexposure occurs is photographed by setting it as an iris of 100%, and the portion where the luminance is saturated and black underexposure occurs is taken out. I set it to be 0% iris and shoot it. However, after shooting the part where the underexposure has occurred to be 0% iris,
It is also possible to set a portion where whiteout occurs to be an iris of 100% for shooting.

【０１７３】この一実施形態では、説明を容易とするた
めに、１回目の部分画群から生成される静止画を、最適
な静止画を生成するために使用するようにしているが、
最適な静止画を生成するために１回目の静止画を必ず使
用する必要はない。In this embodiment, for ease of explanation, a still image generated from the first partial image group is used to generate an optimal still image.
It is not necessary to always use the first still image in order to generate an optimal still image.

【０１７４】[0174]

【発明の効果】この発明に依れば、アイリスを固定して
複数の部分画を撮影した後、１枚の静止画を生成し、さ
らにアイリスを変えて複数の静止画を生成することによ
って、その複数の静止画から画素単位で白つぶれや黒つ
ぶれがないもの選択し、１枚の静止画を生成することが
できる。According to the present invention, by photographing a plurality of partial images while fixing the iris, a single still image is generated, and further, a plurality of still images are generated by changing the iris. A single still image can be generated by selecting, from the plurality of still images, one having no whiteout or blackout in pixel units.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明が適用されるシステムの一実施形態を
示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a system to which the present invention is applied.

【図２】この発明が適用されるカメラ一体型ビデオの一
実施形態を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a camera-integrated video to which the present invention is applied.

【図３】この発明が適用されるコントローラの一実施形
態を示すブロック図である。FIG. 3 is a block diagram showing an embodiment of a controller to which the present invention is applied.

【図４】この発明に適用されるマグネットの一例の説明
に用いる略線図である。FIG. 4 is a schematic diagram used for describing an example of a magnet applied to the present invention.

【図５】この発明に適用される可動ミラーの一例の説明
に用いる略線図である。FIG. 5 is a schematic diagram used for describing an example of a movable mirror applied to the present invention.

【図６】この発明に適用される軸受けの一例の説明に用
いる略線図である。FIG. 6 is a schematic diagram used for describing an example of a bearing applied to the present invention.

【図７】この発明に適用される軸受けを固定する一例の
説明に用いる略線図である。FIG. 7 is a schematic diagram used for explaining an example of fixing a bearing applied to the present invention.

【図８】この発明に適用される軸受けの他の例の説明に
用いる略線図である。FIG. 8 is a schematic diagram used for describing another example of the bearing applied to the present invention.

【図９】この発明に適用される角度センサの一例の説明
に用いる概略図である。FIG. 9 is a schematic diagram used to describe an example of an angle sensor applied to the present invention.

【図１０】角度センサの回路を説明するための回路図で
ある。FIG. 10 is a circuit diagram for explaining a circuit of the angle sensor.

【図１１】この発明に適用される角度センサの一例の回
路図である。FIG. 11 is a circuit diagram of an example of an angle sensor applied to the present invention.

【図１２】この発明に適用されるＮ進カウンタの２次元
テーブルの一例である。FIG. 12 is an example of a two-dimensional table of an N-ary counter applied to the present invention.

【図１３】この発明に適用されるＮ進カウンタの一例の
ブロック図である。FIG. 13 is a block diagram of an example of an N-ary counter applied to the present invention.

【図１４】この発明を適用して２５枚の部分画を撮影し
たときの画像の位置の一例である。FIG. 14 is an example of an image position when 25 partial images are shot by applying the present invention;

【図１５】この発明に適用される６ビットＤ／Ａコンバ
ータの一例の回路図である。FIG. 15 is a circuit diagram of an example of a 6-bit D / A converter applied to the present invention.

【図１６】この発明に適用されるＮ進カウンタの一例の
タイミングチャートである。FIG. 16 is a timing chart of an example of an N-ary counter applied to the present invention.

【図１７】この発明に適用される角度センサに供給する
出力電圧の説明に用いる略線図である。FIG. 17 is a schematic diagram used to explain an output voltage supplied to an angle sensor applied to the present invention.

【図１８】この発明に適用される角度センサに供給する
出力電圧を生成する一例の回路図である。FIG. 18 is a circuit diagram of an example for generating an output voltage to be supplied to an angle sensor applied to the present invention.

【図１９】この発明に適用される出力電圧の一例のタイ
ミングチャートである。FIG. 19 is a timing chart of an example of an output voltage applied to the present invention.

【図２０】この発明が適用される電源回路の一例の回路
図である。FIG. 20 is a circuit diagram of an example of a power supply circuit to which the present invention is applied.

【図２１】この発明が適用される電源回路の一例の回路
図である。FIG. 21 is a circuit diagram of an example of a power supply circuit to which the present invention is applied.

【図２２】この発明に適用されるクロックカウンタと周
期設定回路の一例である。FIG. 22 is an example of a clock counter and a cycle setting circuit applied to the present invention.

【図２３】この発明に適用される枚数設定回路の一例で
ある。FIG. 23 is an example of a number setting circuit applied to the present invention.

【図２４】この発明に適用される順序設定回路の一例で
ある。FIG. 24 is an example of an order setting circuit applied to the present invention.

【図２５】この発明に適用される順序設定回路のメモリ
に記憶されている変換テーブルの一例である。FIG. 25 is an example of a conversion table stored in a memory of an order setting circuit applied to the present invention;

【図２６】この発明に適用される順序設定回路のメモリ
に記憶されている変換テーブルの一例である。FIG. 26 is an example of a conversion table stored in a memory of an order setting circuit applied to the present invention.

【図２７】この発明に適用される順序設定回路のメモリ
に記憶されている変換テーブルの一例である。FIG. 27 is an example of a conversion table stored in a memory of an order setting circuit applied to the present invention;

【図２８】この発明に適用される順序設定回路のメモリ
に記憶されている変換テーブルの一例である。FIG. 28 is an example of a conversion table stored in a memory of an order setting circuit applied to the present invention;

【図２９】この発明に適用される待機時間設定回路の一
例である。FIG. 29 is an example of a standby time setting circuit applied to the present invention.

【図３０】この発明のフォーカスの説明に用いるブロッ
ク図である。FIG. 30 is a block diagram used to explain focus of the present invention.

【図３１】この発明の部分画を撮影する一例の処理のフ
ローチャートである。FIG. 31 is a flowchart of an example of processing for capturing a partial image according to the present invention.

【図３２】この発明のアイリスの変移を説明するための
略線図である。FIG. 32 is a schematic diagram for explaining iris transition of the present invention.

【図３３】この発明のアイリスの変移を説明するための
略線図である。FIG. 33 is a schematic diagram for explaining iris transition of the present invention.

【図３４】この発明のアイリスの変移を説明するための
略線図である。FIG. 34 is a schematic diagram for explaining iris transition according to the present invention.

【図３５】この発明に適用されるミラーを用いて部分画
の撮影を説明するための略線図である。FIG. 35 is a schematic diagram for describing shooting of a partial image using a mirror applied to the present invention.

【図３６】この発明に適用される画歪補正を説明するた
めの略線図である。FIG. 36 is a schematic diagram for explaining image distortion correction applied to the present invention.

【図３７】この発明に適用される画歪補正を説明するた
めの略線図である。FIG. 37 is a schematic diagram for explaining image distortion correction applied to the present invention.

【図３８】この発明に適用される境界処理を説明するた
めの略線図である。FIG. 38 is a schematic diagram for describing boundary processing applied to the present invention.

【符号の説明】[Explanation of symbols]

１・・・ディジタルビデオカメラ、２・・・アクティブ
ミラー部、３・・・電源部、４・・・コントローラ、５
・・・ミラーサーボ部、４１・・・操作パネル、４２・
・・オシレータ、４３・・・クロックカウンタ、４４・
・・同期信号分離回路、４５・・・同期設定回路、４６
・・・枚数設定回路、４７・・・待機時間設定回路、４
９・・・順序設定回路、５０・・・ジャンプパルス発生
回路、５１、５２・・・Ｄ／Ａコンバータ、５３、５４
・・・スロープ化回路、５５、５６・・・ミラーサーボ
回路、５７、５９・・・コイル、５８、６０・・・抵
抗、６１・・・ミラー、６２、６３・・・角度センサ、
６４、６５・・・電池、６６・・・ブレーカ、６７・・
・レギュレータDESCRIPTION OF SYMBOLS 1 ... Digital video camera, 2 ... Active mirror part, 3 ... Power supply part, 4 ... Controller, 5
... Mirror servo unit, 41 ... Operation panel, 42
..Oscillator, 43 clock counter, 44
..Synchronization signal separation circuit, 45 synchronization setting circuit, 46
・ ・ ・ Number setting circuit, 47 ・ ・ ・ Standby time setting circuit, 4
9 ... sequence setting circuit, 50 ... jump pulse generation circuit, 51, 52 ... D / A converter, 53, 54
... Slope circuit, 55, 56 ... Mirror servo circuit, 57, 59 ... Coil, 58,60 ... Resistance, 61 ... Mirror, 62, 63 ... Angle sensor,
64, 65 ... battery, 66 ... breaker, 67 ...
·regulator

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 空間的に隣接する複数の部分画を撮影
し、上記複数の部分画を記録媒体に記録するようにした
ディジタルビデオレコーダにおいて、 隣接する複数の部分画の各々を撮像素子により撮影する
ための光軸変換手段と、 被写体に対してアイリスを自動的に合わせるオートアイ
リス手段と、 上記光軸変換手段の静止および動作を制御すると共に、
静止状態で上記撮像素子が複数の部分画を取り込むよう
に制御する制御手段と、 取り込まれた上記複数の部分画の重複する境界をシーム
レスにつなぎ１つの静止画を生成する画像生成手段とを
有し、 上記オートアイリス手段をオフ状態とし、アイリスを固
定して撮影するようにし、複数の部分画からなる部分画
群を得、 上記部分画群の輝度分布に基づいて、輝度の飽和を少な
くするように、異なるアイリスでもって、所定の回数撮
影するようにし、部分画群を得、 得られた複数の部分画群から上記静止画を生成するよう
にしたことを特徴とするディジタルビデオレコーダ。1. A digital video recorder in which a plurality of spatially adjacent partial pictures are photographed and the plurality of partial pictures are recorded on a recording medium, wherein each of the plurality of adjacent partial pictures is photographed by an image sensor. Optical axis conversion means for performing automatic iris adjustment for automatically adjusting an iris with respect to a subject; and controlling stationary and operation of the optical axis conversion means,
Control means for controlling the image sensor to capture a plurality of partial images in a stationary state; and image generating means for seamlessly connecting overlapping boundaries of the captured plurality of partial images to generate one still image. Then, the auto iris unit is turned off, the iris is fixed and shooting is performed, a partial image group including a plurality of partial images is obtained, and luminance saturation is reduced based on the luminance distribution of the partial image group. A digital video recorder characterized in that a predetermined number of images are taken with different irises, a partial image group is obtained, and the still image is generated from the obtained plural partial image groups. 【請求項２】 請求項１において、 上記オートアイリス手段をオフ状態とし、アイリスを固
定して撮影するようにし、複数の部分画からなる第１の
部分画群を得、 上記第１の部分画群の中で最も明るい部分を飽和させな
いように、アイリスを設定した状態で、第２の部分画群
を得、 上記第１の部分画群の中で最も暗い部分を飽和させない
ように、アイリスを設定した状態で、第３の部分画群を
得、 上記第１、第２および第３の部分画群から上記静止画を
生成するようにしたことを特徴とするディジタルビデオ
レコーダ。2. The first partial image group according to claim 1, wherein the auto iris means is turned off, the iris is fixed and an image is captured, and a first partial image group including a plurality of partial images is obtained. In the state where the iris is set so as not to saturate the brightest part of the first partial image group, an iris is set so as not to saturate the darkest part in the first partial image group A digital video recorder characterized in that a third group of partial images is obtained in this state, and the still image is generated from the first, second and third partial images. 【請求項３】 請求項２において、 奇または偶フィールドの期間中に、光量を測定するよう
にしたことを特徴とするディジタルビデオレコーダ。3. The digital video recorder according to claim 2, wherein a light amount is measured during an odd or even field. 【請求項４】 請求項２において、 全フィールドの期間中に、光量を測定するようにしたこ
とを特徴とするディジタルビデオレコーダ。4. The digital video recorder according to claim 2, wherein a light amount is measured during a period of all fields.