JPH11330871A - 保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 コンパレータ及び連続検出回路を複数設ける
ことなく、バイアス電流の異常レベルに応じて、その異
常の連続時間の許容値を個別に設定できる保護回路を提
供することを目的とする。 【解決手段】 バイアス電流２の検出信号の出力レベル
をＡ／Ｄ変換するＡ／Ｄコンバータ１７と、上記変換結
果に応じて予め設定された異状判定時間の計数値を出力
するするデコーダ１９と、この出力レベルが予め設定さ
れた基準レベルを超えて持続する異常持続時間を計数す
る計数回路２３とを備え、上記異常持続時間の計数値と
上記異常判定時間の計数値とを比較して上記バイアス電
流２の異常判定を行い、高周波電力増幅器１の保護動作
を行うようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信用増幅器な
どのフルタイム動作が要求され、かつ、システムダウン
を最小にすることが要求される高周波増幅器の過大出
力，過大駆動に対する保護処理を行う保護回路に関する
ものである。

【０００２】

【従来の技術】図５は、例えば、実開昭６３−１８３７
１０号公報に示された従来の保護回路を示す図で、１は
高周波電力増幅器、２はこの高周波電力増幅器１に供給
されるバイアス電流、３は上記バイアス電流２を発生さ
せる直流電源回路、４はこの直流電流回路３から上記バ
イアス電流２の電流値に対応して出力される電流モニタ
信号、５はこの電流モニタ信号４を電圧変換し増幅して
出力する増幅回路、６はこの増幅回路５から出力される
第一の電圧信号、７はこの第一の電圧信号６を基準電圧
と比較するコンパレータ、８はこのコンパレータ７によ
る第一の異常信号、９は上記増幅回路５から出力される
上記第一の電圧信号６と同一波形の第二の電圧信号、１
０はこの第二の電圧信号９の連続時間を検出する連続検
出回路、１１はこの連続検出回路１０による第二の異常
信号、１２はこの第二の異常信号１１と上記第一の異常
信号８との論理和をとる制御回路、１３はこの制御回路
１２で生成される開閉信号、１４はこの開閉信号１３で
制御される開閉回路、１５はこの開閉回路１４から上記
直流電源回路３に与えられる電源制御信号である。

【０００３】次に動作について説明する。高周波電力増
幅器１に流れるバイアス電流２の一部が、このバイアス
電流２を供給する直流電源回路３から電流モニタ信号４
として増幅回路５に与えられる。増幅回路５では上記電
流モニタ信号４を電圧変換して第一の電圧信号６として
コンパレータ７に出力する。コンパレータ７では予め設
定された基準電圧と上記第一の電圧信号６との比較を行
い、上記バイアス電流２が上記基準電圧に達しているか
どうかのレベル判定を行なう。このレベル判定結果は第
一の異常信号８として制御回路１２に入力される。一
方、上記増幅回路５は第二の電圧信号９を連続検出回路
１０に出力する。連続検出回路１０では上記第二の電圧
信号９が予め設定された基準時間だけ連続しているかど
うかの連続時間判定を行なう。この連続時間判定結果は
第二の異常信号１１として、上記制御回路１２に入力さ
れる。制御回路１２では上記の第一の異常信号８と上記
第二の異常信号１１との論理和処理を行い、レベルある
いは連続時間のいずれか一つでも異常であった場合に
は、開閉信号１３を開閉回路１４に制御信号として出力
する。開閉回路１４は上記開閉信号１３を受けて、上記
直流電源回路３を制御する電源制御信号１５を出力し直
流電源回路３を遮断する。このように、バイアス電流２
のレベルあるいは連続時間のいずれかが異常と判定され
た場合には、開閉回路１４から電流制御信号１５が発せ
られ、直流電源回路３が遮断されるので、高周波電力増
幅器１が保護される。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
保護回路では、異常レベルと連続時間はそれぞれ１つの
設定しかできないため、異常レベルの大きさやその連続
時間に対応して運転時間の許容値を個別に設定すること
ができず、例えば、異常レベルが短時間であっても直流
電源回路３が遮断されたりするなど、過度な保護動作を
行ってしまう恐れがあった。また、異常レベルの大きさ
に応じて連続時間の許容量をそれぞれ設定するために
は、コンパレータと連続検出回路とを複数組設ける必要
があり、回路規模が大きくなってしまうという問題点が
あった。

【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、コンパレータ及び連続検出回
路を複数設けることなく、バイアス電流の異常レベルに
応じて、その異常の連続時間の許容値を個別に設定でき
る保護回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の請求項１記載の
保護回路は、高周波増幅器の出力レベルの検出回路と、
この出力レベルが予め設定された基準レベルを超えて持
続する異常持続時間を計数する計数回路と、上記出力レ
ベルをＡ／Ｄ変換し、変換結果に応じて予め設定された
異状判定時間の計数値を出力する回路と、上記異常持続
時間の計数値と上記異常判定時間の計数値とを比較して
異常判定する回路とを備えたものである。

【０００７】本発明の請求項２記載の保護回路は、出力
レベルの変化に応じて、異常判定時間の計数値を変化さ
せるようにしたものである。

【０００８】本発明の請求項３記載の保護回路は、出力
レベルが上記基準レベルを超えたときに、計数回路が起
動するように構成したものである。

【０００９】本発明の請求項４記載の保護回路は、出力
レベルが上記基準レベルより低いレベルに戻った場合に
は、計数回路を停止するかあるいは計数回路の計数値を
リセットするようにしたものである。

【００１０】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面に基づき説明する。なお、以下の説明中、従来
例と共通する部分については同一符号を用いて説明す
る。

【００１１】実施の形態１．図１は本実施の形態１に係
わる保護回路を示す図で、１は高周波電力増幅器、２は
この高周波電力増幅器１に供給されるバイアス電流、３
は上記バイアス電流２を発生させる直流電源回路、４は
この直流電源回路３から上記バイアス電流２の電流に対
応して出力される電流モニタ信号、５はこの電流モニタ
信号４を電圧変換し増幅する増幅回路、１６はこの増幅
回路５から出力される電圧信号、１７はこの電圧信号１
６を基準電圧と比較し、予め設定された基準電圧とのレ
ベル差により重み付けした２進数に変換して出力するＡ
／Ｄコンバータ、１８はこのＡ／Ｄコンバータ１７によ
り重み付けされたデジタル信号、１９は上記デジタル信
号１８を異常判定時間に相当するクロック計数値に変換
するデコーダ、２０はこのデコーダからの計数設定信
号、２１はフリーランで動作するクロック発生回路、２
２はこのクロック発生回路２１から出力されるクロッ
ク、２３は上記デジタル信号１８と上記クロック２２と
を入力とする計数回路、２４はこの計数回路２３から出
力される異常持続時間に相当する２進数の計数結果信
号、２５はこの計数結果信号２４と上記計数設定信号２
０とを比較する一致検出回路、１３はこの一致検出回路
２５で生成される開閉信号、１４はこの開閉信号１３で
制御される開閉回路、１５はこの開閉回路１４から上記
直流電源回路３に与えられる電源制御信号である。な
お、上記増幅回路５は、入力インピーダンスが高く、直
流電源回路３等の電力用ブロックとＡ／Ｄコンバータ１
７等の制御用ブロックとの機能ブロック間干渉を防止す
るバッファとしての用途をもつ。

【００１２】次に動作について説明する。高周波電力増
幅器１に流れるバイアス電流２の一部が、このバイアス
電流２を供給する直流電源回路３から電流モニタ信号４
として増幅回路５に与えられる。増幅回路５では電流モ
ニタ信号４を電圧変換し増幅して電圧信号１６としてＡ
／Ｄコンバータ１７に出力する。Ａ／Ｄコンバータ１７
では上記電圧信号１６を基準電圧と比較し、基準電圧と
のレベル差により重み付けしたデジタル信号１８として
出力する。一例として、２ビットのＡ／Ｄコンバータの
場合、電圧信号１６つまりバイアス電流２が正常であれ
ばデジタル信号１８は「００（正常）」、異常を検出し
たときデジタル信号１８は、上記基準電圧とのレベル差
により、「０１（１；低レベルの異常）」，「１０
（２；中レベルの異常）」，「１１（３；高レベルの異
常）」となる。一方、クロック発生回路２１ではフリー
ラン状態でクロック２２を発生し、計数回路２３に送出
する。計数回路２３では、上記デジタル信号１８を計数
の起動信号として用い、起動の指示があった場合、例え
ば、入力したデジタル信号１８が「１以上」のときに入
力されたクロック２２の計数を開始する。この計数結果
は、逐次、計数結果信号２４として後段の一致検出回路
２５に送出される。また、デジタル信号１８はデコーダ
１９に与えられ、デコーダ１９ではデジタル信号１８に
応じて、異常持続時間を設定するための計数設定信号２
０を設定し一致検出回路２５に出力する。すなわち、バ
イアス電流２の異常が低レベルの異常（デジタル信号１
８が「０１」）であれば、異常持続時間を短くし、中レ
ベルの異常（デジタル信号１８が「１０」）であれば異
常持続時間を長くするというように計数設定信号２０を
設定する。一致検出回路２５では、上記計数結果信号２
４と上記計数設定信号２０とが一致するか否かの判定を
行い、一致した場合には開閉回路１４を制御する開閉信
号１３を出力する。開閉回路１４では、上記開閉信号１
３を受けて、直流電源回路３を制御する電源制御信号１
５を出力し直流電源回路３を遮断する。このように、バ
イアス電流２のレベルが上記レベルに対応する時間持続
した場合には、バイアス電流２が異常であると判定さ
れ、開閉回路１４に開閉信号１３が送られ、開閉回路１
４から電流制御信号１５が発せられ、直流電源回路３が
遮断されるので、高周波電力増幅器１が保護される。

【００１３】このように、本実施の形態１によれば、バ
イアス電流２のレベルを基準レベルと比較し、その出力
レベルが上記基準値とのレベル差に対応する時間以上連
続した場合に上記バイアス電流２が異常であると判定
し、直流電源回路３を遮断するようにしたので、高レベ
ルの異常に対しては短時間で保護をかけ、低レベルの異
常に対しては長時間の連続を許容する保護をかけるとい
ったレベルに応じた保護動作を行うことができ、高周波
電力増幅器１を効率良く保護することができる。

【００１４】実施の形態２.上記実施の形態１では、Ａ
／Ｄコンバータ１７に入力する信号として、高周波電力
増幅器１へのバイアス電流２をモニタして得られる電圧
信号１６を用いたが、図２に示すように、高周波電力増
幅器１から出力される高周波信号をモニタし、このモニ
タされた信号に基づいて高周波電力増幅器１の異常を検
出するようにしても良い。例えば、高周波電力増幅器１
にカップラを備え、高周波電力増幅器１から出力される
高周波信号の一部をモニタ用検波信号２６として抽出
し、モニタ用検波信号２６を増幅回路５に与えることに
より、上記実施の形態１と同様に、異常を判定し、直流
電源回路３を遮断することにより、高周波電力増幅器１
を保護することができる。

【００１５】実施の形態３.上記実施の形態１、２で
は、バイアス電流２あるいは高周波信号の出力レベルを
基準値のレベルと比較し、その出力レベルが上記基準値
とのレベル差に対応する時間以上連続した場合に異常で
あると判定し、直流電源回路３を遮断するようにした
が、本実施の形態３は、このレベルを考慮して異常を判
定し、開閉回路１４に開閉信号１３を出力する回路を示
すものである。図３は、本実施の形態３に係わる開閉信
号を出力する回路を示す図で、１６は異常検出対象とな
る電圧信号、２７は最小異常検出レベル、２８は飽和異
常検出レベル、１７は上記電圧信号１６を入力とし、最
小異常検出レベル２７をＡ／Ｄ変換の最小基準電圧、飽
和異常検出レベル２８をＡ／Ｄ変換の最大基準電圧と
し、電圧信号１６をこれらの基準電圧と比較し２進数に
変換するＡ／Ｄコンバータ、１８はこのＡ／Ｄコンバー
タ１７により重み付けされたデジタル信号、２９はこの
デジタル信号１８をクロック計数値に変換するＲＯＭ、
２０はこのＲＯＭ２９からの複数ビットで表される計数
設定信号、３０はこのＲＯＭ２９からの複数ビットで表
され、計数対象を設定し、対象外のビットは後述の排他
的論理和３３の出力を強制的に一致状態とするための計
数対象設定信号、３１は上記デジタル信号１８の１０進
換算値が「０」か「０以外」かを判定する第一の論理
和、３２はこの第一の論理和３１の出力であるロード／
カウント信号、２２はクロック、２３は上記ロード／カ
ウント信号３２を計数制御入力とし、クロック２２を被
計数入力とするクロック２２の計数回路、２４はこの計
数回路２３から出力される２進数の複数ビットで表され
る計数結果信号、３３は上記計数設定信号２０と計数結
果信号２４の同一の重みのビット毎の一致を検出し、ま
た計数対象設定信号３０で出力が制御される排他的論理
和、３４はこの排他的論理和３３からの出力である単ビ
ット一致信号、３５は複数の上記単ビット一致信号３４
が「全ビット一致」か「不一致ビットあり」かを判定す
る第二の論理和、３６はこの第二の論理和回路からの全
ビット一致信号、３７はこの全ビット一致信号３６が入
力されたことを記憶する保持回路、１３はこの保持回路
の出力である開閉信号である。なお、上記排他的論理和
３３及び上記第二の論理和３５は、上記実施の形態１，
２の一致検出回路２５に相当する。

【００１６】図４は、図３の動作を説明するためのタイ
ムチャート一例である。以下、図３の回路の動作につい
て図４を参照して説明する。図４に示す電圧信号１６が
Ａ／Ｄコンバータ１７に入力されると、上記電圧信号
は、４ビットのデジタル信号１８に変換されてＲＯＭ２
９に入力される。ＲＯＭ２９は、このデジタル信号１８
のレベルの時間的な変化に追随して、計数設定信号２０
と計数対象設定信号３０とを後段の排他的論理和３３に
出力する。一方、上記デジタル信号１８は第一の論理和
３１にも入力される。論理和３１では、「全ビットが
０」か否かを判定し、計数回路の計数開始（実行）と停
止（初期化）を制御するロード／カウント信号３２を計
数回路２３に入力する。計数回路２３はこのロード／カ
ウント信号３２により、クロック２２の計数の初期化
（ロード）と実行（カウント）が制御される。

【００１７】電圧信号１６は、Ａ／Ｄコンバータ１７に
より、そのレベルに対応するレベル４のデジタル信号に
変換されたとすると、計数回路２３にはデジタル信号１
８として「１０００」が入力し、計数回路２３は計数を
開始する。計数回路２３から出力される計数結果信号２
４の各ビットは、そのときの各クロック入力毎に積算さ
れた時間、すなわち、異常持続時間を示す計数値で、図
４には、計数結果信号第１ビットから第６ビットまでの
一例をあげる。一方、ＲＯＭ２９からは、計数設定信号
２０と計数対象設定信号３０をまとめた信号（以下、判
定信号という）として、例えば、「ｚｚｚｚ１０」を出
力する（図４の例１）。ここで「ｚ」は、そのビットは
一致検出の対象外であることを示し、「１０」は上記計
数結果信号２４との一致値検出に使用する第１ビットと
第２ビットとを示す。排他的論理和３３はこの場合、計
数結果信号２４のビット数と同じ６回路を有するが、図
では省略している。排他的論理和３３では計数結果信号
２４と計数設定信号２０の各ビット毎の一致を照合し、
一致の場合「０」を出力する。さらにこの出力は先の
「ｚ」で指定されたビットの場合は照合結果によらず
「０」を出力するように、排他的論理和３３を制御す
る。従ってこの場合、計数結果信号２４の第２ビットと
第１ビットがそれぞれ１と０となった時点で、第二の論
理和３５から全ビット一致信号３６が保持回路３７に送
られ、保持回路３７から開閉信号１３が発せられ、直流
電源回路３を遮断する（図４の開閉信号 例１を参
照）。

【００１８】また、高周波電力増幅器１は過剰な電流に
対して余裕がある場合などには、図４の例２に示すよう
に、ＲＯＭ２９からの判定信号を「ｚｚｚｌｌｌ」と
し、計数結果信号２４の第３ビット、第２ビット、第１
ビットが１、１、１となった時点で開閉信号１３が発せ
られるように設定しても良い。はじめにレベル４であっ
たデジタル信号１８が、図４に示すように、例えば、６
クロック後にレベルが２に低下すると、判定信号も同時
に変化する。この時点では、計数結果信号２４は「００
０１０１」で、まだ判定信号「ｚｚｚｌｌｌ」に達して
いないので、第二の論理和３５は「不一致ビットあり」
として、全ビット一致信号３６を保持回路３７に送らな
いので、開閉信号１３は発せられない。デジタル信号１
８のレベルの変化に伴って、判定信号が「ｚｌｌ０ｌ
０」になると、計数結果信号２４が「ｚｌｌ０ｌ０」に
達するまで第二の論理和３５からは全ビット一致信号３
６は出力されず、開閉信号１３は発せられない。更に、
計数結果信号２４が「ｚｌｌ０ｌ０」になる前に、デジ
タル信号１８のレベルが変化して、判定信号が「ｚｚｌ
ｌｌｌ」に変わる。そして、計数結果信号２４は、計数
回路２３が最初に計数を開始してからこの電圧信号１６
の区間内で判定信号「ｚｚｌｌｌｌ」に一致するので、
第二の論理和３５から全ビット一致信号３６が保持回路
３７に送られ、保持回路３７から開閉信号１３が発せら
れ、直流電源回路３を遮断する。なお、本実施の形態３
においては、バイアス電流２のレベルを基準のレベル計
数設定信号２０の変化時点における、計数結果信号２４
の値によって、変化時点から開閉信号１３が異常を呈す
るまでの時間が、計数対象ビット数で表現できる最大の
時間の２倍の範囲内となる特徴がある。

【００１９】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、検出した出力レベルをＡ／Ｄ変換し、変換
結果に応じて予め設定された異状判定時間の計数値を出
力するする回路と、この出力レベルが予め設定された基
準レベルを超えて持続する異常持続時間を計数する計数
回路と、上記異常持続時間の計数値と上記異常判定時間
の計数値とを比較して異常判定する回路とを備え、異常
のレベルに応じた保護動作を行うようにしたので、高周
波電力増幅器等に対する過度な保護動作をさけることが
でき、通信システムのシステムダウンを最小にすること
ができる。

【００２０】請求項２記載の発明によれば、出力レベル
の変化に応じて、異常判定時間の計数値を変化させるよ
うにしたので、レベルが変動した場合でも、有効な異常
判定を行うことができる。

【００２１】請求項３記載の発明によれば、出力レベル
が上記基準レベルを超えたときに、計数回路が起動する
ように構成したので、異常持続時間の計数値を正確に求
めることができる。

【００２２】請求項４記載の発明によれば、出力レベル
が上記基準レベルより低いレベルに戻った場合には、計
数回路を停止するかあるいは計数回路の計数値をリセッ
トするようにし、出力レベルの変動が短時間であったり
所定時間低レベルであった場合などには異常とみなさな
いようにしたので、高周波電力増幅器等に対する過度な
保護動作をさけることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１による保護回路を示す
ブロック図である。

【図２】 本発明の実施の形態２による保護回路を示す
ブロック図である。

【図３】 本発明の実施の形態３による開閉信号を得る
回路を示すブロック図である。

【図４】 本発明の実施の形態３による開閉信号を得る
回路の動作を説明する図である。

【図５】 従来の保護回路を示すブロック図である。

【符号の説明】

１ 高周波電力増幅器、２ バイアス電流、３ 直流電
源回路、４ 電流モニタ信号、５ 増幅回路、６ 第一
の電圧信号、７ コンパレータ、８ 第一の異常信号、
９ 第二の電圧信号、１０ 連続検出回路、１１ 第二
の異常信号、１２ 制御回路、１３ 開閉信号、１４
開閉回路、１５ 電源制御信号、１６ 電圧信号、１７
Ａ／Ｄコンバータ、１８ デジタル信号、１９ デコ
ーダ、２０ 計数設定信号、２１ クロック発生回路、
２２ クロック、２３ 計数回路、２４ 計数結果信
号、２５ 一致検出回路、２６ モニタ用検波信号、２
７ 最小異常検出レベル、２８ 飽和異常検出レベル、
２９ ＲＯＭ、３０ 計数対象設定信号、３１ 第一の
論理和、３２ ロード／カウント信号、３３ 排他的論
理和、３４ 単ビット一致信号、３５ 第二の論理和、
３６ 全ビット一致信号、３７ 保持回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高周波増幅器の出力レベルの検出回路
   と、この出力レベルが予め設定された基準レベルを超え
   て持続する異常持続時間を計数する計数回路と、上記出
   力レベルをＡ／Ｄ変換し、変換結果に応じて予め設定さ
   れた異状判定時間の計数値を出力する回路と、上記異常
   持続時間の計数値と上記異常判定時間の計数値とを比較
   して異常判定する回路とを備えたことを特徴とする保護
   回路。
2. 【請求項２】 出力レベルの変化に応じて、異常判定時
   間の計数値を変化させるようにしたことを特徴とする請
   求項１記載の保護回路。
3. 【請求項３】 出力レベルが上記基準レベルを超えたと
   きに、計数回路が起動するように構成したことを特徴と
   する請求項２記載の保護回路。
4. 【請求項４】 出力レベルが上記基準レベルより低いレ
   ベルに戻った場合には、計数回路を停止するかあるいは
   計数回路の計数値をリセットするようにしたことを特徴
   とする請求項２記載の保護回路。