JPH11330871A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPH11330871A JPH11330871A JP10133573A JP13357398A JPH11330871A JP H11330871 A JPH11330871 A JP H11330871A JP 10133573 A JP10133573 A JP 10133573A JP 13357398 A JP13357398 A JP 13357398A JP H11330871 A JPH11330871 A JP H11330871A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- abnormality
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 コンパレータ及び連続検出回路を複数設ける
ことなく、バイアス電流の異常レベルに応じて、その異
常の連続時間の許容値を個別に設定できる保護回路を提
供することを目的とする。 【解決手段】 バイアス電流2の検出信号の出力レベル
をA/D変換するA/Dコンバータ17と、上記変換結
果に応じて予め設定された異状判定時間の計数値を出力
するするデコーダ19と、この出力レベルが予め設定さ
れた基準レベルを超えて持続する異常持続時間を計数す
る計数回路23とを備え、上記異常持続時間の計数値と
上記異常判定時間の計数値とを比較して上記バイアス電
流2の異常判定を行い、高周波電力増幅器1の保護動作
を行うようにした。
ことなく、バイアス電流の異常レベルに応じて、その異
常の連続時間の許容値を個別に設定できる保護回路を提
供することを目的とする。 【解決手段】 バイアス電流2の検出信号の出力レベル
をA/D変換するA/Dコンバータ17と、上記変換結
果に応じて予め設定された異状判定時間の計数値を出力
するするデコーダ19と、この出力レベルが予め設定さ
れた基準レベルを超えて持続する異常持続時間を計数す
る計数回路23とを備え、上記異常持続時間の計数値と
上記異常判定時間の計数値とを比較して上記バイアス電
流2の異常判定を行い、高周波電力増幅器1の保護動作
を行うようにした。
Description
【0001】
【発明の属する技術分野】この発明は、通信用増幅器な
どのフルタイム動作が要求され、かつ、システムダウン
を最小にすることが要求される高周波増幅器の過大出
力,過大駆動に対する保護処理を行う保護回路に関する
ものである。
どのフルタイム動作が要求され、かつ、システムダウン
を最小にすることが要求される高周波増幅器の過大出
力,過大駆動に対する保護処理を行う保護回路に関する
ものである。
【0002】
【従来の技術】図5は、例えば、実開昭63−1837
10号公報に示された従来の保護回路を示す図で、1は
高周波電力増幅器、2はこの高周波電力増幅器1に供給
されるバイアス電流、3は上記バイアス電流2を発生さ
せる直流電源回路、4はこの直流電流回路3から上記バ
イアス電流2の電流値に対応して出力される電流モニタ
信号、5はこの電流モニタ信号4を電圧変換し増幅して
出力する増幅回路、6はこの増幅回路5から出力される
第一の電圧信号、7はこの第一の電圧信号6を基準電圧
と比較するコンパレータ、8はこのコンパレータ7によ
る第一の異常信号、9は上記増幅回路5から出力される
上記第一の電圧信号6と同一波形の第二の電圧信号、1
0はこの第二の電圧信号9の連続時間を検出する連続検
出回路、11はこの連続検出回路10による第二の異常
信号、12はこの第二の異常信号11と上記第一の異常
信号8との論理和をとる制御回路、13はこの制御回路
12で生成される開閉信号、14はこの開閉信号13で
制御される開閉回路、15はこの開閉回路14から上記
直流電源回路3に与えられる電源制御信号である。
10号公報に示された従来の保護回路を示す図で、1は
高周波電力増幅器、2はこの高周波電力増幅器1に供給
されるバイアス電流、3は上記バイアス電流2を発生さ
せる直流電源回路、4はこの直流電流回路3から上記バ
イアス電流2の電流値に対応して出力される電流モニタ
信号、5はこの電流モニタ信号4を電圧変換し増幅して
出力する増幅回路、6はこの増幅回路5から出力される
第一の電圧信号、7はこの第一の電圧信号6を基準電圧
と比較するコンパレータ、8はこのコンパレータ7によ
る第一の異常信号、9は上記増幅回路5から出力される
上記第一の電圧信号6と同一波形の第二の電圧信号、1
0はこの第二の電圧信号9の連続時間を検出する連続検
出回路、11はこの連続検出回路10による第二の異常
信号、12はこの第二の異常信号11と上記第一の異常
信号8との論理和をとる制御回路、13はこの制御回路
12で生成される開閉信号、14はこの開閉信号13で
制御される開閉回路、15はこの開閉回路14から上記
直流電源回路3に与えられる電源制御信号である。
【0003】次に動作について説明する。高周波電力増
幅器1に流れるバイアス電流2の一部が、このバイアス
電流2を供給する直流電源回路3から電流モニタ信号4
として増幅回路5に与えられる。増幅回路5では上記電
流モニタ信号4を電圧変換して第一の電圧信号6として
コンパレータ7に出力する。コンパレータ7では予め設
定された基準電圧と上記第一の電圧信号6との比較を行
い、上記バイアス電流2が上記基準電圧に達しているか
どうかのレベル判定を行なう。このレベル判定結果は第
一の異常信号8として制御回路12に入力される。一
方、上記増幅回路5は第二の電圧信号9を連続検出回路
10に出力する。連続検出回路10では上記第二の電圧
信号9が予め設定された基準時間だけ連続しているかど
うかの連続時間判定を行なう。この連続時間判定結果は
第二の異常信号11として、上記制御回路12に入力さ
れる。制御回路12では上記の第一の異常信号8と上記
第二の異常信号11との論理和処理を行い、レベルある
いは連続時間のいずれか一つでも異常であった場合に
は、開閉信号13を開閉回路14に制御信号として出力
する。開閉回路14は上記開閉信号13を受けて、上記
直流電源回路3を制御する電源制御信号15を出力し直
流電源回路3を遮断する。このように、バイアス電流2
のレベルあるいは連続時間のいずれかが異常と判定され
た場合には、開閉回路14から電流制御信号15が発せ
られ、直流電源回路3が遮断されるので、高周波電力増
幅器1が保護される。
幅器1に流れるバイアス電流2の一部が、このバイアス
電流2を供給する直流電源回路3から電流モニタ信号4
として増幅回路5に与えられる。増幅回路5では上記電
流モニタ信号4を電圧変換して第一の電圧信号6として
コンパレータ7に出力する。コンパレータ7では予め設
定された基準電圧と上記第一の電圧信号6との比較を行
い、上記バイアス電流2が上記基準電圧に達しているか
どうかのレベル判定を行なう。このレベル判定結果は第
一の異常信号8として制御回路12に入力される。一
方、上記増幅回路5は第二の電圧信号9を連続検出回路
10に出力する。連続検出回路10では上記第二の電圧
信号9が予め設定された基準時間だけ連続しているかど
うかの連続時間判定を行なう。この連続時間判定結果は
第二の異常信号11として、上記制御回路12に入力さ
れる。制御回路12では上記の第一の異常信号8と上記
第二の異常信号11との論理和処理を行い、レベルある
いは連続時間のいずれか一つでも異常であった場合に
は、開閉信号13を開閉回路14に制御信号として出力
する。開閉回路14は上記開閉信号13を受けて、上記
直流電源回路3を制御する電源制御信号15を出力し直
流電源回路3を遮断する。このように、バイアス電流2
のレベルあるいは連続時間のいずれかが異常と判定され
た場合には、開閉回路14から電流制御信号15が発せ
られ、直流電源回路3が遮断されるので、高周波電力増
幅器1が保護される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
保護回路では、異常レベルと連続時間はそれぞれ1つの
設定しかできないため、異常レベルの大きさやその連続
時間に対応して運転時間の許容値を個別に設定すること
ができず、例えば、異常レベルが短時間であっても直流
電源回路3が遮断されたりするなど、過度な保護動作を
行ってしまう恐れがあった。また、異常レベルの大きさ
に応じて連続時間の許容量をそれぞれ設定するために
は、コンパレータと連続検出回路とを複数組設ける必要
があり、回路規模が大きくなってしまうという問題点が
あった。
保護回路では、異常レベルと連続時間はそれぞれ1つの
設定しかできないため、異常レベルの大きさやその連続
時間に対応して運転時間の許容値を個別に設定すること
ができず、例えば、異常レベルが短時間であっても直流
電源回路3が遮断されたりするなど、過度な保護動作を
行ってしまう恐れがあった。また、異常レベルの大きさ
に応じて連続時間の許容量をそれぞれ設定するために
は、コンパレータと連続検出回路とを複数組設ける必要
があり、回路規模が大きくなってしまうという問題点が
あった。
【0005】この発明は、上記のような問題点を解消す
るためになされたもので、コンパレータ及び連続検出回
路を複数設けることなく、バイアス電流の異常レベルに
応じて、その異常の連続時間の許容値を個別に設定でき
る保護回路を提供することを目的とする。
るためになされたもので、コンパレータ及び連続検出回
路を複数設けることなく、バイアス電流の異常レベルに
応じて、その異常の連続時間の許容値を個別に設定でき
る保護回路を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の請求項1記載の
保護回路は、高周波増幅器の出力レベルの検出回路と、
この出力レベルが予め設定された基準レベルを超えて持
続する異常持続時間を計数する計数回路と、上記出力レ
ベルをA/D変換し、変換結果に応じて予め設定された
異状判定時間の計数値を出力する回路と、上記異常持続
時間の計数値と上記異常判定時間の計数値とを比較して
異常判定する回路とを備えたものである。
保護回路は、高周波増幅器の出力レベルの検出回路と、
この出力レベルが予め設定された基準レベルを超えて持
続する異常持続時間を計数する計数回路と、上記出力レ
ベルをA/D変換し、変換結果に応じて予め設定された
異状判定時間の計数値を出力する回路と、上記異常持続
時間の計数値と上記異常判定時間の計数値とを比較して
異常判定する回路とを備えたものである。
【0007】本発明の請求項2記載の保護回路は、出力
レベルの変化に応じて、異常判定時間の計数値を変化さ
せるようにしたものである。
レベルの変化に応じて、異常判定時間の計数値を変化さ
せるようにしたものである。
【0008】本発明の請求項3記載の保護回路は、出力
レベルが上記基準レベルを超えたときに、計数回路が起
動するように構成したものである。
レベルが上記基準レベルを超えたときに、計数回路が起
動するように構成したものである。
【0009】本発明の請求項4記載の保護回路は、出力
レベルが上記基準レベルより低いレベルに戻った場合に
は、計数回路を停止するかあるいは計数回路の計数値を
リセットするようにしたものである。
レベルが上記基準レベルより低いレベルに戻った場合に
は、計数回路を停止するかあるいは計数回路の計数値を
リセットするようにしたものである。
【0010】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面に基づき説明する。なお、以下の説明中、従来
例と共通する部分については同一符号を用いて説明す
る。
いて図面に基づき説明する。なお、以下の説明中、従来
例と共通する部分については同一符号を用いて説明す
る。
【0011】実施の形態1.図1は本実施の形態1に係
わる保護回路を示す図で、1は高周波電力増幅器、2は
この高周波電力増幅器1に供給されるバイアス電流、3
は上記バイアス電流2を発生させる直流電源回路、4は
この直流電源回路3から上記バイアス電流2の電流に対
応して出力される電流モニタ信号、5はこの電流モニタ
信号4を電圧変換し増幅する増幅回路、16はこの増幅
回路5から出力される電圧信号、17はこの電圧信号1
6を基準電圧と比較し、予め設定された基準電圧とのレ
ベル差により重み付けした2進数に変換して出力するA
/Dコンバータ、18はこのA/Dコンバータ17によ
り重み付けされたデジタル信号、19は上記デジタル信
号18を異常判定時間に相当するクロック計数値に変換
するデコーダ、20はこのデコーダからの計数設定信
号、21はフリーランで動作するクロック発生回路、2
2はこのクロック発生回路21から出力されるクロッ
ク、23は上記デジタル信号18と上記クロック22と
を入力とする計数回路、24はこの計数回路23から出
力される異常持続時間に相当する2進数の計数結果信
号、25はこの計数結果信号24と上記計数設定信号2
0とを比較する一致検出回路、13はこの一致検出回路
25で生成される開閉信号、14はこの開閉信号13で
制御される開閉回路、15はこの開閉回路14から上記
直流電源回路3に与えられる電源制御信号である。な
お、上記増幅回路5は、入力インピーダンスが高く、直
流電源回路3等の電力用ブロックとA/Dコンバータ1
7等の制御用ブロックとの機能ブロック間干渉を防止す
るバッファとしての用途をもつ。
わる保護回路を示す図で、1は高周波電力増幅器、2は
この高周波電力増幅器1に供給されるバイアス電流、3
は上記バイアス電流2を発生させる直流電源回路、4は
この直流電源回路3から上記バイアス電流2の電流に対
応して出力される電流モニタ信号、5はこの電流モニタ
信号4を電圧変換し増幅する増幅回路、16はこの増幅
回路5から出力される電圧信号、17はこの電圧信号1
6を基準電圧と比較し、予め設定された基準電圧とのレ
ベル差により重み付けした2進数に変換して出力するA
/Dコンバータ、18はこのA/Dコンバータ17によ
り重み付けされたデジタル信号、19は上記デジタル信
号18を異常判定時間に相当するクロック計数値に変換
するデコーダ、20はこのデコーダからの計数設定信
号、21はフリーランで動作するクロック発生回路、2
2はこのクロック発生回路21から出力されるクロッ
ク、23は上記デジタル信号18と上記クロック22と
を入力とする計数回路、24はこの計数回路23から出
力される異常持続時間に相当する2進数の計数結果信
号、25はこの計数結果信号24と上記計数設定信号2
0とを比較する一致検出回路、13はこの一致検出回路
25で生成される開閉信号、14はこの開閉信号13で
制御される開閉回路、15はこの開閉回路14から上記
直流電源回路3に与えられる電源制御信号である。な
お、上記増幅回路5は、入力インピーダンスが高く、直
流電源回路3等の電力用ブロックとA/Dコンバータ1
7等の制御用ブロックとの機能ブロック間干渉を防止す
るバッファとしての用途をもつ。
【0012】次に動作について説明する。高周波電力増
幅器1に流れるバイアス電流2の一部が、このバイアス
電流2を供給する直流電源回路3から電流モニタ信号4
として増幅回路5に与えられる。増幅回路5では電流モ
ニタ信号4を電圧変換し増幅して電圧信号16としてA
/Dコンバータ17に出力する。A/Dコンバータ17
では上記電圧信号16を基準電圧と比較し、基準電圧と
のレベル差により重み付けしたデジタル信号18として
出力する。一例として、2ビットのA/Dコンバータの
場合、電圧信号16つまりバイアス電流2が正常であれ
ばデジタル信号18は「00(正常)」、異常を検出し
たときデジタル信号18は、上記基準電圧とのレベル差
により、「01(1;低レベルの異常)」,「10
(2;中レベルの異常)」,「11(3;高レベルの異
常)」となる。一方、クロック発生回路21ではフリー
ラン状態でクロック22を発生し、計数回路23に送出
する。計数回路23では、上記デジタル信号18を計数
の起動信号として用い、起動の指示があった場合、例え
ば、入力したデジタル信号18が「1以上」のときに入
力されたクロック22の計数を開始する。この計数結果
は、逐次、計数結果信号24として後段の一致検出回路
25に送出される。また、デジタル信号18はデコーダ
19に与えられ、デコーダ19ではデジタル信号18に
応じて、異常持続時間を設定するための計数設定信号2
0を設定し一致検出回路25に出力する。すなわち、バ
イアス電流2の異常が低レベルの異常(デジタル信号1
8が「01」)であれば、異常持続時間を短くし、中レ
ベルの異常(デジタル信号18が「10」)であれば異
常持続時間を長くするというように計数設定信号20を
設定する。一致検出回路25では、上記計数結果信号2
4と上記計数設定信号20とが一致するか否かの判定を
行い、一致した場合には開閉回路14を制御する開閉信
号13を出力する。開閉回路14では、上記開閉信号1
3を受けて、直流電源回路3を制御する電源制御信号1
5を出力し直流電源回路3を遮断する。このように、バ
イアス電流2のレベルが上記レベルに対応する時間持続
した場合には、バイアス電流2が異常であると判定さ
れ、開閉回路14に開閉信号13が送られ、開閉回路1
4から電流制御信号15が発せられ、直流電源回路3が
遮断されるので、高周波電力増幅器1が保護される。
幅器1に流れるバイアス電流2の一部が、このバイアス
電流2を供給する直流電源回路3から電流モニタ信号4
として増幅回路5に与えられる。増幅回路5では電流モ
ニタ信号4を電圧変換し増幅して電圧信号16としてA
/Dコンバータ17に出力する。A/Dコンバータ17
では上記電圧信号16を基準電圧と比較し、基準電圧と
のレベル差により重み付けしたデジタル信号18として
出力する。一例として、2ビットのA/Dコンバータの
場合、電圧信号16つまりバイアス電流2が正常であれ
ばデジタル信号18は「00(正常)」、異常を検出し
たときデジタル信号18は、上記基準電圧とのレベル差
により、「01(1;低レベルの異常)」,「10
(2;中レベルの異常)」,「11(3;高レベルの異
常)」となる。一方、クロック発生回路21ではフリー
ラン状態でクロック22を発生し、計数回路23に送出
する。計数回路23では、上記デジタル信号18を計数
の起動信号として用い、起動の指示があった場合、例え
ば、入力したデジタル信号18が「1以上」のときに入
力されたクロック22の計数を開始する。この計数結果
は、逐次、計数結果信号24として後段の一致検出回路
25に送出される。また、デジタル信号18はデコーダ
19に与えられ、デコーダ19ではデジタル信号18に
応じて、異常持続時間を設定するための計数設定信号2
0を設定し一致検出回路25に出力する。すなわち、バ
イアス電流2の異常が低レベルの異常(デジタル信号1
8が「01」)であれば、異常持続時間を短くし、中レ
ベルの異常(デジタル信号18が「10」)であれば異
常持続時間を長くするというように計数設定信号20を
設定する。一致検出回路25では、上記計数結果信号2
4と上記計数設定信号20とが一致するか否かの判定を
行い、一致した場合には開閉回路14を制御する開閉信
号13を出力する。開閉回路14では、上記開閉信号1
3を受けて、直流電源回路3を制御する電源制御信号1
5を出力し直流電源回路3を遮断する。このように、バ
イアス電流2のレベルが上記レベルに対応する時間持続
した場合には、バイアス電流2が異常であると判定さ
れ、開閉回路14に開閉信号13が送られ、開閉回路1
4から電流制御信号15が発せられ、直流電源回路3が
遮断されるので、高周波電力増幅器1が保護される。
【0013】このように、本実施の形態1によれば、バ
イアス電流2のレベルを基準レベルと比較し、その出力
レベルが上記基準値とのレベル差に対応する時間以上連
続した場合に上記バイアス電流2が異常であると判定
し、直流電源回路3を遮断するようにしたので、高レベ
ルの異常に対しては短時間で保護をかけ、低レベルの異
常に対しては長時間の連続を許容する保護をかけるとい
ったレベルに応じた保護動作を行うことができ、高周波
電力増幅器1を効率良く保護することができる。
イアス電流2のレベルを基準レベルと比較し、その出力
レベルが上記基準値とのレベル差に対応する時間以上連
続した場合に上記バイアス電流2が異常であると判定
し、直流電源回路3を遮断するようにしたので、高レベ
ルの異常に対しては短時間で保護をかけ、低レベルの異
常に対しては長時間の連続を許容する保護をかけるとい
ったレベルに応じた保護動作を行うことができ、高周波
電力増幅器1を効率良く保護することができる。
【0014】実施の形態2.上記実施の形態1では、A
/Dコンバータ17に入力する信号として、高周波電力
増幅器1へのバイアス電流2をモニタして得られる電圧
信号16を用いたが、図2に示すように、高周波電力増
幅器1から出力される高周波信号をモニタし、このモニ
タされた信号に基づいて高周波電力増幅器1の異常を検
出するようにしても良い。例えば、高周波電力増幅器1
にカップラを備え、高周波電力増幅器1から出力される
高周波信号の一部をモニタ用検波信号26として抽出
し、モニタ用検波信号26を増幅回路5に与えることに
より、上記実施の形態1と同様に、異常を判定し、直流
電源回路3を遮断することにより、高周波電力増幅器1
を保護することができる。
/Dコンバータ17に入力する信号として、高周波電力
増幅器1へのバイアス電流2をモニタして得られる電圧
信号16を用いたが、図2に示すように、高周波電力増
幅器1から出力される高周波信号をモニタし、このモニ
タされた信号に基づいて高周波電力増幅器1の異常を検
出するようにしても良い。例えば、高周波電力増幅器1
にカップラを備え、高周波電力増幅器1から出力される
高周波信号の一部をモニタ用検波信号26として抽出
し、モニタ用検波信号26を増幅回路5に与えることに
より、上記実施の形態1と同様に、異常を判定し、直流
電源回路3を遮断することにより、高周波電力増幅器1
を保護することができる。
【0015】実施の形態3.上記実施の形態1、2で
は、バイアス電流2あるいは高周波信号の出力レベルを
基準値のレベルと比較し、その出力レベルが上記基準値
とのレベル差に対応する時間以上連続した場合に異常で
あると判定し、直流電源回路3を遮断するようにした
が、本実施の形態3は、このレベルを考慮して異常を判
定し、開閉回路14に開閉信号13を出力する回路を示
すものである。図3は、本実施の形態3に係わる開閉信
号を出力する回路を示す図で、16は異常検出対象とな
る電圧信号、27は最小異常検出レベル、28は飽和異
常検出レベル、17は上記電圧信号16を入力とし、最
小異常検出レベル27をA/D変換の最小基準電圧、飽
和異常検出レベル28をA/D変換の最大基準電圧と
し、電圧信号16をこれらの基準電圧と比較し2進数に
変換するA/Dコンバータ、18はこのA/Dコンバー
タ17により重み付けされたデジタル信号、29はこの
デジタル信号18をクロック計数値に変換するROM、
20はこのROM29からの複数ビットで表される計数
設定信号、30はこのROM29からの複数ビットで表
され、計数対象を設定し、対象外のビットは後述の排他
的論理和33の出力を強制的に一致状態とするための計
数対象設定信号、31は上記デジタル信号18の10進
換算値が「0」か「0以外」かを判定する第一の論理
和、32はこの第一の論理和31の出力であるロード/
カウント信号、22はクロック、23は上記ロード/カ
ウント信号32を計数制御入力とし、クロック22を被
計数入力とするクロック22の計数回路、24はこの計
数回路23から出力される2進数の複数ビットで表され
る計数結果信号、33は上記計数設定信号20と計数結
果信号24の同一の重みのビット毎の一致を検出し、ま
た計数対象設定信号30で出力が制御される排他的論理
和、34はこの排他的論理和33からの出力である単ビ
ット一致信号、35は複数の上記単ビット一致信号34
が「全ビット一致」か「不一致ビットあり」かを判定す
る第二の論理和、36はこの第二の論理和回路からの全
ビット一致信号、37はこの全ビット一致信号36が入
力されたことを記憶する保持回路、13はこの保持回路
の出力である開閉信号である。なお、上記排他的論理和
33及び上記第二の論理和35は、上記実施の形態1,
2の一致検出回路25に相当する。
は、バイアス電流2あるいは高周波信号の出力レベルを
基準値のレベルと比較し、その出力レベルが上記基準値
とのレベル差に対応する時間以上連続した場合に異常で
あると判定し、直流電源回路3を遮断するようにした
が、本実施の形態3は、このレベルを考慮して異常を判
定し、開閉回路14に開閉信号13を出力する回路を示
すものである。図3は、本実施の形態3に係わる開閉信
号を出力する回路を示す図で、16は異常検出対象とな
る電圧信号、27は最小異常検出レベル、28は飽和異
常検出レベル、17は上記電圧信号16を入力とし、最
小異常検出レベル27をA/D変換の最小基準電圧、飽
和異常検出レベル28をA/D変換の最大基準電圧と
し、電圧信号16をこれらの基準電圧と比較し2進数に
変換するA/Dコンバータ、18はこのA/Dコンバー
タ17により重み付けされたデジタル信号、29はこの
デジタル信号18をクロック計数値に変換するROM、
20はこのROM29からの複数ビットで表される計数
設定信号、30はこのROM29からの複数ビットで表
され、計数対象を設定し、対象外のビットは後述の排他
的論理和33の出力を強制的に一致状態とするための計
数対象設定信号、31は上記デジタル信号18の10進
換算値が「0」か「0以外」かを判定する第一の論理
和、32はこの第一の論理和31の出力であるロード/
カウント信号、22はクロック、23は上記ロード/カ
ウント信号32を計数制御入力とし、クロック22を被
計数入力とするクロック22の計数回路、24はこの計
数回路23から出力される2進数の複数ビットで表され
る計数結果信号、33は上記計数設定信号20と計数結
果信号24の同一の重みのビット毎の一致を検出し、ま
た計数対象設定信号30で出力が制御される排他的論理
和、34はこの排他的論理和33からの出力である単ビ
ット一致信号、35は複数の上記単ビット一致信号34
が「全ビット一致」か「不一致ビットあり」かを判定す
る第二の論理和、36はこの第二の論理和回路からの全
ビット一致信号、37はこの全ビット一致信号36が入
力されたことを記憶する保持回路、13はこの保持回路
の出力である開閉信号である。なお、上記排他的論理和
33及び上記第二の論理和35は、上記実施の形態1,
2の一致検出回路25に相当する。
【0016】図4は、図3の動作を説明するためのタイ
ムチャート一例である。以下、図3の回路の動作につい
て図4を参照して説明する。図4に示す電圧信号16が
A/Dコンバータ17に入力されると、上記電圧信号
は、4ビットのデジタル信号18に変換されてROM2
9に入力される。ROM29は、このデジタル信号18
のレベルの時間的な変化に追随して、計数設定信号20
と計数対象設定信号30とを後段の排他的論理和33に
出力する。一方、上記デジタル信号18は第一の論理和
31にも入力される。論理和31では、「全ビットが
0」か否かを判定し、計数回路の計数開始(実行)と停
止(初期化)を制御するロード/カウント信号32を計
数回路23に入力する。計数回路23はこのロード/カ
ウント信号32により、クロック22の計数の初期化
(ロード)と実行(カウント)が制御される。
ムチャート一例である。以下、図3の回路の動作につい
て図4を参照して説明する。図4に示す電圧信号16が
A/Dコンバータ17に入力されると、上記電圧信号
は、4ビットのデジタル信号18に変換されてROM2
9に入力される。ROM29は、このデジタル信号18
のレベルの時間的な変化に追随して、計数設定信号20
と計数対象設定信号30とを後段の排他的論理和33に
出力する。一方、上記デジタル信号18は第一の論理和
31にも入力される。論理和31では、「全ビットが
0」か否かを判定し、計数回路の計数開始(実行)と停
止(初期化)を制御するロード/カウント信号32を計
数回路23に入力する。計数回路23はこのロード/カ
ウント信号32により、クロック22の計数の初期化
(ロード)と実行(カウント)が制御される。
【0017】電圧信号16は、A/Dコンバータ17に
より、そのレベルに対応するレベル4のデジタル信号に
変換されたとすると、計数回路23にはデジタル信号1
8として「1000」が入力し、計数回路23は計数を
開始する。計数回路23から出力される計数結果信号2
4の各ビットは、そのときの各クロック入力毎に積算さ
れた時間、すなわち、異常持続時間を示す計数値で、図
4には、計数結果信号第1ビットから第6ビットまでの
一例をあげる。一方、ROM29からは、計数設定信号
20と計数対象設定信号30をまとめた信号(以下、判
定信号という)として、例えば、「zzzz10」を出
力する(図4の例1)。ここで「z」は、そのビットは
一致検出の対象外であることを示し、「10」は上記計
数結果信号24との一致値検出に使用する第1ビットと
第2ビットとを示す。排他的論理和33はこの場合、計
数結果信号24のビット数と同じ6回路を有するが、図
では省略している。排他的論理和33では計数結果信号
24と計数設定信号20の各ビット毎の一致を照合し、
一致の場合「0」を出力する。さらにこの出力は先の
「z」で指定されたビットの場合は照合結果によらず
「0」を出力するように、排他的論理和33を制御す
る。従ってこの場合、計数結果信号24の第2ビットと
第1ビットがそれぞれ1と0となった時点で、第二の論
理和35から全ビット一致信号36が保持回路37に送
られ、保持回路37から開閉信号13が発せられ、直流
電源回路3を遮断する(図4の開閉信号 例1を参
照)。
より、そのレベルに対応するレベル4のデジタル信号に
変換されたとすると、計数回路23にはデジタル信号1
8として「1000」が入力し、計数回路23は計数を
開始する。計数回路23から出力される計数結果信号2
4の各ビットは、そのときの各クロック入力毎に積算さ
れた時間、すなわち、異常持続時間を示す計数値で、図
4には、計数結果信号第1ビットから第6ビットまでの
一例をあげる。一方、ROM29からは、計数設定信号
20と計数対象設定信号30をまとめた信号(以下、判
定信号という)として、例えば、「zzzz10」を出
力する(図4の例1)。ここで「z」は、そのビットは
一致検出の対象外であることを示し、「10」は上記計
数結果信号24との一致値検出に使用する第1ビットと
第2ビットとを示す。排他的論理和33はこの場合、計
数結果信号24のビット数と同じ6回路を有するが、図
では省略している。排他的論理和33では計数結果信号
24と計数設定信号20の各ビット毎の一致を照合し、
一致の場合「0」を出力する。さらにこの出力は先の
「z」で指定されたビットの場合は照合結果によらず
「0」を出力するように、排他的論理和33を制御す
る。従ってこの場合、計数結果信号24の第2ビットと
第1ビットがそれぞれ1と0となった時点で、第二の論
理和35から全ビット一致信号36が保持回路37に送
られ、保持回路37から開閉信号13が発せられ、直流
電源回路3を遮断する(図4の開閉信号 例1を参
照)。
【0018】また、高周波電力増幅器1は過剰な電流に
対して余裕がある場合などには、図4の例2に示すよう
に、ROM29からの判定信号を「zzzlll」と
し、計数結果信号24の第3ビット、第2ビット、第1
ビットが1、1、1となった時点で開閉信号13が発せ
られるように設定しても良い。はじめにレベル4であっ
たデジタル信号18が、図4に示すように、例えば、6
クロック後にレベルが2に低下すると、判定信号も同時
に変化する。この時点では、計数結果信号24は「00
0101」で、まだ判定信号「zzzlll」に達して
いないので、第二の論理和35は「不一致ビットあり」
として、全ビット一致信号36を保持回路37に送らな
いので、開閉信号13は発せられない。デジタル信号1
8のレベルの変化に伴って、判定信号が「zll0l
0」になると、計数結果信号24が「zll0l0」に
達するまで第二の論理和35からは全ビット一致信号3
6は出力されず、開閉信号13は発せられない。更に、
計数結果信号24が「zll0l0」になる前に、デジ
タル信号18のレベルが変化して、判定信号が「zzl
lll」に変わる。そして、計数結果信号24は、計数
回路23が最初に計数を開始してからこの電圧信号16
の区間内で判定信号「zzllll」に一致するので、
第二の論理和35から全ビット一致信号36が保持回路
37に送られ、保持回路37から開閉信号13が発せら
れ、直流電源回路3を遮断する。なお、本実施の形態3
においては、バイアス電流2のレベルを基準のレベル計
数設定信号20の変化時点における、計数結果信号24
の値によって、変化時点から開閉信号13が異常を呈す
るまでの時間が、計数対象ビット数で表現できる最大の
時間の2倍の範囲内となる特徴がある。
対して余裕がある場合などには、図4の例2に示すよう
に、ROM29からの判定信号を「zzzlll」と
し、計数結果信号24の第3ビット、第2ビット、第1
ビットが1、1、1となった時点で開閉信号13が発せ
られるように設定しても良い。はじめにレベル4であっ
たデジタル信号18が、図4に示すように、例えば、6
クロック後にレベルが2に低下すると、判定信号も同時
に変化する。この時点では、計数結果信号24は「00
0101」で、まだ判定信号「zzzlll」に達して
いないので、第二の論理和35は「不一致ビットあり」
として、全ビット一致信号36を保持回路37に送らな
いので、開閉信号13は発せられない。デジタル信号1
8のレベルの変化に伴って、判定信号が「zll0l
0」になると、計数結果信号24が「zll0l0」に
達するまで第二の論理和35からは全ビット一致信号3
6は出力されず、開閉信号13は発せられない。更に、
計数結果信号24が「zll0l0」になる前に、デジ
タル信号18のレベルが変化して、判定信号が「zzl
lll」に変わる。そして、計数結果信号24は、計数
回路23が最初に計数を開始してからこの電圧信号16
の区間内で判定信号「zzllll」に一致するので、
第二の論理和35から全ビット一致信号36が保持回路
37に送られ、保持回路37から開閉信号13が発せら
れ、直流電源回路3を遮断する。なお、本実施の形態3
においては、バイアス電流2のレベルを基準のレベル計
数設定信号20の変化時点における、計数結果信号24
の値によって、変化時点から開閉信号13が異常を呈す
るまでの時間が、計数対象ビット数で表現できる最大の
時間の2倍の範囲内となる特徴がある。
【0019】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、検出した出力レベルをA/D変換し、変換
結果に応じて予め設定された異状判定時間の計数値を出
力するする回路と、この出力レベルが予め設定された基
準レベルを超えて持続する異常持続時間を計数する計数
回路と、上記異常持続時間の計数値と上記異常判定時間
の計数値とを比較して異常判定する回路とを備え、異常
のレベルに応じた保護動作を行うようにしたので、高周
波電力増幅器等に対する過度な保護動作をさけることが
でき、通信システムのシステムダウンを最小にすること
ができる。
明によれば、検出した出力レベルをA/D変換し、変換
結果に応じて予め設定された異状判定時間の計数値を出
力するする回路と、この出力レベルが予め設定された基
準レベルを超えて持続する異常持続時間を計数する計数
回路と、上記異常持続時間の計数値と上記異常判定時間
の計数値とを比較して異常判定する回路とを備え、異常
のレベルに応じた保護動作を行うようにしたので、高周
波電力増幅器等に対する過度な保護動作をさけることが
でき、通信システムのシステムダウンを最小にすること
ができる。
【0020】請求項2記載の発明によれば、出力レベル
の変化に応じて、異常判定時間の計数値を変化させるよ
うにしたので、レベルが変動した場合でも、有効な異常
判定を行うことができる。
の変化に応じて、異常判定時間の計数値を変化させるよ
うにしたので、レベルが変動した場合でも、有効な異常
判定を行うことができる。
【0021】請求項3記載の発明によれば、出力レベル
が上記基準レベルを超えたときに、計数回路が起動する
ように構成したので、異常持続時間の計数値を正確に求
めることができる。
が上記基準レベルを超えたときに、計数回路が起動する
ように構成したので、異常持続時間の計数値を正確に求
めることができる。
【0022】請求項4記載の発明によれば、出力レベル
が上記基準レベルより低いレベルに戻った場合には、計
数回路を停止するかあるいは計数回路の計数値をリセッ
トするようにし、出力レベルの変動が短時間であったり
所定時間低レベルであった場合などには異常とみなさな
いようにしたので、高周波電力増幅器等に対する過度な
保護動作をさけることができる。
が上記基準レベルより低いレベルに戻った場合には、計
数回路を停止するかあるいは計数回路の計数値をリセッ
トするようにし、出力レベルの変動が短時間であったり
所定時間低レベルであった場合などには異常とみなさな
いようにしたので、高周波電力増幅器等に対する過度な
保護動作をさけることができる。
【図1】 本発明の実施の形態1による保護回路を示す
ブロック図である。
ブロック図である。
【図2】 本発明の実施の形態2による保護回路を示す
ブロック図である。
ブロック図である。
【図3】 本発明の実施の形態3による開閉信号を得る
回路を示すブロック図である。
回路を示すブロック図である。
【図4】 本発明の実施の形態3による開閉信号を得る
回路の動作を説明する図である。
回路の動作を説明する図である。
【図5】 従来の保護回路を示すブロック図である。
1 高周波電力増幅器、2 バイアス電流、3 直流電
源回路、4 電流モニタ信号、5 増幅回路、6 第一
の電圧信号、7 コンパレータ、8 第一の異常信号、
9 第二の電圧信号、10 連続検出回路、11 第二
の異常信号、12 制御回路、13 開閉信号、14
開閉回路、15 電源制御信号、16 電圧信号、17
A/Dコンバータ、18 デジタル信号、19 デコ
ーダ、20 計数設定信号、21 クロック発生回路、
22 クロック、23 計数回路、24 計数結果信
号、25 一致検出回路、26 モニタ用検波信号、2
7 最小異常検出レベル、28 飽和異常検出レベル、
29 ROM、30 計数対象設定信号、31 第一の
論理和、32 ロード/カウント信号、33 排他的論
理和、34 単ビット一致信号、35 第二の論理和、
36 全ビット一致信号、37 保持回路。
源回路、4 電流モニタ信号、5 増幅回路、6 第一
の電圧信号、7 コンパレータ、8 第一の異常信号、
9 第二の電圧信号、10 連続検出回路、11 第二
の異常信号、12 制御回路、13 開閉信号、14
開閉回路、15 電源制御信号、16 電圧信号、17
A/Dコンバータ、18 デジタル信号、19 デコ
ーダ、20 計数設定信号、21 クロック発生回路、
22 クロック、23 計数回路、24 計数結果信
号、25 一致検出回路、26 モニタ用検波信号、2
7 最小異常検出レベル、28 飽和異常検出レベル、
29 ROM、30 計数対象設定信号、31 第一の
論理和、32 ロード/カウント信号、33 排他的論
理和、34 単ビット一致信号、35 第二の論理和、
36 全ビット一致信号、37 保持回路。
Claims (4)
- 【請求項1】 高周波増幅器の出力レベルの検出回路
と、この出力レベルが予め設定された基準レベルを超え
て持続する異常持続時間を計数する計数回路と、上記出
力レベルをA/D変換し、変換結果に応じて予め設定さ
れた異状判定時間の計数値を出力する回路と、上記異常
持続時間の計数値と上記異常判定時間の計数値とを比較
して異常判定する回路とを備えたことを特徴とする保護
回路。 - 【請求項2】 出力レベルの変化に応じて、異常判定時
間の計数値を変化させるようにしたことを特徴とする請
求項1記載の保護回路。 - 【請求項3】 出力レベルが上記基準レベルを超えたと
きに、計数回路が起動するように構成したことを特徴と
する請求項2記載の保護回路。 - 【請求項4】 出力レベルが上記基準レベルより低いレ
ベルに戻った場合には、計数回路を停止するかあるいは
計数回路の計数値をリセットするようにしたことを特徴
とする請求項2記載の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10133573A JPH11330871A (ja) | 1998-05-15 | 1998-05-15 | 保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10133573A JPH11330871A (ja) | 1998-05-15 | 1998-05-15 | 保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11330871A true JPH11330871A (ja) | 1999-11-30 |
Family
ID=15107978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10133573A Pending JPH11330871A (ja) | 1998-05-15 | 1998-05-15 | 保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11330871A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008220090A (ja) * | 2007-03-06 | 2008-09-18 | New Japan Radio Co Ltd | 電流源制御回路 |
CN111412134A (zh) * | 2019-01-07 | 2020-07-14 | 青岛海尔特种电冰柜有限公司 | 检测***、检测方法及压缩机 |
-
1998
- 1998-05-15 JP JP10133573A patent/JPH11330871A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008220090A (ja) * | 2007-03-06 | 2008-09-18 | New Japan Radio Co Ltd | 電流源制御回路 |
CN111412134A (zh) * | 2019-01-07 | 2020-07-14 | 青岛海尔特种电冰柜有限公司 | 检测***、检测方法及压缩机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703842B2 (en) | Method for discriminating abnormal current including arc current in AC load circuit and apparatus for executing the same | |
US6657838B2 (en) | LCD backlight inverter | |
US6465978B2 (en) | Dynamic motor drive torque control based on power switching device temperature feedback | |
US5886640A (en) | Power monitoring circuit for the central processing unit on a computer circuit board | |
US6411241B1 (en) | A/D converter | |
JPH11330871A (ja) | 保護回路 | |
US6718272B1 (en) | Fast transient protection for RF plasma generator | |
US20190028077A1 (en) | Sound processing device, sound control device, and sound control method | |
EP1742123B1 (en) | Continuous median failure control system and method | |
WO2023202128A1 (zh) | 一种过流保护电路、控制方法、dc-dc转换器及电子设备 | |
US7212061B2 (en) | DPWM with leading edge blanker circuit | |
US6504484B1 (en) | Control method using power to prevent overheat inside of electric equipment | |
US20240176873A1 (en) | Control Device, Unauthorized Command Detection Method, and Program | |
JPH10209863A (ja) | A/d変換装置 | |
JP3437718B2 (ja) | 録音再生制御信号発生回路および自動制御録音回路 | |
JP2000155614A (ja) | 故障検出方式 | |
JP2830859B2 (ja) | 3相モータ制御装置の故障診断方式 | |
JPH06175888A (ja) | 異常アクセス検出回路 | |
JP2005149223A (ja) | ボタン押下検出装置 | |
JPH04217816A (ja) | 監視装置 | |
JP3480085B2 (ja) | デッドタイム補償回路 | |
CN114530821A (zh) | 一种过流保护方法和过流保护电路 | |
JP2794453B2 (ja) | X線ctシステムに電圧を供給する電圧供給装置 | |
KR960015841B1 (ko) | 음성뮤트시 팝노이즈 제거방법 | |
US20070279818A1 (en) | Load abnormality detection circuit |