JPH11327816A - 記録装置およびその制御方法 - Google Patents

記録装置およびその制御方法

Info

Publication number
JPH11327816A
JPH11327816A JP10137189A JP13718998A JPH11327816A JP H11327816 A JPH11327816 A JP H11327816A JP 10137189 A JP10137189 A JP 10137189A JP 13718998 A JP13718998 A JP 13718998A JP H11327816 A JPH11327816 A JP H11327816A
Authority
JP
Japan
Prior art keywords
data
reception
error
buffer
recording device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10137189A
Other languages
English (en)
Inventor
Hisatsugu Naito
久嗣 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10137189A priority Critical patent/JPH11327816A/ja
Priority to US09/218,415 priority patent/US6311237B1/en
Publication of JPH11327816A publication Critical patent/JPH11327816A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

(57)【要約】 【課題】送信受信とも同じFIFOバッファを使用する
ホストとの双方向通信時にエラーが発生して受信データ
処理が停止しても、記録装置側からホストへエラー情報
を送信させる。 【解決手段】複合制御ユニット105は、ホストコンピ
ュータからのデータ受信中に、受信バッファの空きが所
定量以下になると、エラー以外の要因によって受信停止
している間に受信し得る量のデータを受信するまで、受
信速度を遅らせる。もしエラーを検出すると、さらに用
意されている空き容量を用いて、そこにデータを受信
し、ホストコンピュータから送信単位量のデータが送信
し終えると、エラーの発生を通知する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば外部装置か
らデータを受信して印刷出力を行うプリンタ装置に関す
るものである。
【0002】
【従来の技術】従来、ホストコンピュータにプリンタ
(記録装置)を接続して記録動作を行う場合、コンピュ
ータと記録装置との標準的なインターフェース(I/
F)として、セントロニクス社の提案したパラレルイン
ターフェース(セントロニクス規格)や、IEEE12
84コンパチブルモード、ニブルモード、ECPモード
等が用いられることが多い。
【0003】記録装置側で状態変化が発生して、それを
コンピュータ側に伝えたい場合、通信にセントロニクス
規格やIEEE1284コンパチブルモード等が用いら
れているのであれば、記録装置からホスト側への信号
(PE、nFault等)を変化させることにより、記
録装置のエラー発生をホストコンピュータに知らせるこ
とができる。ただし、これらは単一の信号線であるた
め、一時には一種類の情報を、信号値がLowかHig
hかでしか表現できない。
【0004】IEEE1284準拠の双方向通信可能な
ホストコンピュータ及び記録装置であれば、記録装置か
らホストコンピュータへは、IEEE1284の双方向
通信の規格に則って必用なデータを送信できる。すなわ
ち、ニブルモードに状態遷移して信号線上にデータを出
力するか、あるいは、ECPモードのリバースチャネル
でデータ線上にデータを送信することで、記録装置から
ホストコンピュータへの逆方向通信が可能である。この
逆方向通信が可能であれば、記録装置の状態をホストへ
詳しく送信できるので、その情報を元に、記録装置側の
状態を、メッセージや絵などを用いてホストの表示器等
に表示することも可能である。
【0005】
【発明が解決しようとする課題】しかしながら、一般に
広くホストコンピュータに搭載されているパラレルイン
ターフェース制御素子は、単一のFIFOバッファを用
いて双方向通信のためのデータを処理している。そのた
め、例えば、記録装置に記録用紙無しなどのエラーが発
生した場合、記録装置は受信データの処理を停止する
が、ホストはそれとは無関係にデータを送信しようとす
るので、記録装置の受信バッファは受信したデータでい
っぱいになり、記録装置がビジー(受信不可)状態とな
ってホストは送信を停止する。この状態では、ホストの
パラレルI/F制御素子のFIFOバッファにも送信デ
ータが詰まっている。このため、この状態ではホストコ
ンピュータはこれ以上受信も送信もできず、ホストコン
ピュータのプリンタドライバはパラレルポートへの書き
込みエラーでタイムアウトするだけで、記録装置からの
送信が可能であったとしても、エラー情報を受信するこ
ともできないといった問題があった。
【0006】本発明は上記従来例に鑑みてなされたもの
で、記録装置における受信データ処理が停止しても、F
IFOバッファにデータが詰まらず、記録装置からホス
トへ情報を送信することができる記録装置を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するため
に、本発明は以下のような構成からなる。すなわち、送
信データと受信データとを共通のFIFOバッファを用
いて入出力する外部装置と接続されて双方向通信を行う
記録装置であって、前記外部装置からの受信データを格
納する受信バッファと、通常の状態では、前記受信バッ
ファを、少なくとも前記外部装置からのデータの送信単
位の分空けておき、エラー状態を検出した場合には、受
信バッファ全体を使用するように受信バッファを制御す
るとともに、前記外部装置にエラーが生じた旨送信する
制御手段とを備える。
【0008】あるいは、送信データと受信データとを共
通のFIFOバッファを用いて入出力する外部装置と接
続されて双方向通信を行う記録装置であって、前記外部
装置からの受信データを格納する受信バッファと、前記
受信バッファの残容量が所定値以下になった場合、デー
タの転送を遅延させる遅延手段とを備え、受信バッファ
の残容量の所定値とは、当該記録装置が受信処理を行え
ない最長の期間内に、遅延された転送速度で受信し得る
データ量である。
【0009】あるいは、送信データと受信データとを共
通のFIFOバッファを用いて入出力する外部装置と接
続されて双方向通信を行う記録装置において、通常の状
態では、前記外部装置からの受信データを格納する受信
バッファを、少なくとも前記外部装置からのデータの送
信単位の分空けておき、エラー状態を検出した場合に
は、受信バッファ全体を使用するように受信バッファを
制御するとともに、前記外部装置にエラーが生じた旨送
信することを特徴とする記録装置あるいは、送信データ
と受信データとを共通のFIFOバッファを用いて入出
力する外部装置と接続されて双方向通信を行う記録装置
において、前記外部装置からの受信データを格納する受
信バッファの残容量が、当該記録装置が受信処理を行え
ない最長の期間内に遅延された転送速度で受信し得るデ
ータ量以下になった場合、データの転送を遅延させるこ
とを特徴とする記録装置の制御方法。
【0010】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態を詳細に説明する。 (第一の実施の形態)図1は、本発明の実施の形態であ
るインクジェット記録装置の構成を示すブロック図であ
る。
【0011】図中、CPU−P101は、プリンタ装置
全体を制御するCPU(中央演算処理装置)であって、
ROM−P103内の制御プログラムにより、2つのセ
ンサ(キャリッジ・ホーム・ポジションセンサ112、
紙挿入センサ113)や操作パネルに設けられた各種ス
イッチ109〜111などから複合制御ユニット105
を介して入力される各手段の指示信号や、I/Fコント
ローラ120から読み出したホストからインターフェー
ス121へ送られてくる印字コマンドに基づいて、モー
タドライバ114〜116を介して3つのモータ(キャ
リッジモータ117、紙送りモータ118、給紙モータ
119)の回転制御、複合制御ユニット105を介して
記録ヘッド(インクジェットヘッド)106に記録デー
タを出力して、印字データを記録ヘッドに転送し、コマ
ンドに対応した印字制御を行う。
【0012】RAM−P(記録装置側RAM…一時記憶
メモリ)102は、印字のための展開データ、ホストか
らの受信データ(印字コマンドや印字データ)を一時蓄
えておく受信バッファ、印字速度などの必要な情報を格
納するためのワーク、CPU−P101のワークエリア
等として使用される。
【0013】ROM−P(記録装置側ROM読み出し専
用メモリ)103は、CPU−P101が実行する印字
データを印字ヘッドに転送し、印字を行わせる印字制御
プログラムやキャリアや紙送りを制御するためのプログ
ラム、プリンタエミュレーション、あるいは印字フォン
ト等を備えている。
【0014】RTC−P104は、制御に必要な時間を
知るためのRTC(リアルタイムクロック)である。
【0015】複合制御ユニット105は、ヘッド10
6、電源LED107、OnLineLED107の点
灯、消灯、点滅動作や、電源スイッチ(S/W)10
9、OnLineスイッチ110、カバーオープンスイ
ッチ111の検知、キャリッジホームポジションセンサ
112、紙挿入センサ113の検知機能などを有する。
【0016】モータドライバ114〜116は、モータ
を駆動制御する。また、後述する受信バッファの制御を
行うために、受信バッファの先頭アドレスを設定するた
めの先頭アドレスレジスタ1051と、受信バッファの
サイズを設定するためのバッファサイズレジスタ105
2と、そこに格納されたデータの処理速度が遅らせられ
る遅延領域のサイズを設定するための遅延領域サイズレ
ジスタ1053、予備的な受信領域のサイズを設定する
ための予備領域サイズレジスタ1054、遅延領域にお
ける処理の遅延を設定するための遅延時間レジスタ10
55、遅延受信領域下端までデータが受信された場合
に、そこで受信を停止するか続行するか、いずれかを指
定するための停止・続行設定レジスタが備えられてい
る。
【0017】モータ117〜119は、前記モータドラ
イバに接続され、CPU−Pの指示により、モータドラ
イバによって駆動制御される。
【0018】キャリッジモータ117、紙送りモータ1
18、給紙モータ119とも、P−CPUで制御しやす
いステッピングモータが用いられている。
【0019】I/Fコントローラ120は、I/F12
1を介してホスト側でコンピュータに接続され、ホスト
コンピュータよりの指令データおよび印字データを授受
している双方向セントロインターフェースを制御する。
【0020】図2はホストコンピュータの構成を示すブ
ロック図である。
【0021】ホストコンピュータにおいて、主制御を司
っているのが中央処理装置201(CPU)であり、そ
の基本的制御を指示するのが、BIOS ROM202
である。読み出し、書き込み可能なメモリ装置であるフ
ロッピーディスク(FDD)203やハードディスク
(HDD)204からフロッピーディスクコントローラ
205(FDC)やハードディスクコントローラ206
(HDC)を経由してアプリケーションプログラムを読
み出し、システムメインメモリ(MAIN DRAM)
207に展開し、またメインメモリ207を利用してプ
ログラムを実行する。
【0022】このとき、画面の表示方法としては、ビデ
オグラフィックアレイコントローラ(VGAC)208
を使って液晶(LCD)209にビデオメモリ(VRA
M)210に書き込まれているキャラクタ等の表示を行
い、キーボード211からのキー入力はキーボードコン
トローラ(KBC)212を経由して行われる。ここ
で、数値演算プロセッサ(FPU)213は、CPU2
01に対して演算処理のサポートを行うものである。
又、リアルタイムクロック(RTC)214は現時点で
の経過時間を示すもので、システム全体の電源が切られ
た状態においても、専用バッテリーにより動作は行われ
る。RTC内部のSRAM219はシステムの動作状態
などシステム情報が格納されている。このメモリも前記
専用バッテリーにより、電源未投入時にもその内容は保
持されている。
【0023】DMAコントローラ215(DMAC)
は、CPU201の介在なしで、メモリ−メモリ間、メ
モリ−I/O間、I/O−I/O間における直接的かつ
高速なデータ転送を行う。割込コントローラ216(I
RQC)は各I/Oからの割り込みを受け付け、優先順
位に従って処理を行う。タイマは数チャンネルのフリー
ランニングタイマを持ち、各種時間管理を行う。
【0024】ホストコンピュータは、P−I/Oレジス
タ217を経由して、パラレルI/Fコントローラ21
8を制御しつつ、記録装置へのデータ送受信を行う。
【0025】図3は、本実施形態の記録装置の受信バッ
ファの構造およびアドレス領域を示す概略図である。受
信バッファ自体は、図1の記録装置側のRAM−P10
2内部の領域の一部であってリング状に構成されてお
り、先頭アドレスから受信し、バッファ終了まで受信す
れば再び先頭アドレスにデータを書き込もうとする。受
信と並行してCPU−P101がデータを読み出すの
で、受信バッファの末尾付近にデータを書き込むころに
は、通常は先頭のデータは処理済みとなり、書き込み可
能である。実際のこれらの処理は、前述した複合制御ユ
ニット105上のバッファアドレスレジスタ1051、
バッファサイズレジスタ1052、遅延領域サイズレジ
スタ1053、予備領域サイズレジスタ1054、遅延
時間レジスタ1055、停止・続行設定レジスタ105
6の設定により、複合制御ユニット105から制御され
る。
【0026】なお、受信バッファはリングバッファであ
るため、バッファ中の書き込みアドレス及び読み出しア
ドレスはそれぞれライトポインタとリードポインタによ
り示され、管理される。従って、先頭アドレスとは受信
バッファの物理アドレスを指しているのではなく、初期
状態のライトポインタにより指し示されるアドレスであ
る。また、バッファの空き領域は、ライトポインタの進
む方向(前方)に対して、ライトポインタの示すアドレ
スからリードポインタの示すアドレスまでの領域であ
る。そのため、図3における遅延受信領域や予備受信領
域も絶対的なアドレスが決まっているのではない。予備
受信領域は、リードポインタ後方の所定サイズの領域で
あり、遅延受信領域は、予備受信領域後方の所定サイズ
の領域である。従って、これら領域はリードポインタと
共に移動している。そのため、ライトポインタが遅延領
域や予備領域に入ったことは、リードポインタに対する
相対的な位置関係で判定される。ライトポインタとリー
ドポインタとの差が遅延受信領域の大きさと予備受信領
域の大きさとの和を下回ったなら、それ以降、リードポ
インタが移動しない限り、受信データは遅延受信領域に
書き込まれることになる。同様に、さらにライトポイン
タが進み、ライトポインタとリードポインタとの差が予
備受信領域の大きさを下回ったなら、リードポインタが
移動しない限り、受信データは予備受信領域に書き込ま
れることになる。従って、後述する受信停止位置や遅延
受信解除位置も、リードポインタとライトポインタとの
位置関係(即ち空き領域の大きさ)を元に決定される。
図3では受信バッファの先頭アドレスや遅延受信領域、
予備受信領域を固定的に示しているが、受信先頭アドレ
スをリードポインタの値とみなせば、リング状の受信バ
ッファにおける制御と同様の制御を行っていることにな
る。
【0027】さて、複合制御ユニット105内の受信バ
ッファコントローラは、I/Fから受信したデータを、
RAM−P102上の受信バッファにその先頭アドレス
から順番に遅延領域が一杯になるまで書き込む。この
時、受信データがCPU101から読み出されないで受
信され続けば、先頭から受信されて遅延領域に到達し
て、そこからは、複合制御ユニットにより受信の遅延が
始まる。さらに受信が続いて遅延領域が一杯になって、
受信停止・続行切り替えレジスタの設定が停止になって
いれば、そこで受信は停止する。通常動作している記録
装置であっても、受信データを処理不可能な時間はあ
る。例えば記録ヘッドのクリーニングを行っている時間
などである。この時間に受信したデータは処理されずに
受信バッファにたまってしまう。そのため、この間にタ
イムアウトを起こさないようにするためには、データ受
信を遅延させて1バイト当たりの受信に16msec要
するものとし、また、例えば記録装置でクリーニング動
作に60秒かかるのであれば、遅延受信領域のサイズと
して、60/0.016=3750バイト、すなわち約
4Kバイト程度のサイズを設定する。これだけの容量が
あれば、通常受信領域がいっぱいの状態でクリーニング
が開始されても、それが終了して受信処理が再開される
までに受信されたデータは遅延受信領域内に収まる。
【0028】記録装置に障害等が発生し、受信データの
処理が進まず遅延受信領域がいっぱいになると、受信停
止・続行切り替えレジスタ1056の設定が続行になっ
ていれば、受信は停止せずに予備受信領域に受信データ
は書き込まれる。さらに受信が続いて予備受信領域が一
杯になると、そこで受信は停止する。予備受信領域は、
ホストのプリンタドライバが4Kバイト単位でデータを
送信してくるとすれば、遅延受信領域の下端部に受信デ
ータを書き込み中にエラーが発生した場合を考えると、
少なくとも約4Kバイトは必要である。本実施形態で
は、10Kバイト程度のサイズを設定してある。
【0029】また、遅延受信領域を使用する際の受信の
遅延時間は、通常はIEEE1284のECPのeve
nt37−32間の規定時間(35msec)内である
16msecに設定されている。
【0030】図4は、通常のホストコンピュータからの
パラレルインターフェース(セントロニクス規格)や、
IEEE1284コンパチブルモードを用いて記録装置
に印字データを転送する際の、ホストコンピュータでの
データ処理の流れを示すブロック図である。
【0031】アプリケーションプログラムから出力され
たデータは、プリンタドライバに送られる。プリンタド
ライバは出力データを印字用データに変換する。この
際、例えばオペレーティングシステムとしてマイクロソ
フト社のWindowsを用いていれば、プリンタドラ
イバからGDI(graphic device interface)関数をコー
ルすることにより出力データを印字用データに変換す
る。変換された印字用データは、プリント・スプーラに
送られる。プリント・スプーラは印字用データをスプー
ルファイルに蓄え、ルータ、ローカルプリントプロバイ
ダ等を経由してランゲージモニタ(LM)に渡す。ルー
タは、スプーラからのデータを、相手先プリンタに応じ
て、ネットワーク上あるいはローカルPC上のプリンタ
に渡す処理を行う。本実施形態では、ローカルプリンタ
として接続された記録装置に転送する。LMは渡された
データをそのままポートモニタに書き出す。ポートモニ
タはVCOMM.VxDを経由して、LPTポートデバ
イスドライバ(Ipt.VxD)を通じて、物理的なポ
ートに書き出す。スプーラから一度に渡されるデータの
最大サイズは4Kバイトである。LMは、データを書き
込んだ結果を待ちながら、4秒おきに記録装置のリバー
ス情報がないかをポーリングしている。記録装置にエラ
ー等が発生し、ホスト側へ返送すべき情報ができた時
は、ポーリングしている結果が「返送データ有り」で帰
ってくるので、その情報を元にホストの表示器にメッセ
ージ、絵などで状態を表示する。リバース情報がないま
ま、書き込んだデータの送信が終了すれば、再び次のデ
ータをポートモニタに書き出す。以上の処理を繰り返す
ことにより、記録装置への印字データの伝送が行われ
る。
【0032】図5は、IEEE1284のECPフォワ
ードモードでのホストから記録装置へのデータ転送処理
を示したタイミングチャートである。記録装置は、ホス
トからのデータ転送処理を遅延させたい場合、Host
ClkがネゲートされてからPeriphAckをアサ
ートするまでの時間T1を制御して、遅延が16mse
cになるよう遅延を行う。
【0033】図6は、記録装置が受信中のエラー発生を
監視する処理を示したフローチャートである。本実施形
態では、CPU−P上でリアルタイムOSが動作してお
り、リアルタイムOS上のタスク処理の中で、受信時の
エラー発生検出と、遅延速度の変更処理を行う。S60
1で、すでに受信遅延速度変更が行われているかチェッ
クし、実行されていれば何もしない。もし実行されてい
なければ、S602でエラーが発生しているかどうか調
べ、発生していればS603に進み、受信遅延時間を1
msecに変更する(通常は16msec)。
【0034】次に、S604で、遅延受信領域の下端で
も受信続行する設定にして(予備受信領域の解放)、S
605で受信遅延速度を変更していることを示す遅延速
度変更フラグをセットする。
【0035】このように制御することにより、エラーが
発生するとデータを受信する遅延時間を1msに再設定
するため、エラー発生後4秒程度で4Kバイトのデータ
受信が行われる。すなわち、前述のLMが書き込んでい
る4Kバイト単位のデータを受信し終える。ホストコン
ピュータでは前述したとおりに、4秒間隔でリバースデ
ータの有無をポーリングしているため、エラー発生時に
は記録装置がポーリングに対して情報ありの応答をする
ことで、エラーの発生をホストコンピュータに伝えるこ
とができる。
【0036】ホストは、ポーリングにより記録装置から
のエラー情報があることを知ったならば、新たな印刷デ
ータの送信を取りやめる。このため、記録装置でのエラ
ー発生後にホストコンピュータから記録装置へと送信さ
れる印刷データはせいぜい4Kバイトにとどまり、受信
バッファの予備受信領域に収まってしまう。このように
して、ホストコンピュータは、記録装置のエラー状態発
生によるIEEE1284ECPモードの規定によるn
PeriphRequestアサートを検知し、LPT
ポートへ書き込み中のデータがない状態(すなわちFI
FOにデータが詰まってない状態)で、記録装置のエラ
ー情報をIEEE1284ECPのリバースモードによ
り受信して、LCD209などの表示器にエラー情報を
表示することができる。
【0037】図7は、本実施形態の記録装置における周
期監視処理の結果、所定サイズを越える空領域が生じた
際の処理手順を示したフローチャートである。データ処
理が進んで受信バッファ内のデータは十分少ないので、
S701でデータ受信の遅延時間が変更されていること
を示す速度変更フラグのクリアを行う。S702で、遅
延の解除を行い、S703で受信遅延速度を通常状態で
ある16msecに戻し、S704で遅延受信領域下端
で受信を停止する設定(予備領域の確保)を行う。
【0038】エラー等で受信データの処理が長い時間に
わたって停止しない限りは、データ受信は通常の速度で
行われ、仮に遅延動作に入っても、その間に受信データ
の処理が進み、上記解除が行われる。
【0039】また、エラー等により受信データの処理が
停止した場合、前述の図6の処理により、一定データ受
信後にホストに記録装置側の情報の返送が可能になるの
で、エラー発生の原因の解除が実行され、データ処理が
再開すれば、同様にバッファ内のデータがじゅうぶん少
なくなった時点で割り込みが発生し、遅延解除を行い、
予備領域への受信停止の設定を行う。
【0040】図8は、本実施例の記録装置側のエラー発
生時の受信バッファの構造およびアドレス領域を示す概
略図である。予備領域への受信続行の設定がなされてい
るので、受信データが遅延領域一杯になっても受信は続
行し、予備受信領域一杯になるまで受信を行う。この時
点では既にエラーが記録装置により捕捉されており、予
備受信領域がいっぱいになるまでには、エラー状態をホ
ストコンピュータに送信することができる。
【0041】以上のように、本実施形態の記録装置は、
受信バッファに所定量以上のデータがたまった場合に
は、記録装置自体が受信処理できない可能性のある最長
時間に受信し得る量のデータを少なくとも格納できる遅
延受信領域が用意されている。遅延受信領域への受信
は、データレートが下げられるために、用意すべき遅延
受信領域は小さくてよい。また、記録装置がエラーを生
じた場合に、送信側からの送信データの一単位(送信単
位)となる量のデータを少なくとも格納できる予備受信
領域が用意されている。遅延領域へデータ受信されてい
ても、エラーの発生が検知されたなら、直ちに遅延速度
を変化させるので、送信単位のデータをホストコンピュ
ータに送らせてしまい、それを予備受信領域を含めたバ
ッファに格納する。このため、記録装置にエラーが生じ
ても、ホストコンピュータは送信中のデータを、そのデ
ータが含まれる送信単位の終わりまで送信しきることが
できる。ホストコンピュータは、この時点で記録装置に
対して送信データの有無のポーリングを行っているた
め、ホストコンピュータのFIFOバッファがいっぱい
で記録装置からのデータを受信できないということはな
い。記録装置はホストコンピュータにエラー状態を送信
することができる。 (第二の実施の形態)第一の実施形態においては、エラ
ー発生時に、予備領域を解放して遅延受信速度を変更す
るように構成したが、記録装置側がエラー発生等で受信
データ処理を停止した際に、予備受信領域への受信を可
能にして、エラー発生後の時間を計測し、一定時間後に
遅延解除することにより、ホスト側からのポートへの書
き込みデータのない状況で、ホスト側へのリバース送信
が可能になるように構成してもよい。以下、その詳細に
ついて説明する。なお、システムの構成や、図5のよう
に受信が中断されている間には、図5のように受信が通
常よりも遅延される点は、第一の実施の形態と同様であ
る。
【0042】図9は、第二の実施形態の周期監視処理を
示したフローチャートである。
【0043】本実施形態では、CPU−P上でリアルタ
イムOSが動作しており、リアルタイムOS上の周期起
動ハンドラ処理の中で、受信遅延速度の変更処理を行
う。本実施形態では、この周期起動ハンドラは100m
sec周期で起動される。S901で、すでに受信遅延
解除が行われているかチェックし、解除されていれば何
もしない。もし解除されてなければ、S902でエラー
が発生しているかどうか調べ、発生していればS903
に進み、カウンタを+1する。
【0044】次に、S904でカウンタをチェックし
て、40以下なら何もしない。40より大きければ、エ
ラーが発生して4秒以上立っているので、前述のLMが
書き込んでいる4Kバイト単位のデータを受信し終わっ
て、4秒おきのリバースデータ有り/無しポーリングで
記録装置側の情報を吸い上げてもらうために、データ受
信遅延を解除して、残りデータを通常速度で受信する。
【0045】よって、ホスト側は、ポートへの書き込み
中のデータがない状況(FIFOにデータが詰まってい
ない状態)で、記録装置側のエラー状態発生によるIE
EE1284ECPモードの規定によるnPeriph
Requestアサートを検知して、記録装置側のエラ
ー情報をIEEE1284ECPのリバースモードによ
り受信して、ホスト側表示器にエラー情報を表示するこ
とができる。
【0046】図10は、第二の実施形態の受信バッファ
内のデータが遅延領域まで到達して受信遅延が始まった
後、CPU−Pからのデータ処理が進んで、遅延解除時
の処理を示したフローチャートである。データ処理が進
んで受信バッファ内のデータはじゅうぶん少ないので、
S1001で遅延解除フラグのクリアと、時間計測のカ
ウンタをクリアする。S1002で遅延の解除を行い、
S1003で、遅延領域下端で受信が停止する設定を行
う。
【0047】通常、エラー等で受信データの処理が長い
時間にわたって停止しない限りは、データ受信は通常の
速度で行われ、仮に遅延動作に入っても、その間に受信
データの処理が進み、上記解除が行われる。
【0048】また、エラー等により受信データの処理が
停止した場合、周期監視処理により、一定時間計測後に
遅延解除を行うので、ホスト側の単位データ受信後はデ
ータ送信は停止する。この後、エラーの解除が実行さ
れ、データ処理が再開すれば、同様にバッファ内のデー
タがじゅうぶん少なくなった時点で割り込みが発生し、
遅延解除を行ない、予備領域への受信停止の設定を行
う。
【0049】
【他の実施形態】なお、本発明は、複数の機器(例えば
ホストコンピュータ,インタフェイス機器,リーダ,プ
リンタなど)から構成されるシステムに適用しても、一
つの機器からなる装置(例えば、複写機,ファクシミリ
装置など)に適用してもよい。
【0050】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ(またはCPU
やMPU)が記憶媒体に格納されたプログラムコードを
読出し実行することによっても達成される。
【0051】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【0052】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク,ハードディス
ク,光ディスク,光磁気ディスク,CD−ROM,CD
−R,磁気テープ,不揮発性のメモリカード,ROMな
どを用いることができる。
【0053】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。
【0054】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
【0055】
【発明の効果】以上説明したように、本発明の記録装置
及びその制御方法によれば、送信受信とも同じFIFO
バッファを使用するホストとの双方向通信時にエラーが
発生して受信データ処理が停止しても、記録装置側から
ホストへエラー情報を送信することができるという効果
がある。
【0056】
【図面の簡単な説明】
【図1】記録装置側のブロック図である。
【図2】一般的なホスト側のコンピュータのブロック図
である。
【図3】本実施例の記録装置側の受信バッファ構造を示
す概略図である。
【図4】一般的なホスト側コンピュータにおける印字デ
ータ処理の流れを示すブロック図である。
【図5】本実施例でのッデータ受信時の遅延速度変更処
理を示すタイミングチャートである。
【図6】本発明の第一の実施形態のエラー発生時の遅延
速度変更処理を示すフローチャートである。
【図7】本発明の第一の実施形態のエラー発生後の遅延
設定復帰処理を示すフローチャートである。
【図8】本実施例の、予備領域を解放した際の記録装置
側の受信バッファ構造を示す概略図である。
【図9】本発明の第二の実施形態のエラー発生時の遅延
解除処理を示すフローチャートである。
【図10】本発明の第二の実施形態の遅延設定復帰処理
を示すフローチャートである。
【符号の説明】
201 中央処理装置(CPU) 202 BIOS ROM 203 フロッピーディスク(FDD) 204 ハードディスク(HDD) 205 フロッピーディスクコントローラ(FDC) 206 ハードディスクコントローラ(HDC) 207 システムメインメモリ(MAIN DRAM) 208 ビデオグラフィックアレイコントローラ(VG
AC) 209 液晶(LCD) 210 ビデオメモリ(VRAM) 211 キーボード 212 キーボードコントローラ(KBC) 213 数値演算プロセッサ(FPU) 214 リアルタイムクロック(RTC) 215 DMAコントローラ(DMAC) 216 割込コントローラ(IRQC) 217 P−I/Oレジスタ 218 パラレルI/Fコントローラ 301 記録装置側I/F

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 送信データと受信データとを共通のFI
    FOバッファを用いて入出力する外部装置と接続されて
    双方向通信を行う記録装置であって、 前記外部装置からの受信データを格納する受信バッファ
    と、 通常の状態では、前記受信バッファを、少なくとも前記
    外部装置からのデータの送信単位の分空けておき、エラ
    ー状態を検出した場合には、受信バッファ全体を使用す
    るように受信バッファを制御するとともに、前記外部装
    置にエラーが生じた旨送信する制御手段とを備えること
    を特徴とする記録装置。
  2. 【請求項2】 前記受信バッファの残容量が所定値以下
    になった場合、データの転送を遅延させる遅延手段を更
    に備え、前記制御手段は、エラーを検出すると、データ
    転送の遅延速度を変化させることを特徴とする請求項1
    に記載の記録装置。
  3. 【請求項3】 前記制御手段は、エラーを検出すると、
    所定時間経過後にデータ転送の遅延をもとに戻すことを
    特徴とする請求項2に記載の記録装置。
  4. 【請求項4】 送信データと受信データとを共通のFI
    FOバッファを用いて入出力する外部装置と接続された
    双方向通信により記録装置であって、 前記外部装置からの受信データを格納する受信バッファ
    と、 前記受信バッファの残容量が所定値以下になった場合、
    データの転送を遅延させる遅延手段とを備え、受信バッ
    ファの残容量の所定値とは、当該記録装置が受信処理を
    行えない最長の期間内に、遅延された転送速度で受信し
    得るデータ量であることを特徴とする記録装置。
  5. 【請求項5】 送信データと受信データとを共通のFI
    FOバッファを用いて入出力する外部装置と接続されて
    双方向通信を行う記録装置において、 通常の状態では、前記外部装置からの受信データを格納
    する受信バッファを、少なくとも前記外部装置からのデ
    ータの送信単位の分空けておき、エラー状態を検出した
    場合には、受信バッファ全体を使用するように受信バッ
    ファを制御するとともに、前記外部装置にエラーが生じ
    た旨送信することを特徴とする記録装置の制御方法。
  6. 【請求項6】 前記受信バッファの残容量が所定値以下
    になった場合、データの転送を遅延させ、エラーを検出
    すると、データ転送の遅延速度を変化させることを特徴
    とする請求項5に記載の記録装置の制御方法。
  7. 【請求項7】 エラーを検出すると、所定時間経過後に
    データ転送の遅延をもとに戻すことを特徴とする請求6
    に記載の記録装置の制御方法。
  8. 【請求項8】 送信データと受信データとを共通のFI
    FOバッファを用いて入出力する外部装置と接続されて
    双方向通信を行う記録装置において、 前記外部装置からの受信データを格納する受信バッファ
    の残容量が、当該記録装置が受信処理を行えない最長の
    期間内に遅延された転送速度で受信し得るデータ量以下
    になった場合、データの転送を遅延させることを特徴と
    する記録装置の制御方法。
JP10137189A 1998-01-05 1998-05-19 記録装置およびその制御方法 Withdrawn JPH11327816A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10137189A JPH11327816A (ja) 1998-05-19 1998-05-19 記録装置およびその制御方法
US09/218,415 US6311237B1 (en) 1998-01-05 1998-12-22 System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10137189A JPH11327816A (ja) 1998-05-19 1998-05-19 記録装置およびその制御方法

Publications (1)

Publication Number Publication Date
JPH11327816A true JPH11327816A (ja) 1999-11-30

Family

ID=15192890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10137189A Withdrawn JPH11327816A (ja) 1998-01-05 1998-05-19 記録装置およびその制御方法

Country Status (1)

Country Link
JP (1) JPH11327816A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012061713A (ja) * 2010-09-16 2012-03-29 Seiko Epson Corp 電子機器、電子機器の制御方法、及び、プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012061713A (ja) * 2010-09-16 2012-03-29 Seiko Epson Corp 電子機器、電子機器の制御方法、及び、プログラム

Similar Documents

Publication Publication Date Title
US7698404B2 (en) Status information notification system
US7765413B2 (en) Image processing device and method of controlling the image processing device which estimates a state-transition sequence for a USB driver
US6081663A (en) Information processing method and apparatus having a power-saving control feature
US10409356B2 (en) Printing device handling wake up event received immediately before shifted to a low power mode
EP3273326B1 (en) Control apparatus and power control method for control apparatus
US6311237B1 (en) System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected
JP6949572B2 (ja) 省電力を実現する画像形成装置とその制御方法
JPH11327816A (ja) 記録装置およびその制御方法
JPH08234872A (ja) 情報処理装置
WO2001040927A1 (fr) Support de programme d'impression d'information d'etat, imprimante, controleur d'imprimante, procede et systeme d'impression d'information d'etat
JP2003141501A (ja) 画像処理装置および画像処理装置の表示部制御方法およびプログラムおよび記憶媒体
JP3173721B2 (ja) プリンタ及びその動作方法
JP2000326596A (ja) 印刷情報の処理装置および印刷情報の処理方法、記憶媒体
JPH11327854A (ja) 印刷装置及び印刷装置におけるエラー通知方法
JP2965686B2 (ja) 印刷制御装置
JPH11175277A (ja) 記録装置及び記録システム並びに通信制御方法
JP2006181735A (ja) データ出力装置及び情報処理装置
JP3140875B2 (ja) 記録装置
JP2000158764A (ja) 印刷制御装置および印刷制御装置の初期化方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP3248796B2 (ja) ネットワークプリンタシステム
JP2004181769A (ja) 印刷装置
JPH06262809A (ja) プリンタ制御方式
JPH11194920A (ja) インターフェース装置及び制御方法及び印刷装置
JPH07160443A (ja) 印刷装置及びその状態報知方法
JPH11227264A (ja) 印刷制御装置、印刷制御方法、及び記憶媒体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802