JPH11308189A - System for converting transmission format and transmission speed and subscriber line terminating device using the system - Google Patents
System for converting transmission format and transmission speed and subscriber line terminating device using the systemInfo
- Publication number
- JPH11308189A JPH11308189A JP10128062A JP12806298A JPH11308189A JP H11308189 A JPH11308189 A JP H11308189A JP 10128062 A JP10128062 A JP 10128062A JP 12806298 A JP12806298 A JP 12806298A JP H11308189 A JPH11308189 A JP H11308189A
- Authority
- JP
- Japan
- Prior art keywords
- data
- speed
- frame
- transmission
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、デジタル伝送技術
における伝送フォーマット変換および伝送速度変換方式
並びに本方式を用いた加入者線終端装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a transmission format conversion and transmission rate conversion system in digital transmission technology, and a subscriber line termination device using this system.
【０００２】[0002]
【従来の技術】従来は、特開平８−３２５４３号公報に
示すような、データ速度／フレーム変換方式が知られて
いるが、前記データ速度／フレーム変換方式では、図３
に示すように、フレーム同期信号TP１に基づいき入力フ
レームデータＤ１より所定ビット長Lのブロックデータ
を所定間隙P（Ｐ＞Ｌ）毎に抽出し、少なくとも所定ビ
ット長Ｌの容量のバッファメモリ１に入力クロック信号
φ１により繰り返し記憶する記憶する書込制御部１０
と、その記憶データが書き換えられる前に読み出し、バ
ッファメモリ２に入力とは異なるフレームフォーマット
で順に蓄積する中間制御部２０と、バッファメモリ２の
フレームデータD０を出力のフレーム同期信号ＴＰ０に
基づきクロック信号φ０により読み出す読出制御部３０
とを備えて構成しており、中間制御部２０のクロック信
号φＭの速度は入力クロック信号φ１の速度のL/P倍以
上にしたものである。要するに、第１のバッファメモリ
と第２のバッファメモリを持つことによりデータ速度／
フレーム変換を実現しており、第１のバッファから第２
のバッファへリード／ライトすることによりフレーム変
換を行い、更に第２のバッファにより速度変換を行うと
いうものである。2. Description of the Related Art Conventionally, a data rate / frame conversion method as disclosed in Japanese Patent Application Laid-Open No. 8-32543 is known.
As shown in the figure, based on the frame synchronization signal TP1, block data having a predetermined bit length L is extracted from the input frame data D1 for each predetermined gap P (P> L), and is extracted into the buffer memory 1 having at least the predetermined bit length L. Write control unit 10 that repeatedly stores data according to input clock signal φ1
And an intermediate control unit 20 that reads out the stored data before rewriting and sequentially stores the data in the buffer memory 2 in a frame format different from the input, and a clock signal based on the output frame synchronization signal TP0. Read control unit 30 for reading by φ0
The speed of the clock signal φM of the intermediate control unit 20 is set to be at least L / P times the speed of the input clock signal φ1. In short, by having the first buffer memory and the second buffer memory, the data rate /
It implements frame conversion, from the first buffer to the second
The frame conversion is performed by reading / writing to / from this buffer, and the speed conversion is further performed by the second buffer.
【０００３】[0003]
【発明の解決しようとする課題】しかしながら、前記デ
ータ速度／フレーム変換回路では２つのバッファにより
フレーム変換と速度変換を実現していることにより、２
つのバッファと２つのバッファを制御するための回路が
必要となっていた。However, in the data rate / frame conversion circuit, the frame conversion and the rate conversion are realized by two buffers.
One buffer and a circuit for controlling the two buffers were required.
【０００４】そこで、本発明では、１つのバッファにて
速度変換並びにフォーマット変換を行うことにより、コ
ストと消費電力の両面で有効な方式を提供することを目
的とする。Accordingly, an object of the present invention is to provide a method effective in both cost and power consumption by performing speed conversion and format conversion in one buffer.
【０００５】[0005]
【課題を解決するための手段】本発明は、１フレーム中
に固定的に設けられた多重化データが、スタッフなどに
より伝送容量が常に一定に保たれる構造となった高速な
伝送フレームと、前記フレームと同じ周期を持ち且つ複
数に分割された低速な伝送フレームフォーマットのデー
タハイウェイを持ち、高速な伝送フレーム中に含まれる
データ位置を示したポインタと、分離すべき高速フレー
ム容量データと、低速データハイウェイの各タイムスロ
ットデータが高速フレームにて伝送される伝送フォーマ
ット変換および伝送速度変換方式であって、高速容量デ
ータと低速データハイウェイのタイムスロットデータよ
り高速フレーム中からスタッフを除いた実データを演算
する演算手段と、前記第１の演算手段から出力されるイ
ネーブル信号により高速データからスタッフを除いた実
データのみをメモリに書き込む手段と、低速データハイ
ウェイのタイムスロットデータより、低速データハイウ
ェイのフレームフォーマットに従ってイネーブル信号を
生成するイネーブル信号生成手段と、前記イネーブル信
号生成手段により生成されたイネーブル信号により低速
データハイウェイに同期してメモリからフレーム変換を
行いながらデータ列を読み出す読み出し手段とから構成
した伝送フォーマット変換および伝送速度変換方式並び
に本方式を用いた加入者線終端装置である。According to the present invention, there is provided a high-speed transmission frame in which multiplexed data fixedly provided in one frame has a structure in which a transmission capacity is always kept constant by stuff or the like; A data highway having the same period as the frame and divided into a plurality of low-speed transmission frame formats, a pointer indicating a data position included in a high-speed transmission frame, high-speed frame capacity data to be separated; A transmission format conversion and transmission rate conversion method in which each time slot data on the data highway is transmitted in a high-speed frame, and real data obtained by removing stuff from the high-speed frame from the high-speed capacity data and the low-speed data highway time slot data. Calculating means for calculating, and an enable signal output from the first calculating means. Means for writing only real data, excluding stuff from high-speed data, to a memory; enable signal generating means for generating an enable signal in accordance with a low-speed data highway frame format from low-speed data highway time slot data; and the enable signal generating means. A transmission format conversion and transmission rate conversion method comprising a reading means for reading a data string while performing frame conversion from a memory in synchronization with a low-speed data highway by a generated enable signal, and a subscriber line termination device using this method. is there.
【０００６】本発明によれば、高速伝送フレーム中より
得られる高速フレーム中の伝送容量と伝送位置を示すポ
インタにより、分離するデータフレームの先頭と容量が
演算される。又低速データハイウェイの各タイムスロッ
トの容量についても高速伝送フレーム中から得られ、こ
れらのデータから高速伝送フレーム中のスタッフを除い
た実データを演算することによりメモリへの書き込みイ
ネーブル信号を生成し、高速データを蓄積し、一方前記
低速データハイウェイの各タイムスロットの容量と容量
によって定められたタイムスロット内のフレームフォー
マットに変換するための演算手段と、前記演算回路によ
りタイムスロット内のフレームフォーマットに従ってイ
ネーブル信号を生成するイネーブル信号生成手段とによ
り、前記イネーブル信号により低速データハイウェイに
同期してメモリからフォーマット変換を行いながら蓄積
されたデータ列を読み出すことができ、これにより伝送
フォーマット変換／速度変換を１つのメモリにより実現
を行うことが可能である。According to the present invention, the head and the capacity of the data frame to be separated are calculated based on the transmission capacity and the pointer indicating the transmission position in the high-speed frame obtained from the high-speed transmission frame. Also, the capacity of each time slot of the low-speed data highway is obtained from the high-speed transmission frame, and real data excluding the stuff in the high-speed transmission frame is calculated from these data to generate a write enable signal to the memory, Calculating means for accumulating high-speed data while converting the data into a frame format within a time slot defined by the capacity and capacity of each time slot of the low-speed data highway; With the enable signal generating means for generating a signal, the stored data string can be read out while performing format conversion from the memory in synchronization with the low-speed data highway by the enable signal, thereby enabling transmission format conversion / speed conversion. It is possible to perform realized by One memory.
【０００７】また、本発明は、上記伝送フォーマット変
換および伝送速度変換方式並びに本方式を用いた加入者
線終端装置において、 メモリの書き込み側のアドレス
ポインタと読み出し側のアドレスポインタを、伝送フレ
ームの中に規定した時間にてリセットを行うことにより
一時的な同期外れに対しても自己復旧可能に構成するこ
とにより、メモリの書き込み側のアドレスポインタと読
み出し側のアドレスポインタを、伝送フレームの中に規
定した時間にてリセットを行って一時的な同期外れに対
しても自己復旧可能な手段を追加したデータ速度および
伝送フォーマット変換方式としている。Further, according to the present invention, in the above-mentioned transmission format conversion and transmission rate conversion method and the subscriber line termination device using this method, an address pointer on a write side and an address pointer on a read side of a memory are stored in a transmission frame. By resetting at the time specified in the above, self-recovery is possible even for temporary loss of synchronization, so that the address pointer on the write side and the address pointer on the read side of the memory are specified in the transmission frame. A data rate and transmission format conversion method is provided in which reset is performed at the set time and a means capable of self-recovery even in case of temporary loss of synchronization is added.
【０００８】[0008]
【発明の実施の形態】請求項１に記載の本発明は、１フ
レーム中に固定的に設けられた多重化データが、スタッ
フなどにより伝送容量が常に一定に保たれる構造となっ
た高速な伝送フレームと、前記フレームと同じ周期を持
ち且つ複数に分割された低速な伝送フレームフォーマッ
トのデータハイウェイを持ち、高速な伝送フレーム中に
含まれるデータ位置を示したポインタと、分離すべき高
速フレーム容量データと、低速データハイウェイの各タ
イムスロットデータが高速フレームにて伝送される伝送
フォーマット変換および伝送速度変換方式であって、高
速容量データと低速データハイウェイのタイムスロット
データより高速フレーム中からスタッフを除いた実デー
タを演算する演算手段と、前記第１の演算手段から出力
されるイネーブル信号により高速データからスタッフを
除いた実データのみをメモリに書き込む手段と、低速デ
ータハイウェイのタイムスロットデータより、低速デー
タハイウェイのフレームフォーマットに従ってイネーブ
ル信号を生成するイネーブル信号生成手段と、前記イネ
ーブル信号生成手段により生成されたイネーブル信号に
より低速データハイウェイに同期してメモリからフレー
ム変換を行いながらデータ列を読み出す読み出し手段と
から構成したことを特徴とするものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention according to claim 1 is a high-speed multiplexed data which is fixedly provided in one frame and whose transmission capacity is always kept constant by stuffs or the like. A transmission frame, a pointer indicating a data position included in a high-speed transmission frame having a data highway having the same period as the frame and divided into a plurality of low-speed transmission frame formats, and a high-speed frame capacity to be separated A transmission format conversion and transmission rate conversion method in which data and low-speed data highway time slot data are transmitted in a high-speed frame. The stuff is excluded from high-speed frames from high-speed capacity data and low-speed data highway time slot data. Calculating means for calculating the actual data, and enable output from the first calculating means. Means for writing only real data obtained by removing stuff from high-speed data to a memory, enable signal generation means for generating an enable signal from low-speed data highway time slot data in accordance with a low-speed data highway frame format, and the enable signal generation means Reading means for reading a data string while performing frame conversion from a memory in synchronization with a low-speed data highway by an enable signal generated by the means.
【０００９】この結果、本発明によれば、高速伝送フレ
ーム中より得られる高速フレーム中の伝送容量と伝送位
置を示すポインタにより、分離するデータフレームの先
頭と容量が演算され、又、低速データハイウェイの各タ
イムスロットの容量についても高速伝送フレーム中から
得られ、これらのデータから高速伝送フレーム中のスタ
ッフを除いた実データを演算することによりメモリへの
書き込みイネーブル信号を生成し、高速データを蓄積
し、一方前記低速データハイウェイの各タイムスロット
の容量と容量によって定められたタイムスロット内のフ
レームフォーマットに変換するための演算手段と、前記
演算回路によりタイムスロット内のフレームフォーマッ
トに従ってイネーブル信号を生成するイネーブル信号生
成手段とにより、前記イネーブル信号により低速データ
ハイウェイに同期してメモリからフォーマット変換を行
いながら蓄積されたデータ列を読み出すことができ、こ
れにより伝送フォーマット変換／速度変換を１つのメモ
リにより実現を行うことが可能である。As a result, according to the present invention, the head and the capacity of the data frame to be separated are calculated by the pointer indicating the transmission capacity and the transmission position in the high-speed frame obtained from the high-speed transmission frame. The capacity of each time slot is also obtained from the high-speed transmission frame, and the actual data excluding the stuff in the high-speed transmission frame is calculated from these data to generate a write enable signal to the memory and store the high-speed data. On the other hand, an operation means for converting the capacity of each time slot of the low-speed data highway into a frame format within the time slot determined by the capacity, and the operation circuit generates an enable signal according to the frame format within the time slot. By the enable signal generation means, In synchronization with the low-speed data highway by the enable signal stored data string while the format conversion from the memory can be read by, thereby it is possible to perform realized by one memory transmission format conversion / speed conversion.
【００１０】請求項２に記載の本発明は、請求項１記載
の発明において、メモリの書き込み側のアドレスポイン
タと読み出し側のアドレスポインタを、伝送フレームの
中に規定した時間にてリセットを行うことにより一時的
な同期外れに対しても自己復旧可能に構成したもので、
メモリの書き込み側のアドレスポインタと読み出し側の
アドレスポインタを、伝送フレームの中に規定した時間
にてリセットを行って一時的な同期外れに対しても自己
復旧可能な手段を追加したデータ速度および伝送フォー
マット変換方式としている。According to a second aspect of the present invention, in the first aspect, the address pointer on the write side and the address pointer on the read side of the memory are reset at a time specified in the transmission frame. It is configured to be able to self-recover even for temporary loss of synchronization,
Data rate and transmission by resetting the address pointer on the write side and the address pointer on the read side of the memory at the time specified in the transmission frame and adding self-recovery means even for temporary loss of synchronization. The format conversion method is used.
【００１１】請求項３に記載された本発明は、１フレー
ム中に固定的に設けられた多重化データが、スタッフな
どにより伝送容量が常に一定に保たれる構造となった高
速な伝送フレームと、前記フレームと同じ周期を持ち且
つ複数に分割された低速な伝送フレームフォーマットの
データハイウェイを持ち、高速な伝送フレーム中に含ま
れるデータ位置を示したポインタと、分離すべき高速フ
レーム容量データと、低速データハイウェイの各タイム
スロットデータが高速フレームにて伝送される伝送フォ
ーマット変換および伝送速度変換方式を用いた加入者線
終端装置であって、高速容量データと低速データハイウ
ェイのタイムスロットデータより高速フレーム中からス
タッフを除いた実データを演算する演算手段と、前記第
１の演算手段から出力されるイネーブル信号により高速
データからスタッフを除いた実データのみをメモリに書
き込む手段と、低速データハイウェイのタイムスロット
データより、低速データハイウェイのフレームフォーマ
ットに従ってイネーブル信号を生成するイネーブル信号
生成手段と、前記イネーブル信号生成手段により生成さ
れたイネーブル信号により低速データハイウェイに同期
してメモリからフレーム変換を行いながらデータ列を読
み出す読み出し手段とから構成した伝送フォーマット変
換および伝送速度変換方式を用いた加入者線終端装置で
ある。According to the third aspect of the present invention, the multiplexed data fixedly provided in one frame is composed of a high-speed transmission frame having a structure in which the transmission capacity is always kept constant by stuff or the like. A data highway having the same period as the frame and divided into a plurality of low-speed transmission frame formats, a pointer indicating a data position included in the high-speed transmission frame, and high-speed frame capacity data to be separated; A subscriber line termination device using a transmission format conversion and a transmission speed conversion method in which each time slot data of a low-speed data highway is transmitted in a high-speed frame. Calculating means for calculating actual data excluding stuff from the inside, and the first calculating means Means for writing only real data obtained by removing stuff from high-speed data to a memory by an enable signal to be input; enable signal generating means for generating an enable signal from a time slot data of a low-speed data highway in accordance with a frame format of a low-speed data highway; A subscriber line using a transmission format conversion and a transmission speed conversion system, comprising: a read unit that reads a data string while performing frame conversion from a memory in synchronization with a low-speed data highway by an enable signal generated by the enable signal generation unit. It is a termination device.
【００１２】この結果、本発明によれば、高速伝送フレ
ーム中より得られる高速フレーム中の伝送容量と伝送位
置を示すポインタにより、分離するデータフレームの先
頭と容量が演算される。又低速データハイウェイの各タ
イムスロットの容量についても高速伝送フレーム中から
得られ、これらのデータから高速伝送フレーム中のスタ
ッフを除いた実データを演算することによりメモリへの
書き込みイネーブル信号を生成し、高速データを蓄積
し、一方前記低速データハイウェイの各タイムスロット
の容量と容量によって定められたタイムスロット内のフ
レームフォーマットに変換するための演算手段と、前記
演算回路によりタイムスロット内のフレームフォーマッ
トに従ってイネーブル信号を生成するイネーブル信号生
成手段とにより、前記イネーブル信号により低速データ
ハイウェイに同期してメモリからフォーマット変換を行
いながら蓄積されたデータ列を読み出すことができ、こ
れにより伝送フォーマット変換／速度変換を１つのメモ
リにより実現を行うことが可能である。As a result, according to the present invention, the head and the capacity of the data frame to be separated are calculated based on the transmission capacity and the pointer indicating the transmission position in the high-speed frame obtained from the high-speed transmission frame. Also, the capacity of each time slot of the low-speed data highway is obtained from the high-speed transmission frame, and real data excluding the stuff in the high-speed transmission frame is calculated from these data to generate a write enable signal to the memory, Calculating means for accumulating high-speed data while converting the data into a frame format within a time slot defined by the capacity and capacity of each time slot of the low-speed data highway; With the enable signal generating means for generating a signal, the stored data string can be read out while performing format conversion from the memory in synchronization with the low-speed data highway by the enable signal, thereby enabling transmission format conversion / speed conversion. It is possible to perform realized by One memory.
【００１３】請求項４に記載の本発明によれば、請求項
３記載の発明において、メモリの書き込み側のアドレス
ポインタと読み出し側のアドレスポインタを、伝送フレ
ームの中に規定した時間にてリセットを行うことにより
一時的な同期外れに対しても自己復旧可能に構成してい
る。According to a fourth aspect of the present invention, in the third aspect of the invention, the address pointer on the write side and the address pointer on the read side of the memory are reset at a time specified in the transmission frame. By doing so, self-recovery is possible even for temporary loss of synchronization.
【００１４】この結果、本発明によれば、メモリの書き
込み側のアドレスポインタと読み出し側のアドレスポイ
ンタを、伝送フレームの中に規定した時間にてリセット
を行って一時的な同期外れに対しても自己復旧可能な手
段を追加したデータ速度および伝送フォーマット変換方
式としている。次に、図を用いて、本発明による実施の
形態について説明する。図１は本発明の実施の形態を示
す伝送フォーマット変換および伝送速度方式をブロック
図にて示したものである。図３は図１に示す本発明の実
施の形態を使用する高速シリアル伝送フレーム並びに低
速データハイウェイフォーマットを示したものである。As a result, according to the present invention, the address pointer on the write side and the address pointer on the read side of the memory are reset at a time specified in the transmission frame to prevent the temporary loss of synchronization. A data rate and transmission format conversion method to which self-restoring means is added is adopted. Next, an embodiment according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a transmission format conversion and a transmission rate system according to an embodiment of the present invention. FIG. 3 shows a high-speed serial transmission frame and a low-speed data highway format using the embodiment of the present invention shown in FIG.
【００１５】まず、図２に示す高速シリアル伝送フレー
ム並びに低速データハイウェイフォーマットによれば、
高速伝送フレーム中に同期用のプリアンブル、同期ワー
ド、ポインタ、伝送容量及び実データとスタッフを含ん
だ構成となっている。一方低速データハイウェイは、高
速伝送フレームを８等分したフレーム構成となってお
り、８等分されたフレームの先頭にはフレームパルスが
出力される構成となっている。低速データ伝送フレーム
の容量については、実データの先頭に有るオーバーヘッ
ドに多重化され伝送される方式となっている。First, according to the high-speed serial transmission frame and the low-speed data highway format shown in FIG.
The high-speed transmission frame includes a preamble for synchronization, a synchronization word, a pointer, a transmission capacity, actual data and stuff. On the other hand, the low-speed data highway has a frame configuration in which a high-speed transmission frame is divided into eight equal parts, and a frame pulse is output at the head of the eight-divided frame. Regarding the capacity of the low-speed data transmission frame, the system is multiplexed with the overhead at the head of the actual data and transmitted.
【００１６】このようなシステムにおいて本実施の形態
では、図１の高速シリアル伝送フレーム100中に含まれ
る同期ワード検出後に実データ位置を示す高速伝送デー
タ位置データ（ポインタ）102と、高速伝送データのス
タッフを含めた容量を示す高速伝送データ容量データ10
3と、低速伝送フレーム中の各タイムスロット毎に指定
される低速データ容量データ104とを、シリアル／パラ
レル変換部（Ｓ／Ｐ）120により高速パラレル変換デー
タ101より抽出する伝送容量／ポインタ抽出部１２１に
より抽出し、前記ポインタ102、高速伝送データ容量デ
ータ103、低速データ容量データ104とにより、スタッフ
を除いた高速伝送フレーム中から実データを分離するた
めの高速伝送フレーム書き込み側メモリアクセス用デー
タ105をメモリアクセス演算部122にて演算を行い、高速
伝送ブレーム書き込み側メモリアクセス用データ105を
用いてメモリ書き込み用イネーブル信号107を生成する
メモリ書き込みイネーブル生成部123にて生成し、前記
高速パラレル変換データ101中の実データのみがメモリ
書き込みイネーブル信号107によりメモリ124へ書き込ま
れる。In such a system, in the present embodiment, high-speed transmission data position data (pointer) 102 indicating the actual data position after detecting the synchronization word contained in the high-speed serial transmission frame 100 of FIG. High-speed transmission data capacity data indicating the capacity including staff 10
3. A transmission capacity / pointer extraction unit for extracting a low-speed data capacity data 104 specified for each time slot in a low-speed transmission frame from the high-speed parallel conversion data 101 by a serial / parallel conversion unit (S / P) 120 The data is extracted by the pointer 121, the high-speed transmission data capacity data 103, and the low-speed data capacity data 104, and the high-speed transmission frame writing side memory access data 105 for separating actual data from the high-speed transmission frame excluding the stuff. Is calculated by a memory access calculation unit 122, and a memory write enable generation unit 123 that generates a memory write enable signal 107 using the high-speed transmission frame write-side memory access data 105 is generated. Only the actual data in 101 is stored in memory 124 by memory write enable signal 107. Written to
【００１７】一方、低速データ伝送フレーム側は、メモ
リアクセスデータ演算部122によって演算される低速伝
送フレーム読み出し側メモリアクセスデータ106によ
り、メモリ読み出しイネーブル生成部125により低速デ
ータハイウェイフォーマットに従ったメモリ読み出しイ
ネーブル信号108を生成することにより、メモリ124は、
読み出しパラレルデータ１０９を出力する。読み出しパ
ラレルデータ１０９は、パラレル／シリアル変換部（Ｓ
／Ｐ）126により低速データハイウェイデータ110として
出力される。On the other hand, the low-speed data transmission frame side uses a low-speed transmission frame read-side memory access data 106 calculated by the memory access data calculation unit 122, and the memory read enable generation unit 125 causes the memory read enable according to the low-speed data highway format. By generating signal 108, memory 124
The read parallel data 109 is output. The read parallel data 109 is supplied to a parallel / serial conversion unit (S
/ P) 126 is output as low-speed data highway data 110.
【００１８】以上のように本発明の実施の形態によれ
ば、１つのメモリにより伝送速度変換並びに伝送フォー
マット変換を行うことが可能となる。As described above, according to the embodiment of the present invention, transmission rate conversion and transmission format conversion can be performed by one memory.
【００１９】本実施の形態による伝送フォーマット変換
および伝送速度変換方式を、加入者線終端装置内のフォ
ーマット変換／速度変換部に採用すれば、加入者線終端
装置を実現することができる。以上のように本発明の実
施の形態によれば、１つのメモリにより伝送速度変換並
びに伝送フォーマット変換を行うことが可能となり安価
なシステムを構成することが可能となる。If the transmission format conversion and the transmission rate conversion method according to the present embodiment are adopted in the format conversion / speed conversion section in the subscriber line termination device, the subscriber line termination device can be realized. As described above, according to the embodiment of the present invention, transmission speed conversion and transmission format conversion can be performed by one memory, and an inexpensive system can be configured.
【００２０】また、本実施の形態では、図２において、
書き込みイネーブル信号生成部123にて高速伝送フレー
ムの先頭にてメモリアクセスアドレスをリセットするた
めのメモリ読み出しリセット信号111と、読み出しイネ
ーブル信号生成部125にてメモリ読み出しリセット信号1
12とを生成することにより、毎フレーム書き込み側と読
み出し側のメモリアクセスアドレスをリセットする機能
を追加することが考えられる。そして、本実施の形態に
よる伝送フォーマット変換および伝送速度変換方式を、
加入者線終端装置内のフォーマット変換／速度変換部に
採用すれば、加入者線終端装置を実現することができ
る。In this embodiment, in FIG.
The memory read reset signal 111 for resetting the memory access address at the beginning of the high-speed transmission frame in the write enable signal generator 123 and the memory read reset signal 1 in the read enable signal generator 125
By generating 12, it is conceivable to add a function of resetting the memory access addresses on the write side and the read side for each frame. Then, the transmission format conversion and the transmission rate conversion method according to the present embodiment are:
If it is adopted in the format conversion / speed conversion unit in the subscriber line termination device, the subscriber line termination device can be realized.
【００２１】以上のように本発明の実施の形態によれ
ば、１つのメモリにより伝送速度変換並びに伝送フォー
マット変換を行うことが可能となり安価なシステムを構
成することが可能となるとともに、通信信頼性の向上及
びシステムの信頼性向上が可能な方式を提供することが
可能となる。As described above, according to the embodiment of the present invention, it is possible to perform transmission speed conversion and transmission format conversion by using one memory, thereby making it possible to configure an inexpensive system and to improve communication reliability. It is possible to provide a system capable of improving the system reliability and the system reliability.
【００２２】[0022]
【発明の効果】本発明によれば、従来例のようにバッフ
ァを２つ持つことによりデータ伝送速度と伝送フォーマ
ット変換を行う必要が無くなり、安価で且つ低消費電力
化したデータ速度／フォーマット変換方式あるいは加入
者線終端装置を実現することが可能となる。また、本発
明によれば、伝送フレーム同期外れが発生した場合にも
自己復旧可能となり通信信頼性の向上及びシステムの信
頼性向上に寄与することが可能となる。According to the present invention, there is no need to convert the data transmission speed and the transmission format by having two buffers as in the conventional example. Alternatively, a subscriber line termination device can be realized. Further, according to the present invention, even when transmission frame synchronization is lost, self-recovery is possible, and it is possible to contribute to improvement in communication reliability and system reliability.
【図１】本発明の実施の形態１におけるデータ速度／フ
ォーマット変換方式の概略を示すブロック図FIG. 1 is a block diagram schematically showing a data rate / format conversion method according to a first embodiment of the present invention.
【図２】図１における伝送フォーマット変換および伝送
速度変換方式による高速伝送フレーム例と低速伝送フレ
ーム例の構成を示す図FIG. 2 is a diagram showing a configuration of an example of a high-speed transmission frame and an example of a low-speed transmission frame by the transmission format conversion and the transmission rate conversion method in FIG.
【図３】従来の技術を示す伝送フレーム／速度変換回路
のブロック図FIG. 3 is a block diagram of a transmission frame / speed conversion circuit showing a conventional technique.
１００ 高速シリアル伝送フレーム １０１ 高速パラレル変換データ（メモリ書き込みデー
タ） １０２ 高速データ伝送分離位置データ(ポインタ) １０３ 高速伝送データ容量データ １０４ 低速伝送容量データ １０５ 高速伝送フレーム書き込み側メモリアクセスデ
ータ １０６ 低速伝送フレーム読み出し側メモリアクセスデ
ータ １０７ メモリ書き込みイネーブル信号 １０８ メモリ読み出しイネーブル信号 １０９ 読み出しパラレルデータ １１０ 低速データハイウェイデータ １１１ メモリ読み出しリセット信号 １１２ メモリ読み出しリセット信号 １２０ シリアル／パラレル変換部（Ｓ／Ｐ） １２１ 伝送容量ポインタ抽出部 １２２ メモリアクセスデータ演算部（演算手段） １２３ メモリ書き込みイネーブル信号生成部 １２４ メモリ １２５ メモリ読み出しイネーブル信号生成部 １２６ パラレル／シリアル変換部（Ｐ／Ｓ）REFERENCE SIGNS LIST 100 high-speed serial transmission frame 101 high-speed parallel conversion data (memory write data) 102 high-speed data transmission separation position data (pointer) 103 high-speed transmission data capacity data 104 low-speed transmission capacity data 105 high-speed transmission frame write-side memory access data 106 low-speed transmission frame read Side memory access data 107 Memory write enable signal 108 Memory read enable signal 109 Read parallel data 110 Low speed data highway data 111 Memory read reset signal 112 Memory read reset signal 120 Serial / parallel converter (S / P) 121 Transmission capacity pointer extractor 122 memory access data calculation unit (calculation means) 123 memory write enable signal generation unit 124 memory 1 5 the memory read enable signal generator 126 parallel / serial converter (P / S)
Claims (4)
化データが、スタッフなどにより伝送容量が常に一定に
保たれる構造となった高速な伝送フレームと、前記フレ
ームと同じ周期を持ち且つ複数に分割された低速な伝送
フレームフォーマットのデータハイウェイを持ち、高速
な伝送フレーム中に含まれるデータ位置を示したポイン
タと、分離すべき高速フレーム容量データと、低速デー
タハイウェイの各タイムスロットデータが高速フレーム
にて伝送される伝送フォーマット変換および伝送速度変
換方式であって、 高速容量データと低速データハイウェイのタイムスロッ
トデータより高速フレーム中からスタッフを除いた実デ
ータを演算する演算手段と、 前記第１の演算手段から出力されるイネーブル信号によ
り高速データからスタッフを除いた実データのみをメモ
リに書き込む手段と、 低速データハイウェイのタイムスロットデータより、低
速データハイウェイのフレームフォーマットに従ってイ
ネーブル信号を生成するイネーブル信号生成手段と、 前記イネーブル信号生成手段により生成されたイネーブ
ル信号により低速データハイウェイに同期してメモリか
らフレーム変換を行いながらデータ列を読み出す読み出
し手段と、 から構成したことを特徴とする伝送フォーマット変換お
よび伝送速度変換方式。1. A high-speed transmission frame in which multiplexed data fixedly provided in one frame has a structure in which transmission capacity is always kept constant by stuff or the like, and has a same period as the frame. It has a data highway of low-speed transmission frame format divided into a plurality of parts, a pointer indicating the data position included in the high-speed transmission frame, high-speed frame capacity data to be separated, and each time slot data of the low-speed data highway. A transmission format conversion and transmission rate conversion method transmitted in a high-speed frame, wherein the high-speed capacity data and the low-speed data high-speed time slot data are used to calculate actual data excluding stuff from a high-speed frame; 1 from the high-speed data by the enable signal output from the arithmetic unit 1 Means for writing only the real data which has been removed to the memory, enable signal generating means for generating an enable signal from the time slot data of the low-speed data highway in accordance with the frame format of the low-speed data highway, and an enable signal generated by the enable signal generating means And a reading means for reading a data string while performing frame conversion from a memory in synchronization with a low-speed data highway, and a transmission format conversion and transmission rate conversion method.
と読み出し側のアドレスポインタを、伝送フレームの中
に規定した時間にてリセットを行うことにより一時的な
同期外れに対しても自己復旧可能にしたことを特徴とす
る請求項１記載の伝送フォーマット変換および伝送速度
変換方式。2. The self-restoration of temporary loss of synchronization by resetting the address pointer on the write side and the address pointer on the read side of the memory at the time specified in the transmission frame. 2. The transmission format conversion and transmission speed conversion method according to claim 1, wherein:
化データが、スタッフなどにより伝送容量が常に一定に
保たれる構造となった高速な伝送フレームと、前記フレ
ームと同じ周期を持ち且つ複数に分割された低速な伝送
フレームフォーマットのデータハイウェイを持ち、高速
な伝送フレーム中に含まれるデータ位置を示したポイン
タと、分離すべき高速フレーム容量データと、低速デー
タハイウェイの各タイムスロットデータが高速フレーム
にて伝送される伝送フォーマット変換および伝送速度変
換方式を用いた加入者線終端装置であって、 高速容量データと低速データハイウェイのタイムスロッ
トデータより高速フレーム中からスタッフを除いた実デ
ータを演算する演算手段と、 前記第１の演算手段から出力されるイネーブル信号によ
り高速データからスタッフを除いた実データのみをメモ
リに書き込む手段と、 低速データハイウェイのタイムスロットデータより、低
速データハイウェイのフレームフォーマットに従ってイ
ネーブル信号を生成するイネーブル信号生成手段と、 前記イネーブル信号生成手段により生成されたイネーブ
ル信号により低速データハイウェイに同期してメモリか
らフレーム変換を行いながらデータ列を読み出す読み出
し手段と、 から構成した伝送フォーマット変換および伝送速度変換
方式を用いたことを特徴とする加入者線終端装置。3. A high-speed transmission frame in which multiplexed data fixedly provided in one frame has a structure in which transmission capacity is always kept constant by stuff or the like, and has a same period as the frame and It has a data highway of low-speed transmission frame format divided into a plurality of parts, a pointer indicating the data position included in the high-speed transmission frame, high-speed frame capacity data to be separated, and each time slot data of the low-speed data highway. A subscriber line termination device using a transmission format conversion and a transmission speed conversion method transmitted in a high-speed frame. The high-speed capacity data and the low-speed data High-speed time slot data is obtained by removing actual data from a high-speed frame without stuff. Calculating means for calculating, and an enable signal output from the first calculating means. Means for writing only real data obtained by removing stuff from high-speed data to a memory; enable signal generating means for generating an enable signal from low-speed data highway time slot data in accordance with a low-speed data highway frame format; and the enable signal generating means. A subscriber line using a transmission format conversion and transmission rate conversion method comprising: reading means for reading a data string while performing frame conversion from a memory in synchronization with a low-speed data highway by a generated enable signal. Terminating device.
と読み出し側のアドレスポインタを、伝送フレームの中
に規定した時間にてリセットを行うことにより一時的な
同期外れに対しても自己復旧可能な伝送フォーマット変
換及び伝送速度変換方式を用いた請求項３記載の加入者
線終端装置。4. A transmission format capable of self-restoration even for temporary loss of synchronization by resetting an address pointer on a write side and an address pointer on a read side of a memory at a time specified in a transmission frame. 4. The subscriber line termination device according to claim 3, wherein a conversion and a transmission rate conversion system are used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128062A JPH11308189A (en) | 1998-04-23 | 1998-04-23 | System for converting transmission format and transmission speed and subscriber line terminating device using the system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128062A JPH11308189A (en) | 1998-04-23 | 1998-04-23 | System for converting transmission format and transmission speed and subscriber line terminating device using the system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308189A true JPH11308189A (en) | 1999-11-05 |
Family
ID=14975541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10128062A Pending JPH11308189A (en) | 1998-04-23 | 1998-04-23 | System for converting transmission format and transmission speed and subscriber line terminating device using the system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11308189A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199548A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Transmission apparatus and signal transmission method |
| JP2011250183A (en) * | 2010-05-27 | 2011-12-08 | Nec System Technologies Ltd | Serial receiving apparatus and control method and program for the same |
-
1998
- 1998-04-23 JP JP10128062A patent/JPH11308189A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199548A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Transmission apparatus and signal transmission method |
| JP2011250183A (en) * | 2010-05-27 | 2011-12-08 | Nec System Technologies Ltd | Serial receiving apparatus and control method and program for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0498943A (en) | Transmission method and circuit for virtual container employing asynchronous transfer mode | |
| JPH10149618A (en) | Data transfer method, data transfer device and medium | |
| JPH11308189A (en) | System for converting transmission format and transmission speed and subscriber line terminating device using the system | |
| JP2786170B2 (en) | Frame data conversion circuit | |
| US20010050722A1 (en) | Data Rate conversion apparatus | |
| JP3957574B2 (en) | Segment division multiplexing apparatus and segment division multiplexing method used therefor | |
| JP3455839B2 (en) | Frame format conversion method and conversion device | |
| JP2834145B2 (en) | Packet phase synchronization circuit and packet phase synchronization method | |
| JP2760323B2 (en) | ATM cell format conversion circuit | |
| JP2754574B2 (en) | Asynchronous line synchronization circuit | |
| JP3013011B2 (en) | Buffer circuit | |
| JPH05174144A (en) | Histogram calculation circuit | |
| JPH0744580B2 (en) | Data length conversion circuit | |
| JPS60168675A (en) | Printer | |
| JPS61101142A (en) | Data protection circuit | |
| JPH09172424A (en) | Signal speed converting circuit for data highway | |
| JP3513021B2 (en) | Asynchronous data mapping device | |
| JPH0220936A (en) | Multiplexing/separating circuit | |
| JPH01226236A (en) | Start-stop data transmission system | |
| JPS62194755A (en) | Skew compensation system | |
| JPH0779324B2 (en) | Pointer value changing circuit | |
| JP2005039661A (en) | Information processing apparatus | |
| JPH0787435B2 (en) | Multiplex channel receiver | |
| JPH04290121A (en) | Speed converting circuit | |
| JP2001094621A (en) | Communication control circuit and method |