JPH1130677A - Time data processing circuit - Google Patents
Time data processing circuitInfo
- Publication number
- JPH1130677A JPH1130677A JP18521397A JP18521397A JPH1130677A JP H1130677 A JPH1130677 A JP H1130677A JP 18521397 A JP18521397 A JP 18521397A JP 18521397 A JP18521397 A JP 18521397A JP H1130677 A JPH1130677 A JP H1130677A
- Authority
- JP
- Japan
- Prior art keywords
- time
- counter
- data
- tmdt
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、時刻データの処
理回路に関する。The present invention relates to a time data processing circuit.
【０００２】[0002]
【従来の技術】例えば、日本においては、郵政省がコー
ルサインＪＧ２ＡＳにより時刻を示すデータを送信して
いる。2. Description of the Related Art For example, in Japan, the Ministry of Posts and Telecommunications transmits data indicating time using a call sign JG2AS.
【０００３】図６は、その送信される時刻のデータのフ
ォーマットを示す。この時刻のデータTMDTは、図６Ａに
示すように、毎分の00秒から始まる１分の期間（「フレ
ーム」と呼ばれている）ごとに、そのフレームの時刻を
示すものである。また、この時刻データTMDTは、図６Ｂ
にも示すように、１Hzのパルスであるとともに、その立
ち上がりエッジの時間位置が00秒〜59秒の各秒位置を示
し、立ち下がりエッジの時間位置がそのフレームの示す
時刻にしたがって変調されている。したがって、この時
刻データTMDTは、各パルスが１ビットのデータを有し、
そのビットレイトが１bps のパルス列あるいはシリアル
データでもある。FIG. 6 shows a format of the data of the transmitted time. As shown in FIG. 6A, the time data TMDT indicates the time of the frame for each one-minute period (called a “frame”) starting from 00 seconds per minute. The time data TMDT is shown in FIG.
As shown in FIG. 5, the pulse is a 1 Hz pulse, the time position of the rising edge indicates each second position from 00 seconds to 59 seconds, and the time position of the falling edge is modulated according to the time indicated by the frame. . Therefore, in this time data TMDT, each pulse has 1-bit data,
The bit rate is a pulse train of 1 bps or serial data.
【０００４】そして、その各ビット（パルス）は、フレ
ームごとに先頭から順に、現在時刻の「分」、「時」、
「日」、その他の情報（天文時刻との誤差など）を示す
とともに、時刻はＢＣＤコードにより示されている。ま
た、フレームの先頭のビットはフレーム基準マーカーFR
M とされ、下１桁が０秒のビットの前のビットは位置識
別マーカーP0〜P5とされている。[0004] Each bit (pulse) of the current time is "minute", "hour",
"Day" and other information (error from astronomical time, etc.) are indicated, and the time is indicated by a BCD code. The first bit of the frame is the frame reference marker FR
M, and the bit before the bit whose last digit is 0 second is used as position identification markers P0 to P5.
【０００５】さらに、各ビットの立ち下がりエッジの時
間位置が変調されているものであるが、ＢＣＤコードの
ビット値およびマーカーFRM 、P0〜P5に対して、図６Ｃ
に示すように変調されている。すなわち、時刻のビット
が “０”のときには、立ち上がりエッジから0.8 秒間
“Ｈ”レベルが続く “１”のときには、立ち上がりエッジから0.5 秒間
“Ｈ”レベルが続く マーカーのときには、立ち上がりエッジから0.2 秒間
“Ｈ”レベルが続く ようにされている。したがって、図６Ｂは、時刻が18時
42分の場合の時刻データTMDTの波形を示している。Further, the time position of the falling edge of each bit is modulated, but the bit value of the BCD code and the markers FRM, P0 to P5 are shown in FIG.
Are modulated as shown in FIG. That is, when the time bit is “0”, the “H” level continues for 0.8 seconds from the rising edge, when it is “1”, the “H” level continues for 0.5 seconds from the rising edge, and for the marker is 0.2 seconds from the rising edge. H "level is continued. Therefore, FIG. 6B shows that the time is 18:00.
The waveform of the time data TMDT for 42 minutes is shown.
【０００６】そして、この時刻データTMDTにより、キャ
リア周波数が40ｋHzのキャリア信号がＰＡＭ変調され、
そのＰＡＭ信号が茨城県三和町から送信されている。な
お、そのＰＡＭ信号は、時刻データTMDTが“Ｈ”レベル
のとき100 ％の振幅、“Ｌ”レベルのとき０％の振幅と
されている。[0006] Then, a carrier signal having a carrier frequency of 40 kHz is PAM-modulated by the time data TMDT,
The PAM signal is transmitted from Miwa Town, Ibaraki Prefecture. The PAM signal has an amplitude of 100% when the time data TMDT is at "H" level, and has an amplitude of 0% when it is at "L" level.
【０００７】時刻データTMDTは以上のようなフォーマッ
トで送信されているので、この時刻データTMDTを受信す
れば、１分ごとに絶対時刻（現時刻）を知ることができ
るとともに、１秒ごとに相対時刻を知ることができる。[0007] Since the time data TMDT is transmitted in the format described above, if the time data TMDT is received, the absolute time (current time) can be known every minute and the relative time can be obtained every second. You can know the time.
【０００８】[0008]
【発明が解決しようとする課題】ところで、例えば電波
時計において、上述した時刻データTMDTを利用して時刻
の表示を行う場合、ビット同期が取れたら、カウンタに
より１秒を計測しながらデータを認識する方法と、ビッ
トの立ち上がりエッジから次のビットの立ち上がりエッ
ジまでを１秒と認識してデータを認識する方法とが考え
られる。By the way, for example, in a radio-controlled timepiece, when the time is displayed using the above-described time data TMDT, when the bit synchronization is established, the data is recognized while measuring one second by the counter. A method and a method of recognizing data by recognizing one second from the rising edge of a bit to the rising edge of the next bit can be considered.
【０００９】しかし、前者の方法では、カウンタに高い
精度が要求されてしまう。また、最初のビット同期の条
件を厳しくする必要があり、ビット同期が取りにくくな
ってしまう。さらに、後者の方法では、ノイズなどの影
響で偽の立ち上がりエッジがあると、データを間違える
確率が高くなってしまう。また、受信した信号が弱く、
立ち上がりエッジが現れないときには、ビット同期が外
れてしまう。However, in the former method, high accuracy is required for the counter. In addition, it is necessary to make the conditions of the first bit synchronization strict, and it becomes difficult to obtain the bit synchronization. Further, in the latter method, if there is a false rising edge due to the influence of noise or the like, the probability of erroneous data increases. Also, the received signal is weak,
When the rising edge does not appear, bit synchronization is lost.
【００１０】この発明は、以上のような問題点を解決し
ようとするものである。[0010] The present invention is to solve the above problems.
【００１１】[0011]
【課題を解決するための手段】このため、この発明にお
いては、立ち上がりエッジ（あるいは立ち下がりエッ
ジ）が１秒ごとの時間位置に位置し、立ち下がりエッジ
（あるいは立ち上がりエッジ）の時間位置が、時刻を示
すデータのビットにしたがって変調されているパルス列
から、上記時刻を示すデータを取り出す処理回路におい
て、カウンタを有し、このカウンタにより上記パルス列
の上記立ち上がりエッジから上記立ち下がりエッジまで
の時間間隔を計測して上記時刻を示すデータを取り出す
とともに、上記カウンタにより上記パルス列の上記立ち
上がりエッジの時間間隔を計測し、この計測結果により
上記カウンタのカウントの補正を行うようにした時刻デ
ータの処理回路とするものである。したがって、カウン
タの精度にかかわらず正しい値の時刻のデータが取り出
される。Therefore, according to the present invention, the rising edge (or falling edge) is located at a time position every one second, and the time position of the falling edge (or rising edge) is set at the time position. A processing circuit for extracting the data indicating the time from the pulse train modulated in accordance with the bits of the data indicating the time, including a counter, which measures a time interval from the rising edge to the falling edge of the pulse train A time data processing circuit configured to take out data indicating the time and measure the time interval between the rising edges of the pulse train using the counter and correct the count of the counter based on the measurement result. It is. Therefore, data having a correct time is extracted regardless of the accuracy of the counter.
【００１２】[0012]
【発明の実施の形態】図１は、この発明を電波時計に適
用した場合の一形態を示し、アンテナ入力回路から復調
回路までを有する受信回路１０により、上述したコール
サインＪＧ２ＡＳのＰＡＭ信号が受信されて時刻データ
TMDTが取り出される。なお、以下の説明においては、時
刻データTMDTは、図２に示すように、図６Ｃの時刻デー
タTMDTに比べて、レベルが反転しているものとする。FIG. 1 shows an embodiment in which the present invention is applied to a radio-controlled timepiece. A PAM signal of the above-described call sign JG2AS is received by a receiving circuit 10 having from an antenna input circuit to a demodulation circuit. Time data
TMDT is taken out. In the following description, it is assumed that the level of the time data TMDT is inverted as compared with the time data TMDT of FIG. 6C as shown in FIG.
【００１３】そして、この時刻データTMDTがデコーダ回
路２０に供給される。このデコーダ回路２０は、例えば
マイクロコンピュータにより構成されているもので、こ
のため、デコーダ回路２０、すなわち、マイクロコンピ
ュータ２０は、プログラムを実行するＣＰＵ２１と、各
種のプログラムの書き込まれているＲＯＭ２２と、ワー
クエリア用のＲＡＭ２３と、カウンタ２４と、その他の
回路（図示せず）とを有する。The time data TMDT is supplied to the decoder circuit 20. The decoder circuit 20 is constituted by, for example, a microcomputer. For this reason, the decoder circuit 20, that is, the microcomputer 20, includes a CPU 21 for executing programs, a ROM 22 in which various programs are written, It has an area RAM 23, a counter 24, and other circuits (not shown).
【００１４】この場合、ＲＯＭ２２は、これに書き込ま
れているプログラムの一部として、例えば図３〜図５に
示すルーチン１００〜３００を有する。なお、これらル
ーチン１００〜３００の詳細は後述するが、ルーチン１
００のステップ１０２においてルーチン２００が実行さ
れ、ステップ１０４においてルーチン３００が実行され
る。In this case, the ROM 22 has, for example, routines 100 to 300 shown in FIGS. 3 to 5 as a part of the program written therein. The details of these routines 100 to 300 will be described later.
At step 102 of 00, the routine 200 is executed, and at step 104, the routine 300 is executed.
【００１５】さらに、マイクロコンピュータ２０には、
時刻を表示する表示素子としてＬＣＤ３０が接続されて
いる。Further, the microcomputer 20 includes:
The LCD 30 is connected as a display element for displaying time.
【００１６】このような構成において、ＣＰＵ２１がル
ーチン１００を実行することにより、時刻データTMDTが
デコードされて時刻が表示される。すなわち、ＣＰＵ２
１の処理がルーチン１００のステップ１０１からスター
トし、次にステップ１０２において、受信回路１０から
出力される時刻データTMDTに対してビット同期が取られ
る。この場合、受信回路１０からの時刻データTMDTの立
ち下がりエッジから次の立ち下がりエッジまでの時間長
Ｔが、 １秒−Δｔ＜Ｔ＜１秒＋Δｔ ・・・ (1) Δｔは、所定の許容値 の範囲に収まる状態が、３回連続して検出できたとき、
時刻データTMDTに対してビット同期が取れたものと見な
される。In such a configuration, when the CPU 21 executes the routine 100, the time data TMDT is decoded and the time is displayed. That is, CPU2
The process 1 starts at step 101 of the routine 100, and then at step 102, the bit data is synchronized with the time data TMDT output from the receiving circuit 10. In this case, the time length T from the falling edge of the time data TMDT from the receiving circuit 10 to the next falling edge is 1 second−Δt <T <1 second + Δt (1) Δt is a predetermined tolerance. When three consecutive states within the range of values are detected,
It is considered that the bit data is synchronized with the time data TMDT.
【００１７】そして、ビット同期が取れると、処理はス
テップ１０３に進み、このステップ１０３において、受
信回路１０から出力される時刻データTMDTに対してフレ
ーム同期が取られる。この場合、受信回路１０からの時
刻データTMDTから、位置識別マーカーP0およびフレーム
基準マーカーFRM が連続して検出できたとき、時刻デー
タTMDTに対してフレーム同期が取れたものと見なされ
る。When the bit synchronization is achieved, the process proceeds to step 103, where the frame synchronization is established with respect to the time data TMDT output from the receiving circuit 10. In this case, when the position identification marker P0 and the frame reference marker FRM can be continuously detected from the time data TMDT from the receiving circuit 10, it is regarded that the frame synchronization with the time data TMDT has been achieved.
【００１８】こうして、フレーム同期が取れると、続い
てステップ１０４において、時刻データTMDTの各ビット
の意味が判別され、「分」、「時」、「日」のデータお
よびその他のデータが取り出され、次にステップ１０５
において、ステップ１０４により取り出されたデータの
エラーが判定される。例えば、連続する２フレームのデ
ータについて、整合性をチェックすることにより、エラ
ーが判定される。After the frame synchronization is established, the meaning of each bit of the time data TMDT is determined in step 104, and data of "minute", "hour", "day" and other data are extracted. Next, step 105
In, an error of the data retrieved in step 104 is determined. For example, an error is determined by checking the consistency of data of two consecutive frames.
【００１９】そして、エラーがなければ、ステップ１０
６において、ステップ１０４により取り出されたデータ
から表示データが形成されてＬＣＤ３０に供給され、Ｌ
ＣＤ３０には、その表示データにしたがって時刻がデジ
タル表示される。また、以後、ステップ１０４以降が繰
り返される。If there is no error, step 10
In step 6, display data is formed from the data extracted in step 104 and supplied to the LCD 30.
The time is digitally displayed on the CD 30 according to the display data. Thereafter, step 104 and subsequent steps are repeated.
【００２０】以上の処理において、ステップ１０２は、
ＣＰＵ２１がルーチン２００を実行することにより実現
される。すなわち、ＣＰＵ２１の処理は、ステップ１０
２においては、ルーチン２００のステップ２０１からス
タートし、ステップ２０２において、カウンタ２４のカ
ウントがスタートされ、次に、受信回路１０からの時刻
データTMDTが立ち下がるまで、ステップ２１１が繰り返
される。In the above processing, step 102 comprises
This is realized by the CPU 21 executing the routine 200. That is, the processing of the CPU 21 is
In step 2, the process starts from step 201 of the routine 200. In step 202, the count of the counter 24 is started. Then, step 211 is repeated until the time data TMDT from the receiving circuit 10 falls.
【００２１】そして、時刻データTMDTが立ち下がると、
処理はステップ２１１からステップ２１２に進み、変数
Ｔ1 にこのときのカウンタ２４のカウント値がセットさ
れ、その後、時刻データTMDTが次に立ち下がるまでステ
ップ２１３が繰り返される。そして、時刻データTMDTが
再び立ち下がると、処理はステップ２１３からステップ
２１４に進み、変数Ｔ2 にこのときのカウンタ２４のカ
ウント値がセットされ、次にステップ２１５において、 Ｔ＝Ｔ2 −Ｔ1 の演算により、ステップ２１１で検出された立ち下がり
エッジからステップ２１３で検出された立ち下がりエッ
ジまでの時間Ｔが求められる。Then, when the time data TMDT falls,
The process proceeds from step 211 to step 212, in which the count value of the counter 24 at this time is set in the variable T1, and then step 213 is repeated until the time data TMDT falls next. Then, when the time data TMDT falls again, the process proceeds from step 213 to step 214, where the count value of the counter 24 at this time is set in a variable T2, and then in step 215, the calculation of T = T2−T1 is performed. , The time T from the falling edge detected in step 211 to the falling edge detected in step 213 is obtained.
【００２２】すると、この時間Ｔは、(1) 式の時間長Ｔ
であるから、次にステップ２１６において、 Ｔ＞１秒−Δｔ であるかどうかが判別される。そして、Ｔ＞１秒−Δｔ
ではないときには、処理はステップ２１６からステップ
２１３に戻るが、Ｔ＞１秒−Δｔのときには、処理はス
テップ２１６からステップ２１７に進む。Then, the time T is equal to the time length T of the equation (1).
Therefore, in step 216, it is determined whether or not T> 1 second−Δt. Then, T> 1 second−Δt
If not, the process returns from step 216 to step 213. However, if T> 1 second−Δt, the process proceeds from step 216 to step 217.
【００２３】そして、ステップ２１７において、 Ｔ＜１秒＋Δｔ であるかどうかが判別され、Ｔ＜１秒＋Δｔではないと
きには、処理はステップ２１７からステップ２１３に戻
るが、Ｔ＜１秒＋Δｔのときには、処理はステップ２１
７からステップ２１８に進む。In step 217, it is determined whether or not T <1 second + Δt. If T <1 second + Δt, the process returns from step 217 to step 213. If T <1 second + Δt, Processing is step 21
7 to step 218.
【００２４】この場合、処理がステップ２１８に進んだ
段階では、(1) 式が成立したことになる。そこで、ステ
ップ２１８において、以上の処理が３回実行されたかど
うかが判別され、実行されていないときには、処理はス
テップ２１８からステップ２１９に進み、このステップ
２１９において、変数Ｔ2 の値が変数Ｔ1 にセットさ
れ、その後、処理はステップ２１３に戻る。したがっ
て、以後、２回目以降の処理が実行されることなる。In this case, when the process proceeds to step 218, the expression (1) is established. Therefore, in step 218, it is determined whether or not the above processing has been performed three times. If not, the processing proceeds from step 218 to step 219. In this step 219, the value of the variable T2 is set to the variable T1. Then, the process returns to step 213. Therefore, the second and subsequent processes are performed thereafter.
【００２５】そして、３回の処理が実行されると、これ
がステップ２１８において判別され、処理はステップ２
１８からステップ２２１に進み、このルーチン２００を
終了する。したがって、この時点で、ビット同期が取れ
ていることになる。When the processing is performed three times, this is determined in step 218, and the processing is performed in step 2
From 18, the process proceeds to step 221, and this routine 200 ends. Therefore, at this point, bit synchronization is established.
【００２６】一方、ステップ１０４は、ＣＰＵ２１がル
ーチン３００を実行することにより実現される。すなわ
ち、ＣＰＵ２１の処理は、ステップ１０４においては、
ルーチン３００のステップ３０１からスタートし、受信
回路１０からの時刻データTMDTが立ち下がるまで、ステ
ップ２０２が繰り返され、ビットの開始が検出される。On the other hand, step 104 is realized by the CPU 21 executing the routine 300. That is, the processing of the CPU 21 is as follows in step 104.
Starting from step 301 of the routine 300, step 202 is repeated until the time data TMDT from the receiving circuit 10 falls, and the start of a bit is detected.
【００２７】そして、ビットの開始が検出されると、処
理はステップ３０３に進み、このステップ３０３におい
て、カウンタ２４のカウントが「０」からスタートさ
れ、次にステップ３０４において、時刻データTMDTの立
ち上がりエッジが検出されたら、このときのカウンタ２
４のカウント値を使用することにより、そのビットが、
“０”、“１”あるいはマーカーのどれであるかが判定
される。When the start of the bit is detected, the process proceeds to step 303. In step 303, the count of the counter 24 is started from "0". Then, in step 304, the rising edge of the time data TMDT is detected. Is detected, the counter 2 at this time
By using the count value of 4, the bit is
It is determined whether it is “0”, “1” or a marker.
【００２８】続いて、処理はステップ３１１に進み、時
刻データTMDTの立ち下がりエッジ待ちとされ、その立ち
下がりエッジが検出されると、処理はステップ３１２に
進み、このときのカウンタ２４のカウント値の示す計測
時間Ｔ23が Ｔ23＜１秒−Δｘ Δｘは、所定の許容値 であるかどうかが判別され、Ｔ23＜１秒−Δｘのときに
は、処理はステップ３１２からステップ３１１に戻る。Then, the process proceeds to step 311 to wait for the falling edge of the time data TMDT. When the falling edge is detected, the process proceeds to step 312, where the count value of the counter 24 at this time is calculated. It is determined whether or not the indicated measurement time T23 is T23 <1 second−Δx Δx is a predetermined allowable value. If T23 <1 second−Δx, the process returns from step 312 to step 311.
【００２９】しかし、Ｔ23＜１秒−Δｘではないときに
は、処理はステップ３１２からステップ３１３に進み、
このステップ３１３において、 Ｔ23＞１秒＋Δｘ であるかどうかが判別され、Ｔ23＞１秒＋Δｘのときに
は、処理はステップ３１３からステップ３１４に進み、
このステップ３１４において、カウンタ２４のカウント
が「Δｘ」に対応する値からスタートされ、その後、処
理はステップ３０４に戻る。However, if it is not T23 <1 second−Δx, the process proceeds from step 312 to step 313,
In this step 313, it is determined whether or not T23> 1 second + Δx. When T23> 1 second + Δx, the process proceeds from step 313 to step 314, and
In this step 314, the count of the counter 24 is started from the value corresponding to “Δx”, and then the process returns to step 304.
【００３０】また、ステップ３１３において、Ｔ23＞１
秒＋Δｘではないときには、処理はステップ３１３から
ステップ３２１に進み、このステップ３２１において、
時刻データTMDTの立ち下がりエッジ待ちとされ、その立
ち下がりエッジが検出されると、処理はステップ３２２
に進み、このときのカウンタ２４のカウント値の示す計
測時間が１秒を越えているかどうかが判別される。そし
て、１秒を越えていないときには、処理はステップ３２
２からステップ３２３に進み、このときのカウンタ２４
の示すカウント値がＲＡＭ２３に上書きにより記憶さ
れ、その後、処理はステップ３２１に戻る。In step 313, T23> 1
If it is not seconds + Δx, the process proceeds from step 313 to step 321, and in this step 321,
The process waits for the falling edge of the time data TMDT, and when the falling edge is detected, the process proceeds to step 322.
Then, it is determined whether or not the measurement time indicated by the count value of the counter 24 at this time exceeds 1 second. If it does not exceed one second, the process proceeds to step 32.
2 to step 323, where the counter 24
Is stored in the RAM 23 by overwriting, and then the process returns to step 321.
【００３１】しかし、ステップ３２２において、カウン
タ２４のカウント値の示す計測時間が１秒を越えている
ときには、処理はステップ３２２からステップ３３１に
進み、このステップ３３１において、カウンタ２４のカ
ウント値がステップ３２３で記憶したカウント値よりも
１秒に近いかどうかが判別される。However, in step 322, if the measurement time indicated by the count value of the counter 24 exceeds 1 second, the process proceeds from step 322 to step 331, and in this step 331, the count value of the counter 24 is changed to step 323. It is determined whether or not the count value is closer to one second than the stored count value.
【００３２】そして、ステップ３３１において、カウン
タ２４のカウント値がステップ３２３で記憶したカウン
ト値よりも１秒に近いときには、処理はステップ３３１
からステップ３０３に戻り、ステップ３０４により再び
ビットが判定される。If it is determined in step 331 that the count value of the counter 24 is closer to one second than the count value stored in step 323, the process proceeds to step 331.
Then, the process returns to step 303, and the bit is determined again in step 304.
【００３３】なお、カウンタ２４のカウント値がステッ
プ３２３で記憶したカウント値よりも１秒に近くないと
きには、処理はステップ３３１からステップ３３２に進
み、このステップ３３２において、カウンタ２４のカウ
ント値が、そのときのカウント値からステップ３２３で
記憶した値を減算した値に変更され、その後、処理はス
テップ３０４に戻る。When the count value of the counter 24 is not closer to one second than the count value stored in step 323, the process proceeds from step 331 to step 332, in which the count value of the counter 24 becomes The count value at the time is changed to a value obtained by subtracting the value stored in step 323, and then the process returns to step 304.
【００３４】こうして、上述の電波時計においては、時
刻データTMDTを受信して時刻を表示することができる
が、この場合、特に上述の電波時計においては、基本的
に時刻データTMDTのビット長が１秒であることを利用し
ているので、カウンタ２４の精度が低くても問題がな
い。また、最初のビット同期の条件をゆるくすることが
でき、ビット同期が取りやすくなる。Thus, in the above-mentioned radio timepiece, the time data TMDT can be received and the time can be displayed. In this case, in particular, in the above radio timepiece, the bit length of the time data TMDT basically is 1 Since the fact that seconds are used is used, there is no problem even if the accuracy of the counter 24 is low. Further, the condition of the first bit synchronization can be relaxed, and the bit synchronization can be easily obtained.
【００３５】さらに、ノイズなどにより時刻データTMDT
のエッジが不明瞭になっても、その影響を受けにくい。
また、受信した信号が弱く、時刻データTMDTのエッジが
現れないときでも、ある程度の期間であれば、ビット同
期の外れることがない。Further, the time data TMDT is generated by noise or the like.
Is less susceptible to obscured edges.
Even when the received signal is weak and the edge of the time data TMDT does not appear, the bit synchronization is not lost for a certain period.
【００３６】なお、上述においては、この発明を電波時
計に適用した場合であるが、時刻データTMDTから現在の
時刻を取り出して利用する機器であれば、この発明を適
用することができる。また、上述においては、コールサ
インがＪＧ２ＡＳで送信されている時刻データTMDTを利
用する場合であるが、コールサインがＷＷＷＢ（アメリ
カ）、ＭＳＦ（イギリス）、ＤＣＦ７７（ドイツ）など
により送信されている時刻データの場合にも、この発明
を同様に適用することができる。In the above description, the present invention is applied to a radio-controlled timepiece. However, the present invention can be applied to any device that extracts and uses the current time from the time data TMDT. In the above description, the call sign uses the time data TMDT transmitted by JG2AS, but the time at which the call sign is transmitted by WWWB (US), MSF (UK), DCF77 (Germany), or the like. The present invention can be similarly applied to data.
【００３７】[0037]
【発明の効果】この発明によれば、カウンタの精度が低
くても問題がない。また、最初のビット同期の条件をゆ
るくすることができ、ビット同期が取りやすくなる。さ
らに、ノイズなどがあって時刻データのエッジが不明瞭
になっても、その影響を受けにくい。また、受信した信
号が弱く、時刻データのエッジが現れないときでも、あ
る程度の期間であれば、ビット同期の外れることがな
い。According to the present invention, there is no problem even if the accuracy of the counter is low. Further, the condition of the first bit synchronization can be relaxed, and the bit synchronization can be easily obtained. Furthermore, even if the edge of the time data becomes unclear due to noise or the like, it is hardly affected by the effect. Even if the received signal is weak and no edge of the time data appears, the bit synchronization is not lost for a certain period.
【図面の簡単な説明】[Brief description of the drawings]
【図１】この発明の一形態を示す系統図である。FIG. 1 is a system diagram illustrating one embodiment of the present invention.
【図２】この発明を説明するための波形図である。FIG. 2 is a waveform chart for explaining the present invention.
【図３】この発明の一形態を示すフローチャートであ
る。FIG. 3 is a flowchart illustrating one embodiment of the present invention.
【図４】この発明の一形態を示すフローチャートであ
る。FIG. 4 is a flowchart illustrating one embodiment of the present invention.
【図５】この発明の一形態を示すフローチャートであ
る。FIG. 5 is a flowchart illustrating one embodiment of the present invention.
【図６】この発明を説明するための波形図である。FIG. 6 is a waveform chart for explaining the present invention.
１０…受信回路、２０…マイクロコンピュータ、２１…
ＣＰＵ、２２…ＲＯＭ、２４…カウンタ、３０…ＬＣ
Ｄ、１００〜３００…ルーチン10 receiving circuit, 20 microcomputer, 21
CPU, 22 ROM, 24 counter, 30 LC
D, 100-300 ... Routine
Claims (1)
ッジ）が１秒ごとの時間位置に位置し、 立ち下がりエッジ（あるいは立ち上がりエッジ）の時間
位置が、時刻を示すデータのビットにしたがって変調さ
れているパルス列から、上記時刻を示すデータを取り出
す処理回路において、 カウンタを有し、 このカウンタにより上記パルス列の上記立ち上がりエッ
ジから上記立ち下がりエッジまでの時間間隔を計測して
上記時刻を示すデータを取り出すとともに、 上記カウンタにより上記パルス列の上記立ち上がりエッ
ジの時間間隔を計測し、 この計測結果により上記カウンタのカウントの補正を行
うようにした時刻データの処理回路。A pulse train in which a rising edge (or a falling edge) is located at a time position of one second, and a time position of a falling edge (or a rising edge) is modulated according to data bits indicating time. A processing circuit for extracting the data indicating the time from a counter having a counter which measures a time interval from the rising edge to the falling edge of the pulse train to extract the data indicating the time; A time data processing circuit that measures a time interval between the rising edges of the pulse train by a counter and corrects the count of the counter based on the measurement result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18521397A JPH1130677A (en) | 1997-07-10 | 1997-07-10 | Time data processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18521397A JPH1130677A (en) | 1997-07-10 | 1997-07-10 | Time data processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1130677A true JPH1130677A (en) | 1999-02-02 |
Family
ID=16166860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18521397A Pending JPH1130677A (en) | 1997-07-10 | 1997-07-10 | Time data processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1130677A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317905B2 (en) | 2004-01-29 | 2008-01-08 | Atmel Germany Gmbh | Radio-controlled clock and method for gaining time information |
| US7333467B2 (en) | 2003-12-08 | 2008-02-19 | Atmel Germany Gmbh | Receiver circuit and method using selectively variable amplification for receiving time signals from different transmitters |
| US7369628B2 (en) | 2004-01-29 | 2008-05-06 | Atmel Germany Gmbh | Method for gaining time information and receiver for implementing the method |
| US7486657B2 (en) | 2003-07-31 | 2009-02-03 | Atmel Germany Gmbh | Radio controlled clock and method for retrieving time information from time signals |
-
1997
- 1997-07-10 JP JP18521397A patent/JPH1130677A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7486657B2 (en) | 2003-07-31 | 2009-02-03 | Atmel Germany Gmbh | Radio controlled clock and method for retrieving time information from time signals |
| US7333467B2 (en) | 2003-12-08 | 2008-02-19 | Atmel Germany Gmbh | Receiver circuit and method using selectively variable amplification for receiving time signals from different transmitters |
| US7317905B2 (en) | 2004-01-29 | 2008-01-08 | Atmel Germany Gmbh | Radio-controlled clock and method for gaining time information |
| US7369628B2 (en) | 2004-01-29 | 2008-05-06 | Atmel Germany Gmbh | Method for gaining time information and receiver for implementing the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4276113B2 (en) | Standard radio wave reception time device and time code signal decoding method | |
| US20070115759A1 (en) | Time reception apparatus and wave clock | |
| JP4544351B2 (en) | Time information acquisition device and radio clock | |
| EP2405315B1 (en) | Time information acquiring apparatus and radio controlled timepiece | |
| JP5099185B2 (en) | Time information acquisition device and radio clock | |
| JP4631667B2 (en) | Time receiver and radio clock | |
| JPH1130677A (en) | Time data processing circuit | |
| EP2458459B1 (en) | Time-Information Obtaining Apparatus and Radio-Controlled Timepiece | |
| US20050147080A1 (en) | Radio-controlled clock and method for determining the beginning of a second from a transmitted time signal | |
| US7385876B2 (en) | Radio-controlled timepiece, electronic device, time correcting method and computer product | |
| JP3138912B2 (en) | Pulse detection circuit and radio-controlled clock | |
| JP4905536B2 (en) | Time information acquisition device and radio clock | |
| JP3523159B2 (en) | Radio-controlled clock and its second signal detection method | |
| JPH06258364A (en) | Pulse signal detecting circuit | |
| JP4108528B2 (en) | Minute detection method using standard radio waves and radio-controlled clock | |
| JP5316375B2 (en) | Time information acquisition device and radio clock | |
| JP3138910B2 (en) | Radio-controlled clock | |
| JP4905531B2 (en) | Time information acquisition device and radio clock | |
| JP2017173237A (en) | Electronic timepiece and method for controlling electronic timepiece | |
| JP5012948B2 (en) | Time information acquisition device and radio clock | |
| JP6270695B2 (en) | Radio clock | |
| JP5012947B2 (en) | Time information acquisition device and radio clock | |
| JP2012163541A (en) | Time receiver, radio controlled timepiece, and coding method | |
| JP6136647B2 (en) | Radio correction watch and radio correction watch code determination method | |
| JP2005003651A (en) | Time data receiving device and method of correcting time data |