JPH11305868A - デジタル信号処理装置およびコンピュータシステム - Google Patents

Abstract

(57)【要約】 【課題】データを高い信頼性の下に伝送する。 【解決手段】 本体１００とドッキングステーション２
００とが機械的に結合されると、ロックスイッチ６０が
結合状態を指示するドッキング信号DOCKを生成する。タ
イミング発生部１６はドッキング信号DOCKに基づいて同
期クロックCLKsの計数を開始し、計数が所定数に達する
と同期が確立したことを示す制御信号CTLを生成する。
クロック切換回路１７は制御信号CTLに基づいて、同期
クロックCLKsと非同期クロックCLKaとを切り替えて出力
する。ミキシング部１３やＡＣ’９７インターフェース
１４は、クロック切換回路１７から出力されるクロック
に基づいて動作する。そして、ミキシング部１３によっ
て生成された合成楽音データSDmixが出力データSDoutと
としてコーデックＬＳＩ２に転送されると、アナログ信
号に変換され、出力楽音信号Soutとして外部スピーカ３
００に供給されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣリンクような
インターフェースを介してデータ伝送を行う場合、高い
信頼性の下にデータ伝送を行うのに好適なデジタル信号
処置装置およびコンピュータシステムに関する。

【０００２】

【従来の技術】近年のパーソナルコンピュータでは、サ
ウンドボードを搭載して音楽用のコンパクトディスクの
再生や、ゲームソフトの背景音を再生するものが多い。
ゲームソフトの発音データは、例えば、ＭＩＤＩ形式の
フォーマットで与えられる。この発音データは音色やピ
ッチあるいは音量といった発音パラメータを指示する。
発音データは音源ＬＳＩによって楽音データに変換さ
れ、ＤＡＣ(Digital/Analog Converter)を介して楽音信
号に変換される。

【０００３】ところで、このようなサウンド機能を搭載
したＬＳＩの標準仕様として、ＡＣ(Audio Codec)’９
７が知られている。この仕様では、アナログ信号の入出
力チャンネル数、標本化周波数、Ｓ／Ｎ比（信号対雑音
比）、ピン配置等が規定されており、後述するＡＣリン
クを備えた構成となっている。

【０００４】図４は、ＡＣ’９７に準拠したシステムの
構成を示したものである。このシステムにおいてデジタ
ルコントローラ１はＰＣＩバスに接続されており、ＰＣ
Ｉバスを介して供給される発音データに基づいてピッチ
変換等のサウンド処理を施すようになっている。また、
コーデックＬＳＩ２には、ＤＡＣ、ＡＤＣ(Analog/Digi
tal Converter)、およびサンプリング周波数（48KHz）
の２５６倍の周波数を有するビットクロックを発振する
発振回路が内蔵されている。また、デジタルコントロー
ラ１とコーデックＬＳＩ２は、５線式のインターフェー
スで接続されている。このインタフェースはＡＣリンク
LINKと呼ばれ、これによって、コーデックＬＳＩ２から
デジタルコントローラ１に対してビットクロックCLKbが
送られるとともに、入力データSDinが転送される。一
方、楽音データを出力する際には、デジタルコントロー
ラ１はビットクロックCLKbに同期して出力データSDout
をコーデックＬＳＩ２に転送するとともに、同期信号SY
NCを発生するようになっている。

【０００５】デジタルコントローラ１は、各種の演算を
実行するので、ビットクロックCLKbよりも高速のクロッ
クに基づいて動作させることが多い。このため、その内
部にＰＬＬを設け、例えば、ビットクロックCLKbの２倍
の周波数を有する内部クロックを生成し、これを用いて
演算処理が行われることがある。

【０００６】

【発明が解決しようとする課題】ところで、携帯に便利
なノート型パーソナルコンピュータでは、小型化、軽量
化が重要な課題となる。このため、コンピュータ本体は
基本機能にのみ対応するように構成して、外出先では本
体のみを使用し、デスクで利用する場合には、ノート型
パーソナルコンピュータをドッキングステーションと呼
ばれる拡張装置に接続して使用するものが知られてい
る。通常、このドッキングステーションには拡張スロッ
トやドライブベイ、デスクトップ型のパーソナルコンピ
ュータが標準で持つポート（マウスポート、キーボード
ポート、楽音信号入出力端子など）を持っている。

【０００７】上述したＡＣ’９７をドッキングステーシ
ョンに適用したものは従来なかったが、仮に適用すると
すれば、コーデックＬＳＩ２をドッキングステーション
側に設けるとともに、パーソナルコンピュータ本体側に
デジタルコントローラ１を設け、両者をＡＣリンクで接
続する態様が考えられる。この場合には、コーデックＬ
ＳＩ２を本体側に内蔵する必要がないので、本体の小型
化および軽量化を図ることができる。

【０００８】ところで、ＰＬＬでは、基準信号が入力さ
れてから一定の時間（ロックインタイム）が経過しない
と安定したクロック信号を生成することができない。こ
のため、ドッキングステーションと本体とをＡＣリンク
で接続した直後から、データ伝送を行うと、デジタルコ
ントローラ１とコーデックＬＳＩ２との間で同期がとれ
ず、誤ったデータを受信してしまうことになる。

【０００９】本発明は、上述した事情に鑑みてなされた
ものであり、ＡＣリンクようなインターフェースを介し
て本体と拡張装置を接続してデータ伝送を行う場合、高
い信頼性の下にデータ伝送を行うことができるコンピュ
ータシステムを提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
請求項１に記載の発明にあっては、アナログ処理を行う
アナログ信号処理装置と分離または結合して使用され、
分離状態では内部クロックに基づいてデジタル処理を行
い、結合状態では前記アナログ信号処理装置から供給さ
れる基準クロックに同期してデジタル処理を行うデジタ
ル信号処理装置において、前記アナログ信号処理装置と
機械的に結合されたことを検出する検出手段と、前記基
準クロックに同期した同期クロックを生成する同期手段
と、前記検出手段により前記アナログ信号処理装置と機
械的に結合されたことが検出され、かつ、前記同期手段
による同期が確立した後は、前記同期クロックに基づい
て前記デジタル処理を行うように制御する制御手段とを
備えたことを特徴とする。

【００１１】また、請求項２記載の発明にあっては、前
記制御手段は、前記検出手段の検出結果に基づいて計測
を開始し、少なくとも前記クロック生成手段によって生
成される前記同期クロックが安定するまでの時間を計測
する時間計測手段と、前記時間計測手段の計測結果に基
づいて、前記デジタル処理に用いるクロックを前記内部
クロックから前記同期クロックに切り替えるクロック切
換手段とを備えることを特徴とする。また、請求項３記
載の発明にあっては、前記時間計測手段は、前記同期ク
ロックまたは前記基準クロックを計数することによっ
て、時間計測を行うことを特徴とする。

【００１２】また、請求項４記載の発明にあっては、ノ
ート型コンピュータとドッキングステーションとを備
え、前記ノート型コンピュータは、分離状態では内部ク
ロックに基づいてデジタル処理を行い、結合状態では前
記ドッキングステーションから供給される基準クロック
に同期してデジタル処理を行うコンピュータシステムに
おいて、前記ドッキングステーションは、前記基準クロ
ックを生成出力する発振回路と、前記基準クロックを用
いてデジタル信号をアナログ信号に変換するデジタル／
アナログ変換器とを備え、前記ノート型コンピュータ
は、前記ドッキングステーションと機械的に結合された
ことを検出する検出手段と、前記ドッキングステーショ
ンから供給される前記基準クロックに同期した同期クロ
ックを生成する同期手段と、前記検出手段の検出結果に
基づいて、前記同期クロックまたは前記基準クロックの
計数を開始することにより、予め定められた時間を計測
する時間計測手段と、前記時間計測手段によって一定時
間が計測された後、デジタル処理に用いるクロックを前
記内部クロックから前記同期クロックに切り替えるクロ
ック切換手段と、前記クロック切換手段から出力される
クロックに基づいてデジタル処理を行うデジタル処理手
段と、前記時間計測手段によって一定時間が計測された
後、前記デジタル処理手段で処理された出力データを前
記ドッキングステーションに転送する転送手段とを備え
たことを特徴とするコンピュータシステム。

【００１３】また、請求項５記載の発明にあっては、前
記ドッキングステーションは、オプション機能を識別す
るための識別データを記憶する記憶手段を備え、前記デ
ジタル処理手段は、前記時間計測手段によって一定時間
が計測された後、前記識別データを前記記憶手段から読
み出して、当該識別データに基づいてデジタル処理を行
うことを特徴とする。また、請求項６記載の発明にあっ
ては、前記検出手段は、前記ノート型コンピュータと前
記ドッキングステーションとが機械的に結合され、か
つ、解除操作無しに両者を分離できないことを検出する
ことを特徴とする。

【００１４】

【発明の実施の形態】１．実施形態の構成 以下、本発明の一実施形態に係わるコンピュータシステ
ムの構成を図面を参照しつつ説明する。 １−１：機械的構成 まず、コンピュータシステムＡの機械的構成を説明す
る。図１は、ノート型パーソナルコンピュータとドッキ
ングステーションを接続した状態を背面側から見た斜視
図である。図に示すようにこのコンピュータシステムＡ
は、ノート型パーソナルコンピュータ１００（以下、
「本体」と略す）とドッキングステーション２００から
構成されており、本体１００をドッキングステーション
２００に設けられた溝（図示せず）に沿ってスライドさ
せることによって両者を結合させ、周知のロック機構
（図示せず）によって機械的な結合状態を維持できるよ
うになっている。この場合、ロック機構によってロック
解除操作を行わない限り、両者は分離できないようにな
っている。なお、結合状態にある場合には、ＡＣリンク
に代表される各種のインターフェースが物理的なコネク
タを介して接続され、これにより両者の間でデータ伝送
が行えるようになっている。

【００１５】また、本体１００には、ロック機構の一部
としてロックスイッチが設けられている。これにより、
両者が結合状態にあることが検出できるようになってお
り、当該ロックスイッチから、結合状態にあるか分離状
態にあるかを示すドッキング信号DOCKが出力されるよう
になっている。また、本体１００には、キーボードや液
晶ディスプレイの他、本体スピーカが発音手段として設
けられており、その内部にはデジタルコントローラ１が
設けられている。また、分離された状態では本体スピー
カ１８から楽音が放音されるようになっている。

【００１６】一方、ドッキングステーション２００はコ
ーデックＬＳＩ２を内蔵しており、その側面側にはカー
ドスロット２１０が設けられている。また、その裏面側
にはマウス接続端子２２０、拡張キーボード接続端子２
３０、映像出力端子２４０、オーディオ出力端子２５
０、オーディオ入力端子２６０、マイク入力端子２７
０、外部入力端子２８０、および拡張インターフェース
端子２９０が設けられている。

【００１７】１−２：電気的構成 次に、コンピュータシステムＡの電気的構成を説明す
る。図２は、本実施形態に係わるコンピュータシステム
の電気的構成を示すブロック図である。まず、本体１０
０について説明する。ＣＰＵ２０は、バス７０を介して
各構成部分に接続されており、コンピュータシステムＡ
全体を制御する。ＲＡＭ３０は主記憶装置に相当し読み
書き可能なメモリであって、ＣＰＵ２０の作業領域とし
て機能する。また、ＲＯＭ４０は、読出専用のメモリで
あってブートプログラム等が格納されている。また、ハ
ードディスク５０は、二次記憶装置に相当し、大容量の
プログラムやデータが格納されており、必要に応じてプ
ログラムやデータがＲＡＭ３０にロードされるようにな
っている。また、ロックスイッチ６０は、上述したよう
に、ロック機構の一部であって結合状態か分離状態かを
指示するドッキング信号DOCKを生成するようになってい
る。なお、バス７０としては、例えば、データのバース
ト転送が可能なＰＣＩバスが好適である。

【００１８】次に、デジタルコントローラ１は、以下の
部分から構成されている。まず、バスインターフェース
１１は、バス７０との間でデータ伝送を行うためのイン
ターフェースであって、ＣＰＵ２０を介することなくＲ
ＡＭ３０との間で直接データの授受が行えるようにバス
マスタ機能を有している。次に、音源部１２は、発音デ
ータが供給されると、発音データが指示するピッチや音
色といった発音パラメータに基づいて楽音データを再生
するように構成されている。次に、ミキシング部１３
は、音源部１２から供給される楽音データやハードディ
スク５０から転送される楽音データ等を合成して合成楽
音データSDmixを出力するようになっている。また、ミ
キシング部１３は、後述する制御信号CTLによって同期
が確立されたことが検知される前は、合成楽音データSD
mixと同一のデータSDmix'を図示せぬＤＡＣに出力し、
一方、同期が確立した後はデータSDmix'を出力しないよ
うに構成されている。これにより、内部スピーカ１８
は、分離状態のときにのみ楽音信号に基づいて放音す
る。

【００１９】次に、ＡＣ’９７インターフェース１４
は、ＡＣリンクLINKを介してドッキングステーション２
００側に設けられたコーデックＬＳＩ２との間で、ＡＣ
リンクプロトコルと呼ばれる所定の通信規則に従ってデ
ータ伝送を行うようになっている。デジタルコントロー
ラ１からコーデックＬＳＩ２へは、合成楽音データSDmi
xが出力データSDoutとして出力されるとともに、出力デ
ータSDoutに同期してその開始を指示する同期信号SYNC
およびコーデックＬＳＩ２を初期化するリセット信号RS
が出力される。なお、ゲームソフト等の上位アプリケー
ションからミキシング部１３へゲインの変更指示があっ
た場合には、この情報が出力データSDoutに多重されて
伝送されるようになっている。

【００２０】また、コーデックＬＳＩ２からデジタルコ
ントローラ１へは、入力データSDinとビットクロックCL
Kbが出力されるようになっている。入力データSDinとし
ては、例えば、マイク入力端子２７０から入力された音
声信号をコーデックＬＳＩ２の内部に設けられたＡＤＣ
で変換した音声データが該当する。なお、このビットク
ロックCLKbは、12.288MHz(=256*48KHz)の周波数を有
し、これに同期してコーデックＬＳＩ２とデジタルコン
トローラ１が動作するようになっている。

【００２１】次に、ＰＬＬ１５は、周知の位相同期ルー
プ回路であって、ビットクロックCLKbに基づいて同期ク
ロックCLKsを生成するように構成されている。同期クロ
ックCLKsの周波数は24.576MHzとなっており、ビットク
ロックCLKbの周波数の２倍になるように設定されてい
る。

【００２２】次に、タイミング発生部１６は、カウンタ
等によって構成されており、ドッキング信号DOCKの指示
する状態が分離状態から結合状態に変化すると、同期ク
ロックCLKsを所定数だけカウントし、コーデックＬＳＩ
２との間で同期が確立したことを示す制御信号CTLを生
成するように構成されている。この場合、同期ロックCL
Ksを計測する所定数は、少なくともＰＬＬ１５にビット
クロックCLKbが入力されてから、安定した同期クロック
CLKsが得られるまでの時間に相当するように設定する。
この制御信号CTLは、デジタルコントローラ１の各部分
に供給されるようになっている。したがって、ミキシン
グ部１３やＡＣ’９７インターフェース１４は制御信号
CTLによって、本体１００とドッキングステーション２
００が機械的に結合され、かつ、両者の間で同期が確立
したことを検知することができる。

【００２３】また、クロック切換回路１７は、制御信号
CTLに基づいて同期クロックCLKsと非同期クロックCLKa
とを切り替えてメインクロックCLKmを生成するように構
成されている。具体的には、デジタルコントローラ１と
コーデックＬＳＩ２との間で同期が確立された後は同期
クロックCLKsがメインクロックCLKmとして出力され、同
期が確立される前は非同期クロックCLKaがメインクロッ
クCLKmとして出力されるようになっている。なお、この
例の非同期クロックCLKaは図示せぬ発振回路で生成され
るようになっているが、バス７０を介して供給されるク
ロックをＰＬＬ１５で所望の周波数に変換して使用する
ようにしてもよい。

【００２４】次に、コーデックＬＳＩ２には、データバ
ッファ、ＤＡＣ、ＡＤＣ、水晶振動子XTLを用いてビッ
トクロックCLKbを発振する発振回路、ビットクロックCL
Kbを分周してサンプリングクロックを生成する分周回路
の他、製品種別を識別するためのＩＤコードを記憶した
メモリが内蔵されている。コーデックＬＳＩ２に出力デ
ータSDoutが供給されると、データバッファに一旦蓄積
された後、ＤＡＣを介して出力楽音信号Ｓoutに変換さ
れる。この例では、ビットクロックCLKbは12.288MHz(=2
56*48KHz)の周波数を有するから、分周回路は２５６分
周することによってサンプリングクロックを生成してい
る。そして、ＤＡＣによってアナログ信号に変換された
出力楽音信号Soutは、オーディオ出力端子２５０を介し
て外部スピーカ３００に供給され、楽音が発音されるよ
うになっている。

【００２５】また、入力楽音信号Ｓin1〜Ｓin3は、オー
ディオ入力端子２６０、マイク入力端子２７０および外
部入力端子端子２８０を介して、コーデックＬＳＩ２に
供給され、ＡＤＣによってデジタル信号に変換されるよ
うになっている。

【００２６】以上の構成により、音源部１２、ミキシン
グ１３およびＡＣ’９７インターフェース１４等で行わ
れるデジタル処理は、本体１００とドッキングステーシ
ョン２００が機械的に結合され、かつ、ＰＬＬ１５によ
って同期が確立した後に、同期クロックCLKsに基づいて
行われることになる。したがって、ＰＬＬ１５による引
き込みが不充分な状態、すなわち同期クロックCLKsが不
安定な状態でデジタル処理を行うことがなくなり、安定
した同期クロックCLKsに基づいてデジタル処理が行われ
る。この結果、安定した出力データSDoutをコーデック
ＬＳＩ２に転送することができ、高品質の出力楽音信号
Soutを得ることができる。

【００２７】また、この例では、ロックスイッチ６０に
よって、本体１００とドッキングステーション２００が
ロック機構によって機械的に結合されたことを検出し、
この後、同期クロックCLKsを計数して制御信号CTLを生
成している。すなわち、ロック機構の解除操作を行わな
い限り分離されないことが、非同期クロックCLKaから同
期クロックCLKsへ切り替える前提条件となっている。こ
れを前提条件としたのは、ロック機構によってロックさ
れない限り、本体１００とドッキングステーション２０
０がロック解除操作無しに分離される可能性があるから
である。例えば、本体１００とドッキングステーション
２００が機械的に結合しているものの、結合状態が浅く
ロック機構によって両者がロックされていない場合に
は、本体１００を少し動かしただけで両者が分離してし
まい、改めて両者をロックさせる必要がある。これに対
して、この例では上述した前提条件の下にクロック切換
を行っているのでこのような不都合は生じない。

【００２８】２．実施形態の動作 次に、図面を参照しつつ、本実施形態に係わるコンピュ
ータシステムＡの動作を説明する。図３は、本体とドッ
キングステーションが結合されてから、データ伝送が開
始されるまでの動作を示すフローチャートである。

【００２９】ロック機構に設けられたロックスイッチ６
０は、本体１００とドッキングステーション２００が機
械的に結合されたか否かを常時監視しており（ステップ
Ｓ１）、その状態を示すドッキング信号DOCKを生成す
る。そして、両者が結合されると、結合状態を示すドッ
キング信号DOCKが生成され（ステップＳ２）、この信号
がバス７０を介してデジタルコントローラ１に設けられ
たタイミング発生部１６に供給される。また、両者の結
合によって、コーデックＬＳＩ２からデジタルコントロ
ーラ１にビットクロックCLKbが供給される。

【００３０】次に、タイミング発生部１６は、ドッキン
グ信号DOCKが分離状態から結合状態に変化したことを検
知すると、同期クロックCLKsの計数を開始し（ステップ
Ｓ３）、計数値が所定値に達したか否かを判定する（ス
テップＳ４）。計数値が所定値未満である場合には計数
を継続し、それが所定値に達すると制御信号CTLを生成
する（ステップＳ５）。この場合、所定値は、上述した
ようにＰＬＬ１５にビットクロックCLKbが入力されてか
ら、安定した同期クロックCLKsが得られるまでの時間に
相当するように設定されているから、制御信号CTLは本
体１００とドッキングステーション２００の機械的な結
合が終了し、かつ、両者の間で同期関係が確立したこと
を示している。

【００３１】次に、制御信号CTLに基づいて、クロック
切換回路１７は同期クロックCLKsと非同期クロックCLKa
とを切り替えてメインクロックCLKmを生成し、これをデ
ジタルコントローラ１の各構成部分にこれを供給する
（ステップＳ６）。これにより、クロックを自動的に切
り替えることができ、同期が確立した後には、ミキシン
グ回路１３やＡＣ’９７インターフェース１４を、同期
クロックCLKsに基づいて動作させることができる。

【００３２】この後、ＡＣリンクLINKを介して、コーデ
ックＬＳＩ２からＩＤコードが読み出され（ステップＳ
７）、デジタルコントローラ１に転送される。ところ
で、コーデックＬＳＩ２はＡＣ’９７の規格に準拠した
ものであるが、オプションによって機能を拡張できるよ
うになっている。デスクトップ型のパーソナルコンピュ
ータでは、同一のボード上にデジタルコントローラ１と
コーデックＬＳＩ２が配置されることが一般的であるた
め、コーデックＬＳＩ２のオプション機能が既知であ
る。このため、既知のオプション機能を考量してデジタ
ルコントローラ１を使用すればよい。

【００３３】しかし、本体１００とドッキングステーシ
ョン２００とが分離する形態では、本体１００は各種の
ドッキングステーション２００と結合することがであり
うる。このため、結合される度に、そこに使用されるコ
ーデックＬＳＩ２のオプション機能を知る必要がある。
ＩＤコードの読出はこのために行われる。ＩＤコードが
読み出されると、デジタルコントローラ１は、ハードデ
ィスク５０に予め格納されているＩＤコードとオプショ
ン機能を対応づけたテーブルを参照することによって、
結合されたコーデックＬＳＩ２のオプション機能を検知
する。そして検知結果に応じたデータ生成処理を音源部
１２やミキシング部１３が行う。

【００３４】こうして、合成楽音データSDmixが生成さ
れると、ＡＣ’９７インターフェース１４は、ＡＣ’９
７に準拠した出力データSDoutと同期信号SYNCを生成し
（ステップＳ８）、これらをＡＣリンクLINKを介してコ
ーデックＬＳＩ２に転送する。この後、コーデックＬＳ
Ｉ２は、出力データSDoutをデジタル信号からアナログ
信号に変換して得た出力楽音信号Soutを、オーディオ出
力端子２５０を介して外部スピーカ３００に供給する。
この場合、ミキシング部１３は、データSDmix'を出力し
ないので、発音手段を内部スピーカ１８から外部スピー
カ３００へ自動的に切り替えることができる。

【００３５】このように、本実施形態によれば、ドッキ
ング信号DOCKが結合状態を指示するようになっても直ち
に出力データSDoutをコーデックＬＳＩ２に転送するの
ではない。すなわち、タイミング発生部１６を用いて同
期クロックCLKsを所定数だけ計数することにより、同期
が確立したことを検出した後に、同期クロックCLKsに基
づいてデジタル処理を実行して出力データSDoutを生成
し、これをＡＣリンクLINKを介してコーデックＬＳＩ２
に転送するようにしている。したがって、安定した同期
クロックCLKsに基づいて出力データSDoutを転送するこ
とができ、データ伝送の信頼性を高めることができる。

【００３６】また、本実施形態によれば、ドッキング信
号DOCKが指示する結合状態はロック機構の解除操作を行
わない限り分離されないことを示しており、これをクロ
ック切換の前提条件としたので、本体１００とドッキン
グステーション２００とが機械的に完全に結合しロック
機構によって両者がロックされてことを条件に、出力デ
ータSDoutがコーデックＬＳＩ２に転送される。これに
より、例えば、使用者がゲームソフトを実行していると
途中で本体１００とドッキングステーション２００が分
離してしまい、出力楽音信号Soutが突然途切れてしまう
といった不都合がなくなり、出力楽音信号Soutを安定し
て再生することができる。

【００３７】また、本実施形態によれば、デジタルコン
トローラ１はＩＤコードをコーデックＬＳＩ２から読み
出して、そのオプション機能を検知したので、本体１０
０と接続されるドッキングステーション２００に用いら
れるコーデックＬＳＩ２の種別に応じたデジタル処理を
行うことができ、オプション機能を用いて多彩なサウン
ド処理を実現できる。

【００３８】３．変形例 以上、本発明に係わる実施形態を説明したが、本発明は
上述した実施形態に限定されるものではなく、以下に述
べる各種の変形が可能である。 上述した実施形態においては、タイミング発生部１６
で同期クロックCLKsを所定数だけ計数することによって
ビットクロックCLKbと同期クロックCLKsとの同期が確立
したことを検出したが、本発明はこれに限定されるもの
ではなく、同期が確立したことを検出できるのであれ
ば、どのような手段を用いてもよい。例えば、時間を計
測することにより同期が確立したことを検出するのであ
れば、ドッキング信号DOCKをトリガとしてモノマルチを
動作させてもよい。また、同期クロックCLKsの替わりに
ビットクロックCLKbをカウンタによって所定数だけ計数
してもよい。特に、後者の場合には、ＡＣリンクLINKの
電気的な接続が不良な場合には、ビットクロックCLKbが
計数されないことになるので、同期の確立を確実に検出
することができる。また、この場合にビットクロックCL
Kbが連続して供給されない場合には計数値をリセットす
るようにしてもよい。また、周知のＰＬＬ１５では、一
般に同期クロックCLKsとビットクロックCLKbとの間の位
相誤差を検出した位相誤差信号に基づいて、電圧制御発
振器は動作し、これにより同期クロックCLKsが生成され
る。このため、位相誤差信号が一定範囲内に収まるか否
かを検知し、これよって同期が確立したことを検出する
ようにしてもよい。

【００３９】また、上述した実施形態および変形例に
おいては、ロック機構に付随するロックスイッチ６０に
よって、本体１００とドッキングステーション２００が
機械的に結合し、かつ、解除操作無しには両者が分離し
ないことを検出し、これをクロック切換の前提条件とし
たが、本発明はこれに限定されるものではなく、機械的
に結合されたことのみを検出し、これをクロック切換の
前提条件としてもよい。例えば、ビットクロックCLKbの
入来を検出する検出回路を備え、この検出信号をドッキ
ング信号DOCKの替わりに用いてもよい。この場合には、
本体１００とドッキングステーション２００が機械的に
結合されたことのみならず、電気的に結合されたことも
同時に検出することができるので、信頼性をより高める
ことができる。

【００４０】また、上述した実施形態および変形例に
おいては、ＡＣ’９７による本体１００とドッキングス
テーション２００との結合を一例として説明したが、本
発明はこれに限定されるものではなく、アナログ信号処
理装置とデジタル信号処理装置とを備えたシステムにお
いて、両者が分離された状態では内部クロックに基づい
てデジタル処理を行い、一方、結合された状態ではアナ
ログ信号処理装置から供給される基準クロックに同期し
てデジタル処理を行うデジタル信号処理装置に上述した
技術思想を適用してもよいことは勿論である。また、こ
の場合、デジタル信号処理装置はデジタル映像処理を行
うものであり、映像データをアナログ信号処理装置との
間で伝送するものであってもよい。

【００４１】

【発明の効果】上述したように本発明に係る発明特定事
項によれば、デジタル信号処理装置とアナログ信号処理
装置とを結合してデータ伝送を行う場合、両者が機械的
に結合され、かつ同期が確立した後に、クロックの切換
が行われるので、高い信頼性の下にデータ伝送を行うこ
とができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係わるノート型パーソ
ナルコンピュータとドッキングステーションを接続した
状態を背面側から見た斜視図である。

【図２】 同実施形態に係わるコンピュータシステムの
電気的構成を示すブロック図である。

【図３】 同実施形態に係わる本体とドッキングステー
ションが結合されてから、データ伝送が開始されるまで
の動作を示すフローチャートである。

【図４】 ＡＣ’９７に準拠したシステムの構成を示し
たものである。

【符号の説明】

１３…ミキシング部（デジタル処理手段）、１４…Ａ
Ｃ’９７インターフェース、１５…ＰＬＬ（同期手
段）、１６…タイミング発生部（制御手段、時間計測手
段）、１７…クロック切換回路（制御手段、クロック切
換手段）、６０…ロックスイッチ（検出手段）、１００
…ノート型パーソナルコンピュータ（デジタル信号処理
装置）、２００…ドッキングステーション（アナログ信
号処理装置）、CLKa…非同期クロック（内部クロッ
ク）、CLKb…ビットクロック（基準クロック）、CLKs…
同期クロック。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 アナログ処理を行うアナログ信号処理装
   置と分離または結合して使用され、分離状態では内部ク
   ロックに基づいてデジタル処理を行い、結合状態では前
   記アナログ信号処理装置から供給される基準クロックに
   同期してデジタル処理を行うデジタル信号処理装置にお
   いて、 前記アナログ信号処理装置と機械的に結合されたことを
   検出する検出手段と、 前記基準クロックに同期した同期クロックを生成する同
   期手段と、 前記検出手段により前記アナログ信号処理装置と機械的
   に結合されたことが検出され、かつ、前記同期手段によ
   る同期が確立した後は、前記同期クロックに基づいて前
   記デジタル処理を行うように制御する制御手段とを備え
   たことを特徴とするデジタル信号処理装置。
2. 【請求項２】 前記制御手段は、前記検出手段の検出結
   果に基づいて計測を開始し、少なくとも前記クロック生
   成手段によって生成される前記同期クロックが安定する
   までの時間を計測する時間計測手段と、前記時間計測手
   段の計測結果に基づいて、前記デジタル処理に用いるク
   ロックを前記内部クロックから前記同期クロックに切り
   替えるクロック切換手段とを備えることを特徴とする請
   求項１に記載のデジタル信号処理装置。
3. 【請求項３】 前記時間計測手段は、前記同期クロック
   または前記基準クロックを計数することによって、時間
   計測を行うことを特徴とする請求項２に記載のデジタル
   信号処理装置。
4. 【請求項４】 ノート型コンピュータとドッキングステ
   ーションとを備え、前記ノート型コンピュータは、分離
   状態では内部クロックに基づいてデジタル処理を行い、
   結合状態では前記ドッキングステーションから供給され
   る基準クロックに同期してデジタル処理を行うコンピュ
   ータシステムにおいて、 前記ドッキングステーションは、 前記基準クロックを生成出力する発振回路と、 前記基準クロックを用いてデジタル信号をアナログ信号
   に変換するデジタル／アナログ変換器とを備え、 前記ノート型コンピュータは、 前記ドッキングステーションと機械的に結合されたこと
   を検出する検出手段と、 前記ドッキングステーションから供給される前記基準ク
   ロックに同期した同期クロックを生成する同期手段と、 前記検出手段の検出結果に基づいて、前記同期クロック
   または前記基準クロックの計数を開始することにより、
   予め定められた時間を計測する時間計測手段と、 前記時間計測手段によって一定時間が計測された後、デ
   ジタル処理に用いるクロックを前記内部クロックから前
   記同期クロックに切り替えるクロック切換手段と、 前記クロック切換手段から出力されるクロックに基づい
   てデジタル処理を行うデジタル処理手段と、 前記時間計測手段によって一定時間が計測された後、前
   記デジタル処理手段で処理された出力データを前記ドッ
   キングステーションに転送する転送手段とを備えたこと
   を特徴とするコンピュータシステム。
5. 【請求項５】 前記ドッキングステーションは、オプシ
   ョン機能を識別するための識別データを記憶する記憶手
   段を備え、前記デジタル処理手段は、前記時間計測手段
   によって一定時間が計測された後、前記識別データを前
   記記憶手段から読み出して、当該識別データに基づいて
   デジタル処理を行うことを特徴とする請求項４に記載の
   コンピュータシステム。
6. 【請求項６】 前記検出手段は、前記ノート型コンピュ
   ータと前記ドッキングステーションとが機械的に結合さ
   れ、かつ、解除操作無しに両者を分離できないことを検
   出することを特徴とする請求項４または５に記載のコン
   ピュータシステム。