JPH11298436A

JPH11298436A - 変調方法、変調装置、復調方法及び復調装置

Info

Publication number: JPH11298436A
Application number: JP10099631A
Authority: JP
Inventors: Takashi Usui; 隆志臼居
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-02-13
Filing date: 1998-04-10
Publication date: 1999-10-29
Also published as: EP0981217B1; CN1263659B; EP0981217A1; US6826239B1; WO1999041865A1; EP0981217A4; CN1263659A

Abstract

(57)【要約】【課題】インターリーブされたＯＦＤＭ変調信号の生
成処理及び復調処理が、簡単な構成で、かつ短い処理時
間で実現できるようにする。【解決手段】フーリエ変換手段１３が出力するＮポイ
ントのデータから、指定されたポイントのデータを選択
して出力する選択手段１４と、この選択手段１４で選択
するポイントを指定するデータを生成させる出力順序デ
ータ生成手段１５とを備えて、選択手段１４での選択処
理でデインターリーブ処理を行うようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交周波数分割多
重（Orthogonal Frequency Division Multiplexing：以
下ＯＦＤＭと称する）変調された信号を生成させる変調
方法と、この変調方法を適用した変調装置、並びにこの
ＯＦＤＭ変調された信号を復調する復調方法と、この復
調方法を適用した復調装置に関し、特にインターリーブ
されたＯＦＤＭ変調信号を処理するのに好適な技術に関
する。

【０００２】

【従来の技術】従来、比較的大容量のデジタルデータを
無線などで伝送する場合の変調方式の一つとして、ＯＦ
ＤＭ変調が実用化されている。例えば、図２３に示すよ
うに、家庭内，オフィス内などの比較的狭い範囲内にお
いて、テレビジョン放送を受信するチューナや記録媒体
に記録された映像プログラムを再生する再生装置などで
構成される映像信号源１が出力する映像信号（デジタル
映像データ）を、無線送信装置２に供給し、この無線送
信装置２で映像信号をＯＦＤＭ変調された信号に変調処
理して、その変調された信号をアンテナ３から所定の周
波数帯で無線送信させる。そして、この無線送信された
信号を、アンテナ４に接続された無線受信装置５で受信
処理し、その受信した周波数帯のＯＦＤＭ波を復調処理
して映像信号を得、その受信された映像信号をビデオ記
録・再生装置６に供給してビデオテープなどの所定の記
録媒体に記録させたり、或いは受像機７に供給して受像
処理させる。この場合、ビデオ記録・再生装置６で記録
された映像信号を再生して、その再生信号を受像機７に
供給して受像させることもできる。

【０００３】このようなシステム構成とする場合に、無
線送信装置２に接続されたアンテナ３と、無線受信装置
５に接続されたアンテナ４との間の無線伝送を、ＯＦＤ
Ｍ変調された信号で行うことで、大容量のデジタルデー
タを良好に効率良く無線伝送することができる。

【０００４】ここで、無線送信装置２で送信用にＯＦＤ
Ｍ変調を行う構成の一例を図２４に示すと、入力端子２
ａに得られる送信信号（デジタルデータ）を、シリアル
／パラレル変換器２ｂに供給して、所定単位毎にパラレ
ルデータに変換する。シリアル／パラレル変換器２ｂで
変換されたパラレルデータは、インターリーブ用メモリ
２ｃに供給して、そのメモリ２ｃへの書込み順序と読出
し順序を変更して、データ配列を変えるインターリーブ
処理を行い、そのインターリーブ処理されたパラレルデ
ータを、逆フーリエ変換回路（ＩＦＦＴ回路）２ｄに供
給し、逆高速フーリエ変換による演算処理で、時間軸を
周波数軸に変換する直交変換処理を行う。そして、直交
変換されたパラレルデータを、パラレル／シリアル変換
器２ｅに供給してシリアルデータに変換し、そのシリア
ルデータを出力端子２ｆに供給する。出力端子２ｆに得
られるデータは、送信処理系に供給して所定の送信周波
数帯に周波数変換して、無線送信させる。

【０００５】次に、このように無線送信される信号を無
線受信装置５で受信して復調する構成の一例を図２５に
示すと、所定の周波数帯の信号を受信して中間周波信号
などに周波数変換された信号が入力端子５ａに得られ、
その入力端子５ａに得られるデータをシリアル／パラレ
ル変換器５ｂに供給して、所定単位毎にパラレルデータ
に変換し、その変換出力をフーリエ変換回路（ＦＦＴ回
路）５ｃに供給し、高速フーリエ変換による演算処理
で、周波数軸を時間軸に変換する直交変換処理を行う。
そして、直交変換されたパラレルデータを、デインター
リーブ用メモリ５ｄに供給して、そのメモリ５ｄへの書
込み順序と読出し順序を変更して、データ配列を変えて
元に戻すデインターリーブ処理を行い、そのデインター
リーブ処理されたパラレルデータを、パラレル／シリア
ル変換器５ｅに供給してシリアルデータに変換し、その
シリアルデータを出力端子５ｆに供給する。

【０００６】この図２５の構成にて行われるＯＦＤＭ変
調信号の復調処理は、図２６に示すタイミングにて実行
される。即ち、最初にフーリエ変換回路５ｃへのデータ
の入力期間Ｔａがあり、次にそのフーリエ変換回路５ｃ
で高速フーリエ変換処理を行うフーリエ変換処理期間Ｔ
ｂがあり、次にそのフーリエ変換されたデータの出力期
間Ｔｃがある。この出力期間Ｔｃに出力されるデータ
は、その出力と同時にデインターリーブ用メモリ５ｄに
書込まれ、このメモリ５ｄに書込まれたデータが読出さ
れる読出し期間Ｔｄがある。なお、図２４の構成にてＯ
ＦＤＭ変調信号を生成させる変調処理は、基本的にこの
復調処理の逆であり、復調処理と同様の期間が必要であ
る。

【０００７】ここで、図２４，図２５の伝送処理でイン
ターリーブ処理して伝送することについて、図２７，図
２８を参照して説明すると、例えば図２７のＡに示すよ
うに、データ番号ｋ＝０〜４９の５０単位のデータを、
サブキャリアｘ₀〜ｘ₅₀に分散して伝送させるＯＦＤＭ
変調を行った場合、この信号が受信側で正しく受信でき
れば問題がないが、例えば図２７のＢに示すように、マ
ルチパスフェージングなどによりデータ番号ｋ＝５，
６，７のサブキャリアの受信が正しく出来なくなって、
このデータ番号ｋ＝５，６，７のデータが消失したとす
る。

【０００８】このとき、インターリーブ処理しないで伝
送した場合には、図２８のＡに示すように、１スロット
内の連続した３単位のデータｋ＝５，６，７が消失し
て、バーストエラーを生じてしまう。このようなバース
トエラーは、エラー訂正符号などで完全に復元すること
は困難である。これに対し、インターリーブ処理して伝
送した場合には、例えば図２８のＢに示すように、１ス
ロット内に３単位のデータｋ＝５，６，７が分散して配
置されることになり（分散状態はインターリーブ状態に
より異なる）、ランダムエラーとなり、それぞれのエラ
ーがエラー訂正符号などで完全に復元できる。

【０００９】このようにインターリーブ処理を行って伝
送することで、受信側でのデータ消失を最小限に抑える
ことができ、良好な伝送状態が確保される。

【００１０】ところで、図２５に示した構成では、メモ
リを使用してデインターリーブ処理を行う構成とした
が、メモリを使用しないでデインターリーブ処理を行う
構成もある。図２９は、この場合の一例を示したもの
で、入力端子５ａに得られるデータをシリアル／パラレ
ル変換器５ｂに供給して、所定単位毎にパラレルデータ
に変換し、その変換出力をフーリエ変換回路５ｃに供給
し、高速フーリエ変換による演算処理で、周波数軸を時
間軸に変換する直交変換処理を行うまでは、図２５に示
した構成と同じである。そして、直交変換されたパラレ
ルデータを、インターリーブパターンに対応した配線変
更処理５ｇで、データ配列を変える処理を行い、そのデ
ータ配列が変えられたパラレルデータを、パラレル／シ
リアル変換器５ｅに供給してシリアルデータに変換し、
そのシリアルデータを出力端子５ｆに供給する。

【００１１】この図２９の構成にて行われるＯＦＤＭ変
調信号の復調処理は、図３０に示すタイミングにて実行
される。即ち、最初にフーリエ変換回路５ｃへのデータ
の入力期間Ｔｅがあり、次にそのフーリエ変換回路５ｃ
で高速フーリエ変換処理を行うフーリエ変換処理期間Ｔ
ｆがあり、次にそのフーリエ変換されたデータが出力さ
れる出力期間Ｔｇがある。ここで、この構成ではフーリ
エ変換回路５ｃから出力されてパラレル／シリアル変換
器５ｅに供給されると同時に、配線変更処理でデインタ
ーリーブされる。

【００１２】一方、ＯＦＤＭ変調信号として、畳み込み
符号化された信号を変調する場合には、パンクチャー処
理と称される間引き処理が行われる場合がある。図３１
は、このパンクチャー処理が行われる従来の構成の一例
を示す図で、入力端子８ａに得られる送信データａ
_iを、畳み込み符号化器８ｂにより畳み込み符号化し
て、２系列のデータＧ₁，Ｇ₂を生成させ、この２系列
のデータＧ₁，Ｇ₂を間引き処理回路８ｃに供給し、間
引き処理を行って、パンクチャー処理された符号化デー
タｂ_iを得る。ここで、例えば畳み込み符号化器８ｂで
の符号化率ｒ＝１／２としたとき、パンクチャー処理さ
れたデータｂ_iの符号化率ｒ＝３／４とする。

【００１３】符号化率ｒ＝１／２の畳み込み符号化器の
構成の例を図３３に示すと、入力端子９ａに得られる送
信データａ_iを、シフトレジスタ９ｂに供給する。この
シフトレジスタ９ｂは、３段で構成されるレジスタで、
１段目の記憶データと３段目の記憶データとを加算器９
ｃに供給して加算処理し、データＧ₁を得る。また、シ
フトレジスタ９ｂの１段目の記憶データと２段目の記憶
データとを加算器９ｄに供給して加算処理し、データＧ
₂を得る。

【００１４】このようにして畳み込み符号化された２系
列のデータＧ₁，Ｇ₂の間引き処理状態を図３３に示す
と、例えば図３３のＡに示すデータ列ａ₀，ａ₁，ａ₂
‥‥が入力データａ_iとしてあるとき、畳み込み符号化
された２系列のデータＧ₁，Ｇ₂は、図３３のＢ及びＣ
に示すように、データｇ₁₀，ｇ₁₁，ｇ₁₂‥‥及びデータ
ｇ₂₀，ｇ₂₁，ｇ₂₂‥‥となる。ここで、間引き処理回路
８ｃでは、例えばデータｇ₁₀，ｇ₁₁，ｇ₁₂，ｇ₂₀，
ｇ₂₁，ｇ₂₂を使用して、図３３のＤに示すように、デー
タｇ₁₀，ｇ₂₀，ｇ₂₁，ｇ₁₂の順序で出力させる処理が行
われる。即ち、図３３のＢ，Ｃに×を付けて示すよう
に、データｇ₁₁，ｇ₂₂が間引かれた状態となる。このよ
うに間引かれたデータｂ_iが、結果的に符号化率ｒ＝３
／４の符号化率で畳み込み符号化されたデータとなる。

【００１５】

【発明が解決しようとする課題】ＯＦＤＭ変調信号を変
調処理する際に、図２４に示すようにメモリを使用して
インターリーブ処理を行う場合には、そのメモリを必要
とする分だけ、変調処理構成が複雑になる問題がある。
また、変調処理に要する時間についても、インターリー
ブされてないデータを扱う場合に比べて、インターリー
ブ用メモリからの読出しに要する時間だけ、変調処理時
間が長くかかることになり、変調処理に時間がかかる問
題がある。

【００１６】また、変調処理時に、図３１に示すような
畳み込み符号化器を使用したパンクチャー処理を行う場
合には、そのパンクチャー処理のための構成が複雑にな
る問題があった。即ち、パンクチャー処理状態を示す図
３３から判るように、入力データ（図３３のＡ）とパン
クチャー処理された出力データ（図３３のＢ）とのクロ
ックレートは整数倍の関係になく、間引き処理のため
に、データクロックｆｊの２／３のクロックが処理に必
要になり、そのようなクロックの生成処理は複雑になる
問題があった。さらに、間引き処理されたデータをリタ
イミングするための処理が必要で、回路規模が大きくな
ると共に、消費電力が大きく、また周波数の異なるクロ
ックを使用するために、スプリアス発生による変調信号
の無線送信や受信処理を行う高周波系の回路ブロックへ
の悪影響があった。この悪影響としては、例えば受信性
能の劣化や、帯域外スプリアス電波の発射妨害の発生な
どがある。

【００１７】また、ＯＦＤＭ変調信号を復調処理する際
についても、図２５に示すようにメモリを使用してデイ
ンターリーブ処理を行う場合には、そのメモリを必要と
する分だけ、復調処理構成が複雑になる問題がある。ま
た、復調処理に要する時間についても、図２６に示す処
理時間Ｔ₁は、インターリーブされてないデータを扱う
場合に比べて、デインターリーブ用メモリからの読出し
に要する時間だけ、復調処理時間が長くかかることにな
り、復調処理に時間がかかる問題がある。

【００１８】図２９に示すように、フーリエ変換回路が
出力するパラレルデータの配線変更処理で、デインター
リーブ処理を行う際には、図３０に示す処理時間Ｔ₂に
ついては、インターリーブされてないデータを扱う場合
と同じであり、処理時間が長くなる問題はないが、依然
として出力部にパラレル／シリアル変換器５ｅを設ける
必要があるため、ＯＦＤＭ変調信号の復調回路が組まれ
た回路基板が大型化してしまう問題があった。

【００１９】本発明の第１の目的は、インターリーブさ
れたＯＦＤＭ変調信号を生成させる変調処理が、簡単な
構成で、かつ短い処理時間で実現できるようにすること
にある。

【００２０】本発明の第２の目的は、インターリーブさ
れたＯＦＤＭ変調信号の復調処理が、簡単な構成で、か
つ短い処理時間で実現できるようにすることにある。

【００２１】

【課題を解決するための手段】第１の目的を解決するた
めに本発明は、所定のデータをＮ系統（Ｎは任意の整
数）のデータとして、このＮ系統のデータを保持させ、
その保持されたＮ系統のデータを所定の出力順序データ
で示される順序により順次出力し、その出力されるＮ個
のデータを、所定の周波数間隔で周波数軸上に分散配置
されたデータに変換する処理を行うようにしたものであ
る。

【００２２】このようにしたことで、逆フーリエ変換の
ために入力させるデータの順序の設定によりインターリ
ーブ処理が行われる。

【００２３】第２の目的を解決するために本発明は、所
定の周波数間隔で周波数軸上に分散配置されたデータ
を、所定単位毎にＮポイント（Ｎは任意の整数）のデー
タに変換し、この変換されたＮポイントのデータから、
所定の出力順序データにより指定されたポイントのデー
タを選択して出力するようにしたものである。

【００２４】この構成とすることで、フーリエ変換され
たデータを出力させるポイントを選択する順序により、
インターリーブされたデータのデインターリーブ処理が
行われる。

【００２５】

【発明の実施の形態】以下、本発明の第１の実施の形態
を、図１〜図４を参照して説明する。

【００２６】本例においては、ＯＦＤＭ変調信号を無線
送信する送信装置内の変調部に適用したもので、送信す
るＯＦＤＭ変調信号にはインターリーブ処理を施す。図
１は、本例の変調部の構成を示す図で、入力端子１０１
には、ベースバンド信号などの送信データａ_iが供給さ
れ、この入力端子１０１に得られる送信データａ_iを、
インターリーブすると共にＯＦＤＭ変調するものであ
る。

【００２７】ここでは、入力端子１０１に得られる送信
データａ_iを、Ｎ個（ここではＮは６４）のレジスタ１
０２ａ，１０２ｂ‥‥１０２ｎに供給する。このＮ個の
レジスタ１０２ａ〜１０２ｎは、アドレスデコーダ付レ
ジスタとして構成されるものである。そのアドレスデコ
ーダ付レジスタの構成については後述する。そして、６
４個のアドレスデコーダ付レジスタ１０２ａ〜１０２ｎ
の出力を、逆フーリエ変換回路（ＩＦＦＴ回路）１０５
に供給する。

【００２８】この逆フーリエ変換回路１０５は、逆フー
リエ変換による演算処理で、時間軸上を周波数軸に変換
して変調する直交変換処理を行う回路である。ここで
は、Ｎポイント（ここでは６４ポイント）の変換処理を
行う逆フーリエ変換回路が使用され、変換されたデータ
をＮビット（６４ビット）のパラレルデータとして出力
する。そして、この逆フーリエ変換回路１０５が出力す
るパラレルデータを、パラレル／シリアル変換器１０６
に供給してシリアルデータとし、このシリアルデータを
ＯＦＤＭ変調されたデータｙ_nとして出力端子１０７に
供給する。出力端子１０７に得られるＯＦＤＭ変調され
たデータｙ_nは、高周波系の回路（図示せず）に供給し
て、送信処理を行う。

【００２９】逆フーリエ変換回路１０５の変換ポイント
数を６４としたときの、逆フーリエ変換処理の変換式
は、次の〔数１〕式で示される。

【００３０】

【数１】

【００３１】逆フーリエ変換回路１０５の入力部に配置
された６４個のアドレスデコーダ付レジスタ１０２ａ〜
１０２ｎは、それぞれが例えば図２に示す構成とされ
る。即ち、入力端子１８１に得られるデータを、セレク
タ１８２に供給する。セレクタ１８２は、２個のＡＮＤ
ゲート１８２ａ，１８２ｂと１個のＯＲゲート１８２ｃ
とで構成され、アドレスデコーダ１８４の出力に基づい
て、入力端子１８１に得られるデータを選択する処理が
行われる。セレクタ１８２で選択されたデータは、Ｄフ
リップフロップ１８５に供給されてラッチされ、そのラ
ッチされたデータが出力端子１８７に供給される。

【００３２】アドレスデコーダ１８４で、そのデコーダ
にセットされたアドレスを検出したとき、その検出信号
に基づいて入力データをロードする処理が行われ、それ
以外のときにはデータをそのまま保持する処理が行われ
る。ここで、上述したＮ個のアドレスデコーダ付レジス
タ１０２ａ〜１０２ｎには、それぞれ異なるアドレスが
セットとしてある。従って、各レジスタ１０２ａ〜１０
２ｎからは、異なるタイミングでセットされたデータを
出力する処理が行われることになる。

【００３３】図１の説明に戻ると、Ｎ個のアドレスデコ
ーダ付レジスタ１０２ａ〜１０２ｎのアドレスデコーダ
には、カウンタ１０３からの６ビットのアドレスデータ
が供給される。カウンタ１０３は、Ｎ個（ここでは６４
個）のレジスタ１０２ａ〜１０２ｎを所定の順序で指定
するアドレスデータを、カウント処理で生成させる回路
で、ここでは送信するＯＦＤＭ変調信号のインターリー
ブパターンに対応した順序で、各アドレスを順に指定す
るデータを生成させる構成としてある。

【００３４】ここでは、０から６３までの値のデータ
を、６ビットで生成させるカウンタが使用され、例えば
次の表１に示す順序で、０，５，１０，１５‥‥５８，
６３となるようにカウント処理が行われる。なお、逆フ
ーリエ変換回路１０５で１単位の変換処理が行われる毎
に、変調処理の制御手段（図示せず）から端子１０４を
介してカウンタ１０３にスタートパルスが供給され、そ
のスタートパルスの供給でカウンタ１０３はカウント処
理を開始する。また、ここで説明した例では、２５から
３８までの値はカウントしない構成としてある。

【００３５】

【表１】

【００３６】このように変換処理を行った場合には、図
３のＡに示す周波数スペクトルのＯＦＤＭ変調信号が得
られる。即ち、フーリエ変換回路１０５への入力データ
｛Ｘ_k｝としては、周波数軸上に一定の間隔で配された
ｎ＝０〜２４のデータとｎ＝３９〜６３のデータとな
る。この図３のＡに示した周波数スペクトルでは、デー
タは２つの群に分かれているが、この周波数スペクトル
は、図３のＢに示すように、ｋ＝０を中心とした１つの
連続したスペクトルと等価である。

【００３７】図４は、本例の回路での変調処理状態を示
すタイミング図で、以下その処理状態を説明すると、最
初に入力端子１０１に得られるデータをレジスタ１０２
ａ〜１０２ｎにセットして、逆フーリエ変換回路１０５
に入力させる入力期間Ｔｈがあり、次にその逆フーリエ
変換回路１０５で逆高速フーリエ変換処理を行う逆フー
リエ変換処理期間Ｔｉがあり、次にその逆フーリエ変換
されたデータが出力されてパラレル／シリアル変換され
る出力期間Ｔｇがある。ここで本例においては、入力期
間Ｔｈでのレジスタ１０２ａ〜１０２ｎを使用した逆フ
ーリエ変換回路１０５への入力処理で、データがインタ
ーリーブされる構成としてある。

【００３８】以上説明したように処理される本実施の形
態の構成としたことで、逆フーリエ変換回路１０５でＯ
ＦＤＭ変調信号を生成させる際に、その逆フーリエ変換
回路１０５へのデータの入力処理で、インターリーブ処
理が行われることになる。従って、従来のようにインタ
ーリーブ処理を行うメモリなどが必要なく、簡単な構成
でＯＦＤＭ変調時のインターリーブ処理が行え、インタ
ーリーブされたＯＦＤＭ変調信号を生成させる構成を簡
単にすることができる。また、ＯＦＤＭ変調信号を生成
させる処理時間についても、図４に示した処理時間Ｔ₃
は、インターリーブのための時間が余計にかかるもので
はないため、従来のようにメモリを使用してインターリ
ーブを行う場合に比べて、そのメモリからの読出し時間
が必要なく、それだけ短時間で処理できるようになる。
具体的には、逆フーリエ変換回路で６４ポイントの変調
処理を行うものとすると、入力データの６４クロック期
間に相当する時間、処理時間を短縮できる。

【００３９】次に、本発明の第２の実施の形態を、図５
を参照して説明する。本例においても、上述した第１の
実施の形態と同様に、ＯＦＤＭ変調信号を無線送信する
送信装置内の変調部に適用したもので、送信するＯＦＤ
Ｍ変調信号にはインターリーブ処理を施す。図５は、本
例の変調部の構成を示す図で、入力端子１１１には、ベ
ースバンド信号などの送信データａ_iが供給され、この
入力端子１１１に得られる送信データａ_iを、インター
リーブすると共にＯＦＤＭ変調するものである。

【００４０】ここでは、入力端子１１１に得られる送信
データａ_iを、Ｎ個（ここではＮは６４）のレジスタ１
１２ａ，１１２ｂ‥‥１１２ｎに供給する。このＮ個の
レジスタ１１２ａ〜１１２ｎは、アドレスデコーダ付レ
ジスタとして構成されるものであり、それぞれは図２に
示したアドレスデコーダ付レジスタの構成と同一であ
り、それぞれのアドレスデコーダにセットされているア
ドレスが異なる。

【００４１】各アドレスデコーダ付レジスタ１１２ａ〜
１１２ｎに供給されるアドレスデータは、シフトレジス
タ１１３から供給される。このシフトレジスタ１１３
は、Ｎ個のアドレスデータが予め所定の順序（インター
リーブする順序）でセットしてあり、変調処理の制御手
段（図示せず）から端子１１４を介して供給されるスタ
ートパルスにより、その順序でのアドレスデータの出力
が開始される構成としてある。各アドレスデコーダ付レ
ジスタ１１２ａ〜１１２ｎでは、それぞれのセットされ
たアドレスデータが供給されるとき、セットされた送信
データａ_iを出力する。そして本例においては、６４個
のアドレスデコーダ付レジスタ１１２ａ〜１１２ｎの出
力を、逆フーリエ変換回路（ＩＦＦＴ回路）１１５に供
給する。

【００４２】この逆フーリエ変換回路１１５は、逆フー
リエ変換による演算処理で、時間軸上を周波数軸に変換
して変調する直交変換処理を行う回路である。ここで
は、Ｎポイント（ここでは６４ポイント）の変換処理を
行う逆フーリエ変換回路が使用され、変換されたデータ
をＮビット（６４ビット）のパラレルデータとして出力
する。そして、この逆フーリエ変換回路１１５が出力す
るパラレルデータを、パラレル／シリアル変換器１１６
に供給してシリアルデータとし、このシリアルデータを
ＯＦＤＭ変調されたデータｙ_nとして出力端子１１７に
供給する。出力端子１１７に得られるＯＦＤＭ変調され
たデータｙ_nは、高周波系の回路（図示せず）に供給し
て、送信処理を行う。

【００４３】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成し、フーリエ変換回路１
１５での変換処理についても、第１の実施の形態で説明
したフーリエ変換回路１０５での処理と全く同じであ
る。

【００４４】この第２の実施の形態の構成の場合には、
出力順序データ生成手段としてシフトレジスタを使用し
たので、シフトレジスタに記憶させるデータの順序で、
インターリーブ処理を行うことができ、複雑なインター
リーブパターンである場合でも、そのシフトレジスタに
セットするデータを対応したデータとするだけで容易に
対処できる。

【００４５】次に、本発明の第３の実施の形態を、図６
及び図７を参照して説明する。本例においても、上述し
た第１，第２の実施の形態と同様に、ＯＦＤＭ変調信号
を無線送信する送信装置内の変調部に適用したもので、
送信するＯＦＤＭ変調信号にはインターリーブ処理を施
す。図６は、本例の変調部の構成を示す図で、入力端子
１２１には、ベースバンド信号などの送信データａ_iが
供給され、この入力端子１２１に得られる送信データａ
_iを、インターリーブすると共にＯＦＤＭ変調するもの
である。さらに本例においては、このインターリーブ処
理時に、畳み込み符号化されたデータのパンクチャー処
理も同時に行うようにしたものである。

【００４６】以下その構成を説明すると、入力端子１２
１に得られる送信データａ_iを畳み込み符号化器１２２
で畳み込み符号化された２系列のデータとし、その２系
列のデータの内の一方の系列のデータを、遅延回路１２
３で１クロック期間遅延させ、その遅延されたデータ
と、遅延されてない系列のデータとを、Ｎ個（ここでは
６４個）のレジスタ１２４ａ，１２４ｂ‥‥１２４ｎに
供給する。畳み込み符号化器１２２では、例えば符号化
率ｒ＝１／２の符号化処理を行う。Ｎ個のレジスタ１２
４ａ〜１２４ｎは、アドレスデコーダ付レジスタとして
構成されるものであり、それぞれは基本的には図２に示
したアドレスデコーダ付レジスタの構成と同一であり、
それぞれのアドレスデコーダにセットされているアドレ
スが異なる。但し、図２に示したレジスタは、１ビット
データがセットされる構成としてあるが、本例のレジス
タ１２４ａ〜１２４ｎは２ビットデータがセットされる
構成としてある。

【００４７】各アドレスデコーダ付レジスタ１２４ａ〜
１２４ｎに供給されるアドレスデータは、カウンタ１２
５から供給される。このカウンタ１２５は、インターリ
ーブする順序を指定するデータを生成する手段として設
けられたもので、インターリーブパターンに対応したア
ドレスデータをカウントして、各レジスタ１２４ａ〜１
２４ｎに供給する。カウンタ１２５でのカウントは、変
調処理の制御手段（図示せず）から端子１２７を介して
供給されるスタートパルスにより開始される。また、本
例においては、カウンタ１２５でのカウント処理を一時
的に停止させるホールドコントローラ１２６が設けてあ
り、端子１２７を介して供給されるスタートパルスによ
りホールドタイミングが設定される。このホールド動作
は、周期的な動作である。例えば、入力データの２クロ
ック期間、カウンタを連続してカウント動作させた後、
１クロック期間カウント値をホールドさせる処理が行わ
れる。このようなホールドコントローラは、例えば３進
カウンタにより構成できる。

【００４８】このように制御される６４個のアドレスデ
コーダ付レジスタ１２４ａ〜１２４ｎの出力を、逆フー
リエ変換回路（ＩＦＦＴ回路）１２８に供給する。この
逆フーリエ変換回路１２８は、逆フーリエ変換による演
算処理で、時間軸上を周波数軸に変換して変調する直交
変換処理を行う回路である。ここでは、Ｎポイント（こ
こでは６４ポイント）の変換処理を行う逆フーリエ変換
回路が使用され、変換されたデータをＮビット（６４ビ
ット）のパラレルデータとして出力する。そして、この
逆フーリエ変換回路１２８が出力するパラレルデータ
を、パラレル／シリアル変換器１２９に供給してシリア
ルデータとし、このシリアルデータをＯＦＤＭ変調され
たデータｙ_nとして出力端子１３０に供給する。出力端
子１３０に得られるＯＦＤＭ変調されたデータｙ_nは、
高周波系の回路（図示せず）に供給して、送信処理を行
う。

【００４９】ここで、本例のアドレスデコーダ付レジス
タ１２４ａ〜１２４ｎへのデータの入力状態と、カウン
タ１２５及びホールドコントローラ１２６の動作との対
応関係の一例を、図７を参照して説明する。まず、畳み
込み符号化器１２２では符号化率ｒ＝１／２の符号化が
行われているものとし、各レジスタ１２４ａ〜１２４ｎ
への２ビットずつの入力データが、図７のＡに示す状態
であるとする。このとき、ホールドコントローラ１２６
の制御によるカウンタ１２５のカウント状態は、図７の
Ｂに示す状態となり、２クロック期間の連続したカウン
ト動作と、１クロック期間のカウント値のホールド処理
とが周期的に繰り返される。このため、カウンタ１２５
が出力するアドレスデータは、図７のＣに示す状態とな
り、同じカウント値の出力が３周期に１回ある状態とな
る。

【００５０】ここで本例においては、レジスタ１２４ａ
〜１２４ｎに入力される２系列のデータの内の一方の系
列のデータは、１クロック期間遅延されているので、パ
ンクチャー処理のために間引かれるべきシンボルが、同
時にレジスタ１２４ａ〜１２４ｎに供給されるようにな
り、この間引かれるタイミングの直後のカウンタ１２５
の動作を停止させる制御を行う。このように制御される
ことで、逆フーリエ変換回路１２８への入力としては、
図７のＤに示す状態となり、所定のシンボルが間引かれ
たパンクチャー処理が行われた符号化率ｒ＝３／４のデ
ータが、逆フーリエ変換回路１２８に供給されることに
なる。

【００５１】なお、間引かれるタイミングの直後のカウ
ンタ１２５の動作を停止させるようにしたのは、例え
ば、図７のＡに示す入力データｇ₁₁，ｇ₂₂を間引くこと
を考えた場合、このデータｇ₁₁，ｇ₂₂が得られた際のカ
ウンタのアドレス値５と、次のタイミングのデータ
ｇ₁₂，ｇ₂₃が得られた際のカウンタのアドレス値５が同
一のアドレスとなり、データｇ₁₁，ｇ₂₂が書込まれたレ
ジスタに、次のタイミングでデータｇ₁₂，ｇ₂₃が上書き
され、データｇ₁₁，ｇ₂₂は消える。この結果、逆フーリ
エ変換回路１２８で使用されるｘ₅の値は（ｇ₁₂，
ｇ₂₃）となり、データ（ｇ₁₁，ｇ₂₂）は間引きされたこ
とになる。

【００５２】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成し、フーリエ変換回路１
２８での基本的な変換処理についても、第１の実施の形
態で説明したフーリエ変換回路１０５での処理と同じで
ある。

【００５３】この第３の実施の形態の構成の場合には、
フーリエ変換回路１２８に入力されるデータが、インタ
ーリーブされると共に、畳み込み符号化されてパンクチ
ャー処理が施されるが、本例の場合にはそのパンクチャ
ー処理が簡単に行える。即ち、カウンタの動作をホール
ドコントローラ１２６により周期的に制御するだけで良
く、従来例として図３１〜図３３で説明したようなクロ
ックレートの変換処理が必要なく、簡単なタイミングコ
ントロールでパンクチャー処理が実行できる。そして、
そのパンクチャー処理が、インターリーブ処理と同時に
行われるので、パンクチャー処理とインターリーブ処理
の双方を行う場合に、回路規模を従来よりも削減するこ
とができると共に、処理回路の低消費電力化を図ること
ができる。また、処理に使用するクロックレートとして
は、入力データのクロックレートだけで処理できるの
で、異なるレートのクロックを用意する必要がなく、そ
れだけクロック発生回路の構成が簡単であると共に、そ
の異なるレートのクロックに起因するスプリアス妨害な
どが発生しない。

【００５４】なお、この第３の実施の形態の場合には、
カウンタを使用して、インターリーブパターンに対応し
たアドレスデータを生成させるようにしたが、第２の実
施の形態で説明したように、シフトレジスタを使用して
アドレスデータを生成させても良い。この場合、シフト
レジスタにセットさせるアドレスデータとして、例えば
図７のＣに示すように、３周期に１回同じアドレスが連
続するように構成すれば、ホールドコントローラが必要
なくなり、それだけ構成を簡単にすることができる。

【００５５】次に、本発明の第４の実施の形態を、図８
を参照して説明する。本例においても、上述した第１の
実施の形態と同様に、ＯＦＤＭ変調信号を無線送信する
送信装置内の変調部に適用したもので、送信するＯＦＤ
Ｍ変調信号にはインターリーブ処理を施す。図８は、本
例の変調部のレジスタ部の構成を示す図で、入力端子１
３１ａ，１３１ｂ‥‥１３１ｎ（ｎは任意の数）には、
Ｑビットのワード構成のデータが、１ビットずつ供給さ
れる。ここでは、１ワード８ビットのデータが供給され
るものとする。

【００５６】この１ワード８ビットのデータを、それぞ
れのセレクタ１３２ａ，１３２ｂ‥‥１３２ｎに供給
し、アドレスデコーダ１３３で検出されたアドレスに基
づいて一括して選択処理を行う。アドレスデコーダ１３
３は、図示しないカウンタ又はシフトレジスタから端子
１３４に供給されるアドレス値のデコードを行う。

【００５７】各セレクタ１３２ａ〜１３２ｎで選択され
たデータは、Ｄフリップフロップ１３５ａ，１３５ｂ‥
‥１３５ｎに供給して、端子１３６から供給されるクロ
ックに同期してセットさせ、それぞれのＤフリップフロ
ップ１３５ａ，１３５ｂ‥‥１３５ｎにセットされたデ
ータを、端子１３７ａ，１３７ｂ‥‥１３７ｎから逆フ
ーリエ変換回路（図示せず）に、１ワード８ビットのデ
ータとして供給する。

【００５８】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成し、フーリエ変換回路で
の変換処理についても、第１の実施の形態で説明したフ
ーリエ変換回路での処理と同じである。但し、本例の場
合には、複数ビットで構成されるワード単位のデータを
変換処理する。

【００５９】この第４の実施の形態の構成としたこと
で、複数ビットで構成されるワード単位のデータを、一
括して入力処理でき、ワード単位のデータを効率良くイ
ンターリーブすることができる。

【００６０】次に、本発明の第５の実施の形態を、図９
及び図１０を参照して説明する。本例においても、上述
した第１の実施の形態と同様に、ＯＦＤＭ変調信号を無
線送信する送信装置内の変調部に適用したもので、送信
するＯＦＤＭ変調信号にはインターリーブ処理を施す。
図９は、本例の変調部の構成を示す図で、入力端子１４
１には、ベースバンド信号などの送信データａ_iが供給
され、この入力端子１４１に得られる送信データａ
_iを、インターリーブすると共にＯＦＤＭ変調するもの
である。

【００６１】ここでは、入力端子１４１に得られる送信
データａ_iを、２個のシフトレジスタ１４２，１４３に
供給し、記憶させる。各シフトレジスタ１４２，１４３
にセットされたデータは、インターリーブパターンに対
応した所定の順序で読出して、逆フーリエ変換回路１４
４に同時に供給する。即ち、本例の逆フーリエ変換回路
１４４は、２つの入力端子１４４ａ，１４４ｂを備え
る。逆フーリエ変換回路１４４は、逆フーリエ変換によ
る演算処理で、時間軸上を周波数軸に変換して変調する
直交変換処理を行う回路である。ここでは、Ｎポイント
（ここでは６４ポイント）の変換処理を行う逆フーリエ
変換回路が使用され、変換されたデータをＮビット（６
４ビット）のパラレルデータとして出力する。

【００６２】この場合、例えば入力端子１４４ａからは
０〜３１の３２ポイントのデータを入力させ、入力端子
１４４ｂからは３２〜６３の３２ポイントのデータを入
力させる。従って、それぞれの各シフトレジスタ１４
２，１４３についても、３２ポイントずつのデータがセ
ットできるレジスタとしてある。

【００６３】そして、逆フーリエ変換回路１４４が出力
するパラレルデータを、パラレル／シリアル変換器１４
５に供給してシリアルデータとし、このシリアルデータ
をＯＦＤＭ変調されたデータｙ_nとして出力端子１４６
に供給する。出力端子１４６に得られるＯＦＤＭ変調さ
れたデータｙ_nは、高周波系の回路（図示せず）に供給
して、送信処理を行う。

【００６４】図１０は、本例の回路での変調処理状態を
示すタイミング図で、以下その処理状態を説明すると、
最初に入力端子１４１に得られる６４ポイントのデータ
を２個のシフトレジスタ１４２，１４３に入力させる入
力期間Ｔｍがある。そして、その入力期間Ｔｍに２個の
シフトレジスタ１４２，１４３にセットされたデータ
を、シフトレジスタ１４２，１４３に設定された順序
で、同時に逆フーリエ変換回路１４４に入力させるイン
ターリーブ処理期間Ｔｎがある。このインターリーブ処
理期間Ｔｎは、入力期間Ｔｍの半分の期間で良く、例え
ば６４ポイントのデータである場合には、３２クロック
期間で良い。次に逆フーリエ変換回路１４４で逆高速フ
ーリエ変換処理を行う逆フーリエ変換処理期間Ｔｏがあ
り、次にその逆フーリエ変換されたデータが出力されて
パラレル／シリアル変換される出力期間Ｔｐがある。

【００６５】以上説明したように処理される本実施の形
態の構成としたことで、インターリーブ処理に要する時
間を、従来の半分に短縮することができ、それだけイン
ターリーブされたＯＦＤＭ変調信号を生成させる処理に
要する時間を短縮できる。即ち、図１０に示す時間Ｔ₄
は、インターリーブ処理に要する時間が短いので、従来
例として図２４に示した変調処理回路での処理時間より
も短い時間で処理できる。具体的には、逆フーリエ変換
回路で６４ポイントの変調処理を行うものとすると、入
力データの３２クロック期間に相当する時間、処理時間
を短縮できる。

【００６６】次に、本発明の第６の実施の形態を、図１
１を参照して説明する。本例においても、上述した第１
の実施の形態と同様に、ＯＦＤＭ変調信号を無線送信す
る送信装置内の変調部に適用したもので、送信するＯＦ
ＤＭ変調信号にはインターリーブ処理を施す。図１１
は、本例の変調部の構成を示す図で、入力端子１５１に
は、ベースバンド信号などの送信データａ_iが供給さ
れ、この入力端子１５１に得られる送信データａ_iを、
インターリーブすると共にＯＦＤＭ変調するものであ
る。

【００６７】ここでは、入力端子１５１に得られる送信
データａ_iを、２個のシフトレジスタ１５２，１５３に
供給し、記憶させる。各シフトレジスタ１５２，１５３
にセットされたデータは、インターリーブパターンに対
応した所定の順序で読出す。そして、それぞれのシフト
レジスタ１５２，１５３から出力されたデータを、差動
符号化回路１５４，１５５に供給して差動符号化し、そ
れぞれの回路で差動符号化されたデータを、逆フーリエ
変換回路１５６の２つの入力端子１５６ａ，１５６ｂに
同時に供給する。逆フーリエ変換回路１５６は、逆フー
リエ変換による演算処理で、時間軸上を周波数軸に変換
して変調する直交変換処理を行う回路である。ここで
は、Ｎポイント（ここでは６４ポイント）の変換処理を
行う逆フーリエ変換回路が使用され、変換されたデータ
をＮビット（６４ビット）のパラレルデータとして出力
する。

【００６８】この場合、例えば入力端子１５６ａからは
０〜３１の３２ポイントのデータを入力させ、入力端子
１５６ｂからは３２〜６３の３２ポイントのデータを入
力させる。従って、それぞれの各シフトレジスタ１５
２，１５３についても、３２ポイントずつのデータがセ
ットできるレジスタとしてある。

【００６９】そして、逆フーリエ変換回路１５６が出力
するパラレルデータを、パラレル／シリアル変換器１５
７に供給してシリアルデータとし、このシリアルデータ
をＯＦＤＭ変調されたデータｙ_nとして出力端子１５８
に供給する。出力端子１５８に得られるＯＦＤＭ変調さ
れたデータｙ_nは、高周波系の回路（図示せず）に供給
して、送信処理を行う。

【００７０】以上説明したように処理される本実施の形
態の構成としたことで、第５の実施の形態の場合と同様
に、インターリーブ処理に要する時間を、従来の半分に
短縮することができ、それだけインターリーブされたＯ
ＦＤＭ変調信号を生成させる処理に要する時間を短縮で
きる。そして本実施の形態の場合には、逆フーリエ変換
回路の入力部で差動符号化処理を行うので、差動符号化
されたデータをＯＦＤＭ変調することができ、差動符号
化されたデータに基づいた効率の良いＯＦＤＭ変調がで
きる。

【００７１】次に、本発明の第７の実施の形態を、図１
２を参照して説明する。本例においても、上述した第１
の実施の形態と同様に、ＯＦＤＭ変調信号を無線送信す
る送信装置内の変調部に適用したもので、送信するＯＦ
ＤＭ変調信号にはインターリーブ処理を施す。図１２
は、本例の変調部の構成を示す図で、入力端子１６１に
は、ベースバンド信号などの送信データａ_iが供給さ
れ、この入力端子１６１に得られる送信データａ_iを、
インターリーブすると共にＯＦＤＭ変調するものであ
る。

【００７２】ここでは、入力端子１６１に得られる送信
データａ_iを、２個のシフトレジスタ１６２，１６３に
供給し、記憶させる。各シフトレジスタ１６２，１６３
にセットされたデータは、インターリーブパターンに対
応した所定の順序で読出す。ここで本例においては、そ
の読出し順序を、シフトレジスタ１６２とシフトレジス
タ１６３とで逆にする。例えば、シフトレジスタ１６２
は、セットされたデータを先頭から読出し、シフトレジ
スタ１６３は、セットされたデータを末尾から読出す。

【００７３】そして、それぞれのシフトレジスタ１６
２，１６３から出力されたデータを、差動符号化回路１
６４，１６５に供給して差動符号化し、それぞれの回路
で差動符号化されたデータを、逆フーリエ変換回路１６
６の２つの入力端子１６６ａ，１６６ｂに同時に供給す
る。逆フーリエ変換回路１６６は、逆フーリエ変換によ
る演算処理で、時間軸上を周波数軸に変換して変調する
直交変換処理を行う回路である。ここでは、Ｎポイント
（ここでは６４ポイント）の変換処理を行う逆フーリエ
変換回路が使用され、変換されたデータをＮビット（６
４ビット）のパラレルデータとして出力する。

【００７４】この場合、例えば入力端子１６６ａからは
０〜３１の３２ポイントのデータを入力させ、入力端子
１６６ｂからは３２〜６３の３２ポイントのデータを入
力させる。従って、それぞれの各シフトレジスタ１６
２，１６３についても、３２ポイントずつのデータがセ
ットできるレジスタとしてある。

【００７５】そして、逆フーリエ変換回路１６６が出力
するパラレルデータを、パラレル／シリアル変換器１６
７に供給してシリアルデータとし、このシリアルデータ
をＯＦＤＭ変調されたデータｙ_nとして出力端子１６８
に供給する。出力端子１６８に得られるＯＦＤＭ変調さ
れたデータｙ_nは、高周波系の回路（図示せず）に供給
して、送信処理を行う。

【００７６】以上説明したように処理される本実施の形
態の構成としたことで、第５，第６の実施の形態の場合
と同様に、インターリーブ処理に要する時間を、従来の
半分に短縮することができ、それだけインターリーブさ
れたＯＦＤＭ変調信号を生成させる処理に要する時間を
短縮できる。そして本実施の形態の場合には、第６の実
施の形態の場合と同様に、逆フーリエ変換回路の入力部
で差動符号化処理を行うので、差動符号化されたデータ
をＯＦＤＭ変調することができ、差動符号化されたデー
タに基づいた効率の良いＯＦＤＭ変調ができる。さら
に、本実施の形態の場合には、２つのシフトレジスタ１
６２，１６３からのデータの読出し順序を逆に設定した
ので、より複雑なインターリーブパターンとすることが
できる。具体的には、例えば第６の実施の形態の構成で
生成されるＯＦＤＭ変調信号が、図３のＢに示す信号で
あるとしたとき、本実施の形態（第７の実施の形態）の
構成で生成されるＯＦＤＭ変調信号は、この図３のＢに
示す信号のポイント３９〜６３（−２５〜−１）のデー
タ配列が、第６の実施の形態の場合と逆になる。

【００７７】次に、本発明の第８の実施の形態を、図１
３〜図１４を参照して説明する。

【００７８】本例においては、無線伝送されたＯＦＤＭ
変調信号を受信する受信装置内の復調部に適用したもの
で、受信するＯＦＤＭ変調信号にはインターリーブ処理
が施してある。図１３は、本例の復調部の構成を示す図
で、入力端子１１には、受信して中間周波信号（又はベ
ースバンド信号）としたＯＦＤＭ変調信号が供給され、
この入力端子１１に得られるＯＦＤＭ変調信号を、シリ
アル／パラレル変換器１２に供給して、所定ビット（こ
こでは６４ビット）のパラレルデータに変換する。

【００７９】シリアル／パラレル変換器１２が出力する
６４ビットのパラレルデータは、フーリエ変換回路１３
に供給し、高速フーリエ変換による演算処理で、周波数
軸を時間軸に変換して復調する直交変換処理を行い、Ｍ
ビットのデータをＮポイント生成させ、フーリエ変換回
路１３の出力部が備えるＮ個の出力レジスタ（図示せ
ず）に１ポイントずつＭビットのデータをセットさせ
る。ＭビットのＮポイントデータの一例を示すと、例え
ば入力されるパラレルデータが６４ビットであるとき、
１ポイントは１２ビットで生成され、その１２ビットの
データが６４ポイント生成される。即ち、フーリエ変換
回路１３に供給される６４ビットのデータを｛Ｘ_k｝と
したとき、ｋ＝０〜６３となり、このデータ｛Ｘ_k｝が
６４ポイントの１２ビットデータ｛Ｙ_n｝（ｎ＝０〜６
３）に変換される。以下の説明では、１ポイント１２ビ
ットのデータが６４ポイント生成処理されるものとして
説明する。

【００８０】フーリエ変換回路１３が出力する６４ポイ
ントの１２ビットデータ｛Ｙ_n｝は、セレクタ１４に同
時に供給する。このセレクタ１４では、出力順序データ
生成手段としてのカウンタ１５が出力するポイントを指
定するデータにより、出力させるポイントを順次選択す
る処理が行われ、その選択されたポイントの１２ビット
データａ_kを、出力端子１６に供給する。

【００８１】カウンタ１５は、０から６３までの６４ポ
イントを所定の順序で指定するデータを、カウント処理
で生成させる回路で、ここでは受信したＯＦＤＭ変調信
号に施されたインターリーブパターンに対応した順序
で、各ポイントを順に指定するデータを生成させる構成
としてある。

【００８２】ここでは、０から６３までの値のデータ
を、６ビットで生成させるカウンタが使用され、例えば
次の表１に示す順序で、０，５，１０，１５‥‥５８，
６３となるようにカウント処理が行われる。なお、フー
リエ変換回路１３で１単位の変換処理が行われる毎に、
カウンタ１５に出力パルスが出力され、その出力パルス
の供給でカウンタ１５はカウント処理を開始する。ま
た、ここで説明した例では、２５から３８までの値はカ
ウントしない構成としてある。

【００８３】

【表２】

【００８４】このようにカウント処理を行った場合に
は、セレクタ１４に供給される６４ポイントの１２ビッ
トデータ｛Ｙ_n｝が、カウンタ１５のカウント出力によ
り順に５０ポイント選択されて、次の表２に示される１
２ビットデータａ_k（ｋ＝０〜４９）として、順に出力
される。

【００８５】

【表３】

【００８６】図１４は、本例の回路での復調処理状態を
示すタイミング図で、以下その処理状態を説明すると、
入力端子１１に得られる受信データに同期したクロック
信号（図１４のＡ）が、シリアル／パラレル変換器１
２，フーリエ変換回路１３及びカウンタ１５に供給され
て、このクロック信号に同期して各回路で処理が行われ
る。まず最初の入力期間では、クロック信号に同期して
入力データ（図１４のＢ）が供給され、その１単位の入
力データの入力処理が行われた後、スタートパルス（図
１４のＣ）が外部のコントローラ（図示せず）からフー
リエ変換回路１３に供給されて、フーリエ変換回路１３
での高速フーリエ変換処理（ＦＦＴ処理）が開始され、
図１４のＤに示すように、入力データ｛Ｘ_k｝の変換処
理が所定期間行われる。

【００８７】このフーリエ変換処理が行われると、その
変換処理された６４ポイントのデータ｛Ｙ_n｝が図１４
のＥに示すように出力処理されて、セレクタ１４に供給
されることになる。ここで、フーリエ変換回路１３から
出力が開始されると、その出力に同期した出力パルス
（図１４のＦ）が、フーリエ変換回路１３からカウンタ
１５に供給される。この出力パルスは、他の回路からカ
ウンタ１５に供給される構成としても良い。

【００８８】この出力パルスがカウンタ１５に供給され
ると、上述した表１などのように、予め定められた順序
でクロック信号に同期したカウント処理を行い、カウン
タ出力（図１４のＧ）がセレクタ１４に供給されて、６
４ポイントのデータ｛Ｙ_n｝を構成するデータが、１ポ
イントずつ指定された順序で出力される。但し、この例
では、カウンタ１５は２５から３８までの値はカウント
しない構成としてあるので、０〜６３の６４ポイントの
データの内の、２５から３８までの１４ポイントのデー
タは選択されず、出力端子１６には得られない。

【００８９】このように変換処理を行った場合には、既
に説明した図３のＡに示す周波数スペクトルのＯＦＤＭ
変調信号を、直交変換して復調したことになる。即ち、
フーリエ変換回路１３への入力データ｛Ｘ_k｝として
は、周波数軸上に一定の間隔で配されたｎ＝０〜２４の
データとｎ＝３９〜６３のデータであり、この周波数軸
上に配されたデータが直交変換されたデータ｛Ｙ_n｝と
なって、フーリエ変換回路１３から出力され、そのデー
タ｛Ｙ_n｝のポイントのセレクタ１４での選択処理で、
デインターリーブされた配列のデータａ_kとして出力端
子１６に得られる。フーリエ変換回路１３での変換処理
は、次の〔数１〕式で示される。

【００９０】

【数２】

【００９１】この図３のＡに示した周波数スペクトルで
は、データは２つの群に分かれているが、この周波数ス
ペクトルは、図３のＢに示すように、ｋ＝０を中心とし
た１つの連続したスペクトルと等価である。この図３の
Ｂに示すように連続したスペクトルで表した場合には、
フーリエ変換回路１３での変換式は、次の〔数２〕式の
ようになる。

【００９２】

【数３】

【００９３】以上説明したように処理される本実施の形
態の構成としたことで、インターリーブ処理されたＯＦ
ＤＭ変調信号を受信して直交変換処理する際に、フーリ
エ変換回路１３の変換出力をセレクタ１４で選択するだ
けで、そのインターリーブされたデータを元の配列に戻
すデインターリーブ処理が行われる。従って、従来のよ
うにデインターリーブ処理を行うメモリや、デインター
リーブ用の配線変更処理を必要としない簡単な構成で、
ＯＦＤＭ変調信号のデインターリーブ処理ができ、イン
ターリーブ処理されたＯＦＤＭ変調信号の復調構成を簡
単にすることができる。例えば、デインターリーブ用の
配線変更処理（図２９参照）を行う場合に比べて、パラ
レル／シリアル変換器が必要なく、入力端子１１から出
力端子１６（図２９での端子５ａから端子５ｆに相当）
までの回路規模を大幅に小さくでき、この部分に相当す
る回路が組まれた基板の面積を、デインターリーブ用の
配線変更処理を行う場合に比べて、約１／３にすること
ができる。メモリを使用してデインターリーブ処理を行
う場合に比べても、同様に基板の面積を小さくすること
ができる。

【００９４】また、復調処理に要する時間についても、
セレクタ１４での選択処理は、フーリエ変換回路１３で
出力されると同時に行われるので、その選択処理のため
に時間が余計にかかることはなく、メモリなどを使用し
てデインターリーブ処理を行う場合のように、デインタ
ーリーブ処理のために処理時間が長くなることはない。

【００９５】次に、本発明の第９の実施の形態を、図１
５を参照して説明する。本例においても、上述した第８
の実施の形態と同様に、無線伝送されたＯＦＤＭ変調信
号を受信する受信装置内の復調部に適用したもので、受
信するＯＦＤＭ変調信号にはインターリーブ処理が施し
てある。図１５は、本例の復調部の構成を示す図で、入
力端子２１には、受信して中間周波信号（又はベースバ
ンド信号）としたＯＦＤＭ変調信号が供給され、この入
力端子２１に得られるＯＦＤＭ変調信号を、シリアル／
パラレル変換器２２に供給して、所定ビットのパラレル
データに変換する。

【００９６】シリアル／パラレル変換器２２が出力する
パラレルデータは、フーリエ変換回路２３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路２３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【００９７】フーリエ変換回路２３が出力するＮポイン
トのデータは、セレクタ２４に同時に供給する。このセ
レクタ２４では、出力順序データ生成手段としてのシフ
トレジスタ２５が出力するポイントを指定するデータに
より、出力させるポイントを順次選択する処理が行わ
れ、その選択されたポイントのデータを、出力端子２６
に供給する。

【００９８】シフトレジスタ２５は、選択するポイント
を指定するデータが、その出力順に格納されたレジスタ
（ここでは例えば５０ワード格納）であり、フーリエ変
換回路２３などからの出力パルスの供給により、その格
納された複数ワードのデータを、１クロック毎に１ワー
ドずつ出力して、セレクタ２４に供給する。この場合、
格納された複数のワードが出力される順序は、受信した
ＯＦＤＭ変調信号に施されたインターリーブパターンに
対応した順序で、各ポイントを順に指定するデータが出
力されるように、予め設定してある。

【００９９】その他の部分は、上述した第８の実施の形
態で説明した構成と同様に構成し、フーリエ変換回路２
３での変換処理についても、第８の実施の形態で説明し
たフーリエ変換回路１３での処理と全く同じである。

【０１００】この第９の実施の形態の構成の場合には、
出力順序データ生成手段としてシフトレジスタを使用し
たので、シフトレジスタに記憶させるデータの順序で、
デインターリーブ処理を行うことができ、複雑なインタ
ーリーブパターンである場合でも、そのシフトレジスタ
にセットするデータを対応したデータとするだけで容易
に対処できる。

【０１０１】次に、本発明の第１０の実施の形態を、図
１６を参照して説明する。本例においても、上述した第
８，第９の実施の形態と同様に、無線伝送されたＯＦＤ
Ｍ変調信号を受信する受信装置内の復調部に適用したも
ので、受信するＯＦＤＭ変調信号にはインターリーブ処
理が施してある。図１６は、本例の復調部の構成を示す
図で、入力端子３１には、受信して中間周波信号（又は
ベースバンド信号）としたＯＦＤＭ変調信号が供給さ
れ、この入力端子３１に得られるＯＦＤＭ変調信号を、
シリアル／パラレル変換器３２に供給して、所定ビット
のパラレルデータに変換する。

【０１０２】シリアル／パラレル変換器３２が出力する
パラレルデータは、フーリエ変換回路３３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路３３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１０３】フーリエ変換回路３３が出力するＮポイン
トのデータは、第１のセレクタ３４と第２のセレクタ３
５に、それぞれ同時に供給する。第１のセレクタ３４で
は、出力順序データ生成手段としての第１のカウンタ３
６が出力するポイントを指定するデータにより、出力さ
せるポイントを順次選択する処理が行われ、その選択さ
れたポイントのデータを、出力端子３８に供給する。第
２のセレクタ３５では、出力順序データ生成手段として
の第２のカウンタ３７が出力するポイントを指定するデ
ータにより、出力させるポイントを順次選択する処理が
行われ、その選択されたポイントのデータを、出力端子
３９に供給する。

【０１０４】第１，第２のカウンタ３６，３７は、Ｎポ
イントを所定の順序で指定するデータを、カウント処理
で生成させる回路で、ここでは受信したＯＦＤＭ変調信
号に施されたインターリーブパターンに対応した順序
で、各ポイントを順に指定するデータを生成させる構成
としてあり、フーリエ変換回路３３などからの出力パル
スの供給で、そのデータの生成処理を行う。但し本例の
場合には、第１のカウンタ３６からカウントデータが出
力されるタイミングと、第２のカウンタ３７からカウン
トデータが出力されるタイミングとは、異なるタイミン
グ（例えば所定の位相ずれたタイミング）としてある。

【０１０５】その他の部分は、上述した第８の実施の形
態で説明した構成と同様に構成し、フーリエ変換回路３
３での変換処理についても、第８の実施の形態で説明し
たフーリエ変換回路１３での処理と全く同じである。

【０１０６】この第１０の実施の形態の構成の場合に
は、直交変換されたデータとして、タイミングの異なる
２系統のデータが得られるので、２系統の受信データが
復調処理や復号処理で必要な場合に好適である。なお、
この第３の実施の形態で説明した図５の構成では、出力
順序データ生成手段として、カウンタ３６，３７を使用
したが、第９の実施の形態で説明したように、シフトレ
ジスタを使用しても良い。

【０１０７】次に、本発明の第１１の実施の形態を、図
１７を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図１７は、本例の復調部の構成を示す図で、入力
端子４１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子４１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器４２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１０８】シリアル／パラレル変換器４２が出力する
パラレルデータは、フーリエ変換回路４３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路４３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１０９】フーリエ変換回路４３が出力するＮポイン
トのデータは、第１のセレクタ４４と第２のセレクタ４
５に、それぞれ同時に供給する。第１のセレクタ４４で
は、出力順序データ生成手段としての第１のカウンタ４
６が出力するポイントを指定するデータにより、出力さ
せるポイントを順次選択する処理が行われ、その選択さ
れたポイントのデータを、差動復調回路４８の一方の入
力部に供給する。第２のセレクタ４５では、出力順序デ
ータ生成手段としての第２のカウンタ４７が出力するポ
イントを指定するデータにより、出力させるポイントを
順次選択する処理が行われ、その選択されたポイントの
データを、差動復調回路４８の他方の入力部に供給す
る。

【０１１０】第１，第２のカウンタ４６，４７は、Ｎポ
イントを所定の順序で指定するデータを、カウント処理
で生成させる回路で、ここでは受信したＯＦＤＭ変調信
号に施されたインターリーブパターンに対応した順序
で、各ポイントを順に指定するデータを生成させる構成
としてあり、フーリエ変換回路４３などからの出力パル
スの供給で、そのデータの生成処理を行う。但し本例の
場合には、第１のカウンタ４６からカウントデータが出
力されるタイミングと、第２のカウンタ４７からカウン
トデータが出力されるタイミングとは、異なるタイミン
グ（所定の位相ずれたタイミング）としてある。

【０１１１】差動復調回路４８では、所定の位相シフト
して供給される２系統のデータを使用して差動復調処理
を行い、差動復調された復調データを得、その復調デー
タを出力端子４９から後段の回路に供給する。

【０１１２】その他の部分は、上述した各実施の形態で
説明した構成と同様に構成し、フーリエ変換回路４３で
の変換処理についても、第８の実施の形態で説明したフ
ーリエ変換回路１３での処理と全く同じである。

【０１１３】この第１１の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた２系統
のデータを得て、その２系統の受信データに基づいて差
動復調回路４８で差動復調処理を行うので、差動復調処
理により良好な復調データが得られると共に、差動復調
に必要な２系統の受信データが、簡単な構成でデインタ
ーリーブ処理されて得られ、インターリーブ処理が施さ
れたＯＦＤＭ変調信号を受信して復調することが、簡単
な構成で実現できる。なお、この第１１の実施の形態で
説明した図１７の構成では、出力順序データ生成手段と
して、カウンタ４６，４７を使用したが、第９の実施の
形態で説明したように、シフトレジスタを使用しても良
い。

【０１１４】次に、本発明の第１２の実施の形態を、図
１８を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図１８は、本例の復調部の構成を示す図で、入力
端子５１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子５１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器５２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１１５】シリアル／パラレル変換器５２が出力する
パラレルデータは、フーリエ変換回路５３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路５３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１１６】フーリエ変換回路５３が出力するＮポイン
トのデータは、第１のセレクタ５４と第２のセレクタ５
５に、それぞれ同時に供給する。第１のセレクタ５４で
は、出力順序データ生成手段としてのカウンタ５６が出
力するポイントを指定するデータが直接供給されること
により、出力させるポイントを順次選択する処理が行わ
れ、その選択されたポイントのデータを、差動復調回路
５８の一方の入力部に供給する。第２のセレクタ５５で
は、カウンタ５６が出力するポイントを指定するデータ
を、遅延回路５７により所定位相遅延させたデータによ
り、出力させるポイントを順次選択する処理が行われ、
その選択されたポイントのデータを、差動復調回路５８
の他方の入力部に供給する。

【０１１７】カウンタ５６は、Ｎポイントを所定の順序
で指定するデータを、カウント処理で生成させる回路
で、ここでは受信したＯＦＤＭ変調信号に施されたイン
ターリーブパターンに対応した順序で、各ポイントを順
に指定するデータを生成させる構成としてあり、フーリ
エ変換回路５３などからの出力パルスの供給で、そのデ
ータの生成処理を行う。

【０１１８】差動復調回路５８では、所定の位相シフト
して供給される２系統のデータを使用して差動復調処理
を行い、差動復調された復調データを得、その復調デー
タを出力端子５９から後段の回路に供給する。

【０１１９】その他の部分は、上述した各実施の形態で
説明した構成と同様に構成し、フーリエ変換回路５３で
の変換処理についても、第８の実施の形態で説明したフ
ーリエ変換回路１３での処理と全く同じである。

【０１２０】この第１２の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた２系統
のデータを得て、その２系統の受信データに基づいて差
動復調回路５８で差動復調処理を行うので、第４の実施
の形態の場合と同様に、差動復調処理により良好な復調
データが得られる。そして本実施の形態の構成の場合に
は、１個のカウンタ５６のカウント出力を、直接第１の
セレクタ５４に供給すると共に、遅延回路５７で所定位
相遅延させて第２のセレクタ５５に供給する構成として
あるので、１個のカウントなどの１個の出力順序データ
生成手段を設けるだけで、２個のセレクタ５４，５５で
の適切なタイミングでの選択処理が行え、それだけ構成
を簡単にすることができる。なお、この第１２の実施の
形態で説明した図１８の構成では、出力順序データ生成
手段として、カウンタ５６を使用したが、第９の実施の
形態で説明したように、シフトレジスタを使用しても良
い。

【０１２１】次に、本発明の第１３の実施の形態を、図
１９を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図１９は、本例の復調部の構成を示す図で、入力
端子６１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子６１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器６２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１２２】シリアル／パラレル変換器６２が出力する
パラレルデータは、フーリエ変換回路６３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路６３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１２３】フーリエ変換回路６３が出力するＮポイン
トのデータは、第１のセレクタ６４と第２のセレクタ６
５に、それぞれ同時に供給する。第１のセレクタ６４で
は、出力順序データ生成手段としての第１のカウンタ６
６が出力するポイントを指定するデータにより、出力さ
せるポイントを順次選択する処理が行われ、その選択さ
れたポイントのデータを、ビタビデコーダ６８の一方の
入力部に供給する。第２のセレクタ６５では、出力順序
データ生成手段としての第２のカウンタ６７が出力する
ポイントを指定するデータにより、出力させるポイント
を順次選択する処理が行われ、その選択されたポイント
のデータを、ビタビデコーダ６８の他方の入力部に供給
する。

【０１２４】第１，第２のカウンタ６６，６７は、Ｎポ
イントを所定の順序で指定するデータを、カウント処理
で生成させる回路で、ここでは受信したＯＦＤＭ変調信
号に施されたインターリーブパターンに対応した順序
で、各ポイントを順に指定するデータを生成させる構成
としてあり、フーリエ変換回路６３などからの出力パル
スの供給で、そのデータの生成処理を行う。但し本例の
場合には、第１のカウンタ６６からカウントデータが出
力されるタイミングと、第２のカウンタ６７からカウン
トデータが出力されるタイミングとは、異なるタイミン
グ（所定の位相ずれたタイミング）としてある。

【０１２５】ビタビデコーダ６８では、所定の位相シフ
トして供給される２系統のデータを使用してビタビ復号
処理を行い、ビタビ復号された復号データを得、その復
号データを出力端子６９から後段の回路に供給する。

【０１２６】その他の部分は、上述した各実施の形態で
説明した構成と同様に構成し、フーリエ変換回路６３で
の変換処理についても、第８の実施の形態で説明したフ
ーリエ変換回路１３での処理と全く同じである。

【０１２７】この第１３の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた２系統
のデータを得て、その２系統の受信データに基づいてビ
タビデコーダ６８でビタビ復号を行うので、ビタビ復号
処理により良好な復号データが得られると共に、ビタビ
復号に必要な２系統の受信データが、簡単な構成でデイ
ンターリーブ処理されて得られ、インターリーブ処理が
施されたＯＦＤＭ変調信号を受信して復号することが、
簡単な構成で実現できる。なお、この第６の実施の形態
で説明した図１９の構成では、出力順序データ生成手段
として、カウンタ６６，６７を使用したが、第９の実施
の形態で説明したように、シフトレジスタを使用しても
良い。

【０１２８】次に、本発明の第１４の実施の形態を、図
２０を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図２０は、本例の復調部の構成を示す図で、入力
端子７１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子７１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器７２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１２９】シリアル／パラレル変換器７２が出力する
パラレルデータは、フーリエ変換回路７３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路７３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１３０】フーリエ変換回路７３が出力するＮポイン
トのデータは、第１，第２，第３及び第４のセレクタ７
４ａ，７４ｂ，７４ｃ及び７４ｄに、それぞれ同時に供
給する。第１のセレクタ７４ａでは、出力順序データ生
成手段としての第１のカウンタ７５ａが出力するポイン
トを指定するデータが直接供給されることにより、出力
させるポイントを順次選択する処理が行われ、その選択
されたポイントのデータを、第１の差動復調回路７７ａ
の一方の入力部に供給する。第２のセレクタ７４ｂで
は、第１のカウンタ７５ａが出力するポイントを指定す
るデータを、遅延回路７６ａにより所定位相遅延させた
データにより、出力させるポイントを順次選択する処理
が行われ、その選択されたポイントのデータを、第１の
差動復調回路７７ａの他方の入力部に供給する。

【０１３１】第３のセレクタ７４ｃでは、出力順序デー
タ生成手段としての第２のカウンタ７５ｂが出力するポ
イントを指定するデータが直接供給されることにより、
出力させるポイントを順次選択する処理が行われ、その
選択されたポイントのデータを、第２の差動復調回路７
７ｂの一方の入力部に供給する。第４のセレクタ７４ｄ
では、第２のカウンタ７５ｂが出力するポイントを指定
するデータを、遅延回路７６ｂにより所定位相遅延させ
たデータにより、出力させるポイントを順次選択する処
理が行われ、その選択されたポイントのデータを、第２
の差動復調回路７７ｂの他方の入力部に供給する。

【０１３２】第１，第２のカウンタ７５ａ，７５ｂは、
Ｎポイントを所定の順序で指定するデータを、カウント
処理で生成させる回路で、ここでは受信したＯＦＤＭ変
調信号に施されたインターリーブパターンに対応した順
序で、各ポイントを順に指定するデータを生成させる構
成としてあり、フーリエ変換回路７３などからの出力パ
ルスの供給で、そのデータの生成処理を行う。この場
合、第１，第２のカウンタ７５ａ，７５ｂがカウントす
るタイミングについては、所定量ずれたタイミングとし
てある。

【０１３３】第１，第２の差動復調回路７７ａ，７７ｂ
では、それぞれ所定の位相シフトして供給される２系統
のデータを使用して差動復調処理を行い、差動復調され
た復調データを得、その各復調回路７７ａ，７７ｂの復
調データを、ビタビデコーダ７８の一方及び他方の入力
部に供給する。ビタビデコーダ７８では、供給される２
系統の復調データを使用してビタビ復号処理を行い、ビ
タビ復号された復号データを得、その復号データを出力
端子７９から後段の回路に供給する。

【０１３４】その他の部分は、上述した第８の実施の形
態以降の各実施の形態で説明した構成と同様に構成し、
フーリエ変換回路７３での変換処理についても、第８の
実施の形態で説明したフーリエ変換回路１３での処理と
全く同じである。

【０１３５】この第１４の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた４系統
のデータを得て、その４系統の受信データに基づいて２
組の差動復調回路７７ａ，７７ｂで個別に差動復調処理
を行い、その２組の差動復調データにより、ビタビデコ
ーダ７８でビタビ復号処理を行うので、差動復調された
データに基づいて良好にビタビ復号処理ができる。そし
て本実施の形態の構成の場合には、各カウンタ７５ａ，
７５ｂのカウント出力を、直接第１，第３のセレクタ７
４ａ，７４ｃに供給すると共に、遅延回路７６ａ，７６
ｂで所定位相遅延させて第２，第４のセレクタ７４ｂ，
７４ｄに供給する構成としてあるので、２個のカウント
などの２個の出力順序データ生成手段を設けるだけで、
４個のセレクタ７４ａ〜７４ｄでの適切なタイミングで
の選択処理が行え、それだけ構成を簡単にすることがで
きる。なお、この第１４の実施の形態で説明した図２０
の構成では、出力順序データ生成手段として、カウンタ
を使用したが、第９の実施の形態で説明したように、シ
フトレジスタを使用しても良い。

【０１３６】次に、本発明の第１５の実施の形態を、図
２１を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図２１は、本例の復調部の構成を示す図で、入力
端子８１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子８１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器８２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１３７】シリアル／パラレル変換器８２が出力する
パラレルデータは、フーリエ変換回路８３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路８３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１３８】フーリエ変換回路８３が出力するＮポイン
トのデータは、第１，第２，第３及び第４のセレクタ８
４ａ，８４ｂ，８４ｃ及び８４ｄに、それぞれ同時に供
給する。第１のセレクタ８４ａでは、出力順序データ生
成手段としての第１のカウンタ８５ａが出力するポイン
トを指定するデータが供給されることにより、出力させ
るポイントを順次選択する処理が行われ、その選択され
たポイントのデータを、第１の差動復調回路８６ａの一
方の入力部に供給する。第２のセレクタ８４ｂでは、第
２のカウンタ８５ｂが出力するポイントを指定するデー
タが供給されることにより、出力させるポイントを順次
選択する処理が行われ、その選択されたポイントのデー
タを、第１の差動復調回路８６ａの他方の入力部に供給
する。

【０１３９】第３のセレクタ８４ｃでは、出力順序デー
タ生成手段としての第３のカウンタ８５ｃが出力するポ
イントを指定するデータが供給されることにより、出力
させるポイントを順次選択する処理が行われ、その選択
されたポイントのデータを、第２の差動復調回路８６ｂ
の一方の入力部に供給する。第４のセレクタ８４ｄで
は、第４のカウンタ８５ｄが出力するポイントを指定す
るデータが供給されることにより、出力させるポイント
を順次選択する処理が行われ、その選択されたポイント
のデータを、第２の差動復調回路８６ｂの他方の入力部
に供給する。

【０１４０】各カウンタ８５ａ〜８５ｄは、Ｎポイント
を所定の順序で指定するデータを、カウント処理で生成
させる回路で、ここでは受信したＯＦＤＭ変調信号に施
されたインターリーブパターンに対応した順序で、各ポ
イントを順に指定するデータを生成させる構成としてあ
り、フーリエ変換回路８３などからの出力パルスの供給
で、そのデータの生成処理を行う。この場合、各カウン
タ８５ａ〜８５ｄがカウントするタイミングについて
は、１つ毎に所定量ずれたタイミングに設定してある。

【０１４１】第１，第２の差動復調回路８６ａ，８６ｂ
では、それぞれ所定の位相シフトして供給される２系統
のデータを使用して差動復調処理を行い、差動復調され
た復調データを得、その各復調回路８６ａ，８６ｂの復
調データを、ビタビデコーダ８７の一方及び他方の入力
部に供給する。ビタビデコーダ８７では、供給される２
系統の復調データを使用してビタビ復号処理を行い、ビ
タビ復号された復号データを得、その復号データを出力
端子８８から後段の回路に供給する。

【０１４２】その他の部分は、上述した第８の実施の形
態以降の各実施の形態で説明した構成と同様に構成し、
フーリエ変換回路８３での変換処理についても、第８の
実施の形態で説明したフーリエ変換回路１３での処理と
全く同じである。

【０１４３】この第１５の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた４系統
のデータを得て、その４系統の受信データに基づいて２
組の差動復調回路８６ａ，８６ｂで個別に差動復調処理
を行い、その２組の差動復調データにより、ビタビデコ
ーダ８７でビタビ復号処理を行うので、差動復調された
データに基づいて良好にビタビ復号処理ができる。そし
て本実施の形態の構成の場合には、４個のセレクタで選
択させるデータを、それぞれ個別の出力順序データ生成
手段で生成させる構成としたので、それぞれのセレクタ
で個別に適切なタイミングで選択処理を行うことがで
き、良好に処理できる。なお、この第１５の実施の形態
で説明した図２１の構成では、出力順序データ生成手段
として、カウンタを使用したが、第９の実施の形態で説
明したように、シフトレジスタを使用しても良い。

【０１４４】次に、本発明の第１６の実施の形態を、図
２２を参照して説明する。本例においても、上述した各
実施の形態と同様に、無線伝送されたＯＦＤＭ変調信号
を受信する受信装置内の復調部に適用したもので、受信
するＯＦＤＭ変調信号にはインターリーブ処理が施して
ある。図２２は、本例の復調部の構成を示す図で、入力
端子９１には、受信して中間周波信号（又はベースバン
ド信号）としたＯＦＤＭ変調信号が供給され、この入力
端子９１に得られるＯＦＤＭ変調信号を、シリアル／パ
ラレル変換器９２に供給して、所定ビットのパラレルデ
ータに変換する。

【０１４５】シリアル／パラレル変換器９２が出力する
パラレルデータは、フーリエ変換回路９３に供給し、高
速フーリエ変換による演算処理で、周波数軸を時間軸に
変換して復調する直交変換処理を行い、Ｍビットのデー
タをＮポイント生成させ、フーリエ変換回路９３の出力
部が備えるＮ個の出力レジスタ（図示せず）に１ポイン
トずつＭビットのデータをセットさせる。

【０１４６】フーリエ変換回路９３が出力するＮポイン
トのデータは、第１，第２，第３及び第４のセレクタ９
４ａ，９４ｂ，９４ｃ及び９４ｄに、それぞれ同時に供
給する。第１のセレクタ９４ａでは、出力順序データ生
成手段としてのカウンタ９５が出力するポイントを指定
するデータに、加算器９７で所定値（一定の値）を加算
する演算処理が施されたデータが供給され、そのデータ
により出力させるポイントを順次選択する処理が行わ
れ、その選択されたポイントのデータを、第１の差動復
調回路９８ａの一方の入力部に供給する。第２のセレク
タ９４ｂでは、カウンタ９５が出力するポイントを指定
するデータに、加算器９７で所定値（一定の値）を加算
する演算処理が施されたデータを、更に遅延回路９６ｂ
で所定位相遅延させたデータが、出力するポイントを指
定するデータとして供給され、そのデータにより選択さ
れたポイントのデータを、第１の差動復調回路９８ａの
他方の入力部に供給する。

【０１４７】第３のセレクタ９４ｃでは、カウンタ９５
が出力するポイントを指定するデータが、出力するポイ
ントを指定するデータとして直接供給され、そのデータ
により選択されたポイントのデータを、第２の差動復調
回路９８ｂの一方の入力部に供給する。第４のセレクタ
９４ｄでは、カウンタ９５が出力するポイントを指定す
るデータを、遅延回路９６ａで所定位相遅延させたデー
タが、出力するポイントを指定するデータとして供給さ
れ、そのデータにより選択されたポイントのデータを、
第２の差動復調回路９８ｂの他方の入力部に供給する。

【０１４８】カウンタ９５は、Ｎポイントを所定の順序
で指定するデータを、カウント処理で生成させる回路
で、ここでは受信したＯＦＤＭ変調信号に施されたイン
ターリーブパターンに対応した順序で、各ポイントを順
に指定するデータを生成させる構成としてあり、フーリ
エ変換回路７３などからの出力パルスの供給で、そのデ
ータの生成処理を行う。

【０１４９】第１，第２の差動復調回路９８ａ，９８ｂ
では、それぞれ所定の位相シフトして供給される２系統
のデータを使用して差動復調処理を行い、差動復調され
た復調データを得、その各復調回路９８ａ，９８ｂの復
調データを、ビタビデコーダ９９の一方及び他方の入力
部に供給する。ビタビデコーダ９９では、供給される２
系統の復調データを使用してビタビ復号処理を行い、ビ
タビ復号された復号データを得、その復号データを出力
端子１００から後段の回路に供給する。

【０１５０】その他の部分は、上述した各実施の形態で
説明した構成と同様に構成し、フーリエ変換回路９３で
の変換処理についても、第８の実施の形態で説明したフ
ーリエ変換回路１３での処理と全く同じである。

【０１５１】この第１６の実施の形態の構成の場合に
は、直交変換されたデータとして、位相のずれた４系統
のデータを得て、その４系統の受信データに基づいて２
組の差動復調回路９８ａ，９８ｂで個別に差動復調処理
を行い、その２組の差動復調データにより、ビタビデコ
ーダ９９でビタビ復号処理を行うので、差動復調された
データに基づいて良好にビタビ復号処理ができる。そし
て本実施の形態の構成の場合には、出力順序データ生成
手段としてのカウンタを１個だけ設けて、その１個のカ
ウンタの出力データの遅延と加算処理で、４個のセレク
タで適切なタイミングで選択させる処理を行う構成とし
たので、出力順序データ生成手段の構成を簡単にするこ
とができ、回路構成を簡単にすることができる。なお、
この第１６の実施の形態で説明した図２２の構成では、
出力順序データ生成手段として、カウンタを使用した
が、第９の実施の形態で説明したようにシフトレジスタ
を使用しても良い。

【０１５２】

【発明の効果】請求項１に記載した発明によると、逆フ
ーリエ変換するためにデータを供給する順序でインター
リーブされ、インターリーブ処理のための処理が簡単に
なると共に、インターリーブ処理に時間がかからなくな
り、変調処理にかかる時間を短縮できる。

【０１５３】請求項２に記載した発明によると、請求項
１に記載した発明において、出力順序データをカウント
処理で生成させることで、カウント処理により簡単に信
号順序データを生成させて、インターリーブ処理が行え
る。

【０１５４】請求項３に記載した発明によると、請求項
１に記載した発明において、出力順序データとして予め
用意されたデータを順次出力させるようにしたことで、
出力順序データを予め用意しておく簡単な処理で、イン
ターリーブ処理が行える。

【０１５５】請求項４に記載した発明によると、請求項
１に記載した発明において、畳み込み符号化により生成
された２系統のデータの内の一方の系統のデータを、こ
のデータの１クロック期間遅延させ、その遅延された系
統のデータと遅延されてない系統のデータとを、所定の
出力順序データで示される順序により順次出力し、その
出力されるデータを、所定の周波数間隔で周波数軸上に
分散配置されたデータに変換することで、畳み込み符号
化されたデータをインターリーブして、ＯＦＤＭ変調信
号とすることが、簡単な処理で効率良く行える。

【０１５６】請求項５に記載した発明によると、請求項
１に記載した発明において、所定の周波数間隔で周波数
軸上に分散配置されたデータに変換する処理として、Ｑ
ビットのワードのデータを並列処理することで、複数ビ
ットで構成されるワード単位のデータの処理が効率良く
行える。

【０１５７】請求項６に記載した発明によると、所定の
データから第１のインターリーブされたデータと第２の
インターリーブされたデータを生成し、この第１及び第
２のインターリーブされたデータを同時に使用して、所
定の周波数間隔で周波数軸上に分散配置されたデータに
変換することで、インターリーブされたデータを短時間
で逆フーリエ変換することが可能になり、変調処理時間
を短縮できる。

【０１５８】請求項７に記載した発明によると、請求項
６に記載した発明において、第１及び第２のインターリ
ーブされたデータを、それぞれ個別に差動符号化し、差
動符号化されたそれぞれのデータを同時に使用して、所
定の周波数間隔で周波数軸上に分散配置されたデータに
変換することで、差動符号化についてもインターリーブ
時に効率良く行える。

【０１５９】請求項８に記載した発明によると、逆フー
リエ変換手段へのデータ入力時にインターリーブされる
ことになり、インターリーブ用のメモリなどの大規模な
回路が必要ないと共に、入力選択と同時にインターリー
ブされるので、インターリーブ処理を行うことにより、
変調処理に時間がかかることがない。

【０１６０】請求項９に記載した発明によると、請求項
８に記載した発明において、出力順序データをカウンタ
でのカウント処理で生成させることで、カウンタを使用
して簡単に信号順序データを生成させて、インターリー
ブ処理が行える。

【０１６１】請求項１０に記載した発明によると、請求
項８に記載した発明において、出力順序データとしてシ
フトレジスタに予め用意されたデータを順次出力させる
ようにしたことで、シフトレジスタを使用した簡単な構
成で、インターリーブ処理が行える。

【０１６２】請求項１１に記載した発明によると、請求
項８に記載した発明において、畳み込み符号化手段と、
この畳み込み符号化手段により符号化された２系統のデ
ータの内の一方の系統のデータを、このデータの１クロ
ック期間遅延させる遅延手段と、出力順序データ生成手
段が出力する出力順序データを一時的にホールドさせる
ホールド手段とを備えて、遅延手段により遅延された一
方の系統のデータと、畳み込み符号化手段が出力する他
方の系統のデータとを、レジスタに供給する構成とした
ことで、畳み込み符号化されたデータをインターリーブ
して、ＯＦＤＭ変調信号とすることが、簡単な構成で効
率良く行える。

【０１６３】請求項１２に記載した発明によると、請求
項８に記載した発明において、逆フーリエ変換手段は、
Ｑビットのワードのデータを並列処理することで、複数
ビットで構成されるワード単位のデータの処理が簡単な
構成で効率良く行える。

【０１６４】請求項１３に記載した発明によると、所定
のデータをインターリーブする第１及び第２のインター
リーブ手段と、第１及び第２のインターリーブ手段から
出力されるデータから逆フーリエ変換する逆フーリエ変
換手段を備えたことで、短時間で逆フーリエ変換手段に
インターリーブされたデータを入力させて処理できる構
成とすることができる。

【０１６５】請求項１４に記載した発明によると、請求
項１３に記載した発明において、第１，第２のインター
リーブ手段の出力を差動符号化する第１，第２の差動符
号化手段を備えて、第１及び第２の差動符号化手段の符
号化出力を逆フーリエ変換手段に供給することで、イン
ターリーブされたデータを効率良く差動符号化して逆フ
ーリエ変換できる。

【０１６６】請求項１５に記載した発明によると、フー
リエ変換されたデータから出力させるデータを選択する
処理でデインターリーブ処理が行われ、デインターリー
ブ処理のための処理が簡単になると共に、デインターリ
ーブ処理に時間がかからなくなり、復調処理にかかる時
間を短縮できる。

【０１６７】請求項１６に記載した発明によると、請求
項１５に記載した発明において、出力順序データをカウ
ント処理で生成させることで、カウント処理により簡単
に信号順序データを生成させて、デインターリーブ処理
が行える。

【０１６８】請求項１７に記載した発明によると、請求
項１５に記載した発明において、出力順序データとして
予め用意されたデータを順次出力させるようにしたこと
で、出力順序データを予め用意しておく簡単な処理で、
デインターリーブ処理が行える。

【０１６９】請求項１８に記載した発明によると、請求
項１５に記載した発明において、変換されたＮポイント
のデータを、２系統のデータと、この２系統のデータか
ら出力順序データにより個別にポイントを選択して出力
させることで、複数系統の復調データを同時に得ること
が簡単にできる。

【０１７０】請求項１９に記載した発明によると、請求
項１８に記載した発明において、選択されたそれぞれの
ポイントのデータにより差動復調を行うことで、良好な
差動復調処理が容易に行える。

【０１７１】請求項２０に記載した発明によると、請求
項１９に記載した発明において、個別にポイントを選択
して出力された２系統のデータの内の一方のデータを所
定期間遅延させることで、適切な選択処理ができる。

【０１７２】請求項２１に記載した発明によると、請求
項１８に記載した発明において、個別にポイントを選択
して出力された２系統のデータからビタビ復号を行うこ
とで、良好にビタビ復号が行える。

【０１７３】請求項２２に記載した発明によると、請求
項１５に記載した発明において、フーリエ変換されたＮ
ポイントのデータを使用した差動復調と、その差動復調
されたデータからのビタビ復号とが行え、差動復調とビ
タビ復号とが行われた良好な復調データが得られる。

【０１７４】請求項２３に記載した発明によると、請求
項２２に記載した発明において、２つの出力順序データ
を生成させることで、４系統のデータで個別にポイント
を選択することができ、２つの出力順序データだけを使
用して良好に処理できる。

【０１７５】請求項２４に記載した発明によると、請求
項２２に記載した発明において、４系統のデータを、そ
れぞれ個別に生成された出力順序データで選択するポイ
ントを指定することで、それぞれの系統のデータ毎に適
切な処理が可能になる。

【０１７６】請求項２５に記載した発明によると、請求
項２２に記載した発明において、１個の出力順序データ
を処理して、４系列のデータを選択するためのデータと
したことで、簡単な処理で２つの差動復調データに基づ
いたビタビ復号ができる。

【０１７７】請求項２６に記載した発明によると、フー
リエ変換されたデータから出力させるデータを選択手段
で選択する際にデインターリーブ処理が行われ、フーリ
エ変換されたデータなどを記憶するメモリや、出力用の
パラレル／シリアル変換器などの大規模な回路が必要な
いと共に、出力選択と同時にデインターリーブ処理が行
われるので、デインターリーブ処理を行うことにより、
復調処理にかかる時間が長くなることがない。

【０１７８】請求項２７に記載した発明によると、請求
項２６に記載した発明において、出力順序データ生成手
段として、カウント処理により出力順序に対応したデー
タを順次生成させるカウンタを使用したことで、カウン
タを使用した簡単な構成で、適切なデインターリーブ処
理が行える。

【０１７９】請求項２８に記載した発明によると、請求
項２６に記載した発明において、出力順序データ生成手
段として、予め用意されたデータを順次出力させるシフ
トレジスタを使用した簡単な構成で、適切なデインター
リーブ処理が行える。

【０１８０】請求項２９に記載した発明によると、請求
項２６に記載した発明において、フーリエ変換手段が出
力するＮポイントのデータを、第１及び第２の選択手段
に供給し、それぞれの選択手段で、出力順序データ生成
手段の出力に基づいて個別にポイントを選択して出力さ
せることで、複数系統の復調データを同時に得ることが
簡単にできる。

【０１８１】請求項３０に記載した発明によると、請求
項２９に記載した発明において、第１，第２の選択手段
で選択されたそれぞれのポイントのデータが供給され
て、差動復調を行う差動復調手段を備えたことで、差動
復調処理が簡単な構成で良好に行える。

【０１８２】請求項３１に記載した発明によると、請求
項３０に記載した発明において、出力順序データ生成手
段の出力を、直接第１の選択手段に供給すると共に、所
定期間遅延する遅延手段を介して第２の選択手段に供給
することで、１個の出力順序データ生成手段だけを使用
した簡単な構成で、２つの選択手段で適切な選択処理が
できる。

【０１８３】請求項３２に記載した発明によると、請求
項２９に記載した発明において、第１，第２の選択手段
で選択されたそれぞれのポイントのデータが供給され
て、ビタビ復号を行うビタビ復号手段を備えたことで、
簡単な構成で得られた複数系統の復調データから良好に
ビタビ復号が行える。

【０１８４】請求項３３に記載した発明によると、請求
項２６に記載した発明において、フーリエ変換手段が出
力するＮポイントのデータを、４個の選択手段で個別に
選択して、その個別に選択されたポイントのデータから
２つの差動復調手段で個別に差動復調して、その２つの
差動復調されたデータからビタビ復号する構成としたこ
とで、差動復調された２つのデータに基づいたビタビ復
号が良好に行える。

【０１８５】請求項３４に記載した発明によると、請求
項３３に記載した発明において、出力順序データ生成手
段として、２個の出力順序データ生成手段を備えて、そ
の２個の出力順序データ生成手段で生成されたデータ
と、それぞれで生成されたデータを遅延させたデータと
で、４個の選択手段で個別にポイントのデータを選択す
ることで、簡単な構成で、４個の選択手段で個別にポイ
ントのデータを選択することができる。

【０１８６】請求項３５に記載した発明によると、請求
項３３に記載した発明において、４個の選択手段で個別
にポイントのデータを選択する処理が、それぞれ別の出
力順序データ生成手段の出力から行われ、個々の選択手
段毎に最適な選択状態を設定させることが簡単にでき
る。

【０１８７】請求項３６に記載した発明によると、請求
項３３に記載した発明において、１個の出力順序データ
生成手段の出力を、遅延手段による遅延処理と演算手段
による加算処理で、４つのデータとして、その４つのデ
ータを４個の選択手段に供給してポイントのデータを選
択させることで、１個の出力順序データ生成手段だけを
使用した簡単な構成で、２つの差動復調データに基づい
たビタビ復号ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による構成例を示す
ブロック図である。

【図２】本発明の第１の実施の形態によるレジスタの構
成を示すブロック図である。

【図３】本発明により処理される周波数スペクトルの例
を示す周波数スペクトル図である。

【図４】本発明の第１の実施の形態による変調処理状態
を示すタイミング図である。

【図５】本発明の第２の実施の形態による構成例を示す
ブロック図である。

【図６】本発明の第３の実施の形態による構成例を示す
ブロック図である。

【図７】本発明の第３の実施の形態による処理状態を示
すタイミング図である。

【図８】本発明の第４の実施の形態による構成例を示す
ブロック図である。

【図９】本発明の第５の実施の形態による構成例を示す
ブロック図である。

【図１０】本発明の第５の実施の形態による処理状態を
示すタイミング図である。

【図１１】本発明の第６の実施の形態による構成例を示
すブロック図である。

【図１２】本発明の第７の実施の形態による構成例を示
すブロック図である。

【図１３】本発明の第８の実施の形態による構成例を示
すブロック図である。

【図１４】本発明の第８の実施の形態による処理状態を
示すタイミング図である。

【図１５】本発明の第９の実施の形態による構成例を示
すブロック図である。

【図１６】本発明の第１０の実施の形態による構成例を
示すブロック図である。

【図１７】本発明の第１１の実施の形態による構成例を
示すブロック図である。

【図１８】本発明の第１２の実施の形態による構成例を
示すブロック図である。

【図１９】本発明の第１３の実施の形態による構成例を
示すブロック図である。

【図２０】本発明の第１４の実施の形態による構成例を
示すブロック図である。

【図２１】本発明の第１５の実施の形態による構成例を
示すブロック図である。

【図２２】本発明の第１６の実施の形態による構成例を
示すブロック図である。

【図２３】無線伝送システムの一例を示すブロック図で
ある。

【図２４】インターリーブされたＯＦＤＭ波の変調構成
例を示すブロック図である。

【図２５】インターリーブされたＯＦＤＭ波の従来の復
調構成の一例を示すブロック図である。

【図２６】図２５の例による復調処理状態を示すタイミ
ング図である。

【図２７】ＯＦＤＭ波のバーストエラーの発生状態の例
を示す説明図である。

【図２８】インターリーブの有無によるエラーの発生状
態を比較する説明図である。

【図２９】インターリーブされたＯＦＤＭ波の従来の復
調構成の他の例を示すブロック図である。

【図３０】図２９の例による復調処理状態を示すタイミ
ング図である。

【図３１】従来のパンクチャー処理構成の一例を示すブ
ロック図である。

【図３２】畳み込み符号化器の一例を示すブロック図で
ある。

【図３３】従来のパンクチャー処理状態の例を示すタイ
ミング図である。

【符号の説明】

１１，２１，３１，４１，５１，６１，７１，８１，９
１…受信信号入力端子、１２，２２，３２，４２，５
２，６２，７２，８２，９２…シリアル／パラレル変換
器、１３，２３，３３，４３，５３，６３，７３，８
３，９３…フーリエ変換回路（ＦＦＴ回路）、１４，２
４，３４，３５，４４，４５，５４，５５，６４，６
５，７４ａ，７４ｂ，７４ｃ，７４ｄ，８４ａ，８４
ｂ，８４ｃ，８４ｄ，９４ａ，９４ｂ，９４ｃ，９４ｄ
…セレクタ、１５，３６，３７，４６，４７，５６，６
６，６７，７５ａ，７５ｂ，８５ａ，８５ｂ，８５ｃ，
８５ｄ，９５…カウンタ、４８，５８，７７ａ，７７
ｂ，８６ａ，８６ｂ，９８ａ，９８ｂ…差動復調回路、
６８，７８，８７，９９…ビタビデコーダ、１０１，１
１１，１２１，１３１ａ，１３１ｂ，１３１ｎ，１４
１，１５１，１６１…送信信号入力端子、１０２ａ，１
０２ｂ，１０２ｃ，１０２ｎ，１１２ａ，１１２ｂ，１
１２ｃ，１１２ｎ，１２４ａ，１２４ｂ，１２４ｃ，１
２４ｎ…アドレスデコーダ付レジスタ、１０３，１２５
…カウンタ、１０５，１１５，１２８，１４４，１５
６，１６６…逆フーリエ変換回路（ＩＦＦＴ回路）、１
０６，１１６，１２９，１４５，１５７，１６７…パラ
レル／シリアル変換器、１１３，１４２，１４３，１５
２，１５３，１６２，１６３…シフトレジスタ、１２２
…畳み込み符号化器、１２６…ホールドコントローラ、
１５４，１５５，１６４，１６５…差動符号化器

Claims

【特許請求の範囲】

【請求項１】所定のデータをＮ系統（Ｎは任意の整
数）のデータとして、このＮ系統のデータを保持させ、その保持されたＮ系統のデータを所定の出力順序データ
で示される順序により順次出力し、その出力されるＮ個
のデータを、所定の周波数間隔で周波数軸上に分散配置
されたデータに変換する変調方法。
【請求項２】請求項１記載の変調方法において、上記出力順序データは、カウント処理により生成させる
変調方法。
【請求項３】請求項１記載の変調方法において、上記出力順序データは、予め用意されたデータを順次出
力させる変調方法。
【請求項４】請求項１記載の変調方法において、畳み込み符号化により生成された２系統のデータの内の
一方の系統のデータを、このデータの１クロック期間遅
延させ、その遅延された系統のデータと遅延されてない系統のデ
ータとを、所定の出力順序データで示される順序により
順次出力し、その出力されるデータを、所定の周波数間
隔で周波数軸上に分散配置されたデータに変換する変調
方法。
【請求項５】請求項１記載の変調方法において、上記所定の周波数間隔で周波数軸上に分散配置されたデ
ータに変換する処理として、Ｑビット（Ｑは２以上の整
数）のワードのデータを並列処理する変調方法。
【請求項６】所定のデータから第１のインターリーブ
されたデータと第２のインターリーブされたデータを生
成し、この第１及び第２のインターリーブされたデータを同時
に使用して、所定の周波数間隔で周波数軸上に分散配置
されたデータに変換する変調方法。
【請求項７】請求項６記載の変調方法において、上記第１及び第２のインターリーブされたデータを、そ
れぞれ個別に差動符号化し、差動符号化されたそれぞれのデータを同時に使用して、
所定の周波数間隔で周波数軸上に分散配置されたデータ
に変換する変調方法。
【請求項８】所定のデータが同時に供給されるＮ個
（Ｎは任意の整数）のレジスタと、該Ｎ個のレジスタに供給されるデータの出力順序を指定
するデータを生成させる出力順序データ生成手段と、供給されるＮ個のデータを、上記出力順序データ生成手
段により指定された順序で、所定の周波数間隔で周波数
軸上に分散配置されたデータに変換する逆フーリエ変換
手段とを備えた変調装置。
【請求項９】請求項８記載の変調装置において、上記出力順序データ生成手段として、カウント処理によ
り出力順序に対応したデータを順次生成させるカウンタ
を使用した変調装置。
【請求項１０】請求項８記載の変調装置において、上記出力順序データ生成手段として、予め用意されたデ
ータを順次出力させるシフトレジスタを使用した変調装
置。
【請求項１１】請求項８記載の変調装置において、畳み込み符号化手段と、該畳み込み符号化手段により符号化された２系統のデー
タの内の一方の系統のデータを、このデータの１クロッ
ク期間遅延させる遅延手段と、上記出力順序データ生成手段が出力する出力順序データ
を一時的にホールドさせるホールド手段とを備え、該遅延手段により遅延された一方の系統のデータと、上
記畳み込み符号化手段が出力する他方の系統のデータと
を、上記レジスタに供給する構成とした変調装置。
【請求項１２】請求項８記載の変調装置において、上記逆フーリエ変換手段は、Ｑビット（Ｑは２以上の整
数）のワードのデータを並列処理する変調装置。
【請求項１３】所定のデータをインターリーブする第
１及び第２のインターリーブ手段と、上記第１及び第２のインターリーブ手段から出力される
データを、異なるポイントに入力させて、所定の周波数
間隔で周波数軸上に分散配置されたデータに変換する逆
フーリエ変換手段とを備えた変調装置。
【請求項１４】請求項１３記載の変調装置において、上記第１のインターリーブ手段の出力を差動符号化する
第１の差動符号化手段と、上記第２のインターリーブ手段の出力を差動符号化する
第２の差動符号化手段とを備え、上記第１及び第２の差動符号化手段の符号化出力を、上
記逆フーリエ変換手段に供給する変調装置。
【請求項１５】所定の周波数間隔で周波数軸上に分散
配置されたデータを、所定単位毎にＮポイント（Ｎは任
意の整数）のデータに変換し、この変換されたＮポイントのデータから、所定の出力順
序データにより指定されたポイントのデータを選択して
出力する復調方法。
【請求項１６】請求項１５記載の復調方法において、上記出力順序データは、カウント処理により順次生成さ
せる復調方法。
【請求項１７】請求項１５記載の復調方法において、上記出力順序データは、予め用意されたデータを順次出
力させる復調方法。
【請求項１８】請求項１５記載の復調方法において、上記変換されたＮポイントのデータを、２系統のデータ
とし、この２系統のデータから、上記出力順序データに
より個別にポイントを選択して出力させる復調方法。
【請求項１９】請求項１８記載の復調方法において、上記個別にポイントを選択して出力された２系統のデー
タから差動復調を行う復調方法。
【請求項２０】請求項１９記載の復調方法において、上記個別にポイントを選択して出力された２系統のデー
タの内の一方のデータを所定期間遅延する復調方法。
【請求項２１】請求項１８記載の復調方法において、上記個別にポイントを選択して出力された２系統のデー
タからビタビ復号を行う復調方法。
【請求項２２】請求項１５記載の復調方法において、上記変換されたＮポイントのデータを、４系統のデータ
とし、この４系統のデータから、上記出力順序データに
より個別にポイントを選択して出力させ、選択された第１の系統のデータと第２の系統のデータと
から差動復調し、選択された第３の系統のデータと第４の系統のデータと
から差動復調し、上記それぞれの差動復調されたデータからビタビ復号を
行う復調方法。
【請求項２３】請求項２２記載の復調方法において、上記出力順序データとして、第１及び第２の２種類の出
力順序データを用意し、第１の出力順序データにより第１の系統のデータを選択
し、第１の出力順序データを所定期間遅延させたデータによ
り第２の系統のデータを選択し、第２の出力順序データにより第３の系統のデータを選択
し、第２の出力順序データを所定期間遅延させたデータによ
り第４の系統のデータを選択する復調方法。
【請求項２４】請求項２２記載の復調方法において、上記４系統のデータを、それぞれの個別に生成された出
力順序データで選択するポイントを指定する復調方法。
【請求項２５】請求項２２記載の復調方法において、所定の出力順序データから第３の系列のデータを選択
し、上記所定の出力順序データを所定期間遅延させたデータ
から第４の系列のデータを選択し、上記所定の出力順序データに所定の値を加算したデータ
から第１の系列のデータを選択し、上記所定の出力順序データに所定の値を加算したデータ
を所定期間遅延させたデータから第２の系列のデータを
選択する復調方法。
【請求項２６】所定の周波数間隔で周波数軸上に分散
配置されたデータを、所定単位毎にＮポイント（Ｎは任
意の整数）のデータに変換するフーリエ変換手段と、該フーリエ変換手段が出力するＮポイントのデータか
ら、指定されたポイントのデータを選択して出力する選
択手段と、該選択手段で選択するポイントを指定するデータを生成
させる出力順序データ生成手段とを備えた復調装置。
【請求項２７】請求項２６記載の復調装置において、上記出力順序データ生成手段として、カウント処理によ
り出力順序に対応したデータを順次生成させるカウンタ
を使用した復調装置。
【請求項２８】請求項２６記載の復調装置において、上記出力順序データ生成手段として、予め用意されたデ
ータを順次出力させるシフトレジスタを使用した復調装
置。
【請求項２９】請求項２６記載の復調装置において、上記フーリエ変換手段が出力するＮポイントのデータ
を、第１及び第２の選択手段に供給し、それぞれの選択
手段で、出力順序データ生成手段の出力に基づいて個別
にポイントを選択して出力させる復調装置。
【請求項３０】請求項２９記載の復調装置において、上記第１の選択手段で選択されたポイントのデータと、
上記第２の選択手段で選択されたポイントのデータとが
供給され、その２系統のデータから差動復調を行う差動
復調手段を備えた復調装置。
【請求項３１】請求項３０記載の復調装置において、上記出力順序データ生成手段の出力を、直接上記第１の
選択手段に供給すると共に、所定期間遅延する遅延手段
を介して上記第２の選択手段に供給する復調装置。
【請求項３２】請求項２９記載の復調装置において、上記第１の選択手段で選択されたポイントのデータと、
上記第２の選択手段で選択されたポイントのデータとが
供給され、その２系統のデータからビタビ復号を行うビ
タビ復号手段を備えた復調装置。
【請求項３３】請求項２６記載の復調装置において、上記フーリエ変換手段が出力するＮポイントのデータ
を、第１，第２，第３及び第４の選択手段に供給し、そ
れぞれの選択手段で、出力順序データ生成手段の出力に
基づいて個別にポイントを選択し、上記第１及び第２の選択手段で選択されたポイントのデ
ータを、第１の差動復調手段に供給して差動復調し、上記第３及び第４の選択手段で選択されたポイントのデ
ータを、第２の差動復調手段に供給して差動復調し、上記第１及び第２の差動復調手段で差動復調されたデー
タを、ビタビ復号手段に供給してビタビ復号する復調装
置。
【請求項３４】請求項３３記載の復調装置において、上記出力順序データ生成手段として、第１及び第２の出
力順序データ生成手段を備え、上記第１の出力順序データ生成手段の出力を、直接上記
第１の選択手段に供給すると共に、所定期間遅延する遅
延手段を介して上記第２の選択手段に供給し、上記第２の出力順序データ生成手段の出力を、直接上記
第３の選択手段に供給すると共に、所定期間遅延する遅
延手段を介して上記第４の選択手段に供給する復調装
置。
【請求項３５】請求項３３記載の復調装置において、上記第１，第２，第３及び第４の選択手段で選択するポ
イントを指定するデータを、それぞれの選択手段毎に個
別の出力順序データ生成手段から供給する復調装置。
【請求項３６】請求項３３記載の復調装置において、上記出力順序データ生成手段の出力を、直接上記第３の
選択手段に供給し、所定期間遅延する第１の遅延手段を
介して上記第４の選択手段に供給し、上記出力順序データ生成手段の出力に所定の値を加算す
る演算手段の出力を、直接上記第１の選択手段に供給
し、所定期間遅延する第２の遅延手段を介して上記第２
の選択手段に供給する復調装置。