JPH11284180A - 半導体素子およびそれを用いた半導体装置 - Google Patents

半導体素子およびそれを用いた半導体装置

Info

Publication number
JPH11284180A
JPH11284180A JP10083651A JP8365198A JPH11284180A JP H11284180 A JPH11284180 A JP H11284180A JP 10083651 A JP10083651 A JP 10083651A JP 8365198 A JP8365198 A JP 8365198A JP H11284180 A JPH11284180 A JP H11284180A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor device
lead
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10083651A
Other languages
English (en)
Inventor
Yuichi Oshino
雄一 押野
Masashi Kuwabara
正志 桑原
Tetsujiro Tsunoda
哲次郎 角田
Kenichi Ogata
健一 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10083651A priority Critical patent/JPH11284180A/ja
Publication of JPH11284180A publication Critical patent/JPH11284180A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、ＩＧＢＴ素子を樹脂ケース内に収納
してなるＩＧＢＴモジュールにおいて、パワーサイクル
試験での接続不良の発生を防いで、パワーサイクル耐量
を改善できるようにすることを最も主要な特徴とする。 【解決手段】たとえば、ＩＧＢＴ素子２０の表面の凹凸
を平坦化させるように、電力端子用電極としてのエミッ
タ電極を厚く形成する。このエミッタ電極上の、Ｃｕリ
ード１３が接続される部位に半田接合用の金属層を形成
する。そして、この金属層を介して、エミッタ電極と実
装基板１２上のＣｕパターン１２ｂとの間を、Ｃｕリー
ド１３を用いて半田付けにより接続する。こうして、パ
ワーサイクル試験での、ＩＧＢＴ素子２０の温度の上昇
および下降の繰り返しによる応力が加わったとしても、
Ｃｕリード１３がエミッタ電極から剥がれるといった接
続不良を生じにくくする構成となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子およ
びそれを用いた半導体装置に関するもので、特に、縦型
ＭＯＳゲート構造を有する大電力用素子およびこの素子
を樹脂ケース内に収納してなるパワー半導体モジュール
に関するものである。
【０００２】
【従来の技術】従来より、パワー半導体モジュールの一
つである、ＩＧＢＴモジュールのパワーサイクル耐量を
あげる方法としては、ＩＧＢＴ素子の電極と基板上の配
線パターンとの間を、ワイヤを用いてボンディング接続
するよりも、リード端子の半田付けによる接続の方が有
効であることが知られている。
【０００３】図５は、従来のＩＧＢＴモジュールの概略
構成を示すものである。たとえば、金属ベース１０１上
には、半田を介して、ＩＧＢＴ素子１０２が実装された
実装基板１０３が接合されている。この実装基板１０３
の下面には、そのほぼ全面に単一のＣｕパターン１０３
ａが設けられている。
【０００４】上記実装基板１０３の上面には、複数のＣ
ｕパターン１０３ｂが設けられている。そして、そのＣ
ｕパターン１０３ｂの１つに、上記ＩＧＢＴ素子１０２
のコレクタ電極が半田付けにより接合されている。その
他のＣｕパターン１０３ｂには、それぞれ、上記ＩＧＢ
Ｔ素子１０２上のゲート電極およびエミッタ電極がＡｌ
ワイヤ１０４を介して電気的に接続されている。
【０００５】また、上記Ｃｕパターン１０３ｂのそれぞ
れには、金属端子１０５が半田付けにより接続されてい
る。各金属端子１０５は、樹脂ホルダ１０６によって保
持されている。
【０００６】一方、上記金属ベース１０１には、その外
周を囲むようにして樹脂ケース１０７が接着されてい
る。樹脂ケース１０７内には、たとえば、シリコーンゲ
ルからなるポッティング樹脂１０８が注入されて、上記
ＩＧＢＴ素子１０２の周辺部が埋め込まれている。そし
て、上記ポッティング樹脂１０８の上部には、上記樹脂
ホルダ１０６を上記樹脂ケース１０７に固定するための
エポキシ樹脂層１０９が設けられている。
【０００７】このような構造を有してＩＧＢＴモジュー
ルは構成され、この構造が、パワー半導体モジュールで
は一般的となっている。しかしながら、従来のパワー半
導体モジュールは、上記したＩＧＢＴモジュールに代表
されるように、実装基板１０３上のＣｕパターン１０３
ｂとＩＧＢＴ素子１０２上の電極とを、Ａｌワイヤ１０
４を介して電気的に接続するようにしているため、パワ
ーサイクル耐量が低いという問題があった。
【０００８】すなわち、パワーサイクル試験の際に、素
子の温度の上昇および下降の繰り返しによる応力が加わ
ることで、Ａｌワイヤが素子の表面の電極より剥がれ、
接続不良を生じやすい。
【０００９】上述したように、パワーサイクル耐量をあ
げるにはリード端子の半田付けによる接続の方が有効で
はあるものの、ＩＧＢＴ素子などは複数のセルパターン
が並列に接続された構成となっているため、その表面は
凸凹しており、これがリード端子の半田付けによる接続
の妨げとなっていた。
【００１０】
【発明が解決しようとする課題】上記したように、従来
においては、ＩＧＢＴ素子の電極と実装基板上のＣｕパ
ターンとの間をリード端子の半田付けによる接続とする
ことで、パワーサイクル耐量をあげることができるもの
の、現実にはＩＧＢＴ素子の表面の凸凹がリード端子の
半田付けによる接続の妨となっており、モジュールのパ
ワーサイクル耐量をあげることができないという問題が
あった。
【００１１】そこで、この発明は、半導体素子上の電極
と半導体装置の導電体との間をリード端子の半田付けに
よる接続が可能で、装置のパワーサイクル耐量をあげる
ことができる半導体素子およびそれを用いた半導体装置
を提供することを目的としている。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体素子にあっては、半導体基板
と、この半導体基板の一主面上に設けられた第一導電型
の半導体層と、この半導体層の表面上に第一の絶縁膜を
介して設けられたゲート電極と、このゲート電極の形成
部を除く、前記半導体層の表面部に形成された第二導電
型の第一の半導体領域と、この第一の半導体領域内に形
成された第一導電型の第二の半導体領域と、前記ゲート
電極の上部に選択的に設けられた第一の電極と、この第
一の電極の形成部を除く、前記ゲート電極の上部に第二
の絶縁膜を介して設けられた、前記第一，第二の半導体
領域にそれぞれつながる第二の電極と、少なくとも、前
記第二の電極の上部に選択的に設けられた金属層とから
構成されている。
【００１３】また、この発明の半導体装置にあっては、
金属ベース部と、この金属ベース部上に接合された、上
面に配線パターンが形成されてなる実装基板と、この実
装基板の上面に形成された、前記配線パターン上に実装
された半導体素子と、この半導体素子上の電極に半田を
介して一端が接続され、かつ、他端が半田を介して導電
体に接続されたリード端子とから構成されている。
【００１４】この発明の半導体素子およびそれを用いた
半導体装置によれば、半導体素子上の電極と半導体装置
の導電体との接続に、ワイヤボンディングに代えて半田
接合を採用できるようになる。これにより、パワーサイ
クル試験の際の応力による接続不良を防いで、半導体装
置のパワーサイクル耐量を改善することが可能となるも
のである。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 （実施の第一の形態）図１は、本発明の実施の第一の形
態にかかるパワー半導体モジュールの概略構成を、ＩＧ
ＢＴモジュールを例に示すものである。
【００１６】すなわち、このＩＧＢＴモジュールは、金
属ベース１１上に、半田を介して、ＩＧＢＴ素子（半導
体素子）２０が実装された、窒化アルミニウムなどから
なるセラミック製の実装基板１２が接合されている。こ
の実装基板１２の下面には、ほぼ全面に単一のＣｕパタ
ーン（導電パターン）１２ａが設けられている。
【００１７】上記実装基板１２の上面には、導電体とし
ての複数のＣｕパターン（配線パターン）１２ｂが設け
られている。そして、そのＣｕパターン１２ｂの１つ
に、上記ＩＧＢＴ素子２０の裏面に設けられたコレクタ
電極（第三の電極）が半田付けにより接続されている。
【００１８】その他のＣｕパターン１２ｂには、たとえ
ば、上記ＩＧＢＴ素子２０の表面に設けられた電力端子
用電極としてのエミッタ電極（第二の電極）がＣｕリー
ド（リード端子）１３を介して、また、上記ＩＧＢＴ素
子２０の表面に設けられたゲート電極がＡｌワイヤ１４
を介して、それぞれ電気的に接続されている。
【００１９】なお、上記ＩＧＢＴ素子２０の構成につい
ては、追って詳細に説明する。また、上記Ｃｕパターン
１２ｂのそれぞれには、金属端子（外部導出端子）１５
が半田付けにより接続されている。各金属端子１５は、
樹脂ホルダ１６によって保持されている。
【００２０】一方、上記金属ベース１１には、その外周
を囲むようにして樹脂ケース１７が接着されている。樹
脂ケース１７内には、たとえば、シリコーンゲルからな
るポッティング樹脂１８が注入されて、上記ＩＧＢＴ素
子２０の周辺部が埋め込まれている。そして、上記ポッ
ティング樹脂１８の上面部には、上記樹脂ホルダ１６を
上記樹脂ケース１７に固定するためのエポキシ樹脂層１
９が設けられている。
【００２１】このような構成によれば、少なくともＩＧ
ＢＴ素子２０の表面に設けられたエミッタ電極と実装基
板１２上のＣｕパターン１２ｂとが、Ｃｕリード１３を
介して電気的に接続されているため、パワーサイクル試
験を行った際に、Ｃｕリード１３の接続部に、ＩＧＢＴ
素子２０の温度の上昇および下降の繰り返しによる応力
が加わったとしても、Ｃｕリード１３がエミッタ電極か
ら剥がれるといった接続不良を生じにくくできる。
【００２２】図２は、上記ＩＧＢＴ素子２０の概略構成
を示すものである。たとえば、ボロンなどの不純物がド
ーピングされたＰ型Ｓｉウェーハ（第二導電型の半導体
基板）２１の一主面上に、リンなどの不純物がドーピン
グされたＮ- 型ドレイン層（第一導電型の半導体層）２
２ａ，２２ｂが気相成長法により形成されている。
【００２３】上記Ｎ- 型ドレイン層２２ｂの表面上に
は、酸化膜およびポリシリコン層をパターニングするこ
とにより、ゲート酸化膜（第一の絶縁膜）２３を介し
て、ゲート電極２４が形成されている。
【００２４】また、上記Ｎ- 型ドレイン層２２ｂの表面
部には、上記ゲート電極２４をマスクに、ボロンなどの
Ｐ型不純物をイオン注入し、さらに拡散させることによ
って、Ｐ型ベース領域（第二導電型の第一の半導体領
域）２５が選択的に形成されている。
【００２５】そして、上記Ｐ型ベース領域２５内には、
上記ゲート電極２４および絶縁膜（図示していない）を
マスクに、砒素やリンなどのＮ型不純物をイオン注入
し、さらに拡散させることによって、Ｎ+ 型ソース領域
（第一導電型の第二の半導体領域）２６が選択的に形成
されている。
【００２６】上記ゲート電極２４は、その一部を除い
て、上面および側面が絶縁膜（第二の絶縁膜）２７によ
って覆われている。この絶縁膜２７より露出する、上記
ゲート電極２４の上部には、第一の電極としてのゲート
ボンディングパッド用電極２８ａが形成されている。
【００２７】また、上記ゲートボンディングパッド用電
極２８ａの形成位置を除く、上記ゲート電極２４の上部
には、上記絶縁膜２７を介して、上記Ｐ型ベース領域２
５および上記Ｎ+ 型ソース領域２６が短絡するように、
エミッタ電極（第二の電極）２８ｂが形成されている。
【００２８】上記ゲートボンディングパッド用電極２８
ａおよび上記エミッタ電極２８ｂは、表面の凸凹を埋め
込んで略平坦化するように、たとえば、１μｍ以上の厚
さを有するＡｌなどの金属膜によって形成されている。
【００２９】さらに、上記Ａｌワイヤ１４がボンディン
グ接続される、上記ゲートボンディングパッド用電極２
８ａの上部、および、上記エミッタ電極２８ｂ上の、少
なくとも上記Ｃｕリード１３が接続される部位には、そ
れぞれ、半田接合用の金属層２９が設けられている。
【００３０】上記金属層２９は、上記Ｃｕリード１３を
半田付けにより接続するのに好適な金属を含む、たとえ
ば、Ｎｉ−Ａｕ層またはＶ−Ｎｉ−Ａｕ層から構成され
ている。または、ＮｉやＡｕ以外に、Ｓｎ、Ｐｂ、Ａｇ
などの金属を用いることも可能である。
【００３１】一方、上記Ｐ型Ｓｉウェーハ２１の他主面
には、全面に、Ａｕなどの金属膜からなる第三の電極と
してのコレクタ電極３０が設けられている。そして、こ
のコレクタ電極３０を介して、ＩＧＢＴ素子２０は、上
記Ｃｕパターン１２ｂの１つに半田付けにより接続され
るようになっている。
【００３２】このように、上記ＩＧＢＴ素子２０は、表
面部に複数のセルパターンが並列に接続されて設けられ
た、大電力による駆動が可能な、縦型のＭＯＳゲート素
子として構成されている。
【００３３】そして、エミッタ電極２８ｂとして十分な
厚さを有するＡｌ膜を形成するようにしているため、た
とえ、複数のセルパターンが並列に接続された構成のＩ
ＧＢＴ素子２０においても、その表面の凹凸をカバレッ
ジよく埋め込むことが可能となる。その結果、エミッタ
電極２８ｂと実装基板１２上のＣｕパターン１２ｂとの
間を、Ｃｕリード１３を用いて電気的に接続できるよう
になる。
【００３４】しかも、Ａｌ膜の厚さに対応して、ＩＧＢ
Ｔ素子２０の横方向（図示水平方向）にも電流を流すこ
とが可能となるため、Ｃｕリード１３を接続する部位
は、エミッタ電極２８ｂの一部分でよい。したがって、
半田接合の面積が小さくて済む分、応力的にも有利であ
る。
【００３５】上記したように、ＩＧＢＴ素子上のエミッ
タ電極と実装基板上のＣｕパターンとの接続に、ワイヤ
ボンディングに代えて半田接合を採用できるようにして
いる。
【００３６】すなわち、表面の凹凸を埋め込むように、
エミッタ電極を形成するようにしている。これにより、
複数のセルパターンが並列に接続されて、表面に凹凸が
あるようなＩＧＢＴ素子であっても、ＩＧＢＴ素子の表
面に設けられたエミッタ電極と実装基板上のＣｕパター
ンとを、Ｃｕリードの半田付けにより電気的に接続でき
るようになる。したがって、パワーサイクル試験の際の
応力による接続不良を防いで、ＩＧＢＴモジュールのパ
ワーサイクル耐量を改善することが可能となり、信頼性
を向上できるようになるものである。 （実施の第二の形態）図３は、本発明の実施の第二の形
態にかかるパワー半導体モジュールの概略構成を、ＩＧ
ＢＴモジュールを例に示すものである。
【００３７】このＩＧＢＴモジュールは、たとえば、少
なくとも上記ＩＧＢＴ素子２０の表面に設けられた電力
端子用電極としてのエミッタ電極（第二の電極）２８ｂ
が、Ｃｕリード（リード端子）１３を介して、上記樹脂
ケース１７の内部に配設されて、これに保持された導電
体としての金属端子（外部導出端子）１５に、半田付け
により直に接続されてなる構成とされている。
【００３８】そして、上記樹脂ケース１７内に注入され
た上記ポッティング樹脂１８の上面部に樹脂製の蓋体３
１が設けられて、その内部が密閉されるようになってい
る。このように、ＩＧＢＴ素子２０の表面に設けられた
エミッタ電極２８ｂとモジュールの金属端子１５とを、
Ｃｕリード１３を用いて半田接合するように構成した場
合にも、Ｃｕリード１３がエミッタ電極２８ｂから剥が
れるといった接続不良を生じにくくできるため、上記し
た第一の形態に示したＩＧＢＴモジュールとほぼ同様の
効果が期待できる。
【００３９】なお、上記した第一，第二の形態において
は、少なくともＩＧＢＴ素子２０の表面に設けられた電
力端子用電極としてのエミッタ電極（第二の電極）２８
ｂが、Ｃｕリード（リード端子）１３を介して接続され
るように構成した場合について説明したが、これに限ら
ず、たとえば図４に示すように、ゲート電極２４をもＣ
ｕリード（リード端子）１３を介して接続されるように
構成することが可能である。 （実施の第三の形態）図４は、本発明の実施の第三の形
態にかかるパワー半導体モジュールの概略構成を、ＩＧ
ＢＴモジュールを例に示すものである。
【００４０】このＩＧＢＴモジュールは、たとえば、上
記ＩＧＢＴ素子２０の表面に設けられたゲート電極２４
上のゲートボンディングパッド用電極２８ａおよび電力
端子用電極としてのエミッタ電極（第二の電極）２８ｂ
が、Ｃｕリード（リード端子）１３をそれぞれ介して、
上記実装基板１２上の導電体としてのＣｕパターン１２
ｂに、半田付けにより接続されてなる構成とされてい
る。
【００４１】この場合も、上記Ｃｕリード１３は、ゲー
トボンディングパッド用電極２８ａ上およびエミッタ電
極２８ｂ上に設けられた金属層２９，２９をそれぞれに
介して、半田接合されることになる。
【００４２】同様に、金属ベース１１の外周を囲むよう
にして樹脂ケースが接着され、その樹脂ケース内に、た
とえば、シリコーンゲルからなるポッティング樹脂が注
入され、さらに、このポッティング樹脂の上面部に、樹
脂ホルダを樹脂ケースに固定するためのエポキシ樹脂層
が設けられて、金属端子１５を樹脂ホルダにより保持す
るタイプ（図１参照）のＩＧＢＴモジュールが完成され
る。
【００４３】このように、エミッタ電極２８ｂだけでな
く、ゲート電極２４上のゲートボンディングパッド用電
極２８ａに対しても、Ｃｕリード１３を接続するように
ＩＧＢＴモジュールを構成した場合にも、上記した第
一，第二の形態の場合と同様に、パワーサイクル耐量の
改善が可能である。
【００４４】また、実施のいずれの形態においても、Ｉ
ＧＢＴモジュールに適用した場合を例に説明したが、縦
型のＭＯＳゲート素子を収納してなる各種のパワー半導
体モジュールに適用できる。その他、この発明の要旨を
変えない範囲において、種々変形実施可能なことは勿論
である。
【００４５】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半導体素子上の電極と半導体装置の導電体との間を
リード端子の半田付けによる接続が可能で、装置のパワ
ーサイクル耐量をあげることができる半導体素子および
それを用いた半導体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の実施の第一の形態にかかる、ＩＧＢ
Ｔモジュールの構成を概略的に示す断面図。
【図２】同じく、モジュール内に収納されるＩＧＢＴ素
子の概略構成を示す断面図。
【図３】この発明の実施の第二の形態にかかる、ＩＧＢ
Ｔモジュールの構成を概略的に示す断面図。
【図４】この発明の実施の第三の形態にかかる、ＩＧＢ
Ｔモジュールの構成を概略的に示す斜視図。
【図５】従来技術とその問題点を説明するために示す、
ＩＧＢＴモジュールの概略断面図。
【符号の説明】
１１…金属ベース １２…実装基板 １２ａ，１２ｂ…Ｃｕパターン １３…Ｃｕリード １４…Ａｌワイヤ １５…金属端子 １６…樹脂ホルダ １７…樹脂ケース １８…ポッティング樹脂 １９…エポキシ樹脂層 ２０…ＩＧＢＴ素子 ２１…Ｐ型Ｓｉウェーハ ２２ａ，２２ｂ…Ｎ- 型ドレイン層 ２３…ゲート酸化膜 ２４…ゲート電極 ２５…Ｐ型ベース領域 ２６…Ｎ+ 型ソース領域 ２７…絶縁膜 ２８ａ…ゲートボンディングパッド用電極 ２８ｂ…エミッタ電極 ２９…金属層 ３０…コレクタ電極 ３１…蓋体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 緒方 健一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 この半導体基板の一主面上に設けられた第一導電型の半
    導体層と、 この半導体層の表面上に第一の絶縁膜を介して設けられ
    たゲート電極と、 このゲート電極の形成部を除く、前記半導体層の表面部
    に形成された第二導電型の第一の半導体領域と、 この第一の半導体領域内に形成された第一導電型の第二
    の半導体領域と、 前記ゲート電極の上部に選択的に設けられた第一の電極
    と、 この第一の電極の形成部を除く、前記ゲート電極の上部
    に第二の絶縁膜を介して設けられた、前記第一，第二の
    半導体領域にそれぞれつながる第二の電極と、 少なくとも、前記第二の電極の上部に選択的に設けられ
    た金属層とを具備したことを特徴とする半導体素子。
  2. 【請求項２】 前記半導体基板の他主面には、全面に第
    三の電極が設けられていることを特徴とする請求項１に
    記載の半導体素子。
  3. 【請求項３】 前記第二の電極は、素子の表面を略平坦
    化するように厚く形成されることを特徴とする請求項１
    に記載の半導体素子。
  4. 【請求項４】 前記金属層は、リード端子を半田付けに
    より接続するのに好適な金属を含むことを特徴とする請
    求項１に記載の半導体素子。
  5. 【請求項５】 縦型のＭＯＳ（Metal Oxide Semiconduc
    tor ）ゲート素子を構成することを特徴とする請求項１
    に記載の半導体素子。
  6. 【請求項６】 前記縦型のＭＯＳゲート素子は、前記半
    導体基板が第二導電型を有してなるＩＧＢＴ（Insulate
    d Gate Bipolar Transistor ）であることを特徴とする
    請求項５に記載の半導体素子。
  7. 【請求項７】 金属ベース部と、 この金属ベース部上に接合された、上面に配線パターン
    が形成されてなる実装基板と、 この実装基板の上面に形成された、前記配線パターン上
    に実装された半導体素子と、 この半導体素子上の電極に半田を介して一端が接続さ
    れ、かつ、他端が半田を介して導電体に接続されたリー
    ド端子とを具備したことを特徴とする半導体装置。
  8. 【請求項８】 前記金属ベース部の外周部には、前記半
    導体素子を囲むようにして樹脂ケースが設けられること
    を特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記樹脂ケース内には、前記半導体素子
    を埋め込むようにしてポッティング樹脂が注入されてい
    ることを特徴とする請求項８に記載の半導体装置。
  10. 【請求項１０】 前記ポッティング樹脂の上部には樹脂
    層が設けられていることを特徴とする請求項９に記載の
    半導体装置。
  11. 【請求項１１】 前記導電体は、前記半導体素子が実装
    された前記配線パターンとは別の、配線パターンである
    ことを特徴とする請求項７に記載の半導体装置。
  12. 【請求項１２】 前記半導体素子が実装される前記配線
    パターン、および、前記リード端子が接続される前記配
    線パターンには、それぞれ外部導出端子が接続されるこ
    とを特徴とする請求項７または請求項１１のいずれかに
    記載の半導体装置。
  13. 【請求項１３】 前記外部導出端子はホルダによって支
    持され、前記ホルダは前記樹脂層によって前記樹脂ケー
    スに固定されていることを特徴とする請求項８、請求項
    １０または請求項１２のいずれかに記載の半導体装置。
  14. 【請求項１４】 前記導電体は、前記樹脂ケースの内部
    に配設された外部導出端子であることを特徴とする請求
    項７または請求項８のいずれかに記載の半導体装置。
  15. 【請求項１５】 前記実装基板の下面には、前記金属ベ
    ース部上に半田を介して接合される導電パターンが形成
    されていることを特徴とする請求項７に記載の半導体装
    置。
  16. 【請求項１６】 前記半導体素子は縦型のＭＯＳゲート
    素子であり、その電極上には、前記リード端子を半田付
    けにより接続するのに好適な金属を含む金属層が設けら
    れていることを特徴とする請求項７に記載の半導体装
    置。
  17. 【請求項１７】 前記リード端子は、少なくとも前記縦
    型のＭＯＳゲート素子の電力端子用の電極に接続される
    ことを特徴とする請求項７または請求項１６のいずれか
    に記載の半導体装置。
JP10083651A 1998-03-30 1998-03-30 半導体素子およびそれを用いた半導体装置 Pending JPH11284180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10083651A JPH11284180A (ja) 1998-03-30 1998-03-30 半導体素子およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10083651A JPH11284180A (ja) 1998-03-30 1998-03-30 半導体素子およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH11284180A true JPH11284180A (ja) 1999-10-15

Family

ID=13808366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10083651A Pending JPH11284180A (ja) 1998-03-30 1998-03-30 半導体素子およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH11284180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014037996A1 (ja) * 2012-09-04 2014-03-13 三菱電機株式会社 半導体装置、半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014037996A1 (ja) * 2012-09-04 2014-03-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN104603921A (zh) * 2012-09-04 2015-05-06 三菱电机株式会社 半导体装置、半导体装置的制造方法
JPWO2014037996A1 (ja) * 2012-09-04 2016-08-08 三菱電機株式会社 半導体装置、半導体装置の製造方法
US9653390B2 (en) 2012-09-04 2017-05-16 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
US9911705B2 (en) 2012-09-04 2018-03-06 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
JP3256636B2 (ja) 圧接型半導体装置
JP4646284B2 (ja) 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US7443014B2 (en) Electronic module and method of assembling the same
TWI395277B (zh) 晶圓水準的晶片級封裝
US6396138B1 (en) Chip array with two-sided cooling
JP2006278646A (ja) 半導体装置の製造方法
US7847316B2 (en) Semiconductor device and its manufacture
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
US20020047198A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JP2005079462A (ja) 半導体装置およびその製造方法
JP5098630B2 (ja) 半導体装置及びその製造方法
JP2009164288A (ja) 半導体素子及び半導体装置
JP3500015B2 (ja) 半導体装置及びその製造方法
JPH11284180A (ja) 半導体素子およびそれを用いた半導体装置
JP2003297994A (ja) 半導体装置およびその製造方法
JP2003218306A (ja) 半導体装置およびその製造方法
EP3994725A1 (en) Semiconductor device
JP3375560B2 (ja) 半導体装置
JP3036256B2 (ja) 半導体装置
JP3639390B2 (ja) 半導体装置
JP3500016B2 (ja) 半導体装置及びその製造方法
JPH1012651A (ja) 半導体装置